JP4877869B2 - 有機半導体素子の作製方法 - Google Patents

有機半導体素子の作製方法 Download PDF

Info

Publication number
JP4877869B2
JP4877869B2 JP2004359575A JP2004359575A JP4877869B2 JP 4877869 B2 JP4877869 B2 JP 4877869B2 JP 2004359575 A JP2004359575 A JP 2004359575A JP 2004359575 A JP2004359575 A JP 2004359575A JP 4877869 B2 JP4877869 B2 JP 4877869B2
Authority
JP
Japan
Prior art keywords
organic semiconductor
semiconductor film
baking
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004359575A
Other languages
English (en)
Other versions
JP2005210087A (ja
JP2005210087A5 (ja
Inventor
吉晴 平形
哲二 石谷
修次 深井
良太 今林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004359575A priority Critical patent/JP4877869B2/ja
Publication of JP2005210087A publication Critical patent/JP2005210087A/ja
Publication of JP2005210087A5 publication Critical patent/JP2005210087A5/ja
Application granted granted Critical
Publication of JP4877869B2 publication Critical patent/JP4877869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、有機半導体膜を有する有機半導体素子及びその作製方法に関する。
近年、薄膜半導体を有する薄膜トランジスタ(以下TFTともいう)を備えた表示装置に関する研究が進められ実用化されている。このTFTを備えた表示装置は、多数の画素を構成することが可能となることから高精細な表示装置を実現できる。またCRTと比べ低電圧で動作可能なことから低消費電力なことが知られている。さらにCRTのように大きな表示管を用いずに画面を構成できることから省スペース化が図れ、パーソナルコンピュータやPDA、そしてTVの表示部として広く使用されている。
今後の表示装置としての要求には、さらなる薄型化、軽量化、フレキシブル化があげられる。しかしこれまでのTFTは、半導体層として非晶質珪素や結晶質珪素などの無機半導体材料を用いて作製されるものがほとんどであった。このため無機半導体材料を用いてTFTを形成する場合には、半導体膜の形成に350℃を超える処理温度が必要となりプラスチック等の樹脂基板等の採用が制限されていた。
近年、半導体層として有機半導体を用いた有機薄膜トランジスタ(以下有機TFTと記す)の研究が進められている。有機TFTは、有機材料を使用しているので柔軟性に富んでいる。また無機半導体を用いたデバイスと比べると、より低温で形成することができるため、基板にプラスチック等の樹脂材料を使用できる。その結果、軽くて柔軟性があるデバイスを得ることができる。
更に有機TFTは、印刷法、インクジェット法、蒸着法等によるプロセスの簡略化が期待できるだけでなく、安価な基板材料を用いる事ができるため、装置の製造価格を抑えることができ、コスト的に有利なことが見積もれる。
また、現在作製されている有機TFTは表面洗浄のみを行なったSiO2/Si基板と、表面洗浄後にHMDSで表面処理を行なった基板上に同一条件でペンタセンを積層したTFT素子を作製している(非特許文献1参照。)。
八木巌, 塚越一仁, 青柳克信 「表面処理を行ったSiO2/Si基板 上に作製したペンタセンFET」 第50回応用物理学関係連合講演会講演予稿 集(2003.3) p.1418下段
非特許文献1によると、表面処理を行なわない有機TFTは、チャネル長やチャネル幅が長い素子でしか移動度やオンオフ比および閾値において良いTFT特性が得られていない。
しかし有機TFTを用いたデバイスを作製する際に、デバイスの小型化にはチャネル長やチャネル幅の短い素子の開発が必要不可欠である。
そこで本発明は上記非特許文献1とは異なる方法により、特性が改善された有機TFTを提供することを課題とする。
また、有機半導体は大気中に放置すると水や大気の影響で有機半導体が劣化し、TFT特性の低下を引き起こすというデメリットがある。さらに、有機半導体膜と電極および絶縁膜との密着性が有機半導体素子の特性の低下に影響を与えている。
本発明は上記課題を鑑み、チャネル長やチャネル幅の短い素子においてもTFT特性の低下を防ぐことができる有機半導体素子の作製方法を提供する。
本発明は有機半導体膜の蒸着後に素子を加熱(以下ベークと記す)することを特徴とする。
具体的な本発明の有機半導体素子の作製方法は、有機半導体膜を形成した後、有機半導体膜を、大気圧下又は減圧下で加熱することを特徴とする。
本発明の有機半導体素子の作製方法は、ゲート電極を形成し、ゲート電極上に有機半導体膜を形成した後、有機半導体膜を、大気圧下又は減圧下で加熱し、加熱された有機半導体膜上にソース電極及びドレイン電極を形成することを特徴とする。
本発明の有機半導体素子の作製方法は、ゲート電極を形成し、ゲート電極上にソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に有機半導体膜を形成した後、有機半導体膜を、大気圧下又は減圧下で加熱することを特徴とする。
本発明の有機半導体素子の作製方法は、無機膜に接して有機半導体膜を形成した後、有機半導体膜を、大気圧下又は減圧下で加熱することを特徴とする。
本発明の有機半導体素子の作製方法は、ゲート絶縁膜に接して有機半導体膜を形成した後、有機半導体膜を、大気圧下又は減圧下で加熱することを特徴とする。
本発明において、有機半導体膜への加熱は、有機半導体膜材料の融点未満で行うとよい。
本発明において、有機半導体膜への加熱は、250℃未満で行うとよい。
本発明において、有機半導体膜への加熱は有機半導体膜の粒界の大きさの平均値が10%以上成長しない温度で行うとよい。
以上のように形成される有機半導体素子は、作製工程における加熱温度が低いため、ポリエチレン−テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いることができる。
ベークは、大気圧下又は減圧下のどちらでもよいが、減圧下にすることによりベーク温度を低温化することができる。その結果、加熱による有機半導体素子の劣化を低減することが期待できる。特に、基板に合成樹脂を用いる場合、ベーク温度を低温とすると好ましい。またベークは、不活性ガス雰囲気で行ってもよい。
またゲート電極、又はソース電極及びドレイン電極は、スパッタリング法、インクジェット法、スピンコート法、及び蒸着法のいずれかを用いて、形成することができる。またゲート電極、ソース電極又はドレイン電極は、W、Ta、Ti、Mo、Al、Cuから選ばれた元素、又は元素を主成分とする合金材料もしくは化合物材料で形成することができる。
また本発明は、このように形成された有機半導体素子を得ることが出来、該有機半導体素子を液晶表示装置又は発光素子を有する表示装置の画素部に設け、半導体素子として使用することができる。特に合成樹脂上に有機半導体素子を設けることにより、液晶表示装置又は発光素子を有する表示装置のフレキシブル性を高め、軽量化を達成することができる。
このような発明により、オンオフの閾値を変化させることができ、さらにオフ時のリーク電流を下げることができる。
これにより、オンオフの閾値を0Vに近づけることができ、オンオフ比を上げることができる。
このように有機半導体素子の特性を改善することができる。
また、この改善により、短いチャネル長とチャネル幅の素子でも、実用可能なTFT特性を得ることが出来るようになり、表示装置等のデバイスの小型化が可能となる。
以下に、本発明の実施の形態を図面に基づいて説明する。
但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、ボトムコンタクト型の有機半導体素子として、有機TFTの作製方法について説明する。
図1にボトムコンタクト型の有機TFTの断面図を示す。ボトムコンタクト型有機TFTとは、ソース電極及びドレイン電極を形成後、有機半導体膜を形成する素子構造を有する。
まず、絶縁表面を有する基板100上にゲート電極として機能する導電膜(以下、ゲート電極と表記する)101を形成する。なお本実施の形態では絶縁表面を有する基板として、石英基板を用い、該石英基板上に導電膜としてタングステン(W)を用い、スパッタリング法にてゲート電極を形成する例で説明するが、本発明はこれに限定されない。
絶縁表面を有する基板には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、ステンレス基板等を用いることができる。また好ましくは、ポリエチレン−テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いるとよい。このような合成樹脂から成る基板は、可撓性を有し、さらに軽量である。
また基板の平坦性を高めるため、化学的又は機械的ポリッシング法、いわゆるCMP法(Chemical−Mechanical Polishing)により、表面研磨してから用いると好ましい。CMPの研磨剤(スラリー)には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をKOH水溶液に分散したものを用いることができる。
基板上には、必要に応じて下地膜を形成してもよい。下地膜は、基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐ機能を有する。そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。
またゲート電極はタングステン以外に、Ta、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。さらにゲート電極は、単層構造又は積層構造を有することができる。またゲート電極はスパッタリング法の他、スクリーン印刷法、ロールコーター法又は液滴吐出法、スピンコート法、蒸着法などで形成しても良いし、電極材料は金属及び金属化合物の他、導電性高分子などを使用しても良い。
液滴吐出法は、選択的にパターンを形成可能な方法であり、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドットとも表記する)を選択的に吐出(噴出)して導電膜を形成する方法である。液滴吐出法は、その方式によっては、インクジェット法とも呼ばれる。
液滴吐出法により導電膜を形成する場合、溶媒に混在される導電体として、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。
またスクリーン印刷法等により導電膜を形成する場合、導電性ペーストを用いる。導電性ペーストとしては、導電性カーボンペースト、導電性銀ペースト、導電性銅ペースト、導電性ニッケルなどを用いることができる。導電性ペーストで所定のパターンに形成した後は、レベリング、乾燥後、100〜200℃で硬化させるとよい。
ゲート電極101を形成した後にゲート絶縁膜として機能する絶縁膜(以下、ゲート絶縁膜と表記する)102を形成する。なお本実施の形態のTFTは、ゲート絶縁膜102はSiONをCVD法にて成膜した例で説明するが、ゲート絶縁膜102はCVD法の他、スパッタ法、スピンコート法、蒸着法などで成膜しても良い。
ゲート絶縁膜の材料は、窒化酸化ケイ素(SiON)、酸化ケイ素(SiO2)、窒化ケイ素(SiN)、ポリビニルアルコール、シロキサン、ポリシラザン等の無機物又は有機物を使用しても良い。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。
またゲート絶縁膜として用いる絶縁膜には、ゲート電極を陽極酸化して得られる絶縁膜を用いてもよい。
次にゲート絶縁膜102の上にTFTのソース電極またはドレイン電極として機能する導電膜(以下、ソース電極またはドレイン電極と表記する)103を形成する。なお本実施の形態のTFTは、ソース電極またはドレイン電極103としてタングステンをスパッタ法にて形成した例で説明するが、電極はスパッタ法の他、インクジェット法、スピンコート法、蒸着法などで形成しても良いし、電極材料は金属及び金属化合物の他、導電性高分子などを使用しても良い。すなわち、ゲート電極の材料又は作製方法を参照して、ソース電極またはドレイン電極103を形成することができる。
しかしながらソース電極またはドレイン電極は、有機半導体膜とオーミック接合する必要があるので、p型の有機半導体材料のときは、有機半導体材料のイオン化ポテンシャルよりも大きい仕事関数を持った材料を用いることが望ましく、n型の有機半導体材料のときは、有機半導体材料のイオン化ポテンシャルよりも小さい仕事関数を持った材料を用いることが望ましい。本実施の形態においては有機半導体材料としてp型のペンタセンを用いているので、仕事関数が比較的高いタングステンを用いる。
そして、絶縁膜102とソース電極またはドレイン電極103上に有機半導体膜104を成膜する。なお、本実施の形態の有機半導体材料としてはペンタセンを用いる例で説明するが、有機半導体膜材料としては、有機分子性結晶、有機高分子化合物を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDAなどのペリレンテトラカルボン酸誘導体、NTCDAなどのナフタレンテトラカルボン酸誘導体などを用いることができる。また、具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フロタシアニン金属錯体、ヨウ素錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また成膜方法としては、膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法としては、蒸着法、スピンコート法、バーコート法、溶液キャスト法、ディッピング法を用いればよい。
また有機半導体膜形成前処理として、被形成面に対してプラズマ処理を行ったり、密着性又は界面状態を向上させるための膜、例えば自己組織化単分子膜(SAM)や配向膜を形成してもよい。
なお本実施の形態では、有機材料であるペンタセンを真空蒸着法によって飛ばすことにより、ゲート絶縁膜102と、ソース電極またはドレイン電極103上に有機半導体膜104を形成する。
そして、有機半導体膜の形成後に素子基板110をベークする。このときの温度は、有機半導体膜104が蒸発又は分解するよりも低い温度を上限とする。この温度範囲であって、高温の方が有機TFT特性の改善に効果的である。また、このときの温度は、有機半導体膜の融点以下が望ましい。ベークすることによりTFT特性が改善する要因の1つとして、ベークにより有機半導体膜104とソース電極またはドレイン電極103および絶縁膜102との密着性が向上し、注入障壁が小さくなるためキャリア輸送性が向上するためと推測される。また、高温のほうが、より有機半導体膜104とソース電極またはドレイン電極103及び絶縁膜102との密着性が向上し、TFT特性の改善に効果的であると推測される。さらに、ベークの効果で、有機半導体膜104中に含まれる水分が減少するため有機半導体膜104の劣化が抑えられ、ベーク前に比べてTFT特性が改善すると予想される。
実施例6で示す、有機半導体材料としてペンタセンを用いたベーク前後の結果を見ると、ベーク時の温度はベーク前後のペンタセンの粒界(結晶粒)が成長しない温度が好ましい。
実施例1で示す、有機半導体材料としてペンタセンを用いた大気下ベークの結果をみると、120℃、150℃、200℃と温度が高くなるにつれて、閾値のシフトが小さくなっている。すなわち、高温の方が有機TFT特性の改善に効果的であることが分かる。また実施例1により、有機半導体材料としてペンタセンを用いた場合、250℃が蒸発又は分解する温度付近であることがわかり、加熱温度は250℃未満がよい。ベークにより有機半導体材料とソース電極またはドレイン電極及び絶縁膜との密着性が向上し、注入障壁が小さくなるためキャリア輸送性が向上し、TFT特性が改善していると推測される。高温のほうが、より有機半導体膜とソース電極またはドレイン電極および絶縁膜との密着性が向上し、TFT特性の改善にさらに効果的であると推測される。また、ベークにより有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられ、ベーク前に比べてTFT特性が向上していると推測される。
またベーク中の雰囲気は、大気中で行なっても効果があるが、酸素や水による有機半導体膜の劣化を考慮して窒素やアルゴンなどの不活性ガス雰囲気で行なっても良い。さらに、有機半導体膜の劣化を抑えることとベーク温度の低温化を狙って減圧中(例えば1.3×10-3Pa〜6.7×104Pa)でベークを行なっても良い。
実施例3で示す、有機半導体材料としてペンタセンを用いた減圧下(1.2×104Pa)ベークの結果を示すが、大気下でのベークと比較して同じ温度(120℃、150℃)において減圧時の方が効果的であることが分かる。更に、減圧下で行なうことで、より低い温度でベークの効果が得られることが分かる。減圧下でベークすることにより、大気中の酸素の影響による有機半導体膜の酸化などの劣化が抑えられるため、TFT特性が改善していると推測される。
また、ベークは蒸着後一旦大気圧に開放してから大気下又は減圧下でベークを行なっても良い。また、蒸着後そのまま減圧下でベーク行なっても良い。すなわち有機半導体膜を形成する処理室で、有機半導体膜を加熱してもよい。
実施例4に一旦大気圧に開放後に減圧下でベークした結果を示し、実施例5に蒸着後そのまま減圧下ベークの結果を示す。どちらの場合もベークによる効果が得られていることが分かる。
またさらに実施例4より、いったん大気圧に開放後、ベークすることにより、有機TFTの特性が回復していることが分かる。
このように、本発明は有機半導体膜を形成後、ベークすることによって、有機TFTの特性が改善することが分かる。ベークすることにより有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられ、ベーク前に比べてTFT特性が改善していると推測される。また、ベークすることによりソース電極またはドレイン電極および絶縁膜と有機半導体膜との密着性が向上し、有機半導体膜の結晶性の向上、キャリア輸送性の向上が図られるため、ベーク前に比べてTFT特性が改善していると推測される。減圧下ベークでは、さらに大気中の酸素の影響による有機半導体膜の劣化が抑えられるため、TFT特性が改善していると推測される。
以上のようにして、ボトムコンタクト型の有機TFTが完成する。
このような有機TFTは液晶表示装置のスイッチング素子として用いることができる。たとえばソース電極、ドレイン電極のいずれか一方に画素電極(ITOや金属膜)を形成し、液晶層を設けることにより液晶表示装置を作製することができる。また、発光素子を有する表示装置のスイッチング素子等に、本発明の有機TFTを用いても良い。
(実施の形態2)
本実施の形態では、実施の形態1とは異なり、有機半導体膜形成後、ソース電極及びドレイン電極を形成するトップコンタクト型の有機TFTの場合を、図2を用いて説明する。
まず、実施の形態1と同様に、ゲート電極201を基板200上に形成し、ゲート電極を覆って設けられたゲート絶縁膜202が形成された素子基板210を用意する。ゲート電極及びゲート絶縁膜の材料や作製方法は実施の形態1を参照することができる。
そして、素子基板に有機半導体膜203を成膜する。有機半導体膜材料としては、有機分子性結晶、有機高分子化合物材料を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、TTF(テトラチアフルバレン):TCNQ(テトラシアノキノジメタン)錯体、DDPH(ジフェニルピクリルヒドラジル)、色素、タンパク、PTCDAなどのペリレンテトラカルボン酸誘導体、NTCDAなどのナフタレンテトラカルボン酸誘導体などを用いることができる。また、具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体、ヨウ素金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
また、成膜方法としては、素子基板に膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法としては、蒸着法、スピンコート法、バーコート法、溶液キャスト法、ディッピング法を用いればよい。
また有機半導体膜203の形成前処理として、被形成面に対してプラズマ処理を行ったり、密着性又は界面状態を向上させるための膜、例えば自己組織化単分子膜(SAM)や配向膜を形成してもよい。
その後更に、TFTのソース電極204、ドレイン電極204として機能する電極を形成する。ソース電極及びドレイン電極の材料は、実施の形態1を参照すればよい。
ソース電極またはドレイン電極は、有機半導体膜とオーミック接合する必要があるので、p型の有機半導体材料のときは、有機半導体材料のイオン化ポテンシャルよりも大きい仕事関数を持った材料を用いることが望ましく、n型の有機半導体材料のときは、有機半導体材料のイオン化ポテンシャルよりも小さい仕事関数を持った材料を用いることが望ましい。また、成膜方法としては、素子基板に膜厚の均一な膜が形成できる方法を用いればよい。具体的な方法は、実施の形態1を参照すればよい。
そして、ソース電極またはドレイン電極204の形成後に素子をベークする。このときの温度は、有機半導体膜が蒸発又は分解するよりも低い温度を上限とする。さらに融点以下の温度範囲であって、高温の方が有機TFT特性を改善に効果的である。なお、有機半導体膜203の形成後、ソース電極またはドレイン電極204の形成前にベークしてもよい。
また、ベーク中の雰囲気は、大気中で行なっても効果があるが、酸素や水による有機半導体膜の劣化を考慮して窒素やアルゴンなどの不活性ガス雰囲気で行なっても良いし、有機半導体膜の劣化とベーク温度の低温化を狙って減圧中(1.3×10-3Pa〜6.7×104Pa)でベークを行なっても良いことは、上述した通りである。
以上のようにして、トップコンタクト型の有機TFTが完成する。
このような有機TFTは液晶表示装置のスイッチング素子として用いることができる。たとえばソース電極、ドレイン電極のいずれか一方に画素電極(ITOや金属膜)を形成し、液晶層を設けることにより液晶表示装置を作製することができる。また、発光素子を有する表示装置のスイッチング素子等に、本発明の有機TFTを用いても良い。
本実施例では、上記実施の形態1に基づき大気下でベークし作製した有機TFTの電気特性の温度依存性を測定した結果を示す。なお測定試料の有機TFTは、図3に示すように大気中において石英基板上にタングステンからなるゲート電極301を設け、ゲート電極上にゲート絶縁膜を設け、ゲート絶縁膜上にタングステンからなるソース電極302とドレイン電極303を設け、ソース電極302とドレイン電極303との間に有機半導体膜が設けられている構造である。そして、各ソース電極302、ドレイン電極303、ゲート電極301には測定電圧を印加したり、電流を検出したりするための測定用パッド(ソース電極用パッド304、ドレイン電極用パッド305、ゲート電極用パッド306)が設けられている。
また、有機TFTのチャネル長はソース電極とドレイン電極との間(図3においてLで示す)の長さで与えられ、Lは5μmであり、チャネル幅はソース電極とドレイン電極とが重なる領域の長さ(図3においてWで示す)で与えられ、Wは8000μmである。
また有機半導体の材料はペンタセンを用い、膜厚は50nmで成膜した。成膜方法としては蒸着法を用いた。
蒸着後のベーク条件は、以下のとおりである。
(1)ベークなし
(2)大気下において、120℃で、10分ベーク
(3)大気下において、150℃で、10分ベーク
(4)大気下において、200℃で、10分ベーク
(5)大気下において、250℃で、10分ベーク
図4にはベーク条件(1)〜(5)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電圧とを測定したVg−Id特性の結果を示す。
図4より、蒸着後のベークによって、オンオフの閾値が0Vに近づいていることが分かり、大気下においては、(2)120℃10分より(3)150℃10分の方が、閾値のシフトが大きく、(3)150℃10分と(4)200℃10分では余り変化が無いことが分かる。また、図4より、蒸着ベークによって、オフ時のリーク電流が減っていることが分かる。この変化も(2)120℃10分より(3)150℃10分、(3)150℃10分より(4)200℃10分の方が大きいことが分かる。これは、ベークすることにより有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられることにより、ベーク前に比べてTFT特性が改善していると推測される。また、ベークすることによりソース電極またはドレイン電極および絶縁膜と有機半導体膜との密着性が向上し、有機半導体膜の結晶性の向上、キャリア輸送性の向上が図られるため、ベーク前に比べてTFT特性が改善していると推測される。さらに、高温のほうが、より有機半導体膜とソース電極またはドレイン電極および絶縁膜との密着性が向上し、TFT特性の改善に効果的であると推測される。
以上から、蒸着後のベークは有機TFTの特性改善に有効であると考えられる。
また(5)250℃10分でベークする場合、有機TFTの特性の改善が見られなかった。250℃近傍から、ペンタセンが熱分解や酸化してしまい、有機TFTの特性消失したと考えられる。そのため、有機半導体材料としてペンタセンを用いた場合、加熱温度は250℃未満がよいことが分かる。
本実施例では、上記実施の形態1に基づき大気下でベークし作製した有機TFTの電気特性の時間依存性を測定した結果を示す。なお測定試料である有機TFTの蒸着後ベーク以外の作製条件は、実施例1と同様である。
蒸着後のベーク条件は、以下のとおりである。
(1)蒸着後のベーク前
(2)(1)を大気下において、120℃で、10分ベーク
(3)(2)をさらに大気下において、120℃で、30分ベーク
図5にはベーク条件(1)〜(3)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電圧とを測定したVg−Id特性の結果を示す。
図5より、蒸着後のベークによって、オンオフの閾値が0Vに近づいていることがわかり、ベークする時間が長いほど大きくシフトしていることが分かる。これは、ベークすることにより有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられることにより、ベーク前に比べてTFT特性が改善していると推測される。また、ベークすることにより電極および絶縁膜と有機半導体膜との密着性が向上し、有機半導体層の結晶性の向上、キャリア輸送性の向上が図られるため、ベーク前に比べてTFT特性が改善していると推測される。さらに、長時間ベークすることにより、有機半導体膜中の水分の減少および電極および絶縁膜と有機半導体膜との密着性の向上が促進され、有機半導体の特性の改善に高い効果を示していると推測される。
以上から、蒸着後のベークは有機TFTの特性改善に有効であると考えられる。
本実施例では、上記実施の形態1に基づき、蒸着後一旦大気圧に開放してから減圧下(1.2×104Pa)でベークし作製した有機TFTの電気特性の温度依存性を測定した結果を示す。なお測定試料である有機TFTの蒸着後ベーク以外の作製条件は、実施例1と同様である。
ベーク条件は、以下のとおりである。
(1)減圧下(1.2×104Pa)において、120℃で、10分ベーク
(2)減圧下(1.2×104Pa)において、150℃で、10分ベーク
(3)減圧下(1.2×104Pa)において、200℃で、10分ベーク
図6にはベーク条件(1)〜(3)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電圧とを測定したVg−Id特性の結果を示す。
図6より、蒸着後のベークによって、オンオフの閾値が0Vに近づいていることが分かり、減圧下(1.2×104Pa)においては、(1)120℃10分より(2)150℃10分の方が、閾値のシフトが大きいことが分かる。また、図6より、蒸着ベークによって、オフ時のリーク電流が減っていることが分かる。この変化も(1)120℃10分より(2)150℃10分の方が大きいことが分かる。また上記実施例1で行なった大気下でのベークと比べ、スロープの立ち上がりが急峻なことから良好なS値が得られていることが分かる。これは実施例1と同様に、ベークすることにより、有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられ、TFT特性が改善していると推測される。また、ベークすることによりソース電極またはドレイン電極および絶縁膜と有機半導体膜との密着性が向上し、有機半導体膜の結晶性の向上、キャリア輸送性の向上が図られるため、TFT特性が改善していると推測される。さらに、高温のほうが、より有機半導体膜とソース電極またはドレイン電極および絶縁膜との密着性が向上し、TFT特性の改善に高い効果を示していると推測される。本実施例ではさらに、減圧下でベークすることにより、大気中の酸素の影響による有機半導体膜の酸化などの劣化が抑えられるため、大気圧下でのベークに比べてTFT特性が改善していると推測される。
以上から、蒸着後のベークは有機TFTの特性改善に有効であって、更に減圧下でベークを行うと温度の低温化を図ることができると考えられる。
本実施例では、上記実施の形態1に基づき、蒸着後一旦大気圧に開放してから減圧下(1.2×104Pa)でベークし作製した有機TFTの電気特性の大気中放置による経時変化と、その後の減圧下(1.2×104Pa)ベークの効果を評価した。以下に結果を示す。なお測定試料である有機TFTの蒸着後ベーク以外の作製条件は、実施例1と同様である。
ベーク条件は、以下のとおりである。
(1)減圧下(1.2×104Pa)において、150℃で、30分ベーク
(2)(1)を大気下において48時間放置
(3)(2)を減圧下(1.2×104Pa)において、150℃で、30分ベーク
図7にはベーク条件(1)〜(3)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電圧とを測定したVg−Id特性の結果を示す。
図7より蒸着後のベークによって、オンオフの閾値が0Vに近づいていることが分かり、大気下で48時間放置することによりON電流が減少しTFT特性が劣化していることが分かる。またその後再びベークすることでON電流が上昇し、有機TFT特性が回復していることが分かる。これは、実施例4と同様に、ベークすることにより有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられることにより、TFT特性が改善していると推測される。また、ベークすることによりソース電極またはドレイン電極および絶縁膜と有機半導体膜との密着性が向上し、有機半導体膜の結晶性の向上、キャリア輸送性の向上が図られるため、TFT特性が改善していると推測される。さらに、減圧下でベークすることにより、大気中の酸素の影響による有機半導体膜の酸化などの劣化が抑えられるため、TFT特性が改善していると推測される。
以上から、蒸着後のベークは有機TFTの特性の大気下放置による劣化を回復するのに有効であると考えられる。
本実施例では、上記実施の形態1に基づき、蒸着直後に蒸着チャンバー内でベークし作製した有機TFTの電気特性を測定した結果を示す。なお測定試料である有機TFTの蒸着後ベーク以外の作製条件は、実施例1と同様である。
蒸着後のベーク条件は、蒸着チャンバー内で行なっているので、蒸着時と同じ減圧下(1.3×10-3Pa)において行なった。ベーク条件は、以下のとおりである。
(1)ベークなし
(2)120℃で、10分ベーク
図8にはベーク条件(1)、(2)におけるVdとして−10Vの電圧を印加したときの、ドレイン電極の電流とゲート電圧とを測定したVg−Id特性の結果を示す。
図8より、蒸着チャンバー内での蒸着後ベークによって、オンオフの閾値が0Vに近づいており、TFT特性を改善していることが分かる。これは、ベークすることにより有機半導体膜中に含まれる水分が減少するため有機半導体膜の劣化が抑えられることにより、ベーク前に比べてTFT特性が改善していると推測される。また、ベークすることによりソース電極またはドレイン電極および絶縁膜と有機半導体膜との密着性が向上し、有機半導体膜の結晶性の向上、キャリア輸送性の向上が図られるため、ベーク前に比べてTFT特性が改善していると推測される。
以上から、蒸着チャンバー内での蒸着後ベークは有機TFTの特性改善に有効であると考えられる。
本実施例では、蒸着後のベークによるペンタセンの粒界の大きさと有機層の膜厚の変化をAFMで測定した結果を示す。なお測定試料は、実施例1と同様に基板上にペンタセンを膜厚50nmで成膜した。成膜方法としては、蒸着法を用いた。
測定試料の条件は、以下のとおりである。
(1)蒸着後ベークなし
(2)蒸着後に減圧下(1.2×104Pa)において、150℃で、10分ベーク
図9には条件(1)、図10に条件(2)におけるAFMの測定結果を示す。
図9,10より、蒸着後のベークによって、ベークの有無でペンタセンの粒界の大きさの変化は見られないことがわかる。またこのとき、有機膜の膜厚の変化も見られなかった。
以上の結果より、有機半導体膜を形成後、加熱する温度は、有機半導体が結晶成長しない温度、好ましくは有機半導体膜の粒界の大きさの平均値が10%以上成長しない温度でよいことがわかる。
(実施の形態3)
本発明の半導体装置を含む液晶装置の態様について、図11を用いて説明する。なお、液晶装置の構成について特に限定は無く、本形態で示した態様の他、例えば、素子基板上に、駆動回路が設けられたものであってもよい。また、液晶装置に限定されるものではなく、発光素子を有する表示装置のスイッチング素子等に本発明の有機半導体装置を用いても良い。
図11は液晶装置を模式的に表した上面図である。本形態の液晶装置は、素子基板1101と対向基板1102とが対向するように貼り合わせられている。本形態の液晶装置は、画素部1103を有する。そして、画素部1103の一端に沿うように設けられた端子部1104には、フレキシブルプリント配線(FPC)1105が装着され、フレキシブルプリント配線1105を介して駆動回路から画素部1103に信号が入力される。なお、本形態のように、駆動回路とフレキシブルプリント配線とは独立して設けられていてもよいし、または配線パターンが形成されたFPC上にICチップが実装されたTCP等の様に複合していてもよい。
画素部1103について特に限定はなく、例えば図12(A)または図12(B)の断面図で表されるように、液晶素子とそれを駆動するためのトランジスタとを含む。図12(A)と図12(B)とは、それぞれ、液晶装置の断面構造の態様であり、含まれるトランジスタの構造が異なる。ただし、本発明を用いたトランジスタの構造及び形成方法は、本実施の形態に限定されず様々な形態が可能である。
図12(A)の断面図で表される液晶装置は、有機半導体膜524の上にソースまたはドレインとして機能する電極525、526を有するトランジスタ527が設けられた素子基板521を有する。
また、画素電極529と対向電極532との間に液晶層534を挟んでいる。画素電極529と対向電極532の材料としては、インジウム錫酸化物(ITO)、酸化ケイ素を含むインジウム錫酸化物(ITSO)等の透光性材料が挙げられる。また、画素電極529の材料として、アルミニウム(Al)、銀(Ag)等の反射性の高い導電性材料を用いても良い。画素電極529に透過性材料を用いた場合、透過型液晶パネルが形成され、画素電極529の全面が反射性の高い導電性材料で形成された場合、反射型液晶表示装置が形成される。さらに、画素電極529の一部に透過性材料、残りの部分に反射性の高い導電性材料を用いて半透過型液晶表示装置を形成しても良い。
画素電極529、対向電極532のそれぞれにおいて液晶層534と接する側の表面には、配向膜530、533が設けられている。液晶層534には、スペーサ535が分散し、セルギャップを保っている。
トランジスタ527は、コンタクトホールが設けられた絶縁層528によって覆われており、電極526と画素電極529とは電気的に接続している。絶縁層528は、テフロン(登録商標)を用いたスパッタ法やプラズマCVD法等で形成すればよい。また、有機半導体膜の劣化を抑えるために、SiN、SiO2、SiON等を用いた熱CVD法により形成してもよい。
ここで、対向電極532は、対向基板531によって支持されている。また、トランジスタ527において、有機半導体膜524とゲート電極522とは、間にゲート絶縁層523を挟んで重畳している。
また、図12(B)の断面図で表される液晶装置は、ソースまたはドレインとして機能する電極555、554の少なくとも一部が有機半導体膜556によって覆われた構造を有するトランジスタ557を含む素子基板551を有する。また、画素電極559と対向電極562との間に液晶層564を挟んでいる。画素電極559、対向電極562のそれぞれにおいて液晶層564と接する側の表面には、配向膜560、563が設けられている。液晶層564には、スペーサ565が分散し、セルギャップを保っている。
トランジスタ557は、コンタクトホールが設けられた絶縁層558a、558bによって覆われており、電極554と画素電極559とは電気的に接続している。なお、トランジスタを覆う絶縁層は、図12(B)のように絶縁層558aと絶縁層558bとから成る多層であってもよいし、図12(A)のように絶縁層528からなる単層であってもよい。また、トランジスタを覆う絶縁層は、図12(B)の絶縁層558bのように表面が平坦化された層であってもよい。ここで、絶縁層528aは図12(A)の絶縁層528と同様に形成すればよい。絶縁層528bは、スピンコート法によりアクリル、ポリイミド、ポリイミドアミド等の有機物で形成してもよいし、ポジ型又はネガ型の感光性樹脂を用いて形成してもよい。
ここで、対向電極562は、対向基板561によって支持されている。また、トランジスタ557において、有機半導体膜556とゲート電極552とは、間にゲート絶縁層553を挟んで重畳している。
(実施の形態4)
以上のような表示装置は、図13(A)、(B)、(C)に示すように、携帯電話機や、テレビ受像機等に実装される表示装置として用いることができる。IDカードの様な個人情報を管理する機能を有するカード等に実装してもよい。また、本発明の利用形態は図13に示した例に限定されず、様々な電子機器に利用することが可能である。
図13(A)は携帯電話機の図であり、本体1302には表示部1301と、音声出力部1304、音声入力部1305、操作スイッチ1306、1307、アンテナ1303等によって構成されている。この携帯電話機は、動作特性が良く、信頼性の高いものである。本発明の有機半導体装置を表示部1301に組み込むことでこのような携帯電話機を完成できる。
図13(B)は、本発明を適用して作製したテレビ受像機であり、表示部1311、筐体1312、スピーカー1313などによって構成されている。このテレビ受像機は、動作特性が良く、信頼性の高いものである。本発明の有機半導体装置を表示部1311に組み込むことでこのようなテレビ受像機を完成できる。
図13(C)は、本発明を適用して作製したIDカードであり、支持体1321、表示部1322、支持体1321内に組み込まれた集積回路チップ1323等によって構成されている。なお、表示部1322を駆動するための集積回路1324、1325についても支持体1321内に組み込まれている。このIDカードは、信頼性の高いものである。また、例えば、表示部1322において、集積回路チップ1323において入出力された情報を表示し、どのような情報が入出力されたかを確認することができる。本発明の有機半導体装置を表示部1322に組み込むことでこのようなIDカードを完成できる。
本発明のボトムコンタクト型有機薄膜トランジスタの断面図 本発明のトップコンタクト型有機薄膜トランジスタの断面図 本発明の電極の配置を示す図 本発明に関する実験結果を示すグラフ 本発明に関する実験結果を示すグラフ 本発明に関する実験結果を示すグラフ 本発明に関する実験結果を示すグラフ 本発明に関する実験結果を示すグラフ 本発明に関する実験結果を示すAFM図 本発明に関する実験結果を示すAFM図 本発明の半導体装置を含む液晶装置の上面図 本発明の半導体装置を含む液晶装置の断面図 本発明を適用した電子機器等の図
符号の説明
100 基板
101 ゲート電極
102 ゲート絶縁膜
103 ソースまたはドレイン電極
104 有機半導体膜
110 素子基板
200 基板
201 ゲート電極
202 ゲート絶縁膜
203 有機半導体膜
204 電極
210 素子基板
301 ゲート電極
302 ソース電極
303 ドレイン電極
304 ソース電極用パッド
305 ドレイン電極用パッド
306 ゲート電極用パッド
1101 素子基板
1102 対向基板
1103 画素部
1104 端子部
1105 フレキシブルプリント配線
521 素子基板
522 ゲート電極
523 ゲート絶縁層
524 有機半導体膜
525 電極
526 電極
527 トランジスタ
528 絶縁層
529 画素電極
530 配向膜
531 対向基板
532 対向電極
533 配向膜
534 液晶層
535 スペーサ
551 素子基板
552 ゲート電極
553 ゲート絶縁層
554 電極
555 電極
556 有機半導体膜
557 トランジスタ
558a 絶縁層
558b 絶縁層
559 画素電極
560 配向膜
561 対向基板
562 対向電極
563 配向膜
564 液晶層
565 スペーサ
1301 表示部
1302 本体
1303 アンテナ
1304 音声出力部
1305 音声入力部
1306 操作スイッチ
1307 操作スイッチ
1311 表示部
1312 筐体
1313 スピーカー
1321 支持体
1322 表示部
1323 集積回路チップ
1324 集積回路
1325 集積回路


Claims (8)

  1. ゲート電極を形成し、
    真空蒸着法により、前記ゲート電極上に有機半導体膜を形成し、
    前記有機半導体膜を減圧下で加熱して前記有機半導体膜を大気に放置後、減圧下で加熱し、
    前記加熱された有機半導体膜上にソース電極及びドレイン電極を形成することを特徴とする有機半導体素子の作製方法。
  2. ゲート電極を形成し、
    前記ゲート電極上にソース電極及びドレイン電極を形成し、
    真空蒸着法により、前記ソース電極及びドレイン電極上に有機半導体膜を形成し、
    前記有機半導体膜を減圧下で加熱して前記有機半導体膜を大気に放置後、減圧下で加熱することを特徴とする有機半導体素子の作製方法。
  3. 請求項1又は請求項2において、
    前記減圧下、かつ不活性ガス雰囲気において、前記有機半導体膜を加熱することを特徴とする有機半導体素子の作製方法。
  4. ゲート電極を形成し、
    真空蒸着法により、前記ゲート電極上に有機半導体膜を形成し、
    前記有機半導体膜を減圧下で加熱して前記有機半導体膜を大気に放置後、大気圧下で加熱し、
    前記加熱された有機半導体膜上にソース電極及びドレイン電極を形成することを特徴とする有機半導体素子の作製方法。
  5. ゲート電極を形成し、
    前記ゲート電極上にソース電極及びドレイン電極を形成し、
    真空蒸着法により、前記ソース電極及びドレイン電極上に有機半導体膜を形成し、
    前記有機半導体膜を減圧下で加熱して前記有機半導体膜を大気に放置後、大気圧下で加熱することを特徴とする有機半導体素子の作製方法。
  6. 請求項1乃至請求項のいずれか一において、
    前記有機半導体膜を加熱するときは、前記有機半導体膜の融点未満で加熱することを特徴とする有機半導体素子の作製方法。
  7. 請求項1乃至請求項のいずれか一において、
    前記有機半導体膜を加熱するときは、250℃未満で加熱することを特徴とする有機半導体素子の作製方法。
  8. 請求項1乃至請求項のいずれか一において、
    前記有機半導体膜を加熱するときは、前記有機半導体膜の粒界の大きさの平均値が10%以上成長しない温度で加熱することを特徴とする有機半導体素子の作製方法。
JP2004359575A 2003-12-26 2004-12-13 有機半導体素子の作製方法 Expired - Fee Related JP4877869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004359575A JP4877869B2 (ja) 2003-12-26 2004-12-13 有機半導体素子の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003434620 2003-12-26
JP2003434620 2003-12-26
JP2004359575A JP4877869B2 (ja) 2003-12-26 2004-12-13 有機半導体素子の作製方法

Publications (3)

Publication Number Publication Date
JP2005210087A JP2005210087A (ja) 2005-08-04
JP2005210087A5 JP2005210087A5 (ja) 2007-11-08
JP4877869B2 true JP4877869B2 (ja) 2012-02-15

Family

ID=34914336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004359575A Expired - Fee Related JP4877869B2 (ja) 2003-12-26 2004-12-13 有機半導体素子の作製方法

Country Status (1)

Country Link
JP (1) JP4877869B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
JP5380831B2 (ja) * 2007-12-07 2014-01-08 株式会社リコー 有機トランジスタ及びその製造方法
JP2010199099A (ja) * 2009-02-20 2010-09-09 Univ Of Tokyo 有機電界効果トランジスタにおけるしきい値電圧の制御方法
JP2010199100A (ja) * 2009-02-20 2010-09-09 Univ Of Tokyo 有機半導体素子の作製法
JP5733612B2 (ja) * 2011-03-08 2015-06-10 国立大学法人信州大学 有機半導体薄膜用材料、該材料を用いた有機半導体薄膜の形成方法および有機薄膜トランジスタ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer

Also Published As

Publication number Publication date
JP2005210087A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
US8202760B2 (en) Method for manufacturing an organic semiconductor element
JP5412458B2 (ja) 半導体装置の作製方法
US7732248B2 (en) Manufacturing method of semiconductor device
US8742409B2 (en) Thin film transistor and method for producing the same
JP5025110B2 (ja) 半導体装置の作製方法
JP5477750B2 (ja) 有機電界効果型トランジスタ
JP4836446B2 (ja) 半導体装置の作製方法
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP4856900B2 (ja) 電界効果トランジスタの製造方法
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP4877869B2 (ja) 有機半導体素子の作製方法
JP4419425B2 (ja) 有機薄膜トランジスタ素子
JP5029938B2 (ja) 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法
US20130193413A1 (en) Stacking structure, organic semiconductor device, wiring, and display, and method of manufacturing organic semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070925

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111123

R150 Certificate of patent or registration of utility model

Ref document number: 4877869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees