JP5029938B2 - 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法 - Google Patents

電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法 Download PDF

Info

Publication number
JP5029938B2
JP5029938B2 JP2006283789A JP2006283789A JP5029938B2 JP 5029938 B2 JP5029938 B2 JP 5029938B2 JP 2006283789 A JP2006283789 A JP 2006283789A JP 2006283789 A JP2006283789 A JP 2006283789A JP 5029938 B2 JP5029938 B2 JP 5029938B2
Authority
JP
Japan
Prior art keywords
layer
forming
electrode
electrophoretic
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006283789A
Other languages
English (en)
Other versions
JP2008102266A (ja
Inventor
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006283789A priority Critical patent/JP5029938B2/ja
Publication of JP2008102266A publication Critical patent/JP2008102266A/ja
Application granted granted Critical
Publication of JP5029938B2 publication Critical patent/JP5029938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法に関するものである。
特許文献1に開示された従来の電気泳動表示装置は、基板上に有機トランジスタを形成した後に、電気泳動シートを貼り合わせることによって製造されている。
2005−201956号公報
しかし、従来の電気泳動表示装置の製造方法では、基板上にソース電極、ドレイン電極を設け、その上に半導体層とゲート絶縁膜とをこの順番で形成し、その上層にゲート電極を形成していたため、このゲート電極形成プロセスが半導体層にダメージを与え、トランジスタの特性劣化を引き起こす原因となっていた。
あるいは、このようなこのゲート電極形成プロセスでのダメージを小さくするためには、低温での処理や、エッチング液の限定といった工夫が必要になり、コストの上昇や歩留まり低下の原因となっていた。
そこで、本発明の目的は、電気泳動表示装置の表示品質や素子の特性を向上させることである。
本発明による電気泳動表示装置は、共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、および前記絶縁層上に形成されたゲート電極を備えた第1の部材と、基板上にソース電極およびドレイン電極が設けられ、前記ソース電極と前記ドレイン電極との間に形成された半導体層、および前記半導体層を含む面を被覆するゲート絶縁膜を備え、前記ゲート絶縁膜が前記ゲート電極に接するように配置された第2の部材と、前記第1の部材と前記第2の部材の間に設けられ、前記第1の部材と前記第2の部材を接着する接着層とを備えたものである。
このように、ゲート電極は第1の部材に形成し、半導体層は第2の部材に形成して、第1の部材と第2の部材を貼り合わせるようにしたので、従来のように半導体層の上にゲート電極を形成することにより半導体層にダメージを与えることがなく、トランジスタの特性を向上させることができる。
また、第1の部材と第2の部材が接着層を介して接着され、従来のように前記絶縁層において半導体基板と電気泳動層を有する基板とを接着しないので、絶縁層に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、導電性の高い接着性材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。
また、本発明による電気泳動表示装置は、共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、および前記絶縁層上に形成されたゲート電極を備えた第1の部材と、基板上にソース電極およびドレイン電極が設けられ、前記ソース電極と前記ドレイン電極との間に形成された半導体層、および前記半導体層を含む面を被覆するゲート絶縁膜を備え、前記ゲート絶縁膜が前記ゲート電極に接するように配置された第2の部材とを備え、前記ゲート絶縁膜は接着性を有し、前記第1の部材と前記第2の部材は、前記ゲート絶縁膜を介して接着されているものである。
このように、ゲート電極は第1の部材に形成し、半導体層は第2の部材に形成して、第1の部材と第2の部材を貼り合わせるようにしたので、従来のように半導体層の上にゲート電極を形成することにより半導体層にダメージを与えることがなく、トランジスタの特性を向上させることができる。
また、第1の部材と第2の部材がゲート絶縁膜を介して接着され、従来のように前記絶縁層において半導体基板と電気泳動層を有する基板とを接着しないので、絶縁層に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。
また、本発明の電子機器は、上述した電気泳動表示装置を表示部として備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ブック、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。
本発明による電気泳動表示装置の製造方法は、共通電極層上に電気泳動層を形成し、前記電気泳動層上に絶縁層を形成し、前記絶縁層上にゲート電極を形成することにより、第1の部材を形成する工程と、基板上にソース電極およびドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間に半導体層を形成し、前記半導体層を含む面を被覆するゲート絶縁膜を形成することにより、第2の部材を形成する工程と、前記第1の部材と前記第2の部材を接着する接着層を形成する工程と、前記ゲート電極と前記ゲート絶縁膜が接するように、前記接着層を介して前記第1の部材と前記第2の部材を貼り合わせる工程を備えたものである。
このように、ゲート電極は第1の部材に形成し、半導体層は第2の部材に形成して、第1の部材と第2の部材を貼り合わせるようにしたので、従来のように半導体層の上にゲート電極を形成することにより半導体層にダメージを与えることがなく、トランジスタの特性を向上させることができる。
また、第1の部材と第2の部材が接着層を介して接着され、従来のように前記絶縁層において半導体基板と電気泳動層を有する基板とを接着しないので、絶縁層に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。
また、前記接着層を形成する工程では、前記ゲート絶縁膜上に前記接着層を形成することが望ましい。あるいは、前記第1の部材の前記ゲート電極を含む面上に前記接着層を形成するようにしてもよい。
また、本発明による電気泳動表示装置の製造方法は、共通電極層上に電気泳動層を形成し、前記電気泳動層上に絶縁層を形成し、前記絶縁層上にゲート電極を形成することにより、第1の部材を形成する工程と、基板上にソース電極およびドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間に半導体層を形成し、前記半導体層を含む面上に接着性を有するゲート絶縁膜を形成することにより、第2の部材を形成する工程と、前記ゲート電極と前記ゲート絶縁膜が接するように、前記ゲート絶縁膜を介して前記第1の部材と前記第2の部材を貼り合わせる工程を備えたものである。
このように、ゲート電極は第1の部材に形成し、半導体層は第2の部材に形成して、第1の部材と第2の部材を貼り合わせるようにしたので、従来のように半導体層の上にゲート電極を形成することにより半導体層にダメージを与えることがなく、トランジスタの特性を向上させることができる。
また、第1の部材と第2の部材がゲート絶縁膜を介して接着され、従来のように前記絶縁層において半導体基板と電気泳動層を有する基板とを接着しないので、絶縁層に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。
以下、本発明の実施の形態について図面を参照して説明する。
実施の形態1.
図1,2を用いて本発明の実施の形態1による電気泳動表示装置10の製造方法について説明する。図1(A)〜(D)、図2(A)〜(D)は、電気泳動表示装置10の断面を示している。
(第1の部材の作成)
初めに、共通電極層、電気泳動層、絶縁層、およびゲート電極を備えた第1の部材100を作成する。
まず、図1(A)に示すように、透明基板101に透明導電膜(共通電極層)102を成膜する。透明基板101としてはガラス基板やプラスチック基板等のように透明性を有する物であれば特に限定されないが、軽量で柔軟性が高く、価格も安いプラスチック基板を用いることが好ましい。透明導電膜102は、例えばITO(Indium Tin Oxide)によって形成される。
次に、図1(B)に示すように、透明導電膜102上に電気泳動層103を形成する。電気泳動層103は、電気泳動分散液の封入されたマイクロカプセル1031を均一に塗布することにより形成される。
以下、電気泳動層103の形成方法について説明する。
マイクロカプセル1031は、既存の方法を用いて作成することができる。例えば界面重合法、In−situ重合法、相分離法、界面沈降法、スプレードライ法等の各種マイクロカプセル化手法を用いることができる。
また、均一な大きさのマイクロカプセル1031を得るために、例えば、マイクロカプセル1031をふるいにかけたり、濾過法、比重差分級法等を用いて選別したりすることができる。
マイクロカプセル1031の平均粒径は、20〜200μm程度が好ましく、30〜100μm程度がより好ましい。マイクロカプセルの平均粒径を上記の範囲とすることにより電気泳動層103の平坦性が向上する。これにより、後述の電気泳動層103上に形成する絶縁層の厚さを薄くすることができ、電気泳動の制御がより良好に行えるようになる。
上記のようにして作成されたマイクロカプセル1031をバインダ材を含む分散媒中に分散させ、マイクロカプセル分散液を調製する。
分散媒としては、親水性が高い溶媒(水系溶媒等)が好ましい。水系溶媒としては、蒸留水、純水等の水が特に好ましいが、この他にもメタノール、エタノール、イソプロパノール、ブタノール等の低級アルコール類等を用いてもよい。また、低級アルコール類には、メトキシ基等の疎水性の低い置換基が導入されていてもよい。このような水系溶媒を用いることにより、マイクロカプセル1031への溶媒の浸透が抑えられ、溶媒の浸透によるマイクロカプセル1031の膨潤、溶解がより確実に防止される。
マイクロカプセルを除くマイクロカプセル分散液中のバインダ材の濃度(含有量)は、50wt%以下が好ましく、0.05〜25wt%程度がより好ましい。
バインダ材の濃度を上記のように設定することにより、マイクロカプセル分散液の粘度を好適な値にすることができ、後述するマイクロカプセルの間隙を埋めるようにマイクロカプセル分散液を供給する工程において、マイクロカプセルを容易かつ確実に移動させることができる。
また、マイクロカプセル分散液の粘度は、1〜1000cP(25℃)程度が好ましく、2〜700cP(25℃)程度がより好ましい。
また、マイクロカプセル分散液中におけるマイクロカプセル1031の含有量は、10〜80wt%程度が好ましく、30〜60wt%程度がより好ましい。
マイクロカプセル1031の含有量を上記の範囲に設定すると、マイクロカプセル1031が厚さ方向に重ならず1個ずつ(単層に)配置されやすくなる。
上記のようにして得られたマイクロカプセル分散液を透明導電膜102上に供給する。マイクロカプセル分散液を供給する方法としては、例えば、スピンコート法、ディップコート法、スプレーコート法等の各種塗布法を用いることができる。
さらに、マイクロカプセル分散液の厚さが均一になるように、さらに好ましくはマイクロカプセル1031が厚さ方向に重ならず1個ずつ配置されるように塗布する。これは、透明基板101への分散液の塗布を均一に行うためのスキージなどの治具を用いて行う。
次に、図1(C)に示すように、電気泳動層103上に絶縁層104を成膜する。
マイクロカプセル1031は球形である為、マイクロカプセル1031を透明導電膜102上に配置すると、表面には若干の凹凸が出来る。絶縁層104の厚さは、後に形成するゲート電極やゲート絶縁膜の成膜に影響を与えない程度にこの凹凸を緩和できる厚さとすれば良いが、絶縁層104は電気泳動層103と画素電極の間の容量成分となるため、できるだけ薄い方がよい。好ましくは50nm〜10μm、さらに好ましくは200nm〜2μm程度が好ましい。
絶縁層104の材質としては、絶縁性と平滑性を有し、成膜時にマイクロカプセル1031に損傷を与えない方法で成膜されるものであれば何を用いてもよい。有機材料、無機材料いずれも使用可能である。例えば有機材料としては、ポリメチルメタクリレート、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜が挙げられ、無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられる。また、これらのうちの2種以上を組み合わせて用いることも可能である。
従来技術ではこの絶縁層104において、別途形成した半導体基板と電気泳動層を有する基板とを接着していたため、絶縁層104に接着性を有する材料を用いる必要があった。エポキシ樹脂等の接着性を有する材料は一般に不純物を完全に取り除くことが困難であり、このような接着性を有する材料が電気泳動層に直に接すると隣接画素とのリーク電流を引き起こし、表示品質低下の原因となっていた。しかし、本発明では絶縁層104に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができるため、表示品質の改良を図ることができる。
次に、図1(D)に示すように、絶縁層104上にゲート電極105を形成する。
ゲート電極105の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、またはこれらに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウム、カリウム等の金属原子等のドーパントを添加したもの、またはカーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料が挙げられる。
上記の材料を用いて形成した導電膜のフォトエッチングを行うことにより、ゲート電極105を形成する。また、所定の形状の穴を有するメタルスルーマスクを通して絶縁層104上に金属膜の蒸着処理を行うようにすれば、エッチングを行わずにゲート電極105を形成することができる。
また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を材料に用いても良い。このような溶液からゲート電極105を形成する場合は、インクジェット法のような溶液パターニングを行うことにより、より簡易に低コストで電極形成を行うことができる。
また、ゲート電極105を形成する際、第1の部材100と第2の部材200を最後に貼り合わせる際の複数のアライメントマークを同時に形成しておくことが望ましい。アライメントマークは、表示装置10の外形における対角線上に対として設けることが好ましい。
次に、ソース電極、ドレイン電極、半導体層、およびゲート絶縁膜を備えた第2の部材200を作成する。
図2(A)は、基板201上にソース電極202およびドレイン電極203が形成された状態を示している。
基板201としては、プラスチック基板、ガラス基板、シリコン基板、アルミやステンレス等の金属基板、GaAs等の半導体基板、およびこれらの基板を貼り合わせたものを用いることができる。特にプラスチック基板は、柔軟性が高く軽量で、価格も安価なため好ましい。プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種、または2種以上を積層した積層体を用いることができる。
まず、基板201上にソース電極202およびデータ線206、ドレイン電極203および画素電極205を形成する。ソース電極202とデータ線206、およびレイン電極203と画素電極205は、それぞれ一体に形成される。ソース電極202(データ線206)およびドレイン電極203(画素電極205)の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやそれらの金属を用いた合金等、InO2、SnO2、ITO等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、PF6、AsF5、FeCl3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料が挙げられる。例えば上記の材料を用いて形成した導電膜のフォトエッチングを行うことにより、ソース電極202およびドレイン電極203を形成する。また、所定の形状の穴を有するメタルスルーマスクを通して基板201上に金属膜の蒸着処理を行うようにすれば、エッチングを行わずにソース電極202およびドレイン電極203を形成することができる。
また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を材料に用いても良い。このような溶液からソース電極202およびドレイン電極203を形成する場合は、インクジェット法のような溶液パターニングを行うことにより、より簡易に低コストで電極形成を行うことができる。また、ソース電極202とドレイン電極203は異なる材料を用いて形成してもよい。
次に、図2(B)に示すように、ソース電極202とドレイン電極203の間の領域に半導体層207を形成する。半導体層207の材料には、例えばポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラ−フェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン)(PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)(PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)(BT)、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン)(F8T2)のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またC60、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン(4T)、セキシチオフェン(6T)、オクタチオフェンのような低分子系有機半導体のうち1種または2種以上を混合して用いることができる。
これら有機半導体の成膜方法としては、真空蒸着法、分子線エピタキシャル成長法、CVD(Chemical Vapor Deposition)法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、イオンプレーティング法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、ディップコート法、ロールコート法、バーコート法、ディスペンス法、シルクスクリーン法等の一般的な成膜方法を用いることができる。この中でも特に、インクジェット法、スピンコート法、ディップコート法、ロールコート法、バーコート法等は、有機半導体の溶液を用いて簡単かつ精密に薄膜が形成できるため好ましい。
次に、図2(C)に示すように、半導体層207を含む面を覆うようにゲート絶縁膜208を形成する。ゲート絶縁膜208の材料は、絶縁性を備え、有機トランジスタのゲート絶縁膜として通常用いられるもの、すなわちゲート絶縁膜106上に形成する半導体層との間に良好な界面を形成できるようなものであれば特に限定されない。一般的に良好なトランジスタ特性が得られるゲート絶縁膜材料としては、例えば、ポリビニルフェノール、ポリイミド、ポリスチレン、ポリビニルアルコール、ポリメチルメタクリレート、ポリビニルアセテート等の高分子フィルム、あるいはパリレン膜といった有機材料、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物といった無機材料を用いることができる。また、これらのうちの1種または2種以上を組み合わせて用いてもよい。
最後に、図2(D)に示すように、第1の部材100または第2の部材200の貼り合わせ面に接着層300を形成し、第1の部材100と第2の部材200を接着層300を介して貼り合わせ、電気泳動表示装置10を形成する。
第1の部材100と第2の部材200を貼り合わせる際には、ゲート電極105を形成する際に形成したアライメントマークに合わせて貼り合わせ、両方の配線パターンが合うように調整する
図3(A)〜(C)は、接着層の形成方法を示す図である。
接着層300は、図3(A)に示すように第2の部材200のゲート絶縁膜208の上に形成してもよいし、図3(B)に示すように第1の部材100の絶縁層104(およびゲート電極105)の上に形成してもよい。
一般に、接着剤は有機溶媒で希釈して塗布し、余分な有機溶媒を乾燥させることにより接着層300を形成する。よって、接着剤を希釈する有機溶媒は絶縁層104もしくはゲート絶縁膜208に対してダメージを与えないものを選択するのが好ましい。さらに、接着層300は絶縁層104またはゲート絶縁膜208のうちダメージを受けにくい方に形成すればよいが、溶媒蒸気がゲート絶縁膜208を通して半導体層207にダメージを与えることが多いため、一般には第1の部材100における絶縁層104側に接着層300を形成することが望ましい。
接着剤は特に限定はしないが、アミン系硬化剤、ポリアミド系硬化剤、酸および酸無水物系硬化剤、イミダゾール系硬化剤、フェノール系樹脂、ユリア樹脂、メラミン樹脂などの硬化剤、およびイソシアネート類などの硬化剤を含むエポキシ樹脂/ポリエステル系接着剤、エポキシ樹脂/ニトリルゴム系接着剤、エポキシ樹脂/アクリルエラストマー系接着剤、およびエポキシ樹脂/ウレタン系接着剤、エマルジョン系接着剤、合成ゴム系接着剤、弾性接着剤、または変性アクリレート系接着剤、アクリル系接着剤、シリコーン系接着剤などを用いることが出来る。また、ポリエチレン、ポリプロピレンなどのポリオレフィン類や酢酸ビニル系樹脂などの熱可塑性樹脂を用いてもよい。
なお、接着層300自身もゲート絶縁膜としての作用を有するため接着層300の膜厚はできるだけ薄いほうが好ましい。
なお、図3(C)に示すように、ゲート絶縁膜208に接着性を持たせ、第1の部材100と第2の部材200をゲート絶縁膜208を介して接着するようにしてもよい。
この場合、ゲート絶縁膜208の材料として、例えばアミン系硬化剤、ポリアミド系硬化剤、酸および酸無水物系硬化剤、イミダゾール系硬化剤、フェノール系樹脂、ユリア樹脂、メラミン樹脂などの硬化剤、およびイソシアネート類などの硬化剤を含む、エポキシ樹脂/ポリエステル系接着剤、エポキシ樹脂/ニトリルゴム系接着剤、エポキシ樹脂/アクリルエラストマー系接着剤、およびエポキシ樹脂/ウレタン系接着剤、エマルジョン系接着剤、合成ゴム系接着剤、弾性接着剤、または変性アクリレート系接着剤、アクリル系接着剤、シリコーン系接着剤などの接着性を有する絶縁材料を用いることができる。特に、半導体層207をP3HT(ポリ−3−ヘキシルチオフェン)で、ゲート絶縁膜208をPVA(ポリビニルアルコール)で形成した有機トランジスタは良好な動作をすることが知られている。
このように、ゲート絶縁膜208を接着層として利用すれば、接着層300の形成工程を省略することができる。しかし、ゲート絶縁膜208は有機トランジスタの特性を大きく左右するため、基本的には半導体層207との間で良好な界面を形成するか、耐圧が良いか、均一性はあるかといったことを優先して材料を選択することが望ましい。
以上のように本発明の実施の形態1によれば、ゲート電極105は第1の部材100の絶縁層104上に形成し、半導体層は第2の部材200に形成して、第1の部材と第2の部材を貼り合わせるようにしたので、従来のように半導体層の上にゲート電極を形成することにより半導体層にダメージを与えることがなく、トランジスタの特性を向上させ、表示装置の表示品質を向上させることができる。なお、電気泳動層103は半導体層207ほどデリケートではないので、ゲート電極105を形成する際にダメージを受けにくいため、表示品質への影響は少ない。
また、実施の形態1によれば、第1の部材100と第2の部材200を接着層300を介して接着するようにしたので、従来の絶縁層104において半導体基板と電気泳動層を有する基板とを接着する場合のように、絶縁層104に接着性を有する材料を用いる必要がなく、絶縁性の高い材料を用いることができる。このため、接着性を有する材料が電気泳動層に直に接することにより引き起こされる隣接画素とのリーク電流を防ぐことができ、表示品質の改良を図ることができる。
(実施例)
(第1の部材100)
まず、第1の部材100を作成する。
(透明基板101)
透明基板101となるポリエチレンナフタレート基板(帝人デュポンフィルム社製、「テオネックスQ65」(登録商標))を、イソプロピルアルコールを溶媒として30分間の超音波洗浄を行い、脱脂処理を行う。
(透明導電膜102)
次に、脱脂処理を行った透明基板101に透明導電膜102(ITO)を200nmの厚さで全面に均一に成膜する。
(電気泳動層103)
次に、黒色粒子としてカーボンブラック、白色粒子としての酸化チタンの微粒子をアラビアゴム中に分散させたマイクロカプセルを上記基板のITO上に塗布し、スキージ(平板状の冶具)を基板と100μmの距離を保ちながら通過させることにより、マイクロカプセルの均一な層(電気泳動層103)を形成する。
(絶縁層104)
次に、マイクロカプセルの層を形成した基板を減圧チャンバーにいれ、常温でパリレン膜(絶縁層104)を500nmの厚さで成膜する。これによりゲート電極105を形成する基板表面を平坦化することができる。
(ゲート電極105)
次に、このパリレン膜表面に5分間のUVオゾン処理を行い、表面の親液性を向上させる。次にパリレン膜表面に、直径10nmの金微粒子がトルエン中に分散した金微粒子分散液(真空冶金社製、商品名「パーフェクトゴールド」)をインクジェット法でパターン状に塗布後100℃で1時間焼成を行い、ゲート電極105(および走査線)を形成する。また、この時に第2の部材200との貼り合わせ用のアライメントパターンも同時に形成する。
(第2の部材200)
次に、第1の部材100と貼り合わせる第2の部材200を作成する。
(基板201、ソース電極202、ドレイン電極203)
厚さ100μmのステンレス基板上にSiNの絶縁膜が200nm形成されたフレキシブル基板を基板201として用いる。この基板上に厚さ100nmの金薄膜をスパッタ法で成膜し、フォトエッチングを行ってソース電極202(データ線206)およびドレイン電極203(画素電極205)のパターンと、貼り合わせ用アライメントマークの形成を行う。
(半導体層207)
次に、RFパワー200W、アルゴン流量100sccmに設定したプラズマ処理装置を用いて、基板のソース電極202およびドレイン電極203に2分間のアルゴンプラズマ処理を行い、基板表面のクリーニングを行う。次に、ペンタセンを0.2wt%の濃度でトリクロロベンゼンに高温で溶解し、得られた溶液をディスペンサー塗布装置を用いてチャネル領域となる部分に塗布した後、3時間の真空乾燥を行って溶媒を除去し、厚さ100nmの半導体層207を形成する。
(ゲート絶縁膜208)
次に、ポリイミド溶液を半導体層207を形成した基板上にスピンコート塗布し、60度で1時間真空乾燥を行うことによって、厚さ100nmのゲート絶縁膜106を形成する。
(接着層300)
次に、第1の部材100の絶縁層104上にエポキシ樹脂溶液をスピンコート法を用いて塗布し、80℃で10分間焼成する事によって接着剤を硬化させ接着層300を形成する。
最後に、第1の部材100と第2の部材200をアライメントマークを合わせて貼り合わせ、電気泳動表示装置10が完成する。
電子機器
図4は、本発明の電気泳動表示装置を適用した電子機器の具体例を説明する斜視図である。図4(A)は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック1000は、ブック形状のフレーム1001と、このフレーム1001に対して回動自在に設けられた(開閉可能な)カバー1002と、操作部1003と、本発明の電気泳動表示装置によって構成された表示部1004と、を備えている。
図4(B)は、電子機器の一例である腕時計を示す斜視図である。この腕時計1100は、本発明の電気泳動表示装置によって構成された表示部1101を備えている。
図4(C)は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー1200は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部1201と、本発明の電気泳動表示装置によって構成された表示部1202を備えている。
なお、本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
図1(A)〜(D)は、実施の形態1による電気泳動表示装置の製造方法を示す図である。 図2(A)〜(D)は、実施の形態1による電気泳動表示装置の製造方法を示す図である。 図3(A)〜(C)は、接着層の形成方法を示す図である。 図4(A)〜(C)は、本発明による電子機器の例を示した図である。
符号の説明
10 電気泳動表示装置、100 第1の部材、101 透明基板、102 透明導電膜、103 電気泳動層、1031 マイクロカプセル、104 絶縁層、105 ゲート電極、200 第2の部材、201 基板、202 ソース電極、203 ドレイン電極、205 画素電極、206 データ線、207 半導体層、208 ゲート絶縁膜、300 接着層

Claims (7)

  1. 共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、および前記絶縁層上に形成されたゲート電極を備えた第1の部材と、
    基板上にソース電極およびドレイン電極が設けられ、前記ソース電極と前記ドレイン電極との間に形成された半導体層、および前記半導体層を含む面を被覆するゲート絶縁膜を備え、前記ゲート絶縁膜が前記ゲート電極に接するように配置された第2の部材と、
    前記第1の部材と前記第2の部材の間に設けられ、前記第1の部材と前記第2の部材を接着する接着層とを備えた電気泳動表示装置。
  2. 共通電極層、前記共通電極層上に形成された電気泳動層、前記電気泳動層上に形成された絶縁層、および前記絶縁層上に形成されたゲート電極を備えた第1の部材と、
    基板上にソース電極およびドレイン電極が設けられ、前記ソース電極と前記ドレイン電極との間に形成された半導体層、および前記半導体層を含む面を被覆するゲート絶縁膜を備え、前記ゲート絶縁膜が前記ゲート電極に接するように配置された第2の部材とを備え、
    前記ゲート絶縁膜は接着性を有し、前記第1の部材と前記第2の部材は、前記ゲート絶縁膜を介して接着されていることを特徴とする電気泳動表示装置。
  3. 請求項1または請求項2に記載の電気泳動表示装置を備えた電子機器。
  4. 共通電極層上に電気泳動層を形成し、前記電気泳動層上に絶縁層を形成し、前記絶縁層上にゲート電極を形成することにより、第1の部材を形成する工程と、
    基板上にソース電極およびドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間に半導体層を形成し、前記半導体層を含む面を被覆するゲート絶縁膜を形成することにより、第2の部材を形成する工程と、
    前記第1の部材と前記第2の部材を接着する接着層を形成する工程と、
    前記ゲート電極と前記ゲート絶縁膜が接するように、前記接着層を介して前記第1の部材と前記第2の部材を貼り合わせる工程を備えた電気泳動表示装置の製造方法。
  5. 前記接着層を形成する工程では、
    前記ゲート絶縁膜上に前記接着層を形成することを特徴とする請求項に記載の電気泳動表示装置の製造方法。
  6. 前記接着層を形成する工程では、
    前記第1の部材の前記ゲート電極を含む面上に前記接着層を形成することを特徴とする請求項に記載の電気泳動表示装置の製造方法。
  7. 共通電極層上に電気泳動層を形成し、前記電気泳動層上に絶縁層を形成し、前記絶縁層上にゲート電極を形成することにより、第1の部材を形成する工程と、
    基板上にソース電極およびドレイン電極を形成し、前記ソース電極と前記ドレイン電極との間に半導体層を形成し、前記半導体層を含む面上に接着性を有するゲート絶縁膜を形成することにより、第2の部材を形成する工程と、
    前記ゲート電極と前記ゲート絶縁膜が接するように、前記ゲート絶縁膜を介して前記第1の部材と前記第2の部材を貼り合わせる工程を備えた電気泳動表示装置の製造方法。
JP2006283789A 2006-10-18 2006-10-18 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法 Expired - Fee Related JP5029938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006283789A JP5029938B2 (ja) 2006-10-18 2006-10-18 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283789A JP5029938B2 (ja) 2006-10-18 2006-10-18 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008102266A JP2008102266A (ja) 2008-05-01
JP5029938B2 true JP5029938B2 (ja) 2012-09-19

Family

ID=39436649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283789A Expired - Fee Related JP5029938B2 (ja) 2006-10-18 2006-10-18 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP5029938B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
KR20160114094A (ko) * 2014-01-31 2016-10-04 클리어잉크 디스플레이스, 인코포레이티드 유전체 층을 갖는 반사 이미지 디스플레이를 위한 장치 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
JP2002162651A (ja) * 2000-11-24 2002-06-07 Seiko Epson Corp 電気泳動装置及びその製造方法
JP2005101556A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
WO2005045509A2 (en) * 2003-10-27 2005-05-19 E Ink Corporation Electro-optic displays
JP2006163109A (ja) * 2004-12-09 2006-06-22 Seiko Epson Corp 回路基板、電気光学装置、電子機器及び回路基板の製造方法

Also Published As

Publication number Publication date
JP2008102266A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
JP4349307B2 (ja) 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
US8008115B2 (en) Thin film transistor and method for producing the same
JP5376287B2 (ja) 回路基板、電気光学装置、電子機器
US20060102894A1 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
US20070058101A1 (en) Liquid crystal display device
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
KR20050010494A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자회로, 표시 장치 및 전자 기기
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
US20140145310A1 (en) Thin film device, method of manufacturing the same, and method of manufacturing display
KR20080082492A (ko) 유기 트랜지스터, 유기 트랜지스터의 제조 방법 및전자기기
JP6043295B2 (ja) 電子デバイス
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP5055849B2 (ja) 表示装置、有機薄膜トランジスタの製造方法
JP5098286B2 (ja) 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
JP5029938B2 (ja) 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
JP4877869B2 (ja) 有機半導体素子の作製方法
JP2013089760A (ja) 積層構造、有機半導体素子、配線および表示装置、並びに有機半導体素子の製造方法
JP2009123839A (ja) 半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
KR100626065B1 (ko) 박막 트랜지스터 및 평판표시장치
JP2008085042A (ja) 半導体装置の製造方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees