JP5200443B2 - 有機トランジスタ及びアクティブマトリックス基板 - Google Patents

有機トランジスタ及びアクティブマトリックス基板 Download PDF

Info

Publication number
JP5200443B2
JP5200443B2 JP2007197350A JP2007197350A JP5200443B2 JP 5200443 B2 JP5200443 B2 JP 5200443B2 JP 2007197350 A JP2007197350 A JP 2007197350A JP 2007197350 A JP2007197350 A JP 2007197350A JP 5200443 B2 JP5200443 B2 JP 5200443B2
Authority
JP
Japan
Prior art keywords
gate electrode
connection wiring
electrode
wiring portion
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007197350A
Other languages
English (en)
Other versions
JP2009033020A (ja
JP2009033020A5 (ja
Inventor
敬 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007197350A priority Critical patent/JP5200443B2/ja
Priority to US12/132,648 priority patent/US7595505B2/en
Priority to CN2008101280748A priority patent/CN101359720B/zh
Publication of JP2009033020A publication Critical patent/JP2009033020A/ja
Publication of JP2009033020A5 publication Critical patent/JP2009033020A5/ja
Application granted granted Critical
Publication of JP5200443B2 publication Critical patent/JP5200443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、有機トランジスタ及びアクティブマトリックス基板に関する。
近年、シリコンに代表される無機材料からなる薄膜トランジスタに変わって、有機材料を用いた有機トランジスタが注目されている。有機トランジスタは、低温プロセスで製造できるため、プラスチック基板やフィルムを用いることができ、フレキシブルで軽量、壊れにくい素子を形成することができる。また、有機トランジスタは、液体材料を用いて塗布法や印刷法等の簡便な方法で形成することができ、短時間で素子を形成することができる。そのため、プロセスコストや形成装置コストを非常に低く抑えることが可能であるという非常に大きなメリットもある。また、有機材料は、その分子構造を変化させること等によって容易に材料特性が変化するので、有機材料を用いた有機トランジスタは、無機材料からなるものでは実現が困難であった機能等を含め、多様な機能に対応可能である。
このような有機トランジスタは、ソース領域及びドレイン領域と、これらの領域間の有機半導体材料からなるチャネル領域と、チャネル領域に電界を印加可能なゲート電極と、ゲート電極とチャネル領域との間のゲート絶縁膜を有している。このような構成により、チャネル領域に電界が印加されると、ソース領域及びドレイン領域の間に電流を流すことが可能となる。
先述のゲート電極は、通常はアライメントずれ等のプロセス誤差を考慮して形成されており、少なくともチャネル領域全体を含みこれよりも広い範囲に電界を印加するようになっている。そのため、ソース領域及びドレイン領域は、その一部にあるいは全体に電界を印加され、電界を印加された部分には寄生容量が生じる。そして、ゲート電極による電界印加を停止した際には、ドレイン領域の寄生容量と、ドレイン領域に接続された素子の保持容量と、の間に容量分割が生じる。そのため、素子に印加された電圧が低下し、素子の機能に影響を与えてしまう。例えば、ドレイン領域に画素表示素子が接続された表示装置の場合には、印加電圧が低下した画素表示素子と対応する画素においてコントラストが低下してしまう。
ドレイン領域に接続された素子における印加電圧の変化量（低下量）は、ドレイン領域の寄生容量の大きさに影響されるが、寄生容量の大きさはアライメントずれに起因してばらつきを有しているので、素子の機能にばらつきが生じてしまう。素子の機能にばらつきが生じると、例えば画素ごとにコントラスト低下の程度が変化してしまう表示特性の低下等の不都合が生じる。このような不都合を回避する方法としては、特許文献１、２に開示されている方法等がある。特許文献１の方法では、チャネル領域と対応する部分以外のゲート絶縁膜を厚く形成することにより寄生容量を低減するようにしている。また、特許文献２の方法では、画素のアレイを備えたマトリックスディスプレイにおいて、配列され連続した画素に寄生容量の変化が周期的に生じることを防止するために、連続した画素において寄生容量を不規則に変化させるようにしている。
特開２００６−２７８９８４号公報 特表２００５−５２４２２４号公報
ところが、特許文献１の方法では、局所的に厚さを変化させてゲート絶縁膜を形成するので、プロセスが複雑化してしまい、プロセスコストの上昇あるいは歩留りの低下等が生じるおそれがある。また、寄生容量を低減することはできるが、寄生容量のばらつきを低減することはできないと考えられる。また、特許文献２の方法では、画素ごとの表示特性の低下を視認され難くすることはできるが、表示特性自体が改善されていないので、表示品質を向上させる効果を得ることはできない。
本発明は、前記事情に鑑み成されたものであって、寄生容量のばらつきを低減した有機トランジスタ、及びこれを備えたアクティブマトリックス基板を提供することを目的の一つとする。また、品質の安定した有機トランジスタ、及びこれを備えたアクティブマトリックス基板を提供することを目的の一つとする。
本発明の有機トランジスタは、所定の長さを有するゲート電極と、ソース電極と、ドレイン電極と、有機材料からなる有機半導体部と、を備えた有機トランジスタであって、前記ゲート電極の前記長さ方向における一方の側に設けられ、かつ前記ドレイン電極と接続配線部を介して接続された機能部と、を備え、前記ドレイン電極は、平面視した状態で該ドレイン電極が前記ゲート電極から前記長さ方向にはみ出さず、該ドレイン電極には、前記接続配線部が前記一方の側に延びて接続されるとともに、幅が前記接続配線部のと同じダミー接続配線部が前記ゲート電極の前記長さ方向における他方の側に延びて接続されており、前記接続配線部は、前記ゲート電極の前記一方の側において、少なくとも前記ゲート電極の前記一方の側の端縁まで延びてなり、前記ダミー接続配線部は、前記ゲート電極の前記他方の側において、少なくとも前記ゲート電極の端縁よりも前記他方の側に延びてなり、前記ソース電極および前記ドレイン電極は、それぞれ、前記長さ方向と交差する方向に分岐する分岐部を備えることを特徴とする。
本発明の他の有機トランジスタは、所定の長さを有するゲート電極と、櫛歯形状のソース電極と、櫛歯形状のドレイン電極と、有機材料からなる有機半導体部と、を備えた有機トランジスタであって、前記ゲート電極の前記長さ方向における一方の側に設けられ、かつ前記ドレイン電極と接続配線部を介して接続された機能部と、を備え、前記ドレイン電極は、平面視した状態で該ドレイン電極が前記ゲート電極から前記長さ方向にはみ出さず、該ドレイン電極には、前記接続配線部が前記一方の側に延びて接続されるとともに、幅が前記接続配線部と同じダミー接続配線部が前記ゲート電極の前記長さ方向における他方の側に延びて接続されており、前記接続配線部は、前記ゲート電極の前記一方の側において、少なくとも前記ゲート電極の前記一方の側の端縁まで延びてなり、前記ダミー接続配線部は、前記ゲート電極の前記他方の側において、少なくとも前記ゲート電極の端縁よりも前記他方の側に延びてなることを特徴とする。
このようにダミー接続配線部を有する構成とすれば、ドレイン電極と接続配線部とダミー接続配線部とからなるドレイン側導電部が平面視した状態でゲート電極と重なる部分は、ゲート電極が所望の位置よりもその長さ方向にずれて形成されアライメントずれが生じた際に、その面積の変化量が小さくなる。
例えば、ゲート電極が前記一方の側にある移動量ｘだけずれると、接続配線部がゲート電極と重なる部分の面積は、移動量ｘと接続配線部の幅Ｂ１との積（ｘ・Ｂ１）だけ増加する。また、ダミー接続配線部がゲート電極と重なる部分の面積は、移動量ｘとダミー接続配線部の幅Ｂ２との積（ｘ・Ｂ２）だけ減少する。また、ドレイン電極がゲート電極と重なる部分の面積は、ドレイン電極全体がゲート電極と重なるようにしているので、アライメントずれによって変化しない。したがって、前記ドレイン側導電部がゲート電極と重なる部分の面積は、アライメントずれが生じていない場合と比べて、｜ｘ・Ｂ１−ｘ・Ｂ２｜だけ変化する。ここで、ダミー接続配線部の幅Ｂ２は接続配線部の幅Ｂ１の２倍未満、すなわち（Ｂ２＜２Ｂ１）となっているので、重なる部分の面積の変化量｜ｘ・Ｂ１−ｘ・Ｂ２｜は（ｘ・Ｂ１）未満となり、ダミー接続配線部を有しない構成における重なる部分の変化量（ｘ・Ｂ１）よりも小さくなる。
また、ゲート電極が前記他方の側にある移動量だけずれた場合にも、同様に前記ドレイン側導電部がゲート電極と重なる部分の面積の変化量は小さくなる。
以上のように、ゲート電極がその長さ方向における一方の側又は他方の側のいずれの側にずれた場合にも、前記ドレイン側導電部がゲート電極と重なる部分の面積の変化量は小さくなる。ドレイン側導電部の寄生容量は、ドレイン側導電部とゲート電極とが重なり合う面積に比例するが、この面積がアライメントずれによって変化する変化量が小さくなっているので、ドレイン側導電部の寄生容量は、アライメントずれによる変化量、すなわちばらつきが小さくなる。
ゲート電極による電界印加を停止した際には、ドレイン側導電部の寄生容量と、機能部側すなわち機能部に接続された素子の保持容量と、の間に容量分割が生じて素子に印加される電圧が低下する。先述のように、本発明の有機トランジスタにおいてはアライメントずれによって生じるドレイン側導電部の寄生容量のばらつきが小さくなっているので、容量分割による素子の印加電圧の低下量も、そのばらつきが小さくなる。
このように本発明の有機トランジスタは、ゲート電極がその長さ方向にアライメントずれを生じても機能部に接続された素子は均一に機能するので、この有機トランジスタをスイッチング素子等として用いて構成されたデバイスは、均一な特性となり安定した品質のものとなる。また、均一な品質の有機トランジスタを製造するために許容されるアライメントずれのマージンが大きくなるので、簡易なパターニング技術を用いることができ、プロセスコストを低減することができる。また、許容されるアライメントずれのマージンが大きくなるので、有機トランジスタの歩留まりを向上させることができる。
なお、本発明でいうゲート電極の長さとは、任意に定めることのできる所定の方向におけるゲート電極の寸法のことである。また、前記所定の方向をゲート電極の長さ方向と定義することにより、この方向を基準にして有機トランジスタを構成する各要素の位置関係を示すようにしている。このように本発明において、ゲート電極の長さ及びゲート電極の長さ方向とは、構成要素の位置関係を記述するための便宜上の表現であり、特定の寸法や方向を指すものではない。
また、前記ダミー接続配線部の幅は、前記接続配線部の幅と同じになっていることが好ましい。
このようにすれば、先述したドレイン側導電部がゲート電極と重なる部分の面積の変化量｜ｘ・Ｂ１−ｘ・Ｂ２｜が０となり、ドレイン側導電部の寄生容量がアライメントずれにより変化しなくなるので、より均一な特性の有機トランジスタとすることができる。
また、前記ソース電極及び前記ドレイン電極は、櫛歯形状となっていることが好ましい。櫛歯形状は、複数の帯状の枝部が互いに平行となるように等間隔に配列されており、各枝部がその両端のうち一方の端部において、枝部に垂直な幹部に一括して接続された形状である。このような形状のソース電極及びドレイン電極を、ソース電極の枝部とドレイン電極の枝部とが交互になるように対向させて配置すれば、同じ面積の矩形等よりもチャネル領域に流れる電流の幅が太くなる。したがって、同じ面積の他の形状の場合よりもチャネル領域に大きな電流が流れるようになり、チャネル領域に効率よく電流を流すことができる。また、所定の大きさの電流を流すために必要なソース電極及びドレイン電極の面積を小さくすることができるので、寄生容量を減らすことができる。このようにして、良質な有機トランジスタとすることができる。
また、前記接続配線部は、フォトリソグラフィ法を用いて形成されてなり、かつその幅が１μｍ以上１０μｍ以下である構成とすることもできる。
一般に、微細な配線等を基板上に形成した場合、配線と基板との密着性を十分に確保することが難しくなり、配線が基板から剥離してしまうおそれがある。また、パターニングする際に高精度の技術が必要とされ、精度が十分でない場合には歩留まりが損なわれる場合もある。一方、前記接続配線部は、その面積に応じた寄生容量を生じるので、プロセスによって許容される範囲内でなるべく細く形成されていることが好ましい。フォトリソグラフィ法で形成された接続配線部は、その幅を１μｍ以上１０μｍ以下とすることにより、密着性やプロセス精度等を十分に確保することができる。したがって、歩留まりが損なわれる等の不都合を生じることなく寄生容量を最小限度とすることができ、良質の有機トランジスタとすることができる。
また、前記接続配線部は、印刷法で形成されてなり、かつその幅が１０μｍ以上１００μｍ以下である構成とすることもできる。印刷法で形成された接続配線部は、その幅を１０μｍ以上１００μｍ以下とすることで、密着性やプロセス精度等を十分に確保することができる。したがって、歩留まりが損なわれる等の不都合を生じることなく寄生容量を最小限度とすることができ、良質の有機トランジスタとすることができる。
また、前記有機半導体部は、平面視した状態で該有機半導体部全体が前記ゲート電極に重ねられてなることが好ましい。
一般に、ゲート電極によって電界が印加されない有機半導体部には、大きなリーク電流が流れてしまう。そこで、前記有機半導体部の全体が前記ゲート電極に重ねられてなるようにすれば、前記有機半導体部の全体に電界を印加することができ、リーク電流を抑制することができる。よって、有機トランジスタのオフ電流を低減することができ、低消費電力の有機トランジスタとすることができる。
本発明のアクティブマトリックス基板は、先述のような本発明の有機トランジスタを複数備えていることを特徴とする。このようにすれば、先述のように本発明の有機トランジスタは、均一な品質とされているので、これを複数備えたアクティブマトリックス基板は、各有機トランジスタの機能部に接続された素子等に印加される電圧の特性ばらつき、すなわち容量分割が生じた際に寄生容量のばらつきに起因して電圧の低下量がばらつくことが低減される。したがって、複数の機能部のそれぞれに接続された素子等は、機能のばらつきが生じることなく動作させることができる。例えば、機能部を画素電極としこれに画素表示素子を接続して表示装置を構成すれば、画素表示素子の容量分割による印加電圧の低下量が複数の画素表示素子間で均一になる。したがって、画素ごとにコントラスト低下の程度がばらつくこと等の表示品質の低下が防止され、表示品質が高い表示装置とすることができる。
以下、本発明の一実施形態を説明するが、本発明の技術範囲は以下の実施形態に限定されるものではない。以降の説明では図面を用いて各種の構造を例示するが、構造の特徴的な部分を分かりやすく示すために、図面中の構造はその寸法や縮尺を実際の構造に対して異ならせて示す場合がある。なお、以下の実施形態は、本発明の有機トランジスタをマトリックス状に配列させて構成したアクティブマトリックス基板を例として説明する。
図１は、本実施形態のアクティブマトリックス基板１の構成を概略して示す平面図である。図１に示すように、本実施形態のアクティブマトリックス基板１は、マトリックス状に配置された複数の有機トランジスタ１００を備えている。また、複数の有機トランジスタ１００の各々は、ソース電極３０と、ドレイン電極６０と、ゲート電極５０と、を有している。ソース電極３０は、マトリックスの列ごとに一括してデータ線３と接続されており、このデータ線３はこれを介してソース電極３０を駆動するデータ線駆動回路２と接続されている。ゲート電極５０は、マトリックスの列ごとに一括して走査線５と接続されており、この走査線５はこれを介してゲート電極５０を駆動する走査線駆動回路４と接続されている。
図２（ａ）、（ｂ）は、アクティブマトリックス基板１の要部を拡大して示す平面図であり、図２（ｃ）は図２（ａ）のＩｃ−Ｉｃ線矢視断面図である。なお、図２（ａ）は、ゲート電極５０が所定の位置に形成されている例であり、図２（ｂ）は、ゲート電極５０ａが所定の位置よりもゲート電極５０の長さ方向における一方の側Ｌａにずれた位置に形成されている例である。
図２（ａ）に示すように、ゲート電極５０は、本実施形態では長方形となっており、その短辺を所定の長さＬとし、この短辺に平行な方向をゲート電極５０の長さ方向とする。
ソース電極３０及びドレイン電極６０は、平面視した状態でゲート電極５０と重なり合うようになっており、特にドレイン電極６０はその全体が重なり合うようになっている。また、ソース電極３０及びドレイン電極６０は、本実施形態では櫛歯形状となっている。すなわち、ソース電極３０は、前記長さ方向における一方の側Ｌａに延びる複数の枝部３２と、これに垂直な幹部３１とからなっている。複数の枝部３２は、等間隔で互いに平行となるように設けられており、前記長さ方向における他方の側Ｌｂの端部が幹部３１に一括して接続されている。また、ドレイン電極６０もソース電極３０と同様に幹部６５と複数の枝部６６とからなっている。このような形状のソース電極３０及びドレイン電極６０は、ソース電極３０の枝部３２とドレイン電極６０の枝部６６とが交互となるようにして、ソース電極３０の幹部３１とドレイン電極６０の幹部６５とを対向させて設けられている。
また、ソース電極３０とドレイン電極６０との間には有機材料からなる有機半導体部４０が設けられており、この有機半導体部４０にはソース電極３０とドレイン電極６０との間のチャネルとなるチャネル領域４５が設けられている。また、本実施形態では有機半導体部４０は、平面視した状態でゲート電極５０とその全体が重なり合うようになっている。ゲート電極５０によりチャネル領域４５に電圧（電界）が印加されると、チャネル領域４５に電流が流れることが可能となりチャネルとして機能するようになっている。
また、ゲート電極５０の前記長さ方向における一方の側Ｌａには、機能部６が設けられており、機能部６とドレイン電極６０とは接続配線部６１を介して電気的に接続されている。機能部６は、ドレイン電極６０からの電気信号を出力する部分であり、アクティブマトリックス基板１を用いてデバイス等を構成した際には、アクティブマトリックス基板１側とデバイスを機能させる素子とを接続する接続部等として機能させることができる。また、例えばアクティブマトリックス基板１を用いて画像表示装置（デバイス）を構成した場合には、機能部６を画素電極とすることで、液晶素子や有機ＥＬ素子、電気泳動素子等の画素表示素子と、アクティブマトリックス基板１との接続部として機能させることができるとともに、画素表示素子の一部（電極）として機能させることもできる。
また、ドレイン電極６０には、接続配線部６１が前記一方の側Ｌａに延びて接続されるとともに、ダミー接続配線部６２が前記他方の側Ｌｂに延びて接続されている。本実施形態では、接続配線部６１はドレイン電極６０の幹部６５に接続されており、ダミー接続配線部６２はドレイン電極６０の幹部６５における両端部のうち片方の端部に位置する枝部６６の前記他方の側Ｌｂに接続されている。また、接続配線部６１とダミー接続配線部６２とは、前記長さ方向に対する幅が互いに同じ太さになるように設けられている。接続配線部６１及びダミー接続配線部６２は、ドレイン電極６０の一部と機能させることやドレイン電極６０と機能部６との接続部として機能させることができるようになっている。
また、図２（ｃ）に示すように本実施形態の有機トランジスタ１００は、トップゲート・ボトムコンタクト型の構造となっている。すなわち、基板１０上に有機半導体部４０が設けられており、有機半導体部４０中にソース電極３０及びドレイン電極６０が設けられている。また、有機半導体部４０におけるソース電極３０とドレイン電極６０との間のチャネル領域４５とされ、有機半導体部４０を覆ってゲート絶縁膜２０が設けられている。また、ゲート絶縁膜２０上におけて少なくとも有機半導体部４０全体を覆うようにゲート電極５０が設けられている。
前記基板１０としては、ガラス基板、アルミやステンレス等の金属基板、プラスチック基板等いかなる基板を用いることができる。これらのうち価格が安価で軽量、柔軟性の高いプラスチック基板を用いることが好ましい。プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。本実施形態では、基板１０として、ポリイミドからなるプラスチック基板を用いている。
前記走査線５やデータ線３、機能部６、ゲート電極５０、ソース電極３０、ドレイン電極６０、接続配線部６１、ダミー接続配線部６２等の導電部の材料としては、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやこれらの金属を用いた合金等、ＩｎＯ２、ＳｎＯ２、ＩＴＯ等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ６、ＡｓＦ５、ＦｅＣｌ３等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料を用いることができる。
また、前記導電部の形成方法としては、先述の導電性の材料からなる導電膜にフォトリソグラフィ法及びエッチング法等を用いたパターニングを行う方法や、所定の形状に穴のあいたメタルスルーマスクを通して基板上に金属膜の蒸着処理を行うことにより、エッチングを行うことなく、金属膜のパターンを形成する方法等が挙げられる。
また、金属微粒子およびグラファイトのような導電性粒子を含むポリマー混合物を材料に用いてもよい。このような溶液から電極を形成する場合は、インクジェット法のような溶液パターニングを行うことにより、前記導電部を簡易かつ低コストで形成することができる。
本実施形態では、データ線３、機能部６、及び接続配線部６１が銀微粒子の水分散液を材料とし塗布法を用いて形成されたものであり、ソース電極３０、ドレイン電極６０、及びダミー接続配線部６２が金微粒子のトルエン分散液を材料とし塗布法を用いて形成されたものである。また、走査線５、及びゲート電極５０がＡｕを材料としメタルスルーマスクを用いた蒸着法で形成されたものである。
前記有機半導体部４０の材料としては、例えば、ポリ（ ３ − アルキルチオフェン） 、ポリ（３ − ヘキシルチオフェン） （ Ｐ ３ Ｈ Ｔ ） 、ポリ（ ３ − オクチルチオフェン） 、ポリ（ ２ ，５ − チエニレンビニレン） （ Ｐ Ｔ Ｖ ） 、ポリ（ パラ− フェニレンビニレン） （ Ｐ Ｐ Ｖ ） 、ポリ（ ９ ， ９ − ジオクチルフルオレン） （ Ｐ Ｆ Ｏ ） 、ポリ（ ９ ， ９ − ジオクチルフルオレン− コ− ビス− Ｎ ， Ｎ ’ − （ ４ − メトキシフェニル） − ビス− Ｎ ， Ｎ ’ − フェニル− １ ，４ − フェニレンジアミン） （ Ｐ Ｆ Ｍ Ｏ ） 、ポリ（ ９ ， ９ − ジオクチルフルオレン− コ− ベンゾチアジアゾール） （ Ｂ Ｔ ） 、フルオレン− トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（ ９ ， ９ − ジオクチルフルオレン− コ− ジチオフェン） （ Ｆ ８ Ｔ ２） のようなフルオレン− ビチオフェン共重合体等のポリマー有機半導体材料、またＣ ６ ０ 、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α − オリゴチオフェン類、具体的にはクォーターチオフェン（ ４ Ｔ ） 、セキシチオフェン（ ６ Ｔ ） 、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いることができる。
これら有機半導体材料を成膜して有機半導体部４０を形成する方法としては、蒸着法、ＣＶＤ法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法等の一般的な成膜方法を用いることができる。
本実施形態では、有機半導体部４０は、ポリ（３ − ヘキシルチオフェン） （ Ｐ ３ Ｈ Ｔ ）を材料とし、塗布法を用いて形成されたものである。
前記ゲート絶縁層２０は、その材料として有機材料、無機材料のいずれを用いることもできる。無機材料としては、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられる。また、有機材料としてはポリエステル、ポリカーボネート、ポリビニールアルコール、ポリアセタール、ポリパラキシリレン、ポリアリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレンおよびこれらの共重合体が代表として挙げることができる。
本実施形態では、前記基板１０との密着性を高めるという観点から、基板１０と同じ材料であるポリイミドを材料とし、塗布法を用いて形成されたゲート絶縁膜２０としている。また、ポリイミドは有機材料であるので、有機材料からなる有機半導体部４０との密着性を良好にすることができる。
以上のような構成のアクティブマトリックス基板１において、信号線駆動回路２は、データ線３を介してソース電極３０に所定のタイミングで電気信号を伝達することができるようになっている。また、走査線駆動回路４は、走査線５を介してゲート電極５０に所定のタイミングで電圧を印加することができるようになっている。
このようにして電圧を印加されたゲート電極５０によって、ソース電極３０とドレイン電極６０との間のチャネル領域４５に電界が印加され、チャネル領域４５がオンとされてチャネルとなる。前記電気信号は、このチャネルを通ってドレイン電極６０に伝達され、接続配線部６１を介して機能部６へ伝達される。機能部６へ伝達された電流や電圧等の電気信号により、機能部６に接続された素子を駆動することができるようになっている。
このとき、ゲート絶縁膜２０を介してゲート電極５０に電界を印加された導電部、すなわち平面視した状態でゲート電極５０と重なり合う部分であるソース電極３０及びドレイン電極６０の全面、接続配線部６１やダミー接続配線部６２、データ線３の一部には、前記電界によって寄生容量が生じる。
そして、ゲート電極５０による電界印加を停止した際には、前記寄生容量のうちドレイン電極６０側の寄生容量と、接続配線部６１及び機能部６を介して機能部６に接続された素子の保持容量と、の間で容量分割が生じる。このような容量分割が生じると、ドレイン電極６０側の寄生容量に応じて、素子に印加された印加電圧が低下する。
ここで、従来の有機トランジスタにあっては、ドレイン電極側の寄生容量がゲート電極等のアライメントずれに起因してばらついた値になっていた。そのため、素子の印加電圧の低下量は、複数の素子間でばらついた値となり、素子の機能がばらついたものとなっていた。
ところが、本発明の有機トランジスタ１００にあっては、ドレイン電極６０側の寄生容量がアライメントずれの有無に係らず一定となるので、素子の機能がばらつくことが防止される。
詳しくは、ドレイン電極６０側の寄生容量は、ドレイン電極６０と接続配線部６１とダミー接続配線部６２とからなるドレイン側導電部と、ゲート電極５０と、が重なり合う部分の面積に比例する。接続配線部６１及びダミー接続配線部６２が設けられていることにより、ゲート電極５０がその長さ方向にアライメントずれを生じた場合でも、ドレイン側導電部がゲート電極５０と重なり合う部分の面積が変化しないようになっている。
すなわち、図２（ｂ）に示すように、前記長さ方向における一方の側Ｌａにある移動量でずれて形成されたゲート電極５０ａは、アライメントずれを生じていない場合よりも接続配線部６１と広い範囲（面積）で重なり合うようになる。また、ゲート電極５０ａは、アライメントずれを生じていない場合よりもダミー接続配線部６２と狭い範囲（面積）で重なり合うようになる。ゲート電極５０ａと接続配線部６１とが重なり合う部分の面積増加分は、接続配線部６１の幅と前記移動量との積で表され、またゲート電極５０ａとダミー接続配線部６２とが重なり合う部分の面積減少分は、ダミー接続配線部６２の幅と前記移動量との積で表される。また、ドレイン電極６０は、その全体がゲート電極５０ａと重なり合うようになっているので、重なり合う部分の面積は変化しない。
したがって、ドレイン側導電部とゲート電極５０ａとが重なり合う部分の面積は、アライメントずれによって、接続配線部６１の幅と前記移動量との積だけ増加し、ダミー接続配線部６２の幅と前記移動量との積だけ減少する。ここで、接続配線部６１の幅とダミー接続配線部６２の幅とを同じにしているので、重なり合う部分の面積は、アライメントずれによるゲート電極５０ａの移動量に関らず増加分と減少分が同じとなり、一定となる。
また、前記長さ方向における他方の側Ｌｂにある移動量でアライメントずれが生じた場合には、重なり合う部分の面積が接続配線部６１で減少しダミー接続配線部６２で増加する。この減少分と増加分は同じとなるので、前記一方の側Ｌａにずれた場合と同様に、重なり合う部分の面積は一定となる。
なお、許容されるアライメントずれの移動量は、前記一方の側Ｌａにおいては、接続配線部６１のゲート電極５０よりも一方の側Ｌａに張り出した部分の長さとなり、前記他方の側Ｌｂにおいては、ダミー接続配線部６２のゲート電極５０よりも他方の側Ｌｂに張り出した部分の長さとなる。通常は、アライメントずれによる移動量はランダムなので、接続配線部６１のゲート電極５０よりも一方の側Ｌａに張り出した部分と、ダミー接続配線部６２のゲート電極５０よりも他方の側Ｌｂに張り出した部分と、を同じ長さとすることで、アライメントずれに対するマージンを大きくすることができる。
なお、ゲート電極５０が前記長さ方向と直交する方向にアライメントずれを生じた場合には、ゲート電極５０と前記ドレイン側導電部とが重なり合う部分が変化しないので、重なり合い部分の面積は変化することはない。
以上のように本発明の有機トランジスタ１００にあっては、ゲート電極５０にアライメントずれが生じた場合でも、ゲート電極５０と重なり合うドレイン側導電部の面積の変化量が低減されているので、ドレイン側導電部に生じる寄生容量のばらつきが低減される。したがって、ゲート電極５０による電界印加を停止した際に、機能部６に接続された素子の印加電圧の低下量は一定となり、素子を均一な特性で機能させることができるようになっている。
また、本発明のアクティブマトリックス基板１にあっては、先述のような有機トランジスタ１００を複数配置して構成しているので、複数の有機トランジスタ１００と接続された複数の素子を均一な特性で機能させることができる。例えば、アクティブマトリックス基板１と画素表示素子を組み合わせて画像表示装置を構成すれば、複数の有機トランジスタ１００のそれぞれに接続された画素表示素子は、ゲート電極５０による電界印加を停止した際に印加電圧の低下量が均一となっているので、画素ごとにコントラスト低下の程度が変化する等の表示不良等を生じることがない。このようにして、良好な表示品質の画像表示装置を構成することができる。
また、本実施形態のように、接続配線部６１の幅とダミー接続配線部６２の幅を同じにすれば、有機トランジスタ１００の品質をより均一にすることができる。
また、ソース電極３０及びドレイン電極６０を櫛歯形状とすれば、同じ面積の他の形状の場合よりもチャネル領域４５に大きな電流が流すことができる。また、所定の大きさの電流を流すために必要なソース電極３０及びドレイン電極６０の面積を小さくすることができるので、寄生容量を減らすことができる。このようにして、良質な有機トランジスタ１００とすることができる。
また、有機半導体部４０全体が平面視した状態でゲート電極５０と重なり合うようにすれば、リーク電流を低減することができ、低消費電力の有機トランジスタ１００とすることができる。
なお、本実施形態のように、ダミー接続配線部６２の一部をドレイン電極６０として機能させるようにしてもよい。また、ゲート電極５０より前記他方の側Ｌｂに張り出した部分のダミー接続配線部６２と機能部６とを電気的に接続し、ダミー接続配線部６２を接続配線部６１と同様に、ドレイン電極６０と機能部６との接続部として機能させてもよい。
また、有機トランジスタの構造としては大別して４種類に分類され、本実施形態ではトップゲート・ボトムコンタクト型の有機トランジスタ１００を採用したが、４種類の構造のいずれの構造を採用してもよい。以下、本実施形態で採用したトップゲート・ボトムコンタクト型と異なる３種類の構造例を説明する。
図２（ａ）〜（ｃ）は、有機トランジスタの代表的な構造例を示す側断面構成図である。図２（ａ）〜（ｃ）に示す有機トランジスタは、いずれも基板１０上に、有機半導体材料からなる有機半導体部４０を有しており、有機半導体部４０中又はこれに接してソース電極３０及びドレイン電極６０が設けられている。また、有機半導体部４０におけるソース電極３０とドレイン電極６０との間にはチャネル領域４５が設けられており、平面視した状態でチャネル領域４５と重ねあわされるゲート電極５０が設けられている。
図２（ａ）は、トップゲート・トップコンタクト型の有機トランジスタの例であり、ゲート電極５０が有機半導体部４０に対して、基板１０の反対側（トップ）に配置され、ソース電極３０及びドレイン電極６０が、有機半導体部４０に接して、基板１０の反対側（トップ）に配置されている。
図２（ｂ）は、ボトムゲート・ボトムコンタクト型の有機トランジスタの例であり、ゲート電極５０が有機半導体部４０に対して、基板１０側（ボトム）に配置され、ソース電極３０及びドレイン電極６０が、有機半導体部４０中における基板１０側（ボトム）に配置されている。
図２（ｃ）は、ボトムゲート・トップコンタクト型の有機トランジスタの例であり、ゲート電極５０が有機半導体部４０に対して、基板１０側（ボトム）に配置され、ソース電極３０及びドレイン電極６０が、有機半導体部４０に接して、基板１０の反対側（トップ）に配置されている。
（変形例）
本発明の技術範囲は、前記実施形態に限定されるものではなく、様々な変形が可能である。以下、いくつかの変形例について図を参照しつつ説明する。
図３（ａ）〜（ｃ）は、有機トランジスタ１００におけるソース電極３０及びドレイン電極６０の形状や配置を変更した変形例を示す平面図である。図３（ａ）は、ゲート電極５０の前記長さ方向と直交する方向と平行に、帯状のソース電極３０及び帯状のドレイン電極６０を設けた例である。また、図３（ｂ）は、ゲート電極５０の前記長さ方向と平行に、帯状のソース電極３０及び帯状のドレイン電極６０を設けた例である。また、図３（ｃ）は、円形のドレイン電極６０と、その円周の一部分に対応させた弓型のソース電極３０と、を設けた例である。このように、ソース電極３０及びドレイン電極６０の形状や配置を変更して構成された有機トランジスタにおいても、接続配線部６１及びダミー接続配線部６２を有する構成とすることにより、アライメントずれによる寄生容量のばらつきが防止される。
なお、前記実施形態や前記変形例以外にも、例えばゲート電極５０の形状を長方形以外の形状とする変形も可能である。ゲート電極５０の形状としては、円形や楕円形、三角形、また五角形以上の多角形、あるいはこれらを組み合わせた形状、いずれの形状とした場合でも接続配線部６１及びダミー接続配線部６２を有する構成とすることにより本発明の効果を得ることができる。
（実施例）
次に、本発明の有機トランジスタ、及びこれを備えたアクティブマトリックス基板の具体的な実施例として、前記実施形態のアクティブマトリックス基板１を電気泳動式電子ペーパーに適用した例を用いてその製造方法の一例を説明する。
図５（ａ）、（ｂ）、図６（ａ）、（ｂ）は、本実施例の電気泳動式電子ペーパーの製造方法を示す断面構成図である。なお、図中ではその要部であるアクティブマトリックス基板１の有機トランジスタ１００を拡大して示している。
まず、ポリイミドからなる厚さ２００μｍの基板１０を、イソプロピルアルコールを溶媒として５分間の超音波洗浄を行った後これを乾燥させて、基板１０表面の脱脂処理を行った。
次に、銀微粒子の水分散液を材料とし塗布法を用いて、図５（ａ）に示すように、データ線３、機能部（画素電極）６、及び接続配線部６１を形成した。具体的には、まず基板１０（図２（ｃ）参照）をオクタデシルトリクロロシランのトルエン溶液に１０分間浸漬し、基板１０に若干の撥液性を付与した。これにより、基板１０に対する前記水分散液の接触角を６０度に調整した。次に、インクジェット塗布装置により、前記水分散液を基板１０上に選択的に塗布した後、水分散液が塗布された基板１０を８０度のホットプレート上で１０分間加熱して前記水分散液の水（分散媒）を乾燥させて除去した。このようにして、データ線３、画素電極６、及び接続配線部６１を同時に形成した。なお、接続配線部６１は、その幅が５０μｍとなるように形成した。
次に、図５（ｂ）に示すように、ソース電極３０、ドレイン電極６０、ダミー接続配線部６２を形成した。ソース電極３０及びドレイン電極６０と、後に成膜する有機半導体部４０との電気的接続を良好にするために、これらの材料として金を用いた。具体的には、まず金微粒子をトルエンに分散させたトルエン分散液を基板１０上にインクジェット法でパターン塗布した。そして、トルエン分散液が塗布された基板１０を１２０度の温度で３０分間焼成してトルエン分散液のトルエン（分散媒）を除去し、ソース電極３０、ドレイン電極６０、ダミー接続配線部６２を同時に形成した。なお、ダミー接続配線部６２は、接続配線部６１と同様に、その幅が５０μｍとなるように形成した。なお、データ線３、機能部（画素電極）６、ソース電極３０、ドレイン電極６０、接続配線部６１、ダミー接続配線部６２等の導電部は、同じ材料を用いて一括して形成してもよいし、それぞれの用途に応じた材料を選択して個々に形成してもよい。
次に、ソース電極３０、ドレイン電極６０、ダミー接続配線部６２が形成された基板１０の表面の洗浄を行うために酸素プラズマを用いた表面処理を行った。表面処理は、プラズマ処理装置としてサムコインターナショナル研究所社製ＰＸ１０００を用い、パワー２００Ｗ、処理時間５分間、酸素流量１００ｓｃｃｍ、アルゴン流量１００ｓｃｃｍ、という条件で行った。
次に、有機半導体材料であるＰ３ＨＴ（ポリ（３ − ヘキシルチオフェン））を０.５ｗｔ％の濃度でキシレンに溶解させた塗布溶液を調整した。そして、図６（ａ）に示すように、この溶液を基板１０のソース電極３０とドレイン電極６０の間のチャネル領域４５となる部分にインクジェット塗布装置を用いて塗布し、予め１００度の温度に加熱しておいた乾燥オーブン内で１０分乾燥を行い、溶媒のキシレンを除去して、有機半導体部４０を形成した。
なお、有機半導体部４０を形成する前に、これを良好に形成するために基板１０の表面処理を行うことも可能である。この処理は例えばヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、ＵＶオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理が挙げられ、これらのうち１種、または２種以上の処理を用いることができる。これらの処理は基板１０全面に均一に行う事も可能であるし、例えば有機半導体部４０を形成する部分もしくは形成しない部分にだけ行うと言ったパターン処理を行う事も可能である。
次に、有機半導体部４０が形成された基板１０上にポリイミド溶液をスピンコート法で塗布した後、１００度の温度に加熱したホットプレート上で１０分間放置してポリイミド溶液の溶媒を乾燥させることにより、厚さ５００ｎｍのゲート絶縁膜２０（図２（ｃ）参照）を基板１０全面に一様に成膜した。
次に、ゲート絶縁膜２０が形成された基板１０を抵抗加熱式蒸着装置にセットして、成膜室を１０−４Ｐａまで真空排気した後に金を１００ｎｍの厚さで成膜した。加熱によって上方に飛散した金はメタルスルーマスクに設けられた開口部を通って基板１０に蒸着される。このようにして、図６（ｂ）に示すように、走査線５及びゲート電極５０を同時に形成した。
そして、走査線５及びゲート電極５０が形成された基板１０上に、ゲート電極５０等を保護する保護層（図示せず）を形成した。そして、前記保護層上に、電気泳動物質を含有する電気泳動物質層と共通電極とを有する電気泳動シート（図示せず）を貼り付け、さらに走査線５を介してゲート電極５０を駆動する走査線駆動回路４（図１参照）、及びデータ線３を介してソース電極３０に伝達される電気信号を制御するデータ線駆動回路２（図１参照）を取り付けることによって、本発明の有機トランジスタ、及びこれを備えたアクティブマトリックス基板を用いた電気泳動式電子ペーパーを製造した。
一般に電気泳動式電子ペーパーは、画像を表示した後にゲート電極５０による電界印加を停止させ、前記共通電極と画素電極６との間の電圧を保持することにより、表示した画像を保持することができるようになっている。本実施例で得られた電気泳動式電子ペーパーは、画像を表示した後、すなわちゲート電極５０による電界印加を停止した後に、画素ごとにコントラスト低下の程度が変化することがなく、良好な表示品質であった。これにより、素子が均一な特性で機能していることが分かり、本発明の有効性が確認された。
また、本実施例のように有機トランジスタは、液体材料を用いた液相法で良好に形成することができ、無機材料からなる薄膜トランジスタよりも低コストで製造することができる。低コストに製造することができる要因の１つに、印刷法や液滴吐出法等を用いて選択的に材料を配することができ、リソグラフィ法等によるパターニングプロセスを省略できることが挙げられる。しかしながら、通常は印刷法や液滴吐出法による材料配置の精度は、リソグラフィ法の精度に及ばないため、印刷法等により形成された有機トランジスタにはアライメントずれが生じやすくなる。そこで、本発明を適用することにより、アライメントずれに起因する素子の機能ばらつきを防止することができ、低コストでかつ優れた品質の有機トランジスタとすることができるのである。
本発明に係るアクティブマトリックス基板の構成を示す概略平面図である。 本発明の有機トランジスタの構成を示す概略平面図である。 有機トランジスタの構造例を示す側断面構成図である。 有機トランジスタの変形例を示す概略平面図である。 アクティブマトリックス基板の製造例を示す平面工程図である。 アクティブマトリックス基板の製造例を示す平面工程図である。
符号の説明
１・・・アクティブマトリックス基板、２・・・データ線駆動回路、３・・・データ線、４・・・走査線駆動回路、５・・・走査線、６・・・機能部、１０・・・基板、２０・・・ゲート絶縁膜、３０・・・ソース電極、４０・・・有機半導体部、４５・・・チャネル領域、５０・・・ゲート電極、６０・・・ドレイン電極、６１・・・接続配線部、６２・・・ダミー接続配線部、１００・・・有機トランジスタ、Ｌ・・・ゲート電極の長さ、Ｌａ・・・ゲート電極の長さ方向における一方の側、Ｌｂ・・・ゲート電極の長さ方向における他方の側

Claims (7)

  1. 所定の長さを有するゲート電極と、ソース電極と、ドレイン電極と、有機材料からなる有機半導体部と、を備えた有機トランジスタであって、
    前記ゲート電極の前記長さ方向における一方の側に設けられ、かつ前記ドレイン電極と接続配線部を介して接続された機能部と、を備え、
    前記ドレイン電極は、平面視した状態で該ドレイン電極が前記ゲート電極から前記長さ方向にはみ出さず、該ドレイン電極には、前記接続配線部が前記一方の側に延びて接続されるとともに、幅が前記接続配線部のと同じダミー接続配線部が前記ゲート電極の前記長さ方向における他方の側に延びて接続されており、
    前記接続配線部は、前記ゲート電極の前記一方の側において、少なくとも前記ゲート電極の前記一方の側の端縁まで延びてなり、
    前記ダミー接続配線部は、前記ゲート電極の前記他方の側において、少なくとも前記ゲート電極の端縁よりも前記他方の側に延びてなり、
    前記ソース電極および前記ドレイン電極は、それぞれ、前記長さ方向と交差する方向に分岐する分岐部を備えることを特徴とする有機トランジスタ。
  2. 所定の長さを有するゲート電極と、櫛歯形状のソース電極と、櫛歯形状のドレイン電極と、有機材料からなる有機半導体部と、を備えた有機トランジスタであって、
    前記ゲート電極の前記長さ方向における一方の側に設けられ、かつ前記ドレイン電極と接続配線部を介して接続された機能部と、を備え、
    前記ドレイン電極は、平面視した状態で該ドレイン電極が前記ゲート電極から前記長さ方向にはみ出さず、該ドレイン電極には、前記接続配線部が前記一方の側に延びて接続されるとともに、幅が前記接続配線部と同じダミー接続配線部が前記ゲート電極の前記長さ方向における他方の側に延びて接続されており、
    前記接続配線部は、前記ゲート電極の前記一方の側において、少なくとも前記ゲート電極の前記一方の側の端縁まで延びてなり、
    前記ダミー接続配線部は、前記ゲート電極の前記他方の側において、少なくとも前記ゲート電極の端縁よりも前記他方の側に延びてなることを特徴とする有機トランジスタ。
  3. 前記ソース電極及び前記ドレイン電極は、櫛歯形状となっていることを特徴とする請求項１に記載の有機トランジスタ。
  4. 前記接続配線部は、フォトリソグラフィ法を用いて形成されてなり、かつその幅が１μｍ以上１０μｍ以下であることを特徴とする請求項１〜３のいずれか一項に記載の有機トランジスタ。
  5. 前記接続配線部は、印刷法で形成されてなり、かつその幅が１０μｍ以上１００μｍ以下であることを特徴とする請求項１〜３のいずれか一項に記載の有機トランジスタ。
  6. 前記有機半導体部は、平面視した状態で該有機半導体部全体が前記ゲート電極に重ねられてなることを特徴とする請求項１〜５のいずれか一項に記載の有機トランジスタ。
  7. 請求項１〜６のいずれか一項に記載の有機トランジスタを複数備えていることを特徴とするアクティブマトリックス基板。
JP2007197350A 2007-07-30 2007-07-30 有機トランジスタ及びアクティブマトリックス基板 Active JP5200443B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007197350A JP5200443B2 (ja) 2007-07-30 2007-07-30 有機トランジスタ及びアクティブマトリックス基板
US12/132,648 US7595505B2 (en) 2007-07-30 2008-06-04 Organic transistor and active-matrix substrate
CN2008101280748A CN101359720B (zh) 2007-07-30 2008-07-29 有机晶体管及有源矩阵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007197350A JP5200443B2 (ja) 2007-07-30 2007-07-30 有機トランジスタ及びアクティブマトリックス基板

Publications (3)

Publication Number Publication Date
JP2009033020A JP2009033020A (ja) 2009-02-12
JP2009033020A5 JP2009033020A5 (ja) 2010-05-27
JP5200443B2 true JP5200443B2 (ja) 2013-06-05

Family

ID=40332109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007197350A Active JP5200443B2 (ja) 2007-07-30 2007-07-30 有機トランジスタ及びアクティブマトリックス基板

Country Status (3)

Country Link
US (1) US7595505B2 (ja)
JP (1) JP5200443B2 (ja)
CN (1) CN101359720B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP5742099B2 (ja) * 2010-02-19 2015-07-01 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、及び電子機器
CN102280580A (zh) * 2011-07-15 2011-12-14 中国科学院苏州纳米技术与纳米仿生研究所 有机薄膜晶体管及其制备方法
JP2013048680A (ja) * 2011-08-30 2013-03-14 Gc Corp 咬合圧測定器、咬合圧測定システム
JP5875880B2 (ja) * 2012-01-31 2016-03-02 シチズンホールディングス株式会社 有機トランジスタ
JP2014096454A (ja) * 2012-11-08 2014-05-22 Tokyo Electron Ltd 有機半導体素子の製造方法、絶縁膜の形成方法、及び溶液
JP6357663B2 (ja) * 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
CN105140293B (zh) * 2015-08-10 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置
CN105552132B (zh) * 2016-02-04 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管传感器及其制备方法
CN105977380A (zh) * 2016-06-17 2016-09-28 国家纳米科学中心 有机场效应晶体管及制备方法、电子电路
JP6945836B2 (ja) * 2017-03-17 2021-10-06 株式会社ホタルクス 電界効果トランジスタおよび電子装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4368007B2 (ja) * 1999-07-30 2009-11-18 カシオ計算機株式会社 薄膜トランジスタパネル
WO2001027998A1 (en) * 1999-10-11 2001-04-19 Koninklijke Philips Electronics N.V. Integrated circuit
GB0112563D0 (en) * 2001-05-23 2001-07-18 Koninl Philips Electronics Nv Active plate
ATE463845T1 (de) * 2001-10-11 2010-04-15 Koninkl Philips Electronics Nv Dünnfilmtranistor-bauelement und diesbezügliches verfahren
AU2003214584A1 (en) 2002-04-26 2003-11-10 Koninklijke Philips Electronics N.V. Active matrix display device
GB2388709A (en) * 2002-05-17 2003-11-19 Seiko Epson Corp Circuit fabrication method
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP4228204B2 (ja) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
CN1702877A (zh) * 2003-07-17 2005-11-30 精工爱普生株式会社 薄膜晶体管及其制造方法、电路、显示装置和电子机器
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JP4341529B2 (ja) * 2004-11-05 2009-10-07 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法および電子機器
KR101186966B1 (ko) * 2004-11-09 2012-10-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 유기 트랜지스터를 제조하기 위한 자체-정렬 공정
KR101097920B1 (ko) * 2004-12-10 2011-12-23 삼성전자주식회사 광 센서와, 이를 구비한 표시 패널 및 표시 장치
JP4686232B2 (ja) 2005-03-30 2011-05-25 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP2006294653A (ja) * 2005-04-05 2006-10-26 Canon Inc 有機薄膜トランジスタおよびその製造方法
JP5194468B2 (ja) * 2006-03-07 2013-05-08 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2007305802A (ja) * 2006-05-11 2007-11-22 Seiko Epson Corp 半導体装置、電気光学装置、電子機器及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN101359720B (zh) 2012-01-04
US20090032810A1 (en) 2009-02-05
CN101359720A (zh) 2009-02-04
US7595505B2 (en) 2009-09-29
JP2009033020A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
JP4946286B2 (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP5376287B2 (ja) 回路基板、電気光学装置、電子機器
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
US7504709B2 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
US7799618B2 (en) Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
US20120001189A1 (en) Thin-film transistor array and image display device in which thin-film transistor array is used
JP2008042043A (ja) 表示装置
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP2007281188A (ja) トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
US10374025B2 (en) Thin film transistor array
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP4699090B2 (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008034529A (ja) 有機トランジスタとその製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP2010062241A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置
JP2009076644A (ja) 有機半導体装置、有機半導体装置の製造方法、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100412

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250