JP4368007B2

JP4368007B2 - 薄膜トランジスタパネル

Info

Publication number: JP4368007B2
Application number: JP21613099A
Authority: JP
Inventors: 敬太郎宮田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-07-30
Filing date: 1999-07-30
Publication date: 2009-11-18
Anticipated expiration: 2019-07-30
Also published as: JP2001044442A

Description

【０００１】
【発明の属する技術分野】
この発明は薄膜トランジスタパネルに関する。
【０００２】
【従来の技術】
例えばアクティブマトリクス型の液晶表示装置には、画素用スイッチング素子としての薄膜トランジスタを備えた薄膜トランジスタパネルを備えたものがある。図７は従来のこのような薄膜トランジスタパネルの一例の一部の平面図を示し、図８はそのＸ−Ｘ線に沿う断面図を示したものである。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面の所定の箇所にはアルミニウムからなるゲート電極２を含むゲート線（走査線）３が行方向に延びて設けられ、他の所定の箇所にはアルミニウムからなる補助容量電極４を含む補助容量線５が行方向に延びて設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜６が設けられている。
【０００３】
ゲート絶縁膜６の上面の所定の箇所でゲート電極２に対応する部分にはアモルファスシリコンからなる半導体薄膜７が設けられている。半導体薄膜７の上面中央部には窒化シリコンからなるチャネル保護膜８が設けられている。チャネル保護膜８の上面両側及びその両側における半導体薄膜７の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層９、１０が設けられている。一方のオーミックコンタクト層９の上面の所定の箇所及びゲート絶縁膜６の上面の所定の箇所にはＩＴＯからなる画素電極１１が設けられている。画素電極１１の上面の所定の箇所及び一方のオーミックコンタクト層９の上面にはクロムからなるソース電極１２が設けられている。他方のオーミックコンタクト層１０の上面及びゲート絶縁膜６の上面の所定の箇所にはクロムからなるドレイン電極１３を含むドレイン線（信号線）１４が列方向に延びて設けられている。
【０００４】
そして、ゲート電極２、ゲート絶縁膜６、半導体薄膜７、チャネル保護膜８、オーミックコンタクト層９、１０、ソース電極１２及びドレイン電極１３により、薄膜トランジスタ１５が構成されている。また、補助容量電極４は画素電極１１の列方向ほぼ中央部と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。一方、図示していないが、画素容量部は、画素電極１１とこれに対向して配置された共通電極とその間に介在された液晶とによって形成されている。なお、図７において一点鎖線で示すものは、図示しない共通パネルに設けられたブラックマスクの開口部１６である。
【０００５】
【発明が解決しようとする課題】
ところで、従来のこのような薄膜トランジスタパネルの製造に際し、ステッパ方式の露光装置で１画素ずつを分割露光する場合、各ショット部での露光マスクパターンに列方向のアライメントずれがあると、第１に、ゲート電極２とソース電極１２との間に列方向のアライメントずれが生じることがあり、第２に、ゲート線３と画素電極１１との間に列方向のアライメントずれが生じることがある。そして、第１の場合には、ゲート電極２とソース電極１２との重なり面積に変動が生じ、ひいてはゲート電極２とソース電極１２との間の寄生容量ＣＧＳに変動が生じ、さらにこれに起因して各画素の透過率（輝度）にばらつきが生じてしまうという問題があった。第２の場合には、ゲート線３と画素電極１１との間隔にばらつきが生じ、ひいてはゲート線３と画素電極１１との間の寄生容量ＣＧＳにばらつきが生じ、さらにこれに起因して各画素の透過率（輝度）にばらつきが生じてしまうという問題があった。
この発明の課題は、ゲート電極とソース電極との間の寄生容量の変動の割合を低減することである。
この発明の他の課題は、ゲート線と画素電極との間の寄生容量の変動の割合を低減することである。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、半導体薄膜、ゲート電極、ドレイン電極、ソース電極からなる薄膜トランジスタと、前記ゲート電極及び前記ドレイン電極にそれぞれ接続されたゲート線及びドレイン線とを備えた薄膜トランジスタパネルにおいて、前記ソース電極に接続され前記ゲート線に絶縁膜を介して重ね合わされる寄生容量補償部を設け、前記寄生容量補償部は前記ゲート線と直交する一の方向に前記ゲート線の幅全体に亘って延びる直交部と該直交部の前記一の方向における中央部と接続されて該中央部からゲート線と平行する方向に延びるとともに全体が前記ゲート線と重ね合わされた平行部とを有し、アライメントずれにより生じる前記ゲート電極と前記ソース電極との間の寄生容量の変動の割合を低減するようにしたものである。この請求項１記載の発明によれば、ゲート電極とソース電極との間の寄生容量にばらつきが生じても、ゲート電極に接続されたゲート線とソース電極に接続された寄生容量補償部との間の寄生容量を常に均一とすることができ、したがってゲート電極とソース電極との間の寄生容量の変動の割合を低減することができる。
請求項２記載の発明は、請求項１記載の発明において、前記ソース電極に接続されアライメントずれにより前記ゲート線との間隔が変動する画素電極と、前記ゲート線の近傍に該ゲート線の形成と同時に形成されることにより該ゲート線との間隔がアライメントずれにより変動することがない寄生容量補償用パターンとを設け、前記画素電極を前記寄生容量補償用パターンよりも前記ゲート線から離間して前記寄生容量補償用パターンに接続したものである。
請求項３記載の発明は、半導体薄膜、ゲート電極、ドレイン電極、ソース電極からなる薄膜トランジスタと、前記ゲート電極及び前記ドレイン電極にそれぞれ接続されたゲート線及びドレイン線と、前記ソース電極に接続されアライメントずれにより前記ゲート線との間隔が変動する画素電極とを備えた薄膜トランジスタパネルにおいて、前記ゲート線の近傍に該ゲート線の形成と同時に形成されることにより該ゲート線との間隔がアライメントずれにより変動することがない寄生容量補償用パターンを設け、前記画素電極を前記寄生容量補償用パターンよりも前記ゲート線から離間して前記寄生容量補償用パターンに接続したものである。
この請求項２または３記載の発明によれば、ゲート線と画素電極との間隔にばらつきが生じても、画素電極に接続された寄生容量補償用パターンとゲート線との間隔を常に均一とすることができ、したがってゲート線と画素電極との間の寄生容量の変動の割合を低減することができる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態における薄膜トランジスタパネルの要部の平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示したものである。これらの図において、図７及び図８と同一名称のものには同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタパネルでは、ソース電極１２から延出された寄生容量補償部２１をゲート線３上にゲート絶縁膜６を介して重ね合わせ、且つ、その重なり面積がゲート電極２とソース電極１２との間にアライメントずれが生じても変化しないようにしたものである。
【０００８】
すなわち、寄生容量補償部２１の主要部は、ゲート線３と直交する方向に延びる直交部２１ａと、この直交部２１ａの中央部からゲート線３と平行する方向に延びる平行部２１ｂとを有して、ほぼＴ字状に形成されている。この場合、直交部２１ａの長さは、ステッパ方式の露光装置で１画素ずつを分割露光するときの各ショット部での露光マスクパターンが列方向にずれても、直交部２１ａがゲート線３の幅方向全体と常に重なる長さとなっている。また、平行部２１ｂの幅は、ステッパ方式の露光装置で１画素ずつを分割露光するときの各ショット部での露光マスクパターンが列方向にずれても、平行部２１ｂ全体がゲート線３と常に重なる幅となっている。この結果、寄生容量補償部２１とゲート線３との重なり面積は、前記露光マスクパターンが列方向（及び行方向）にずれても、変化しないようにすることができる。
【０００９】
そして、ゲート電極２とソース電極１２との間の寄生容量をＣＧＳ１とし、ゲート電極２に接続されたゲート線３とソース電極１２に接続された寄生容量補償部２１との間の寄生容量をＣ_GS2とすると、ゲート電極２とソース電極１２との間の実質的な寄生容量Ｃ_GSは（Ｃ_GS1＋Ｃ_GS2）となる。ここで、ゲート電極２とソース電極１２との間に列方向のアライメントずれが生じ、ゲート電極２とソース電極１２との重なり面積にばらつきが生じ、これによりゲート電極２とソース電極１２との間の寄生容量Ｃ_GS1にΔＣ_GS1の変動が生じたとする。しかし、寄生容量Ｃ_GS2は、上述の如く変化せず、常に均一である。したがって、ゲート電極２とソース電極１２との間の実質的な寄生容量の変動ΔＣ_GSは、ΔＣ_GS1／（Ｃ_GS1＋Ｃ_GS2）となり、ΔＣ_GS1／Ｃ_GS1と比較して、小さくなる。この結果、各画素の透過率（輝度）のばらつきを小さくすることができる。なお、寄生容量補償部２１の平行部２１ｂは、ゲート線３とソース電極１２との間の寄生容量Ｃ_GS2を大きくするために形成するものであり、この目的のためには単に直交部２１ａの幅（ゲート線３の延出方向）を太くするだけでも良いが、それよりも開口率を向上できるという効果を有する。
【００１０】
（第２実施形態）
図３はこの発明の第２実施形態における薄膜トランジスタパネルの要部の平面図を示し、図４はそのＸ−Ｘ線に沿う断面図を示したものである。これらの図において、図７及び図８と同一名称のものには同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタパネルでは、ガラス基板１の上面においてゲート線３の近傍に該ゲート線３と平行する寄生容量補償用パターン２２を設け、画素電極１１の下辺部をゲート絶縁膜６に形成されたコンタクトホール２３を介して寄生容量補償用パターン２２上に重ね合わせて接続したものである。この場合、画素電極１１の下辺部は、該画素電極１１とゲート線３との間にアライメントずれが生じても、寄生容量補償用パターン２２上からゲート線３側に突出しないようになっている。
【００１１】
すなわち、ステッパ方式の露光装置で１画素ずつを分割露光するときの各ショット部での露光マスクパターンが列方向にずれることにより、画素電極１１とゲート線３との間隔が所期値よりも小さくなっても、画素電極１１の下辺部は寄生容量補償用パターン２２上からゲート線３側に突出しないようになっている。この場合、寄生容量補償用パターン２２はゲート線３等の形成と同時に形成されたものである。したがって、ステッパ方式の露光装置で１画素ずつを分割露光するときの各ショット部での露光マスクパターンが列方向にずれても、全体的に列方向にずれることにより、寄生容量補償用パターン２２とゲート線３との間隔にばらつきが生じることはない。この結果、ゲート線３と画素電極１１との間隔にばらつきが生じても、画素電極１１に接続された寄生容量補償用パターン２２とゲート線３との間隔が常に均一であり、したがってゲート線３と画素電極１１との間の寄生容量の変動を低減することができ、ひいてはこれに起因する各画素の透過率（輝度）にばらつきが生じないようにすることができる。
【００１２】
（第３実施形態）
図５はこの発明の第３実施形態における薄膜トランジスタパネルの要部の平面図を示したものである。この薄膜トランジスタパネルでは、上記第１実施形態と上記第２実施形態とを組合わせたものであり、よって対応する部分には同一の符号を付し、その説明を省略する。
【００１３】
（第４実施形態）
図６はこの発明の第４実施形態における薄膜トランジスタパネルの要部の平面図を示したものである。この図において、図３と同一名称のものには同一の符号を付し、その説明を適宜省略する。この薄膜トランジスタパネルにおいて、図３に示す場合と大きく異なる点は、補助容量電極４をほぼコ字状として画素電極１１の上辺部、左辺部ほぼ上半分及び右辺部ほぼ上半分と重ね合わせると共に、寄生容量補償用パターン２２の上端部をブラックマスクの開口部１６の下辺の内側に位置させた点である。
【００１４】
ところで、図３において、補助容量電極４を画素電極１１のほぼ中央部と重ね合わせているのは、ステッパ方式の露光装置で１画素ずつを分割露光するときの各ショット部での露光マスクパターンが列方向（及び行方向）にずれることにより、補助容量電極４と画素電極１１との間にアライメントずれが生じても、各画素の開口率にばらつきが生じないようにするためである。
【００１５】
これに対し、図６においては、上述の如く、補助容量電極４をほぼコ字状として画素電極１１の上辺部、左辺部ほぼ上半分及び右辺部ほぼ上半分と重ね合わせると共に、寄生容量補償用パターン２２の上端部をブラックマスクの開口部１６の下辺の内側に位置させているので、ステッパ方式の露光装置で１画素ずつを分割露光するときの各ショット部での露光マスクパターンが列方向（及び行方向）にずれることにより、補助容量電極４と画素電極１１との間にアライメントずれが生じても、ブラックマスクの開口部１６の下辺が寄生容量補償用パターン２２上に位置し、且つ、上辺が補助容量電極４上に位置することにより、各画素の開口率にばらつきが生じないようにすることができる。
【００１６】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、ゲート電極とソース電極との間の寄生容量にばらつきが生じても、ゲート電極に接続されたゲート線とソース電極に接続された寄生容量補償部との間の寄生容量を常に均一とすることができので、ゲート電極とソース電極との間の寄生容量の変動の割合を低減することができ、ひいてはこれに起因する各画素の透過率（輝度）のばらつきを小さくすることができる。
また、請求項２または３記載の発明によれば、ゲート線と画素電極との間隔にばらつきが生じても、画素電極に接続された寄生容量補償用パターンとゲート線との間隔を常に均一とすることができ、したがってゲート線と画素電極との間の寄生容量の変動の割合を低減することができ、ひいてはこれに起因する各画素の透過率（輝度）にばらつきが生じないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における薄膜トランジスタパネルの要部の平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】この発明の第２実施形態における薄膜トランジスタパネルの要部の平面図。
【図４】図３のＸ−Ｘ線に沿う断面図。
【図５】この発明の第３実施形態における薄膜トランジスタパネルの要部の平面図。
【図６】この発明の第４実施形態における薄膜トランジスタパネルの要部の平面図。
【図７】従来の薄膜トランジスタパネルの一例の一部の平面図。
【図８】図７のＸ−Ｘ線に沿う断面図。
【符号の説明】
２ゲート電極
３ゲート線
４補助容量電極
６ゲート絶縁膜
１１画素電極
１２ソース電極
１３ドレイン電極
１４ドレイン線
１５薄膜トランジスタ
２１寄生容量補償部
２２寄生容量補償用パターン

Claims

半導体薄膜、ゲート電極、ドレイン電極、ソース電極からなる薄膜トランジスタと、前記ゲート電極及び前記ドレイン電極にそれぞれ接続されたゲート線及びドレイン線とを備えた薄膜トランジスタパネルにおいて、前記ソース電極に接続され前記ゲート線に絶縁膜を介して重ね合わされる寄生容量補償部を設け、前記寄生容量補償部は前記ゲート線と直交する一の方向に前記ゲート線の幅全体に亘って延びる直交部と該直交部の前記一の方向における中央部と接続されて該中央部からゲート線と平行する方向に延びるとともに全体が前記ゲート線と重ね合わされた平行部とを有し、アライメントずれにより生じる前記ゲート電極と前記ソース電極との間の寄生容量の変動の割合を低減するようにしたことを特徴とする薄膜トランジスタパネル。
請求項１記載の発明において、前記ソース電極に接続されアライメントずれにより前記ゲート線との間隔が変動する画素電極と、前記ゲート線の近傍に該ゲート線の形成と同時に形成されることにより該ゲート線との間隔がアライメントずれにより変動することがない寄生容量補償用パターンとを設け、前記画素電極を前記寄生容量補償用パターンよりも前記ゲート線から離間して前記寄生容量補償用パターンに接続したことを特徴とする薄膜トランジスタパネル。
半導体薄膜、ゲート電極、ドレイン電極、ソース電極からなる薄膜トランジスタと、前記ゲート電極及び前記ドレイン電極にそれぞれ接続されたゲート線及びドレイン線と、前記ソース電極に接続されアライメントずれにより前記ゲート線との間隔が変動する画素電極とを備えた薄膜トランジスタパネルにおいて、前記ゲート線の近傍に該ゲート線の形成と同時に形成されることにより該ゲート線との間隔がアライメントずれにより変動することがない寄生容量補償用パターンを設け、前記画素電極を前記寄生容量補償用パターンよりも前記ゲート線から離間して前記寄生容量補償用パターンに接続したことを特徴とする薄膜トランジスタパネル。
請求項３記載の発明において、前記寄生容量補償用パターンは前記画素電極における少なくとも４つの辺部のうち前記ソース電極と隣接するとともに前記ゲート線と平行し且つ前記ゲート線に最も近接して第１の方向に延びる第一の辺部に設けられ、前記画素電極における前記第一の辺部と対向するとともに前記第１の方向に延びる第二の辺部と前記第二の辺部とそれぞれ隣接するとともに前記ドレイン線と平行する第２の方向に延びる第三乃至第四の辺部と重ね合わされた補助容量電極を備え、該補助容量電極と前記画素電極との間にアライメントずれが生じても、共通パネルに設けられたブラックマスクの開口部の一辺が前記寄生容量補償用パターン上に位置し、且つ、他辺が前記補助容量電極上に位置するようにするとともに、前記寄生容量補償用パターンは前記ゲート線の形成と同時に形成されることにより前記補助容量電極との間隔がアライメントずれにより変動しないようにしたことを特徴とする薄膜トランジスタパネル。