TWI393977B - 畫素組 - Google Patents

畫素組 Download PDF

Info

Publication number
TWI393977B
TWI393977B TW098121147A TW98121147A TWI393977B TW I393977 B TWI393977 B TW I393977B TW 098121147 A TW098121147 A TW 098121147A TW 98121147 A TW98121147 A TW 98121147A TW I393977 B TWI393977 B TW I393977B
Authority
TW
Taiwan
Prior art keywords
drain
gate
pixel
data line
recess
Prior art date
Application number
TW098121147A
Other languages
English (en)
Other versions
TW201100940A (en
Inventor
Yuan Hao Chang
Huei Chung Yu
Yi Chen Chiu
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW098121147A priority Critical patent/TWI393977B/zh
Priority to US12/550,410 priority patent/US8305506B2/en
Priority to JP2010020398A priority patent/JP5398565B2/ja
Publication of TW201100940A publication Critical patent/TW201100940A/zh
Application granted granted Critical
Publication of TWI393977B publication Critical patent/TWI393977B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

畫素組
本發明是有關於一種畫素組，且特別是有關於一種具有電容補償設計的畫素組。
一般而言，主動式液晶顯示器主要由主動元件陣列基板、彩色濾光片(color filter)和液晶層(liquid crystal layer)所構成。圖1為習知之一種主動元件陣列的俯視示意圖。請參照圖1，主動元件陣列100主要是由以陣列排列的多個畫素110所構成。其中，各個畫素110均是由一掃描線(scan line)112、一資料線(date line)114、一主動元件116以及與主動元件116對應配置的一畫素電極(pixel electrode)118所組成。
值得一提的是，為了節省資料線114配置數量以減輕驅動晶片的負擔或是使用數量，主動元件陣列100中，相鄰兩個畫素110共用一條資料線114。亦即，主動元件陣列100的畫素110是兩兩成組配置的。同時，為了穩定液晶顯示器的顯示畫面，畫素110中還可配置有儲存電容電極120。另外，為了增加畫素電極118的配置面積，主動元件116可以直接配置於掃描線112上，也就是說掃描線112與主動元件116部分共用。
圖2為應用圖1之主動元件陣列的液晶顯示器的等效電路示意圖。請參照圖2，在習知主動式液晶顯示器的單 一畫素中，通常包含一主動元件116、一液晶電容CLC以及一儲存電容(storage capacitance)Cst。
請同時參照圖1及圖2，液晶電容CLC是由主動元件陣列100上之畫素電極118與彩色濾光片上之共用電極(common electrode)(未繪示)耦合而成。儲存電容Cst則是由畫素電極118與儲存電容電極120耦合而成，且儲存電容Cst是與液晶電容CLC並聯。另外，主動元件116之閘極G、源極S以及汲極D分別與掃描線112、資料線114以及液晶電容CLC中之畫素電極118連接。主動元件116之閘極G與汲極D之間有互相重疊的區域，亦即圖1中所繪示的斜線區域。因此，在閘極G與汲極D之間會存有一閘極-汲極寄生電容(parasitic capacitance)Cgd。
請再參照圖1及圖2，一般而言，施加在液晶電容CLC上的電壓與液晶分子的光穿透率之間具有特定關係。因此，只要依據所要顯示的畫面來控制施加在液晶電容CLC上的電壓，即可使顯示器顯示預定之畫面。但由於閘極-汲極寄生電容Cgd的存在，液晶電容CLC上所保持的電壓將會隨著資料配線114上的訊號變化而有所改變。此電壓變動量稱為饋通電壓(feed-through voltage)△Vp，其可表示為公式(1)： 其中△Vg為施加於掃描線112上的脈衝電壓之振福。
在目前的主動元件陣列製程中，機台移動時的位移偏差量將導致各個元件之位置有所差異。特別是，主動元件 116之閘極G與汲極D的重疊面積(見圖1之斜線區域)不同時，將使得閘極-汲極寄生電容Cgd不同。如此一來，成對的各個畫素100中的饋通電壓△Vp不相同，進而在顯示過程中產生顯示亮度不均勻的問題。
本發明提供一種畫素組，其設計可以補償因為製程誤差而造成的閘極-汲極寄生電容之變化。
本發明提出一種畫素組，包括二掃描線、一資料線以及二畫素。二掃描線彼此平行，而資料線與二掃描線相交。二畫素位於二掃描線之間，並分別位於資料線的兩側。二畫素分別電性連接二掃描線，其中各畫素包括一主動元件、一畫素電極、一儲存電容電極以及一汲極補償圖案。一主動元件鄰近資料線配置，且主動元件包括一閘極、一汲極以及一源極。閘極電性連接對應的其中一條掃描線。源極電性連接資料線。源極與汲極分別位於閘極之兩側。畫素電極電性連接汲極。儲存電容電極與畫素電極至少部分重疊，且儲存電容電極包括一支部。支部位於畫素電極遠離資料線之一側，且具有一凹陷。凹陷位於支部接近資料線之一側。汲極補償圖案連接汲極，且至少部份汲極補償圖案位於凹陷中。支部在凹陷遠離閘極之一側未與汲極補償圖案重疊。
在本發明之一實施例中，上述之支部在凹陷接近閘極之一側與汲極補償圖案的邊緣實質上切齊。
在本發明之一實施例中，上述之其中一畫素的支部在凹陷接近閘極之一側與汲極補償圖案部分重疊，而另一畫素的支部未與汲極補償圖案部分重疊。
在本發明之一實施例中，上述之各畫素的支部在凹陷遠離閘極之一側與汲極補償圖案之間的一第一距離大於在凹陷接近閘極之一側與汲極補償圖案之間的一第二距離。
在本發明之一實施例中，上述之各畫素的儲存電容電極為U型，且儲存電容電極實質上圍繞於畫素電極的邊緣。
在本發明之一實施例中，上述之各畫素的主動元件更包括一半導體圖案，其位於閘極與源極、汲極之間。
在本發明之一實施例中，上述之各閘極位於對應的其中一掃描線中。
在本發明之一實施例中，上述之畫素組更包括一連接圖案，以使二畫素的二儲存電容電極電性連接。舉例而言，連接圖案與二畫素的二儲存電容電極一體成型。
在本發明之一實施例中，上述之各畫素的汲極補償圖案與汲極一體成型。
在本發明之一實施例中，上述之各畫素的支部在凹陷所在位置的線寬小於其他位置的線寬。
基於上述，本發明之畫素組在儲存電容電極中形成凹陷並使汲極補償圖案延伸至凹陷中，以補償閘極與汲極之間的閘極-汲極寄生電容變化。因此，本發明之畫素組應用於顯示器時有助於提高顯示器的顯示均勻性。另外，本發明之畫素組不需新增額外的元件而不會造成製程成本的負 擔。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖3是本發明之一實施例的畫素組之俯視圖。請參照圖3，畫素組200包括二掃描線210A、210B、一資料線220以及二畫素230A、230B。二掃描線210A與210B彼此平行，而資料線220與二掃描線210A、210B相交。二畫素230A、230B位於二掃描線210A、210B之間，並分別位於資料線220的兩側。二畫素230A、230B分別電性連接二掃描線210A、210B。
畫素230A包括一主動元件232A、一畫素電極234A、一儲存電容電極236A以及一汲極補償圖案238A。同樣地，畫素230B也包括一主動元件232B、一畫素電極234B、一儲存電容電極236B以及一汲極補償圖案238B。在本實施例中，畫素230A與畫素230B中各元件之間的相對資料線220的配置關係是相同的，所以以下先以畫素230A進行說明。
畫素230A的主動元件232A鄰近資料線220配置，且主動元件232A包括一閘極G、一汲極D以及一源極S。閘極G電性連接對應的其中一條掃描線210A。此外，主動元件232A更包括一半導體圖案C，其位於閘極G與源極S、汲極D之間。在本實施例中，主動元件232A所在 位置是在掃描線210A上。也就是說，畫素230A的閘極G是位於掃描線210A中並與掃描線210A一體成型。源極S電性連接資料線220。源極S與汲極D分別位於閘極G之兩側。畫素電極234A則電性連接汲極D。
在此，儲存電容電極236A與畫素電極234A至少部分重疊，且儲存電容電極236A包括一支部240A。支部240A位於畫素電極234A遠離資料線220之一側，且具有一凹陷242A。凹陷242A位於支部240A接近資料線220之一側，其中支部240A在凹陷242A所在位置的線寬小於其他位置的線寬。
汲極補償圖案238A連接汲極D，且至少部份汲極補償圖案238A位於凹陷242A中。支部240A在凹陷242A遠離閘極G之一側未與汲極補償圖案238A重疊。在本實施例中，汲極補償圖案238A例如是與汲極D為一體成型。也就是說，汲極補償圖案238A是由汲極D遠離資料線220方向延伸，並沿著支部240A邊緣彎折而部分地延伸至凹陷242A中。
在本實施例中，各畫素230A與230B的儲存電容電極236A與236B為U型，且儲存電容電極236A與236B實質上分別地圍繞於畫素電極234A與234B的邊緣。支部240A與240B實質上為U型儲存電容電極236A與236B遠離資料線220的其中一個分支。另外，畫素組200更包括一連接圖案250，以使二儲存電容電極236A與236B電性連接。舉例而言，連接圖案250與二儲存電容電極236A 與236B一體成型。當然，U型的儲存電容電極236A與236B設計僅為本實施例舉例說明之用，本發明不限於此。
由先前技術段落中所描述的公式(1)可知，閘極G與汲極D之間的閘極-汲極寄生電容Cgd會影響畫素組200應用於顯示器時的顯示品質，而閘極G與汲極D的重疊面積即是影響此閘極-汲極寄生電容Cgd最重要的關鍵。因此，畫素組200的設計較佳是使畫素230A與畫素230B中閘極G與汲極D的重疊面積相同，如圖3所示。此時，支部240A在凹陷242A接近閘極G之一側與汲極補償圖案238A的邊緣實質上切齊。在另一個畫素230中，支部240B在凹陷242B接近閘極G之一側與汲極補償圖案238B的邊緣也是實質上切齊。
當然，本發明不限於此，在其他的實施例中，支部240A在凹陷242A接近閘極G之一側與汲極補償圖案238A的邊緣可以部分重疊。同時，支部240B在凹陷242B接近閘極G之一側與汲極補償圖案238B的邊緣也部份重疊。值得一提的是，支部240A與汲極補償圖案238A的重疊面積較佳是等於支部240B與汲極補償圖案238B的重疊面積。
本實施例的主動元件232A與主動元件232B的結構大致上是呈現點對稱的關係。在製程中若發生對位上的誤差，將使主動元件232A與主動元件232B中閘極G與汲極D間的重疊面積不同。此時，閘極-汲極寄生電容Cgd在兩畫素230A與230B之間將會有不同的電容值，而影響兩畫素230A與230B的顯示效果。換言之，製程上的對位 誤差可使畫素組200應用於顯示器時出現顯示不均的情形。
為了補償對位誤差所造成的負面影響，本實施例的畫素230A與畫素230B中配置有汲極補償圖案238A以及238B。此外，本實施例的畫素230A與畫素230B的儲存電容電極236A與236B中配置有凹陷242A與凹陷242B。一但發生製程誤差而使汲極D的位置偏移則汲極補償圖案238A與汲極補償圖案238B的位置也會改變。此時，兩畫素230A與230B的閘極G與汲極D之間的重疊面積會有所不同。此外，汲極補償圖案238A與支部240A之間的重疊面積也不同於汲極補償圖案238B與支部240B之間的重疊面積。因此，對位誤差所造成的閘極-汲極寄生電容Cgd變化可以獲得補償。
詳言之，圖4是本發明之另一實施例的畫素組的俯視示意圖。請參照圖4，畫素組200’與前述之畫素組200實質上相同，其主要差異在於畫素組200’的汲極D、源極S與資料線220相對掃描線210A、210B與儲存電容電極236A、236B朝箭頭A的方向偏移。也就是說，畫素組200’的元件與畫素組200的元件相同但相對配置位置不一致。
具體而言，在製作畫素組220’時，掃描線210A、210B與儲存電容電極236A、236B為相同膜層，所以會在同一道製程步驟中被圖案化。同樣地，汲極D、源極S、汲極補償圖案238A、238B與資料線220為相同膜層，而也會在同一道製程步驟中被圖案化。因此，只要其中一道製程 步驟沿箭頭A的方向上發生了對位誤差，則兩膜層的圖案將產生相對的偏移，而產生如畫素組200’的結構。值得一提的是，畫素組200’的元件配置關係在本發明中僅為舉例說明之用，並非用以限定本發明。在其他的製程誤差條件下，畫素組200’的各元件之間可能有不同的配置關係或是佈局方式(layout)。
假設製程中未發生對位誤差，則畫素230A與畫素230B中閘極G與汲極D之間的重疊面積應該相等，如圖3所繪示。不過，汲極D所在膜層相對掃描線210A沿箭頭A的方向偏移時，畫素230A的閘極G與汲極D之間的重疊面積會相對變小。同時，畫素230B的閘極G與汲極D之間的重疊面積會相對變大。因此，畫素230A的閘極G與汲極D之間的閘極-汲極寄生電容Cgd將與畫素230B的閘極G與汲極D之間的閘極-汲極寄生電容Cgd有所不同而造成顯示不均的負面影響。
在本實施例中，製程的對位誤差也會使汲極補償圖案238A與238B相對儲存電容電極236A、236B沿箭頭A的方向偏移。因此，在畫素230B中，支部240B在凹陷242B接近閘極G之一側244B與汲極補償圖案238B部分重疊。同時，在畫素230A中，支部240A未與汲極補償圖案238A重疊。具體而言，在畫素230A中，支部240A在凹陷242A遠離閘極G之一側246A與汲極補償圖案238A之間的一第一距離d1例如是大於在凹陷242A接近閘極G之一側244A與汲極補償圖案238A之間的一第二距離d2。不過，本發明不 限於此，隨著製程對位誤差的程度不同，第一距離d1與第二距離d2的大小將呈現不同的關係。
汲極補償圖案238A與238B的位移將使閘極G與汲極D之間的閘極-汲極寄生電容Cgd差異獲得補償。詳言之，製程誤差的影響使得畫素230A的閘極-汲極寄生電容Cgd較理想值小，而畫素230B的閘極-汲極寄生電容Cgd較理想值大。因此，由先前技術所描述的公式(1)可知，畫素組200'若未配置汲極補償圖案238A、238B與凹陷242A、242B時，畫素230B的饋通電壓△Vp可能較畫素230A的饋通電壓高△Vp。在本實施例中，支部240B與汲極補償圖案238B部份重疊所造成的電容耦合效應有助於提高儲存電容Cst的大小而降低畫素230B的饋通電壓△Vp。如此一來，畫素230A與畫素230B的饋通電壓△Vp差異可以有效減小，而有助於提高畫素組200’的顯示均勻性。
在汲極補償圖案238A、238B與凹陷242A、242B的補償作用下，畫素230A與畫素230B的饋通電壓△Vp可以大致相等。也就是說，本實施例的設計可以有效地補償因為對位誤差而對畫素組200’的顯示效果所造成的負面影響。進一步而言，本實施例的畫素組200’中，汲極補償圖案238A、238B與汲極D為一體成型且在相同的製程步驟中形成，所以本實施例不需新增任何元件。亦即，本實施例的畫素組200’在不增加製程成本的前提之下，可以有效補償因為製程對位誤差所造成的負面影響。
綜上所述，本發明之畫素組利用汲極補償圖案與共用 電極的支部的凹陷提供補償作用以降低製程對位誤差所造成的負面影響。具體而言，製程誤差會使本發明的畫素組中兩畫素的汲極以及汲極補償圖案同時地偏移而影響兩畫素的閘極-汲極寄生電容與儲存電容的電容值。因此，兩畫素的饋通電壓可以獲得補償而使本發明之畫素組應用於顯示器時具有良好的顯示均勻性。此外，本發明的汲極補償圖案是由汲極所延伸出來，而支部為儲存電容電極的一部份，所以本發明之畫素組不需新增任何元件。換言之，本發明之畫素組除了可以補償對位誤差的負面影響外，其製作方法可以整合於習知畫素組的製程步驟當中，而不會增加製程成本也不會使製程步驟複雜化。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧主動元件陣列
110、230A、230B‧‧‧畫素
112、210A、210B‧‧‧掃描線
114、220‧‧‧資料線
116、232A‧‧‧主動元件
118、234A‧‧‧畫素電極
120、236A‧‧‧儲存電容電極
200、200’‧‧‧畫素組
238A、238B‧‧‧汲極補償圖案
240A、240B‧‧‧支部
242A、242B‧‧‧凹陷
244A、244B、246A、246B‧‧‧一側
A‧‧‧箭頭
C‧‧‧半導體圖案
Cgd‧‧‧閘極-汲極寄生電容
CLC‧‧‧液晶電容
Cst‧‧‧儲存電容
D‧‧‧汲極
d1、d2‧‧‧距離
G‧‧‧閘極
S‧‧‧源極
圖1為習知之一種主動元件陣列的俯視示意圖。
圖2為應用圖1之主動元件陣列的液晶顯示器的等效電路示意圖。
圖3是本發明之一實施例的畫素組的俯視示意圖。
圖4是本發明之另一實施例的畫素組的俯視示意圖。
200‧‧‧畫素組
210A、210B‧‧‧掃描線
220‧‧‧資料線
230A、230B‧‧‧畫素
232A、232B‧‧‧主動元件
234A、234B‧‧‧畫素電極
236A、236B‧‧‧儲存電容電極
238A、238B‧‧‧汲極補償圖案
240A、240B‧‧‧支部
242A、242B‧‧‧凹陷
244A、244B、246A、246B‧‧‧一側
A‧‧‧箭頭
C‧‧‧半導體圖案
D‧‧‧汲極
d1、d2‧‧‧距離
G‧‧‧閘極
S‧‧‧源極

Claims (10)

  1. 一種畫素組，包括：二掃描線，彼此平行；一資料線，與該二掃描線相交；二畫素，位於該二掃描線之間，並分別位於該資料線的兩側，且該二畫素分別電性連接該二掃描線，其中各該畫素包括：一主動元件，鄰近該資料線配置，該主動元件包括：一閘極，電性連接對應的其中一該掃描線；一源極，電性連接該資料線；一汲極，該源極與該汲極分別位於該閘極之兩側；一畫素電極，電性連接該汲極；一儲存電容電極，該儲存電容電極與該畫素電極至少部分重疊，且該儲存電容電極包括一支部，該支部位於該畫素電極遠離該資料線之一側，且具有一凹陷，而該凹陷位於該支部接近該資料線之一側；以及一汲極補償圖案，連接該汲極，且至少部份該汲極補償圖案位於該凹陷中，而該支部在該凹陷遠離該閘極之一側未與該汲極補償圖案重疊，其中該支部在該凹陷接近該閘極之一側與該汲極補償圖案的邊緣實質上切齊。
  2. 如申請專利範圍第1項所述之畫素組，其中各該 畫素的該儲存電容電極為U型，且該儲存電容電極實質上圍繞於該畫素電極的邊緣。
  3. 如申請專利範圍第1項所述之畫素組，其中各該畫素的該主動元件更包括一半導體圖案，位於該閘極與該源極、該汲極之間。
  4. 如申請專利範圍第1項所述之畫素組，其中各該閘極位於對應的其中一該掃描線中。
  5. 如申請專利範圍第1項所述之畫素組，更包括一連接圖案，以使該二畫素的該二儲存電容電極電性連接。
  6. 如申請專利範圍第5項所述之畫素組，其中該連接圖案與該二畫素的該二儲存電容電極一體成型。
  7. 如申請專利範圍第1項所述之畫素組，其中各該畫素的該汲極補償圖案與該汲極一體成型。
  8. 如申請專利範圍第1項所述之畫素組，其中各該畫素的該支部在該凹陷所在位置的線寬小於其他位置的線寬。
  9. 一種畫素組，包括：二掃描線，彼此平行；一資料線，與該二掃描線相交；二畫素，位於該二掃描線之間，並分別位於該資料線的兩側，且該二畫素分別電性連接該二掃描線，其中各該畫素包括：一主動元件，鄰近該資料線配置，該主動元件包括：一閘極，電性連接對應的其中一該掃描線； 一源極，電性連接該資料線；一汲極，該源極與該汲極分別位於該閘極之兩側；一畫素電極，電性連接該汲極；一儲存電容電極，該儲存電容電極與該畫素電極至少部分重疊，且該儲存電容電極包括一支部，該支部位於該畫素電極遠離該資料線之一側，且具有一凹陷，而該凹陷位於該支部接近該資料線之一側；以及一汲極補償圖案，連接該汲極，且至少部份該汲極補償圖案位於該凹陷中，而該支部在該凹陷遠離該閘極之一側未與該汲極補償圖案重疊，其中其中一該畫素的該支部在該凹陷接近該閘極之一側與該汲極補償圖案部分重疊，而另一該畫素的該支部未與該汲極補償圖案部分重疊。
  10. 一種畫素組，包括：二掃描線，彼此平行；一資料線，與該二掃描線相交；二畫素，位於該二掃描線之間，並分別位於該資料線的兩側，且該二畫素分別電性連接該二掃描線，其中各該畫素包括：一主動元件，鄰近該資料線配置，該主動元件包括：一閘極，電性連接對應的其中一該掃描線；一源極，電性連接該資料線； 一汲極，該源極與該汲極分別位於該閘極之兩側；一畫素電極，電性連接該汲極；一儲存電容電極，該儲存電容電極與該畫素電極至少部分重疊，且該儲存電容電極包括一支部，該支部位於該畫素電極遠離該資料線之一側，且具有一凹陷，而該凹陷位於該支部接近該資料線之一側；以及一汲極補償圖案，連接該汲極，且至少部份該汲極補償圖案位於該凹陷中，而該支部在該凹陷遠離該閘極之一側未與該汲極補償圖案重疊，其中各該畫素的該支部在該凹陷遠離該閘極之一側與該汲極補償圖案之間的一第一距離大於在該凹陷接近該閘極之一側與該汲極補償圖案之間的一第二距離。
TW098121147A 2009-06-24 2009-06-24 畫素組 TWI393977B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098121147A TWI393977B (zh) 2009-06-24 2009-06-24 畫素組
US12/550,410 US8305506B2 (en) 2009-06-24 2009-08-31 Pixel set
JP2010020398A JP5398565B2 (ja) 2009-06-24 2010-02-01 画素セット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098121147A TWI393977B (zh) 2009-06-24 2009-06-24 畫素組

Publications (2)

Publication Number Publication Date
TW201100940A TW201100940A (en) 2011-01-01
TWI393977B true TWI393977B (zh) 2013-04-21

Family

ID=43380319

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121147A TWI393977B (zh) 2009-06-24 2009-06-24 畫素組

Country Status (3)

Country Link
US (1) US8305506B2 (zh)
JP (1) JP5398565B2 (zh)
TW (1) TWI393977B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201215979A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Liquid crystal display
JP2014048339A (ja) * 2012-08-29 2014-03-17 Japan Display Inc 液晶表示装置
KR102128969B1 (ko) 2014-02-17 2020-07-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20160061536A (ko) * 2014-11-21 2016-06-01 삼성디스플레이 주식회사 액정 표시 장치
CN104730792B (zh) * 2015-04-08 2017-05-17 合肥京东方光电科技有限公司 一种阵列基板和显示装置
CN109445148A (zh) * 2019-01-11 2019-03-08 惠科股份有限公司 像素结构的调节方法及像素电压值调节系统
CN111338142B (zh) * 2020-04-10 2022-09-06 成都京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016310A1 (en) * 2001-07-11 2003-01-23 Lee Joun Ho Liquid crystal display device
TW200846800A (en) * 2007-05-22 2008-12-01 Chunghwa Picture Tubes Ltd Pixel array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3046413B2 (ja) * 1991-09-20 2000-05-29 株式会社東芝 液晶表示装置
JPH06235938A (ja) * 1993-02-10 1994-08-23 Toshiba Corp 液晶表示装置
JP3125766B2 (ja) * 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
JP4368007B2 (ja) * 1999-07-30 2009-11-18 カシオ計算機株式会社 薄膜トランジスタパネル
KR101032948B1 (ko) * 2004-04-19 2011-05-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TWI344025B (en) * 2006-10-11 2011-06-21 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof
TWI371642B (en) 2007-07-31 2012-09-01 Chimei Innolux Corp Dual-gate thin film transistor, pixel structure, and liquid crystal display panel and apparatus
JP5211585B2 (ja) * 2007-08-30 2013-06-12 カシオ計算機株式会社 アクティブマトリックス型表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016310A1 (en) * 2001-07-11 2003-01-23 Lee Joun Ho Liquid crystal display device
TW200846800A (en) * 2007-05-22 2008-12-01 Chunghwa Picture Tubes Ltd Pixel array

Also Published As

Publication number Publication date
US8305506B2 (en) 2012-11-06
JP5398565B2 (ja) 2014-01-29
JP2011008217A (ja) 2011-01-13
US20100328563A1 (en) 2010-12-30
TW201100940A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
TWI393977B (zh) 畫素組
TWI412851B (zh) 畫素結構、薄膜電晶體陣列基板、顯示面板以及顯示裝置
JP4627148B2 (ja) 表示装置
KR100235546B1 (ko) 트랜지스터 매트릭스장치 및 그 구동방법
US7834949B2 (en) LCD device comprising an overlap between the first and second buffer capacitance electrodes
KR101443380B1 (ko) 액정표시장치
JP5511911B2 (ja) アクティブマトリクス基板及び液晶表示装置
JP5901007B2 (ja) 表示装置
JP5330535B2 (ja) 表示装置
JP2003075871A (ja) 液晶表示素子
CN106997128A (zh) 基板及显示装置
JP2011008217A5 (zh)
JP4115649B2 (ja) アクティブマトリクス型液晶表示装置
US20100141860A1 (en) Liquid crystal display
US8264630B2 (en) Active matrix substrate and liquid crystal display device
JP5189169B2 (ja) アクティブマトリクス基板、表示パネル、および表示装置
TWI406072B (zh) 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置
JP4252255B2 (ja) 液晶表示装置
CN101614923B (zh) 画素组
JP5620211B2 (ja) 液晶表示装置
JP2010091904A (ja) 液晶表示装置
JP5653669B2 (ja) 表示装置
JP4693501B2 (ja) 液晶表示装置
JP5343872B2 (ja) 液晶表示装置
JP2011150017A (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees