CN106997128A - 基板及显示装置 - Google Patents

基板及显示装置 Download PDF

Info

Publication number
CN106997128A
CN106997128A CN201611166228.3A CN201611166228A CN106997128A CN 106997128 A CN106997128 A CN 106997128A CN 201611166228 A CN201611166228 A CN 201611166228A CN 106997128 A CN106997128 A CN 106997128A
Authority
CN
China
Prior art keywords
electrode
drain electrode
pixel
gate
data wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611166228.3A
Other languages
English (en)
Other versions
CN106997128B (zh
Inventor
崔壹万
金填洙
郑虎振
尹相弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106997128A publication Critical patent/CN106997128A/zh
Application granted granted Critical
Publication of CN106997128B publication Critical patent/CN106997128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开一种基板及显示装置。所述显示装置包括：具有显示区域的基板；在所述显示区域中在第一方向上延伸的第一栅极线和第二栅极线；在所述显示区域中在与所述第一方向交叉的第二方向上延伸的第一数据线和第二数据线；和像素，所述像素由所述第一栅极线、所述第二栅极线、所述第一数据线和所述第二数据线限定，并且所述像素具有薄膜晶体管和像素电极。所述薄膜晶体管包括：连接至所述第二栅极线的栅极电极；连接至所述第一数据线的源极电极；和与所述源极电极分隔开的漏极电极。所述漏极电极包括：第一端部，在所述第二方向上延伸并且在平面图中与所述栅极电极交叠；和第二端部，电连接至所述第一端部并且电连接至所述像素电极。

Description

基板及显示装置
相关申请的交叉引用
本申请要求2015年12月18日在韩国知识产权局提交的韩国专利申请No.10-2015-0182291的权益，为了所有目的在此援引该专利申请作为参考，如同在此完全阐述一样。
技术领域
本公开内容涉及一种显示装置，尤其涉及一种能够减小由于制造工艺误差而导致的单元之间的电容偏差的液晶显示(LCD)装置。
背景技术
目前，液晶显示(LCD)装置是最流行的显示装置之一。LCD装置可包括彼此交叉的多条栅极线和多条数据线、以及多个像素，每个像素由各条栅极线和数据线限定。
LCD装置中的每个像素可包括像素电极、公共电极、和作为开关元件工作的薄膜晶体管。薄膜晶体管可接收经由数据线提供的数据电压并响应于经由栅极线提供的扫描信号将数据电压提供至像素的像素电极。因此，薄膜晶体管的栅极电极电连接至栅极线，源极电极电连接至数据线，并且漏极电极电连接至像素电极。
在这种LCD装置中，液晶分子通过从薄膜晶体管接收数据电压的像素电极与接收公共电压的公共电极之间的电位差而倾斜。透射光的量根据液晶分子倾斜的角度而变化，因而作为其结果而显示图像。
因为LCD装置通过使用液晶分子的这种电化学特性显示图像，所以如果通过长时间使用而持续给像素施加同一极性的电压，则液晶分子随着时间而变得对施加的电压不怎么敏感，导致较慢的响应速度。因此，可能出现诸如残像效果这样的问题，导致图像质量下降。
为了克服液晶分子劣化的上述问题，已提出了给像素交替施加相反极性的数据电压的交替方案。根据这种方案，给一行像素施加一种极性的数据信号。然后利用极性控制信号(POL)将极性反转，使得给下一行像素施加相反极性的数据信号。除了这种交替方案以外，已试图通过开发新的结构来抑制液晶分子劣化。
例如，在给像素交替施加相反极性的数据电压以抑制液晶分子劣化的LCD装置中，为了降低功耗并提高图像质量，已提出了在一行像素的一侧以及下一行像素的另一侧上，即以Z字形图案设置薄膜晶体管。具体地说，可在奇数行像素的左侧上设置薄膜晶体管，而可在偶数行像素的右侧上设置薄膜晶体管。就是说，奇数行像素中的沟道区域设置在各条数据线的左侧上，而偶数行像素中的沟道区域设置在各条数据线的右侧上。因此，奇数行像素中的薄膜晶体管的漏极电极设置在薄膜晶体管的源极电极的左侧上，而偶数行像素中的薄膜晶体管的漏极电极设置在薄膜晶体管的源极电极的右侧上。
附带提一下，在薄膜晶体管的漏极电极与栅极电极交叠的区域中形成寄生电容Cgd。因此，在像素中的薄膜晶体管横跨数行(rows)以Z字形图案布置的理想LCD装置中，奇数行中的每个像素中的薄膜晶体管的漏极电极与栅极电极交叠的面积等于偶数行中的每个像素中的薄膜晶体管的漏极电极与栅极电极交叠的面积。当在薄膜晶体管的栅极电极与漏极电极之间产生寄生电容时，栅极信号被延迟。像素之间寄生电容的差异越大，施加至一个像素的栅极信号和施加至另一个像素的栅极信号的时序的差异越大。因此，被充入在一个像素中的数据电压的幅度可变得明显不同于被充入在另一个像素中的数据电压的幅度，使得图像质量下降。这就是为什么优选奇数行中的每个像素中的薄膜晶体管的漏极电极与栅极电极交叠的面积等于或接近等于偶数行中的每个像素中的薄膜晶体管的漏极电极与栅极电极交叠的面积。
在像素中的薄膜晶体管横跨数行以Z字形图案布置的LCD装置中，如果漏极电极的位置由于制造工艺误差，例如用于形成薄膜晶体管的电极的掩模的错位而偏移，则奇数行中的每个像素中的薄膜晶体管的漏极电极与栅极电极交叠的面积可变得明显不同于偶数行中的每个像素中的薄膜晶体管的漏极电极与栅极电极交叠的面积。结果，奇数行像素与偶数行像素之间寄生电容的差异可变得更加明显。
如此，如果一行像素中的寄生电容变得明显不同于下一行像素中的寄生电容，则被充入在像素中的数据电压在两个相邻行之间变得明显不同。因而，由于诸如闪烁和垂直线之类的不希望的现象，LCD装置的图像质量会下降。
发明内容
因此，本发明旨在提供一种基本上克服了由于相关技术的限制和缺点而导致的一个或多个问题的显示装置。
在下面的描述中将列出本发明的附加优点和特征，这些优点和特征的一部分根据该描述将是显而易见的或者可通过本发明的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其他优点。
为了实现这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，一种显示装置包括：具有显示区域的基板；在所述显示区域中在第一方向上延伸的多条栅极线，所述栅极线包括第一栅极线和第二栅极线；在所述显示区域中在与所述第一方向交叉的第二方向上延伸的多条数据线，所述数据线包括第一数据线和第二数据线；和第一像素，所述第一像素具有第一薄膜晶体管和第一像素电极，所述第一像素由所述第一栅极线、所述第二栅极线、所述第一数据线和所述第二数据线限定，其中所述第一薄膜晶体管包括：连接至所述第二栅极线的第一栅极电极；连接至所述第一数据线的第一源极电极；和与所述第一源极电极分隔开的第一漏极电极，所述第一漏极电极包括：第一端部，所述第一端部在所述第二方向上延伸并且在平面构造上与所述第一栅极电极交叠；和第二端部，所述第二端部电连接至所述第一端部并且电连接至所述第一像素电极。
上述显示装置还可包含下列附加特征中的一个或多个：
所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域被构造成形成第一寄生电容，并且所述第一漏极电极被构造成即使由于制造错位，所述第一漏极电极的位置相对于所述第一栅极电极在所述第一方向上偏移，仍使所述第一寄生电容保持基本恒定。
所述第一端部在所述第一方向上的宽度整体上包含在所述第一栅极电极在所述第一方向上的宽度内，使得不管所述第一漏极电极在所述第一方向上相对于所述第一栅极电极的位置如何，所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域的尺寸都保持基本恒定。
所述第一漏极电极具有U型形状并且还可包括将所述第一端部和所述第二端部连接的第三部分。
所述第二端部在与所述第一端部、所述第一数据线和所述第二数据线平行的第二方向上延伸，并且所述第一漏极电极的第三部分在与所述第二栅极线平行的第一方向上延伸。
所述栅极线包括第三栅极线，其中所述显示装置还包括第二像素，所述第二像素具有第二薄膜晶体管和第二像素电极，并且所述第二像素由所述第二栅极线、所述第三栅极线、所述第一数据线和所述第二数据线限定，并且其中所述第二薄膜晶体管包括：连接至所述第三栅极线的第二栅极电极；连接至所述第二数据线的第二源极电极；和与所述第二源极电极分隔开的第二漏极电极，所述第二漏极电极包括：第一端部，所述第二漏极电极的第一端部在所述第二方向上延伸并且与所述第二栅极电极交叠；和第二端部，所述第二漏极电极的第二端部电连接至所述第二漏极电极的第一端部并且电连接至所述第二像素电极。
所述第二漏极电极的形状是所述第一漏极电极的形状的镜像。
所述第二漏极电极的第一端部与所述第二栅极电极之间的交叠区域被构造成形成第二寄生电容，并且所述第二漏极电极被构造成即使所述第二漏极电极的位置相对于所述第二栅极电极在所述第一方向上偏移，仍使所述第二寄生电容保持基本恒定。
所述第一寄生电容基本等于所述第二寄生电容，并且即使包括所述第一漏极电极和所述第二漏极电极的导电图案的位置相对于包括所述第一栅极电极和所述第二栅极电极的另一导电图案在所述第一方向上偏移，所述第一寄生电容仍保持基本等于所述第二寄生电容。
所述第一漏极电极和所述第二漏极电极被构造成：即使包括所述第一漏极电极和所述第二漏极电极的第一导电图案的位置相对于包括所述第一栅极电极和所述第二栅极电极的第二导电图案在所述第一方向上偏移，仍使所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域的尺寸以及所述第二漏极电极的第一端部与所述第二栅极电极之间的交叠区域的尺寸的每一个保持基本恒定。
所述第一漏极电极和所述第二漏极电极被构造成：即使所述第一导电图案的位置相对于所述第二导电图案在所述第一方向上偏移，仍使所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域的尺寸基本等于且保持基本等于所述第二漏极电极的第一端部与所述第二栅极电极之间的交叠区域的尺寸。
所述第一薄膜晶体管还包括第一沟道区域，所述第一沟道区域与所述第一栅极电极交叠并且设置成与所述第一数据线相邻，并且所述第二薄膜晶体管还包括第二沟道区域，所述第二沟道区域与所述第二栅极电极交叠并且设置成与所述第二数据线相邻。
所述第一漏极电极的第二端部在所述第一方向上具有大于所述第一漏极电极的第一端部的宽度。
在另一个方面中，一种显示装置包括：具有显示区域的基板；在所述显示区域中在第一方向上延伸的多条栅极线，所述栅极线包括第一栅极线、第二栅极线和第三栅极线；在所述显示区域中在与所述第一方向交叉的第二方向上延伸的多条数据线，所述数据线包括第一数据线和第二数据线；第一像素，所述第一像素由所述第一栅极线、所述第二栅极线、所述第一数据线和所述第二数据线限定，并且所述第一像素包括连接至所述第一数据线的第一薄膜晶体管，所述第一薄膜晶体管包括在平面构造上彼此交叠的第一栅极电极和第一漏极电极；和第二像素，所述第二像素由所述第二栅极线、所述第三栅极线、所述第一数据线和所述第二数据线限定，并且所述第二像素包括连接至所述第二数据线的第二薄膜晶体管，所述第二薄膜晶体管包括彼此交叠的第二栅极电极和第二漏极电极，其中即使由于制造错位，所述第一漏极电极和所述第二漏极电极的至少之一的位置相对于所述第一栅极电极和所述第二栅极电极的至少之一在所述第一方向上偏移，所述第一漏极电极与所述第一栅极电极之间的交叠区域的尺寸仍基本等于所述第二漏极电极与所述第二栅极电极之间的交叠区域的尺寸。
根据另一方面的上述显示装置可进一步包含下列附加特征中的一个或多个：
所述第一薄膜晶体管还包括第一源极电极，所述第一源极电极连接至所述第一数据线并与所述第一漏极电极分隔开，并且所述第二薄膜晶体管还包括第二源极电极，所述第二源极电极连接至所述第二数据线并与所述第二漏极电极分隔开。
所述第一薄膜晶体管还包括第一沟道区域，所述第一沟道区域与所述第一栅极电极交叠并且设置成与所述第一数据线相邻，并且所述第二薄膜晶体管还包括第二沟道区域，所述第二沟道区域与所述第二栅极电极交叠并且设置成与所述第二数据线相邻。
即使所述第一漏极电极的位置相对于所述第一栅极电极沿所述第一方向偏移，所述第一漏极电极与所述第一栅极电极之间的交叠区域的尺寸仍保持基本恒定。
所述第一漏极电极包括：第一端部，所述第一端部在所述第二方向上延伸并且与所述第一栅极电极交叠，所述第一端部具有整体上包含在所述第一栅极电极在所述第一方向上的宽度内的宽度，使得不管所述第一漏极电极在所述第一方向上相对于所述第一栅极电极的位置如何，在平面图中所述第一漏极电极与所述第一栅极电极之间的交叠区域的尺寸都基本恒定。
在又一个方面中，一种基板具有以行和列排列的多个像素的阵列，每个像素包括：漏极电极，所述漏极电极具有在所述像素的列方向上延伸的第一延伸部；和栅极电极，所述栅极电极在所述像素的行方向上延伸，其中所述漏极电极的第一延伸部的端部和所述栅极电极的一部分在平面构造上彼此交叠，以形成交叠区域，所述交叠区域被构造成：通过使所述漏极电极的第一延伸部的所述端部的边缘设置在所述栅极电极的侧边缘内，容许在所述像素的行方向上所述漏极电极与所述栅极电极之间的潜在制造错位。
根据又一方面的上述基板可进一步包含下列附加特征中的一个或多个：
每个像素还包括连接至所述漏极电极的像素电极，并且所述漏极电极还包括第二延伸部，所述第二延伸部在所述列方向上延伸并且连接在所述像素电极与所述第一延伸部之间。
所述第二延伸部在所述行方向上比所述第一延伸部宽。
所述交叠区域的尺寸被构造成即使发生制造错位仍保持基本恒定。
每个像素还包括与所述栅极电极交叠的沟道区域，并且沿至少一列的像素具有以Z字形图案布置的沟道区域。
所述至少一列中的至少两个相邻像素的相应交叠区域被构造成即使发生制造错位仍具有彼此基本相同的尺寸。
应当理解，前面的大体性描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的本发明提供进一步的解释。
附图说明
给本发明提供进一步理解并且并入本申请构成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是根据本发明示例性实施方式的LCD装置的分解透视图；
图2是用于图解根据本发明示例性实施方式的LCD装置的示意性平面图；
图3是用于图解根据本发明第一示例性实施方式的LCD装置的示意性平面图；以及
图4A、4B、5A、5B、6A和6B是用于图解根据本发明示例性实施方式的LCD装置实现的效果的平面图。
具体实施方式
现在将详细参考本发明的实施方式，附图中图解了这些实施方式的一些例子。将参照附图详细描述本发明的具体示例性实施方式。
附图中给出要素的图形、尺寸、比例、角度、数量仅仅是举例说明而并不是限制性的，除非另有说明。相似的参考标记在整个说明书中表示相似的要素。此外，可能省略对公知特征或技术的描述，以避免不必要地使本发明的主旨模糊不清。在说明书和权利要求书中使用诸如“包括”、“具有”、“包含”之类的术语的情况下，这些术语不应当解释为限于其后列出的特征，除非另有明确说明。
在描述要素时以数值或相对术语采用诸如长度、宽度、厚度、面积和体积之类的尺寸、测量结果、比例、方向、取向或角度的情况下，它们应被解释为涵盖误差范围，除非另有说明。
在描述位置关系时，诸如“元件A位于元件B上”、“元件A位于元件B上方”、“元件A位于元件B下方”、“元件A在元件B之后”，可在元件A和B之间设置另一元件C，除非例如明确使用了像“直接”或“紧接”这样的术语。因而，如在此使用的，措辞“元件A位于元件B上”涵盖元件A直接位于元件B上以及元件A位于元件B上且在元件A与B之间具有一个或多个元件C。。
在说明书和权利要求书中使用术语“第一”、“第二”等的情况下，它们是用于在相似元件之间进行区分，而不一定用于描述次序或时间顺序，除非另有说明。这些术语仅仅是用来将一个要素与另一个相似要素区分开。因此，如在此使用的，在本发明的技术构思内，“第一”要素可认为是“第二”要素，反之亦然。
相同的参考标记在整个说明书中表示相同的元件，除非另有说明。
除非另有说明，否则附图不是按比例绘出的，附图中各元件的相对尺寸是示意性描绘的，不必按比例绘出。
本发明中各示例性实施方式的特征可部分或整体地组合。如所属领域技术人员理解到的，技术上的各种相互作用和操作是可能的。各示例性实施方式能够独立地或组合地实施。
图1是根据本发明示例性实施方式的LCD装置的分解透视图。如图1中所示，根据本发明示例性实施方式的LCD装置可包括第一基板110、第二基板120和位于第一基板110与第二基板120之间的液晶层(未示出)。
第一基板110和第二基板120的每一个可包括显示区域DA和非显示区域NDA。显示区域DA被构造成显示图像。非显示区域NDA不被构造成显示图像。
显示区域DA可设置在第一基板110的中部。在第一基板110的显示区域DA中可设置有在第一方向上延伸的多条栅极线GL、在与第一方向交叉的第二方向上延伸的数据线DL、以及由各条栅极线GL和数据线DL限定的多个像素PX。每个像素PX的元件的布局可根据像素是设置在奇数行中还是偶数行中而不同。这将在下面参照图2更详细地描述。
第一基板110的非显示区域NDA可设置在第一基板110的显示区域DA的外周周围。在第一基板110的非显示区域NDA中，可设置用于驱动栅极线GL和数据线DL的驱动集成电路D-IC。
在第二基板120的显示区域DA中，可设置滤色器CF，针对每个像素PX设置一个滤色器CF。滤色器可包括以交替方式布置的红色(R)滤色器、绿色(G)滤色器和蓝色(B)滤色器。
在第二基板120的非显示区域NDA中，可设置密封元件，以将第二基板120和第一基板110贴合在一起。除第二基板120的非显示区域NDA以外或代替第二基板120的非显示区域NDA，密封元件也可设置在第一基板110的非显示区域NDA中。
液晶层包括液晶分子并且设置在第一基板110与第二基板120之间。液晶分子可通过电场倾斜，电场形成在可设置于第一基板110或第二基板120的显示区域DA中的像素电极与公共电极之间。
要注意的是，第一基板110和第二基板120的显示区域DA和非显示区域NDA的具体位置和形状不限于上述那些，而是可进行各种变化或选择。
图2是用于图解根据本发明示例性实施方式的LCD装置的示意性平面图。如图2中所示，像素行PXL1、PXL2、PXL3和PXL4中可设置多个像素。像素可由布置在第一方向上的多条栅极线GL1、GL2、GL3、GL4和GL5以及布置在第二方向上的多条数据线DL1、DL2、DL3、DL4和DL5限定。
每个像素PX可包括被构造成作为开关元件工作的薄膜晶体管TR和被构造成经由薄膜晶体管TR接收数据电压的像素电极PE。分别设置在各个像素PX中的薄膜晶体管TR可交替位于相应数据线DL的右侧和左侧上。例如，第一像素行PXL1的第二像素PX12的薄膜晶体管TR可设置在第二数据线DL2的右侧上，而第二像素行PXL2的第一像素PX21的薄膜晶体管TR可设置在第二数据线DL2的左侧上。换句话说，相对于偶数像素行中的像素PX的薄膜晶体管TR，奇数像素行中的像素PX的薄膜晶体管TR可设置在相应数据线的另一侧上。
此外，从奇数数据线DL施加至各个像素PX的数据电压的极性可与从偶数数据线DL施加至各个像素PX的数据电压的极性相反。例如，像素PX11、PX13、PX22、PX24、PX31、PX33、PX42和PX44可分别从数据线DL1、DL3和DL5接收正电压，而像素PX12、PX14、PX21、PX23、PX32、PX34、PX41和PX43可分别从数据线DL2和DL4接收负电压。此外，施加至像素PX的数据电压可响应于POL信号反转。
如上所述，在根据本发明示例性实施方式的LCD装置100中，各个像素PX中的薄膜晶体管TR的位置相对于数据线DL来说例如以Z字形图案交替。此外，如上详细描述的，相反极性的数据电压根据数据线DL的配置而施加至像素PX。因此，可抑制液晶层劣化，因而提高图像质量。此外，在薄膜晶体管TR的漏极电极的改善的图案的情况下，相邻像素PX之间的寄生电容Cgd可保持恒定或基本恒定，从而提高图像质量的可靠性。下文中，将参照图3详细描述漏极电极的示例性构造。
图3是用于图解根据本发明第一示例性实施方式的LCD装置的示意性平面图。图3是图2的其中设置有第一基板110的显示区域DA中的一些像素的部分A的放大图。为便于图示，图2的部分A中的第一像素行PXL1的第二像素PX12在参照图3的描述中被称为上部像素，图2的部分A中的第二像素行PXL2的第二像素PX22在参照图3的描述中被称为下部像素。
如图3中所示，上部像素PX12被构造成从第二数据线DL2接收数据电压，下部像素PX22被构造成从第三数据线DL3接收数据电压。
上部像素PX12可包括与第二数据线DL2相邻位于上部像素PX12的左侧上的第一薄膜晶体管TR1。上部像素PX12还可包括位于第一薄膜晶体管TR1右上方的第一像素电极PE1。
第一薄膜晶体管TR1包括从第二栅极线GL2延伸的第一栅极电极GE1、从第二数据线DL2突出的第一源极电极SE1、以及与第一源极电极SE1分隔开的第一漏极电极DE1。第一漏极电极DE1的一端(第一端部)与第一栅极电极GE1交叠，并且第一漏极电极DE1的另一端(第二端部)电连接至第一像素电极PE1。如上所述，因为第一漏极电极DE1的一端与第一栅极电极GE1交叠并且第一漏极电极DE1的另一端电连接至第一像素电极PE1，所以第一漏极电极DE1具有弯曲形状。更具体地说，第一漏极电极DE1划分成多个子漏极电极。下文中，与第一栅极电极GE1交叠的第一漏极电极DE1的一端被称为第一子漏极电极DE11，电连接至第一像素电极PE1的第一漏极电极DE1的另一端被称为第二子漏极电极DE12。
第一子漏极电极DE11与第一栅极电极GE1交叠，以形成第一寄生电容区域Cgd1。第一子漏极电极DE11可具有与第二数据线DL2和第三数据线DL3平行延伸的直线形状。此外，例如如图3中所示，第一子漏极电极DE11在与第二栅极线GL2平行的方向上不会延伸超出第一栅极电极GE1的外周。换句话说，第一子漏极电极DE11的右方外周侧可设置在第一栅极电极GE1的右方外周侧处或第一栅极电极GE1的右方外周侧的左方。因此，由于第一子漏极电极DE11的宽度小于第一栅极电极GE1的宽度，并且第一子漏极电极DE11具有与第二数据线DL2和第三数据线DL3平行延伸的直线形状，所以即使存在制造工艺误差比如制造错位，例如漏极电极或栅极电极沿x轴或在与栅极线Gl平行的方向上偏移，在平面图中第一漏极电极DE1与第一栅极电极GE1交叠的区域的尺寸仍可保持恒定或基本恒定。结果，第一寄生电容Cgd1保持恒定或基本恒定。此外，根据本发明的一些示例性实施方式，可进一步设置补偿图案来补偿如果漏极电极或栅极电极由于制造工艺误差而沿x轴偏移超过一定距离所导致的寄生电容的偏差。
此外，第一有源层AL1可设置在第一子漏极电极DE11和第一源极电极SE1下方。第一子漏极电极DE11与第一源极电极SE1分隔开，并且在第一子漏极电极DE11与第一源极电极SE1之间形成第一沟道区域CH1。在上部像素PX12中，第一沟道区域CH1形成为与第三数据线DL3相比更靠近第二数据线DL2。
另一方面，第二子漏极电极DE12在被称为第一接触区域CT1的区域中电连接至第一像素电极PE1。与第一子漏极电极DE11相似，第二子漏极电极DE12可具有与第二数据线DL2和第三数据线DL3平行延伸的直线形状。尽管在图3中第二子漏极电极DE12被显示为与第一子漏极电极DE11平行延伸，但这仅是举例说明，因为第二子漏极电极DE12可在与第一子漏极电极DE11不平行的方向上延伸。
第二子漏极电极DE12的宽度可与第一子漏极电极DE11的宽度不同。例如，第二子漏极电极DE12的宽度可大于第一子漏极电极DE11的宽度。第一子漏极电极DE11可具有较小宽度，从而即使存在制造工艺误差，也可减小寄生电容Cgd并减小上部像素PX12与下部像素PX22之间寄生电容的偏差。另一方面，第二子漏极电极DE12可具有较大宽度，以提供能够与第一像素电极PE1电连接的较大区域。然而，这仅是举例说明，第二子漏极电极DE12的宽度可等于或小于第一子漏极电极DE11的宽度。
在上部像素PX12中，第一像素电极PE1可设置成不与第一栅极电极GE1交叠。因此，例如如图3中所示，第一寄生电容区域Cgd1与第一接触区域CT1分隔开。因此，第一漏极电极DE1可进一步包括用于将第一子漏极电极DE11电连接至第二子漏极电极DE12的第三子漏极电极DE13。就是说，第一漏极电极DE1可具有由第一子漏极电极DE11、第二子漏极电极DE12和第三子漏极电极DE13组成的U形。然而，第一漏极电极DE1的形状不限于图3中所示的U形。例如，第一子漏极电极DE11可直接连接至第二子漏极电极DE12而没有第三子漏极电极DE13。在这种情形中，第一漏极电极DE1可具有V形。
下部像素PX22可包括与第三数据线DL3相邻位于下部像素PX22的右侧上的第二薄膜晶体管TR2。下部像素PX22还可包括位于第二薄膜晶体管TR2左上方的第二像素电极PE2。
第二薄膜晶体管TR2包括从第三栅极线GL3延伸的第二栅极电极GE2、从第三数据线DL3突出的第二源极电极SE2、以及与第二源极电极SE2分隔开的第二漏极电极DE2。第二漏极电极DE2的一端与第二栅极电极GE2交叠，并且第二漏极电极DE2的另一端电连接至第二像素电极PE2。如上所述，因为第二漏极电极DE2的一端与第二栅极电极GE2交叠并且第二漏极电极DE2的另一端电连接至第二像素电极PE2，所以第二漏极电极DE2具有弯曲形状。第二漏极电极DE2在形状上大致与第一漏极电极DE1相同。第二漏极电极DE2的形状可以是第一漏极电极DE1的形状的镜像。因此，关于第二漏极电极DE2的形状以及第二漏极电极DE2的子漏极电极DE21、DE22和DE23，不再重复上述详细描述。
第二薄膜晶体管TR2包括第二寄生电容区域Cgd2和第二接触区域CT2。此外，第二沟道区域CH2与第二寄生电容区域Cgd2交叠。第二薄膜晶体管TR2的第二沟道区域CH2和第一薄膜晶体管TR2的第一沟道区域CH1以Z字形图案设置。换句话说，第一寄生电容区域Cgd1在与第二寄生电容区域Cgd2在其相应像素中所设置的一侧(例如，下部像素PX22的右侧)相反的一侧处(例如，在上部像素PX12的左侧处)设置在其相应像素中。
即使例如沿x轴或y轴存在制造工艺误差，在平面图中上部像素PX12的第一寄生电容区域Cgd1的尺寸仍能够保持基本等于下部像素PX22的第二寄生电容区域Cgd2的尺寸。这能够实现至少部分是因为与第一栅极电极GE1交叠的第一漏极电极DE1的一端和与第二栅极电极GE2交叠的第二漏极电极DE2的一端沿与第二数据线DL2和第三数据线DL3平行的方向例如以直线彼此平行或基本平行地设置。因此，尽管上部像素PX12的第一寄生电容区域Cgd1和下部像素PX22的第二寄生电容区域Cgd2设置在彼此相对的两侧处，但即使由于制造工艺误差，包括漏极电极的图案(第一导电图案)例如相对于包括栅极电极的图案(第二导电图案)偏移，也能够防止或减小像素之间寄生电容区域的尺寸偏差。因此，根据本发明示例性实施方式的LCD装置100能够防止或减小所有像素之间寄生电容的偏差。因此，能够抑制由于像素之间寄生电容的偏差导致的缺陷。
将参照图4A、4B、5A、5B、6A和6B详细描述根据本发明示例性实施方式的LCD装置100实现的潜在效果。
图4A、4B、5A、5B、6A和6B是用于图解与测试例相比，根据本发明示例性实施方式的LCD装置实现的效果的平面图。图4A显示了采用具有提高开口率的图案的漏极电极的比较例，图4B显示了具有根据本发明示例性实施方式的图案的漏极电极。
如图4A中所示，漏极电极DEe1具有“L”形，“L”形具有与第二栅极线GL2平行的水平直线分量。在这种情形中，存在下述潜在优点：能够减小黑矩阵区域BMA1，使得能够获得高开口率。然而，在存在沿x轴的制造工艺误差，使得漏极电极DEe1沿x轴偏移(例如，偏移到如DEe1’所示的位置)时，寄生电容的幅度可明显变化(例如从Cgd11变为Cgd11’)。就是说，如果漏极电极DEe1错误地偏移，寄生电容Cgd11可明显变小，即，寄生电容Cgd11’可小于寄生电容Cgd11。
相比之下，如图4B中所示，即使由于沿x轴的工艺误差，漏极电极DE1的图案例如相对于栅极电极的图案偏移，根据本发明示例性实施方式的漏极电极DE1仍使寄生电容Cgd保持恒定或基本恒定。
接下来，图5A描述了一比较例，其中添加用于补偿寄生电容的图案，以抑制由于漏极电极DEe2偏移(例如，偏移到DEe2’所示的位置)而导致的像素之间寄生电容Cgd22的偏差，由此克服图4A中所示的示例的缺陷。换句话说，根据图5A中所示的示例，即使漏极电极DEe2错误地偏移，补偿图案仍使寄生电容保持恒定，即，寄生电容Cgd22等于组合寄生电容Cgd22’+Cgd22”。因而，通过添加用于补偿寄生电容的图案，能够减小像素之间寄生电容的偏差。然而，补偿图案的添加增加了像素的宽度。例如，图5A所示的示例中的像素PX的宽度PXW2大于图5B所示的本发明示例性实施方式中的像素PX的宽度PXW1。因此，尽管图5A中所示的示例能够减小像素之间寄生电容的偏差，但像素的宽度变得更大。因此，相比如图5B所示的本发明的示例性实施方式，图5A中所示的示例不适用于高集成度和高分辨率LCD装置。
在图6A所示的另一示例性实施方式中，漏极电极DEe3具有与第二数据线DL2和第三数据线DL3平行的主要垂直直线形状。具有图6A中所示的图案的漏极电极DEe3能够减小像素之间寄生电容Cgd的偏差，也能够应用于高集成度和高分辨率LCD装置。然而，因为图6A中所示的漏极电极DEe3以垂直直线形状设置，所以用于将漏极电极DEe3电连接至像素电极PE1的接触孔放置在垂直直线形状的漏极电极的一端处，导致与第一示例性实施方式相比漏极电极的整体高度增加。因此，在平面图中黑矩阵区域BMA3的尺寸可变得更大，使得开口率可减小。
相比之下，如图6B中所示，在根据本发明第一示例性实施方式的LCD装置中，漏极电极DE1在向与像素电极连接的接触区域弯曲的同时，在形成寄生电容Cgd的区域中包括与数据线DL平行的直线形状。因此，根据该示例性实施方式的漏极电极图案即使存在制造工艺误差也能够减小像素之间寄生电容的偏差，同时在不增大黑矩阵区域BMA1的情况下还能够提供充分的开口率。
本发明的示例性实施方式可具有上面在发明内容部分中所述的一个或多个特征。
在不背离本发明的精神或范围的情况下，能够在本发明的液晶显示装置中进行各种修改和变化，这对于所属领域技术人员来说将是显而易见的。因而，本发明旨在覆盖落入所附权利要求书范围及其等同范围内的对本发明的修改和变化。

Claims (24)

1.一种显示装置，包括：
具有显示区域的基板；
在所述显示区域中在第一方向上延伸的多条栅极线，所述栅极线包括第一栅极线和第二栅极线；
在所述显示区域中在与所述第一方向交叉的第二方向上延伸的多条数据线，所述数据线包括第一数据线和第二数据线；和
第一像素，所述第一像素具有第一薄膜晶体管和第一像素电极，所述第一像素由所述第一栅极线、所述第二栅极线、所述第一数据线和所述第二数据线限定，
其中所述第一薄膜晶体管包括：
连接至所述第二栅极线的第一栅极电极；
连接至所述第一数据线的第一源极电极；和
与所述第一源极电极分隔开的第一漏极电极，所述第一漏极电极包括：
第一端部，所述第一端部在所述第二方向上延伸并且在平面构造上与所述第一栅极电极交叠；和
第二端部，所述第二端部电连接至所述第一端部并且电连接至所述第一像素电极。
2.根据权利要求1所述的显示装置，其中所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域被构造成形成第一寄生电容，并且
其中所述第一漏极电极被构造成即使由于制造错位，所述第一漏极电极的位置相对于所述第一栅极电极在所述第一方向上偏移，仍使所述第一寄生电容保持基本恒定。
3.根据权利要求1所述的显示装置，其中所述第一端部在所述第一方向上的宽度整体上包含在所述第一栅极电极在所述第一方向上的宽度内，使得不管所述第一漏极电极在所述第一方向上相对于所述第一栅极电极的位置如何，所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域的尺寸都保持基本恒定。
4.根据权利要求1所述的显示装置，其中所述第一漏极电极具有U型形状并且还包括将所述第一端部和所述第二端部连接的第三部分。
5.根据权利要求4所述的显示装置，其中所述第二端部在与所述第一端部、所述第一数据线和所述第二数据线平行的第二方向上延伸，并且
其中所述第一漏极电极的第三部分在与所述第二栅极线平行的第一方向上延伸。
6.根据权利要求1所述的显示装置，其中所述栅极线包括第三栅极线，
其中所述显示装置还包括第二像素，所述第二像素具有第二薄膜晶体管和第二像素电极，并且所述第二像素由所述第二栅极线、所述第三栅极线、所述第一数据线和所述第二数据线限定，并且
其中所述第二薄膜晶体管包括：
连接至所述第三栅极线的第二栅极电极；
连接至所述第二数据线的第二源极电极；和
与所述第二源极电极分隔开的第二漏极电极，所述第二漏极电极包括：
第一端部，所述第二漏极电极的第一端部在所述第二方向上延伸并且与所述第二栅极电极交叠；和
第二端部，所述第二漏极电极的第二端部电连接至所述第二漏极电极的第一端部并且电连接至所述第二像素电极。
7.根据权利要求6所述的显示装置，其中所述第二漏极电极的形状是所述第一漏极电极的形状的镜像。
8.根据权利要求6所述的显示装置，其中所述第二漏极电极的第一端部与所述第二栅极电极之间的交叠区域被构造成形成第二寄生电容，并且
其中所述第二漏极电极被构造成即使所述第二漏极电极的位置相对于所述第二栅极电极在所述第一方向上偏移，仍使所述第二寄生电容保持基本恒定。
9.根据权利要求8所述的显示装置，其中所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域被构造成形成第一寄生电容，所述第一寄生电容基本等于所述第二寄生电容，并且
其中即使包括所述第一漏极电极和所述第二漏极电极的导电图案的位置相对于包括所述第一栅极电极和所述第二栅极电极的另一导电图案在所述第一方向上偏移，所述第一寄生电容仍保持基本等于所述第二寄生电容。
10.根据权利要求6所述的显示装置，其中所述第一漏极电极和所述第二漏极电极被构造成：即使包括所述第一漏极电极和所述第二漏极电极的第一导电图案的位置相对于包括所述第一栅极电极和所述第二栅极电极的第二导电图案在所述第一方向上偏移，仍使所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域的尺寸以及所述第二漏极电极的第一端部与所述第二栅极电极之间的交叠区域的尺寸的每一个保持基本恒定。
11.根据权利要求10的显示装置，其中所述第一漏极电极和所述第二漏极电极被构造成：即使所述第一导电图案的位置相对于所述第二导电图案在所述第一方向上偏移，仍使所述第一漏极电极的第一端部与所述第一栅极电极之间的交叠区域的尺寸基本等于且保持基本等于所述第二漏极电极的第一端部与所述第二栅极电极之间的交叠区域的尺寸。
12.根据权利要求6的显示装置，其中所述第一薄膜晶体管还包括第一沟道区域，所述第一沟道区域与所述第一栅极电极交叠并且设置成与所述第一数据线相邻，并且
其中所述第二薄膜晶体管还包括第二沟道区域，所述第二沟道区域与所述第二栅极电极交叠并且设置成与所述第二数据线相邻。
13.根据权利要求1的显示装置，其中所述第二端部在所述第一方向上具有大于所述第一端部的宽度。
14.一种显示装置，包括：
具有显示区域的基板；
在所述显示区域中在第一方向上延伸的多条栅极线，所述栅极线包括第一栅极线、第二栅极线和第三栅极线；
在所述显示区域中在与所述第一方向交叉的第二方向上延伸的多条数据线，所述数据线包括第一数据线和第二数据线；
第一像素，所述第一像素由所述第一栅极线、所述第二栅极线、所述第一数据线和所述第二数据线限定，并且所述第一像素包括连接至所述第一数据线的第一薄膜晶体管，所述第一薄膜晶体管包括在平面构造上彼此交叠的第一栅极电极和第一漏极电极；和
第二像素，所述第二像素由所述第二栅极线、所述第三栅极线、所述第一数据线和所述第二数据线限定，并且所述第二像素包括连接至所述第二数据线的第二薄膜晶体管，所述第二薄膜晶体管包括彼此交叠的第二栅极电极和第二漏极电极，
其中即使由于制造错位，所述第一漏极电极和所述第二漏极电极的至少之一的位置相对于所述第一栅极电极和所述第二栅极电极的至少之一在所述第一方向上偏移，所述第一漏极电极与所述第一栅极电极之间的交叠区域的尺寸仍基本等于所述第二漏极电极与所述第二栅极电极之间的交叠区域的尺寸。
15.根据权利要求14的显示装置，其中所述第一薄膜晶体管还包括第一源极电极，所述第一源极电极连接至所述第一数据线并与所述第一漏极电极分隔开，并且
其中所述第二薄膜晶体管还包括第二源极电极，所述第二源极电极连接至所述第二数据线并与所述第二漏极电极分隔开。
16.根据权利要求14的显示装置，其中所述第一薄膜晶体管还包括第一沟道区域，所述第一沟道区域与所述第一栅极电极交叠并且设置成与所述第一数据线相邻，并且
其中所述第二薄膜晶体管还包括第二沟道区域，所述第二沟道区域与所述第二栅极电极交叠并且设置成与所述第二数据线相邻。
17.根据权利要求14的显示装置，其中即使所述第一漏极电极的位置相对于所述第一栅极电极沿所述第一方向偏移，所述第一漏极电极与所述第一栅极电极之间的交叠区域的尺寸仍保持基本恒定。
18.根据权利要求14的显示装置，其中所述第一漏极电极包括：
第一端部，所述第一端部在所述第二方向上延伸并且在平面图中与所述第一栅极电极交叠，所述第一端部具有整体上包含在所述第一栅极电极在所述第一方向上的宽度内的宽度，使得不管所述第一漏极电极在所述第一方向上相对于所述第一栅极电极的位置如何，所述第一漏极电极与所述第一栅极电极之间的交叠区域的尺寸都基本恒定。
19.一种基板，所述基板具有以行和列排列的多个像素的阵列，每个像素包括：
漏极电极，所述漏极电极具有在所述像素的列方向上延伸的第一延伸部；和
栅极电极，所述栅极电极在所述像素的行方向上延伸，
其中所述漏极电极的第一延伸部的端部和所述栅极电极的一部分在平面构造上彼此交叠，以形成交叠区域，所述交叠区域被构造成：通过使所述漏极电极的第一延伸部的所述端部的边缘设置在所述栅极电极的侧边缘内，容许在所述像素的行方向上所述漏极电极与所述栅极电极之间的潜在制造错位。
20.根据权利要求19的基板，其中每个像素还包括连接至所述漏极电极的像素电极，并且
其中所述漏极电极还包括第二延伸部，所述第二延伸部在所述列方向上延伸并且连接在所述像素电极与所述第一延伸部之间。
21.根据权利要求20的基板，其中所述第二延伸部在所述行方向上比所述第一延伸部宽。
22.根据权利要求19的基板，其中所述交叠区域的尺寸被构造成即使发生制造错位仍保持基本恒定。
23.根据权利要求19的基板，其中每个像素还包括与所述栅极电极交叠的沟道区域，并且
其中沿至少一列的像素具有以Z字形图案布置的沟道区域。
24.根据权利要求23的基板，其中所述至少一列中的至少两个相邻像素的相应交叠区域被构造成即使发生制造错位仍具有彼此基本相同的尺寸。
CN201611166228.3A 2015-12-18 2016-12-16 基板及显示装置 Active CN106997128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150182291A KR102519516B1 (ko) 2015-12-18 2015-12-18 액정 표시 장치
KR10-2015-0182291 2015-12-18

Publications (2)

Publication Number Publication Date
CN106997128A true CN106997128A (zh) 2017-08-01
CN106997128B CN106997128B (zh) 2021-02-26

Family

ID=57714391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611166228.3A Active CN106997128B (zh) 2015-12-18 2016-12-16 基板及显示装置

Country Status (4)

Country Link
US (1) US10234740B2 (zh)
EP (1) EP3182196B1 (zh)
KR (1) KR102519516B1 (zh)
CN (1) CN106997128B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020082543A1 (zh) * 2018-10-23 2020-04-30 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN113467643A (zh) * 2020-08-03 2021-10-01 友达光电股份有限公司 触控面板
TWI757081B (zh) * 2020-08-03 2022-03-01 友達光電股份有限公司 畫素陣列基板
WO2022041246A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN114155811A (zh) * 2020-09-07 2022-03-08 乐金显示有限公司 电致发光显示装置
CN114911104A (zh) * 2022-05-26 2022-08-16 成都京东方光电科技有限公司 显示面板及其制作方法、以及显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6662037B2 (ja) 2015-12-28 2020-03-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US11211020B2 (en) * 2017-09-21 2021-12-28 Apple Inc. High frame rate display
US10522556B1 (en) * 2018-07-13 2019-12-31 Nanya Technology Corporation Antifuse structure
CN110190072B (zh) * 2019-06-20 2021-09-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN113721713A (zh) * 2021-08-30 2021-11-30 联想(北京)有限公司 电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060020171A (ko) * 2004-08-31 2006-03-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101226314A (zh) * 2007-01-17 2008-07-23 株式会社日立显示器 显示装置及其制造方法
CN101384949A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
TW201037437A (en) * 2009-04-10 2010-10-16 Chunghwa Picture Tubes Ltd Pixel structure, thin film transistor array, display panel, and display apparatus
CN102544110A (zh) * 2012-03-19 2012-07-04 深圳市华星光电技术有限公司 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182504B1 (ko) * 2005-09-30 2012-09-12 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20130016922A (ko) * 2011-08-09 2013-02-19 엘지디스플레이 주식회사 액정 표시장치
US8842232B2 (en) 2012-03-19 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor with parasitic capacitance compensation structure and liquid crystal display using same
KR102085151B1 (ko) * 2013-09-03 2020-04-16 삼성디스플레이 주식회사 표시 기판 및 표시 기판을 포함하는 액정표시장치
KR102215478B1 (ko) * 2014-11-27 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060020171A (ko) * 2004-08-31 2006-03-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101384949A (zh) * 2006-02-24 2009-03-11 夏普株式会社 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
CN101226314A (zh) * 2007-01-17 2008-07-23 株式会社日立显示器 显示装置及其制造方法
TW201037437A (en) * 2009-04-10 2010-10-16 Chunghwa Picture Tubes Ltd Pixel structure, thin film transistor array, display panel, and display apparatus
CN102544110A (zh) * 2012-03-19 2012-07-04 深圳市华星光电技术有限公司 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020082543A1 (zh) * 2018-10-23 2020-04-30 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN113467643A (zh) * 2020-08-03 2021-10-01 友达光电股份有限公司 触控面板
TWI757081B (zh) * 2020-08-03 2022-03-01 友達光電股份有限公司 畫素陣列基板
CN113467643B (zh) * 2020-08-03 2023-09-15 友达光电股份有限公司 触控面板
WO2022041246A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US11943983B2 (en) 2020-08-31 2024-03-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for manufacturing the same, and display device
CN114155811A (zh) * 2020-09-07 2022-03-08 乐金显示有限公司 电致发光显示装置
CN114155811B (zh) * 2020-09-07 2024-01-23 乐金显示有限公司 电致发光显示装置
CN114911104A (zh) * 2022-05-26 2022-08-16 成都京东方光电科技有限公司 显示面板及其制作方法、以及显示装置
CN114911104B (zh) * 2022-05-26 2023-11-17 成都京东方光电科技有限公司 显示面板及其制作方法、以及显示装置

Also Published As

Publication number Publication date
EP3182196A1 (en) 2017-06-21
EP3182196B1 (en) 2018-10-17
KR20170073408A (ko) 2017-06-28
CN106997128B (zh) 2021-02-26
US20170176793A1 (en) 2017-06-22
US10234740B2 (en) 2019-03-19
KR102519516B1 (ko) 2023-04-06

Similar Documents

Publication Publication Date Title
CN106997128A (zh) 基板及显示装置
JP5379951B2 (ja) 液晶表示装置
US8279385B2 (en) Liquid crystal display
US8223290B2 (en) Liquid crystal display with one of subpixel electrodes being offset with respect to other
TWI402582B (zh) 具廣視角之液晶顯示裝置
KR101383714B1 (ko) 액정 표시 장치
US20080204613A1 (en) Liquid crystal display and method thereof
JP5330535B2 (ja) 表示装置
US8164730B2 (en) Liquid crystal display
CN101097383B (zh) 液晶显示面板阵列基底
KR101501497B1 (ko) 액정 표시 장치
US8355090B2 (en) Liquid crystal display having reduced kickback effect
KR20090088729A (ko) 표시 장치
KR20070010549A (ko) 액정 표시 장치 및 그 구동 방법
JP5398565B2 (ja) 画素セット
JP2011095741A (ja) 液晶表示装置
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
KR20130008585A (ko) 액티브 매트릭스 기판 및 액정 표시 장치
US10031390B2 (en) Display device including parasitic capacitance electrodes
US20090316102A1 (en) Liquid crystal display
JP5589018B2 (ja) 液晶表示装置
JP5620211B2 (ja) 液晶表示装置
KR101518330B1 (ko) 액정 표시 장치
KR101951280B1 (ko) 액정 표시 장치
KR20130016922A (ko) 액정 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant