KR102519516B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102519516B1
KR102519516B1 KR1020150182291A KR20150182291A KR102519516B1 KR 102519516 B1 KR102519516 B1 KR 102519516B1 KR 1020150182291 A KR1020150182291 A KR 1020150182291A KR 20150182291 A KR20150182291 A KR 20150182291A KR 102519516 B1 KR102519516 B1 KR 102519516B1
Authority
KR
South Korea
Prior art keywords
drain electrode
electrode
sub
pixel
parasitic capacitance
Prior art date
Application number
KR1020150182291A
Other languages
English (en)
Other versions
KR20170073408A (ko
Inventor
최일만
김진수
정호진
윤상필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150182291A priority Critical patent/KR102519516B1/ko
Priority to EP16204753.4A priority patent/EP3182196B1/en
Priority to US15/381,333 priority patent/US10234740B2/en
Priority to CN201611166228.3A priority patent/CN106997128B/zh
Publication of KR20170073408A publication Critical patent/KR20170073408A/ko
Application granted granted Critical
Publication of KR102519516B1 publication Critical patent/KR102519516B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 액정 표시 장치는 제1 방향으로 연장된 복수의 게이트 라인, 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 라인 및 복수의 게이트 라인과 상기 복수의 데이터 라인에 의해 정의되고, 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와 박막 트랜지스터에 의해 화소 전압이 인가되는 화소 전극을 포함하는 복수의 화소를 포함하되, 드레인 전극은 게이트 전극과 중첩되도록 연장된 제1 서브 드레인 전극 및 제1 서브 드레인 전극과 전기적으로 연결되고, 게이트 전극과 중첩되지 않도록 연장된 제2 서브 드레인 전극을 포함할 수 있다.
따라서, 본 발명의 일 실시예에 따른 액정 표시 장치는 게이트 전극과 중첩되어 배치되는 제1 서브 드레인 전극이 일자형으로 데이터 라인의 연장 방향으로 배치되기 때문에 공정 오차가 발생하더라도 화소 간 커패시턴스의 편차를 최소화할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 공정 오차에 의한 화소 간 커패시턴스 편차를 최소화할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 이용되고 있는 평판 표시 장치 중 하나이다.
이러한 액정 표시 장치는 복수의 게이트 라인과 복수의 데이터 라인이 서로 교차하도록 배치되고, 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의된 복수의 화소를 포함한다.
액정 표시 장치의 각 화소는 화소 전극과 공통 전극 및 스위칭 소자인 박막 트랜지스터를 포함한다. 이때, 박막 트랜지스터는 게이트 라인을 통해 공급되는 스캔 신호에 응답하여 데이터 라인을 통해 공급되는 데이터 전압을 해당 화소의 화소 전극에 공급한다. 이에 따라, 박막 트랜지스터의 게이트 전극은 게이트 라인과 전기적으로 연결되고, 소스 전극은 데이터 라인과 전기적으로 연결되며, 드레인 전극은 화소 전극과 전기적으로 연결된다.
이와 같은 액정 표시 장치는 박막 트랜지스터에 의해 데이터 전압을 인가받는 화소 전극과 공통 전압을 인가받는 공통 전극의 전위차에 의해 액정 분자들이 틸트(tilt)되고, 액정 분자들의 틸트 각에 따라 투과되는 빛의 광량이 변하고, 이를 통해 화상을 표시하게 된다
이와 같은 방식으로 화상을 표시하는 액정 표시 장치는 액정 분자들의 전기화학적 특성에 의해 동일한 극성을 갖는 전압을 계속적으로 인가하게 되면 전압에 반응하는 민감도 등이 저하되어 응답 속도가 떨어지고, 이에 따라 잔상 등의 문제가 발생하여 화질의 품질이 저하되는 문제가 발생한다.
이와 같은 액정의 열화를 방지하기 위해 화소들 간에 서로 다른 극성의 데이터 전압이 인가되도록 하는 방식이 제안되었다. 이러한 방식은 극성 제어 신호(POL)에 의해 수평 기간 단위로 데이터 신호의 극성을 반전시켜 각 화소에 제공하는 것이다. 이렇게 데이터 전압의 극성을 반전시키는 구동 방식은 더하여 액정의 열화를 최소화하기 위한 구조적 해결도 모색하고 있다.
액정의 열화를 최소화하고, 전력 소모가 작으면서도 화질의 품질 저하도 최소화하기 위해 화소 간 서로 다른 극성의 데이터 전압이 인가되되, 화소의 배열 행에 따라 박막 트랜지스터를 지그재그 방식으로 배치하는 방식이 제안되었다. 보다 명확하게 설명하면, 홀수 행의 화소들에서 박막 트랜지스터가 화소의 왼쪽에 배치되었다면, 짝수 행의 화소들에서는 박막 트랜지스터가 화소의 오른쪽에 배치될 수 있다. 즉, 홀수 행의 화소들에서 데이터 배선을 기준으로 왼쪽에 채널 영역이 배치되고, 짝수 행의 화소들에서 채널 영역이 오른쪽에 배치된다. 이에 따라, 홀수 행의 화소들에서 박막 트랜지스터의 드레인 전극은 소스 전극의 왼쪽 방향에 배치되고, 짝수 행의 화소들에서는 박막 트랜지스터의 드레인 전극이 소스 전극의 오른쪽 방향에 배치된다.
한편, 박막 트랜지스터의 드레인 전극과 게이트 전극이 오버랩(overlap)되는 영역에는 기생 커패시턴스(capacitance, Cgd)가 형성된다. 이에 따라, 화소의 배열 행에 따라 박막 트랜지스터가 지그재그 방식으로 배열된 액정 표시 장치도 홀수 행의 화소들과 짝수 행의 화소들의 드레인 전극과 게이트 전극이 오버랩되는 면적은 동일해야 한다. 왜냐하면, 박막 트랜지스터의 게이트 전극과 드레인 전극 사이에 기생 커패시턴스가 발생한 경우 게이트 신호가 딜레이(delay)되는데, 화소 간 기생 커패시턴스의 차가 크면 게이트 신호의 인가 타이밍이 서로 다르게 되고, 이에 따라, 화소에 충전되는 데이터 전압의 크기 또한 차이가 발생하기 때문에 화질 품질의 저하를 초래할 수 있다.
화소의 배열 행에 따라 박막 트랜지스터가 지그재그 방식으로 배열된 액정 표시 장치는 공정의 오차, 예를 들어, 박막 트랜지스터의 전극들을 형성하기 위한 마스크들의 어긋남 등으로 인해 드레인 전극의 배치가 쉬프트(shift)되는 경우, 홀수 행의 화소들과 짝수 행의 화소들의 드레인 전극과 게이트 전극의 오버랩되는 면적이 상이해지고, 이에 따라, 홀수 행의 화소들과 짝수 행의 화소들의 기생 커패시턴스의 차이가 더 커질 수 있다.
이와 같이, 화소들의 행 별로 커패시턴스가 상이해지면, 전술한 바와 같이, 각 화소에 충전되는 데이터 전압의 크기가 상이해지고, 화소 간 충전 전압의 불균형으로 인해 플리커 또는 세로선 발생 등으로 인한 액정 표시 장치의 표시 품질이 저하된다.
본 발명의 발명자들은 상술한 문제점을 인식하고, 드레인 전극의 패턴을 개선하여 공정의 오차가 발생하더라도 화소 간 기생 커패시턴스 편차를 최소화할 수 있는 액정 표시 장치를 발명하였다.
이에, 본 발명이 해결하고자 하는 과제는 드레인 전극의 패턴을 개선하여 공정의 오차가 발생하더라도 화소별 기생 커패시턴스의 크기가 동일해지도록 함으로써, 액정 표시 장치의 표시 품질 저하를 최소화할 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 본 발명의 일 실시예에 따른 액정 표시 장치는 1 방향으로 연장된 복수의 게이트 라인, 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 라인 및 복수의 게이트 라인과 상기 복수의 데이터 라인에 의해 정의되고, 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와 박막 트랜지스터에 의해 화소 전압이 인가되는 화소 전극을 포함하는 복수의 화소를 포함하되, 드레인 전극은 게이트 전극과 중첩되도록 연장된 제1 서브 드레인 전극 및 제1 서브 드레인 전극과 전기적으로 연결되고, 게이트 전극과 중첩되지 않도록 연장된 제2 서브 드레인 전극을 포함할 수 있다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치는 게이트 전극과 중첩되어 배치되는 제1 서브 드레인 전극이 일자형으로 데이터 라인의 연장 방향으로 배치되기 때문에 공정 오차가 발생하더라도 화소 간 기생 커패시턴스의 편차를 최소화할 수 있다.
제1 서브 드레인 전극은 공정 오차에 기초하여 게이트 전극과의 중첩 면적을 동일하게 유지하도록 배치될 수 있다.
제1 서브 드레인 전극은 제2 방향으로 연장될 수 있다.
제1 서브 드레인 전극은 일자형일 수 있다.
제2 서브 드레인 전극은 화소 전극과 직접 전기적으로 연결될 수 있다.
제1 서브 드레인 전극과 제2 서브 드레인 전극은 상이한 폭을 가질 수 있다.
제1 서브 드레인 전극과 제2 서브 드레인 전극을 전기적으로 연결하는 제3 서브 드레인 전극을 더 포함할 수 있다.
제1 서브 드레인 전극은 소스 전극 사이에 채널이 배치될 수 있다.
복수의 화소 각각에 형성된 채널은 데이터 라인을 기준으로 교번하여 배치될 수 있다.
각각의 화소에서 게이트 전극과 제1 서브 드레인 전극의 중첩 면적은 복수의 화소 모두가 동일할 수 있다.
복수의 화소 각각에 게이트 전극과 제1 서브 드레인 전극의 중첩 면적이 동일해지도록 하는 보상 패턴이 더 배치될 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치가 제공된다. 본 발명의 다른 실시예에 따른 액정 표시 장치는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터 및 제1 화소 전극을 포함하고, 홀수 행에 배치된 제1 화소, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터 및 제2 화소 전극을 포함하고, 짝수 행에 배치된 제2 화소를 포함하되, 제1 게이트 전극과 제1 드레인 전극이 중첩되어 정의되는 제1 기생 커패시턴스 영역과 제2 게이트 전극과 제2 드레인 전극이 중첩되어 정의되는 제2 기생 커패시턴스 영역은 제1 화소와 제2 화소 내에서 서로 반대 방향에 배치되고, 제1 드레인 전극과 제1 화소 전극이 전기적으로 연결되는 제1 콘택 영역과 제2 드레인 전극과 제2 화소 전극이 전기적으로 연결되는 제2 콘택 영역이 제1 화소와 제2 화소 내에서 각각의 제1 게이트 전극 및 제2 게이트 전극과 이격되어 배치되며, 제1 드레인 전극과 제2 드레인 전극 각각은, 제1 기생 커패시턴스 영역 및 제2 기생 커패시턴스 영역에 일단이 배치되고, 제1 콘택 영역 및 제2 콘택 영역에 타단이 배치되도록 꺾어진 형상을 가질 수 있다. 따라서, 본 발명의 다른 실시예에 따른 액정 표시 장치는 드레인 전극의 일단이 기생 커패시턴스 영역에 배치되고 타단이 콘택 영역에 배치되되 꺾어지는 형상을 갖도록 하여 드레인 전극이 전계 영역에서 차지하는 면적을 줄일 수 있기 때문에 액정 표시 장치의 개구율을 증가시킬 수 있다.
제1 기생 커패시턴스 영역의 면적과 제2 기생 커패시턴스 영역의 면적은 동일할 수 있다.
제1 기생 커패시턴스 영역과 제2 기생 커패시턴스 영역에는 제1 기생 커패시턴스 영역과 제2 기생 커패시턴스 영역의 편차를 최소화하기 위한 보상 패턴이 배치될 수 있다.
제1 기생 커패시턴스 영역 및 제2 기생 커패시턴스 영역에 배치된 제1 드레인 전극 및 제2 드레인 전극의 일단의 폭은 제1 게이트 전극 및 제2 게이트 전극의 폭보다 좁을 수 있다.
제1 드레인 전극 및 제2 드레인 전극의 일단의 폭은 제1 드레인 전극 및 제2 드레인 전극의 타단의 폭과 상이할 수 있다.
제1 드레인 전극과 제2 드레인 전극이 꺾어지는 부분은 제1 화소 및 제2 화소에서 개구율을 확보할 수 있는 부분일 수 있다.
제1 드레인 전극과 제2 드레인 전극은 U 형상 또는 V 형상을 가질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 제1 서브 드레인 전극과 제2 서브 드레인 전극을 포함하도록 하고, 기생 커패시턴스를 이루는 제1 서브 드레인은 데이터 라인의 연장 방향을 따라 일자형을 형상을 가져 공정 오차가 발생하더라도 화소 간 기생 커패시턴스 편차가 최소화될 수 있는 액정 표시 장치를 제공할 수 있다.
또한, 본 발명은 드레인 전극의 형상이 기생 커패시턴스 영역에서는 일자형을 갖되 콘택 영역으로 꺾어지는 형상을 갖도록 드레인 전극의 패턴을 개선함으로써, 충분한 개구율을 확보할 수 있는 액정 표시 장치를 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 평면도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 효과를 설명하기 위한 개략적인 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 분해 사시도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 제1 기판(110), 제2 기판(120) 및 액정층(130)을 포함한다.
제1 기판(110)과 제2 기판(120)은 표시 영역(Display Area, DA)과 비표시 영역(Non-Display Area, NDA)을 포함한다. 표시 영역(DA)은 실제 화상이 표시되는 영역이고, 비표시 영역(NDA)은 화상이 표시되지 않는 영역이다.
표시 영역(DA)은 제1 기판(110)의 중앙에 배치된다. 제1 기판(110)의 표시 영역(DA)에는 제1 방향으로 연장된 복수의 게이트 라인(GL), 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)에 의해 정의될 수 있는 복수의 화소(PX)가 배치된다. 복수의 화소(PX)는 각 화소들이 홀수 행에 배치되는지 짝수 행에 배치되는지에 따라 화소(PX) 구성 요소들의 배치 구조가 상이해지는데, 이는 다음 도 2를 참조하여 보다 상세히 살펴보기로 한다.
제1 기판(110)의 비표시 영역(NDA)은 제1 기판(110)의 표시 영역(DA)을 둘러싸는 형태로 배치된다. 제1 기판(110)의 비표시 영역(NDA)에는 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)의 구동을 제어하기 위한 구동 집적 회로(D-IC) 등이 배치될 수 있다.
제2 기판(120)의 표시 영역(DA)에는 각 화소(PX)마다 컬러 필터(CF)가 배치된다. 컬러 필터(CF)는 적색(R), 녹색(G) 및 청색(B) 컬러 필터를 포함한다. 적색(R), 녹색(G) 및 청색(B) 컬러 필터는 교대로 배열된다.
제2 기판(120)의 비표시 영역(NDA)에는 제1 기판(110)과의 합착을 위한 실링 부재가 배치될 수 있다. 실링 부재는 제2 기판(120)의 비표시 영역(NDA)에만 배치되는 것이 아니라, 제1 기판(110)의 비표시 영역(NDA)에도 배치될 수 있다.
액정층은 액정 분자들을 포함하고, 제1 기판(110)과 제2 기판(120) 사이에 개재된다. 액정 분자들은 화소 전극과 제1 기판(110) 또는 제2 기판(120)의 표시 영역(DA)에 배치될 수 있는 공통 전극 사이에 형성된 전계에 따라 틸트(tilt)된다.
다만, 제1 기판(110)과 제2 기판(120)의 표시 영역(DA)과 비표시 영역(NDA)의 위치는 상술한 내용에 제한되지 않고, 다양하게 변경될 수 있다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 평면도이다. 도 2를 참조하면, 기판 상에 제1 방향으로 배열된 복수의 게이트 라인(GL1, GL2, GL3, GL4, GL5)과 제2 방향으로 배열된 복수의 데이터 라인(DL1, DL2, DL3, DL4, DL5)에 의해 정의되는 복수의 화소 라인(PXL1, PXL2, PXL3, PXL4)이 배치된다.
복수의 화소(PX) 각각은 스위칭 소자인 박막 트랜지스터(TR)와 박막 트랜지스터(TR)를 통해 데이터 전압을 인가받는 화소 전극(PE)을 포함한다. 복수의 화소(PX)에 배치된 박막 트랜지스터(TR)는 데이터 라인(DL)을 기준으로 좌측과 우측으로 교번하면서 배치된다. 예를 들어, 제2 데이터 라인(DL2)을 기준으로 살펴보면, 제1 화소 라인(PXL1)의 제2 화소(PX12)의 박막 트랜지스터(TR)는 제2 데이터 라인(DL2)의 우측에 배치되고, 제2 화소 라인(PXL2)의 제1 화소(PX21)의 박막 트랜지스터(TR)는 제2 데이터 라인(DL2)의 좌측에 배치된다. 다시 말해, 복수의 화소(PX)는 홀수 행에 배치되는 화소(PX)의 박막 트랜지스터(TR)의 위치와 짝수 행에 배치되는 화소(PX)의 박막 트랜지스터(TR)가 반대 방향으로 배치된다.
또한, 복수의 화소(PX)들은 홀수 열에 배치된 데이터 라인(DL)으로부터 데이터 전압을 공급받는지 짝수 열에 배치된 데이터 라인(DL)으로부터 데이터 전압을 공급받는지에 따라 다른 극성의 데이터 전압을 인가받는다. 예를 들어, 홀수 열에 배치된 데이터 라인(DL1, DL3, DL5)으로부터 데이터 전압을 인가받는 화소(PX11, PX13, PX22, PX24, PX31, PX33, PX42, PX44)들은 플러스(+) 극성의 데이터 전압을 인가받고, 짝수 열에 배치된 데이터 라인(DL2, DL4)으로부터 데이터 전압을 인가받는 화소(PX12, PX14, PX21, PX23, PX32, PX34, PX41, PX43)들은 마이너스(-) 극성의 데이터 전압을 인가받는다. 또한 복수의 화소(PX)들은 극성 반전(POL) 신호에 따라 반전된 극성의 데이터 전압을 인가받을 수 있다.
상술한 바와 같은, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 데이터 라인(DL)별로 각 화소(PX) 내에 배치되는 박막 트랜지스터(TR)의 위치가 교번적으로, 예를 들어, 지그재그 형태로 배치되고, 데이터 라인(DL)의 배치에 따라 다른 극성의 데이터 전압을 인가받도록 복수의 화소(PX)를 구성함으로써 액정층의 열화를 억제하여 화질 품질을 향상시킬 수 있으며 박막 트랜지스터(TR)의 드레인 전극 배치에 의해 이웃하는 화소들(PX)의 기생 커패시턴스(Cgd)가 균일하게 유지되어 표시 품질의 신뢰성이 향상될 수 있다. 이하에서는 도 3을 참조하여, 드레인 전극의 배치를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치를 설명하기 위한 개략적인 평면도이다. 도 3은 설명의 편의를 위해 도 2에 도시된 제1 기판(110)의 표시 영역(DA) 중 일부 화소, 예를 들어, A 영역을 확대하여 도시한 도면이다. 도 2의 A 영역은 제1 화소 라인(PXL1)의 제2 화소(PX12)와 제2 화소 라인(PXL2)의 제2 화소(PX22)이나, 도 3에서는 설명의 편의를 위해 제1 화소 라인(PXL1)의 제2 화소(PX12)는 상부 화소, 제2 화소 라인(PXL2)의 제2 화소(PX22)는 하부 화소라고 지칭한다.
도 3을 참조하면, 상부 화소(PX12)는 제2 데이터 라인(DL2)으로부터 데이터 전압을 인가받고, 하부 화소(PX22)는 제3 데이터 라인(DL3)으로부터 데이터 전압을 인가받는다.
상부 화소(PX12)는 좌측에 배치된 제1 박막 트랜지스터(TR1)와 우측에 배치된 제1 화소 전극(PE1)을 포함한다.
제1 박막 트랜지스터(TR1)는 제2 게이트 라인(GL2)으로부터 연장되어 배치된 제1 게이트 전극(GE1), 제2 데이터 라인(DL2)으로부터 돌출되어 배치된 제1 소스 전극(SE1) 및 제1 소스 전극(SE1)과 이격되어 배치된 제1 드레인 전극(DE1)을 포함한다. 여기서, 제1 드레인 전극(DE1)의 일단은 제1 게이트 전극(GE1)과 중첩되도록 배치되고, 제1 드레인 전극(DE1)의 타단은 제1 화소 전극(PE1)과 전기적으로 연결되도록 배치된다. 상술한 바와 같이, 제1 드레인 전극(DE1)은 일단이 제1 게이트 전극(GE1)과 중첩되도록 배치되고, 타단이 제1 화소 전극(PE1)과 전기적으로 연결되기 때문에 꺾어진 형상을 갖게 된다. 보다 명확한 설명을 위해, 제1 드레인 전극(DE1)의 구성을 구분하여 살펴보기로 하자. 이에 따라, 제1 게이트 전극(GE1)과 중첩되는 영역에 배치되는 제1 드레인 전극(DE1)의 일단은 제1 서브 드레인 전극(DE11)이라고 지칭하고, 제1 화소 전극(PE1)과 전기적으로 연결되는 제1 드레인 전극(DE1)의 타단은 제2 서브 드레인 전극(DE12)으로 지칭한다.
제1 서브 드레인 전극(DE11)은 제1 게이트 전극(GE1)과 중첩되어 제1 기생 커패시턴스 영역(Cgd1)을 형성한다. 이때, 제1 서브 드레인 전극(DE11)은 제2 데이터 라인(DL2)과 제3 데이터 라인(DL3)이 연장된 방향으로 연장된 일자 형상을 가진다. 또한, 제1 서브 드레인 전극(DE11)은 제1 게이트 전극(GE1)의 가장 자리를 벗어나지 않도록 배치된다. 다시 말해, 제1 서브 드레인 전극(DE11)의 오른쪽 가장자리가 제1 게이트 전극(GE1)의 오른쪽 가장자리 내측에 배치될 수 있다. 이에 따라, 제1 서브 드레인 전극(DE11)의 폭이 제1 게이트 전극(GE1)의 폭보다 작게 형성됨과 동시에, 제1 서브 드레인 전극(DE11)이 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)이 연장된 방향을 따라 일자형으로 배치됨으로써, 공정 오차, 특히 x축을 따라 드레인 전극 또는 게이트 전극이 쉬프트되는 공정 오차가 발생하더라도 제1 게이트 전극(GE1)과 중첩되는 면적은 동일해질 수가 있어, 발생되는 제1 기생 커패시턴스(Cgd1)가 일정하게 유지된다. 또한 다양한 실시예에서 공정 오차에 의해 x축을 따라 쉬프트된 드레인 전극 또는 게이트 전극의 쉬프트 폭이 커지는 경우 기생 커패시턴스 편차를 보상하기 위한 보상 패턴이 더 배치될 수 있다.
덧붙여, 제1 서브 드레인 전극(DE11)은 제1 소스 전극(SE1)과 중첩되는 영역에 제1 액티브층(AL1)이 배치된다. 이때, 제1 서브 드레인 전극(DE11)과 제1 소스 전극(SE1)은 이격되어 배치되고, 제1 서브 드레인 전극(DE11)과 제1 소스 전극(SE1)이 이격된 영역에 제1 채널 영역(CH1)이 배치된다. 이렇게 형성된 제1 채널 영역(CH1)은 상부 화소(PX12) 내에서 제2 데이터 라인(DL2) 쪽으로 배치된다.
제2 서브 드레인 전극(DE12)은 제1 화소 전극(PE1)과 전기적으로 연결되고, 이렇게 연결된 영역을 제1 콘택 영역(CT1)이라 한다. 제2 서브 드레인 전극(DE12)도 제1 서브 드레인 전극(DE11)과 동일한 형상, 다시 말해, 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)이 연장된 방향을 따라 연장된 일자형을 가진다. 도 3에서는, 제2 서브 드레인 전극(DE12)이 제1 서브 드레인 전극(DE11)과 동일한 방향으로 연장되는 것으로 도시하였으나, 이에 한정되는 것은 아니다.
제2 서브 드레인 전극(DE12)은 제1 서브 드레인 전극(DE11)과 상이한 폭을 가질 수 있다. 보다 명확하게는 제2 서브 드레인 전극(DE12)의 폭이 제1 서브 드레인 전극(DE11)의 폭보다 넓을 수 있다. 이는, 제1 서브 드레인 전극(DE11)은 최소한의 기생 커패시턴스(Cgs)를 위해 그리고 공정 오차에도 상부 화소(PX12)와 하부 화소(PX22) 사이의 기생 커패시턴스 편차를 최소화하기 위해 작은 폭을 가져야 하고, 제2 서브 드레인 전극(DE12)은 제1 화소 전극(PE1)과 전기적으로 연결되는 영역을 확보해야 하기 때문이다. 그러나, 이에 한정되는 것은 아니고 제1 서브 드레인 전극(DE11)과 제2 서브 드레인 전극(DE12)이 동일한 폭을 가질 수도 있다.
한편, 상부 화소(PX12)에서 제1 화소 전극(PE1)은 제1 게이트 전극(GE1)과 중첩되지 않도록 배치된다. 이에 따라, 도 3에 도시된 바와 같이, 제1 기생 커패시턴스 영역(Cgd1)과 제1 콘택 영역(CT1)은 이격되어 배치된다. 따라서, 제1 드레인 전극(DE1)은 제1 서브 드레인 전극(DE11)과 제2 서브 드레인 전극(DE12)을 전기적으로 연결하는 제3 서브 드레인 전극(DE13)을 더 포함할 수 있다. 즉, 제1 드레인 전극(DE1)은 제1 서브 드레인 전극(DE11), 제2 서브 드레인 전극(DE12) 및 제3 서브 드레인 전극(DE13)을 포함함으로써 U자형을 가질 수 있다. 그러나, 도 3에서는 제1 드레인 전극(DE1)이 U자형을 가지는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 제3 서브 드레인 전극(DE13)은 생략될 수 있고, 제1 서브 드레인 전극(DE11)과 제2 서브 드레인 전극(DE12)이 직접적으로 연결될 수 있다. 이러한 경우, 제1 드레인 전극(DE1)은 V자형을 가질 수 있다.
하부 화소(PX22)는 하부 화소(PX22) 내에서 우측에 배치된 제2 박막 트랜지스터(TR2)와 좌측에 배치된 제2 화소 전극(PE2)을 포함한다.
제2 박막 트랜지스터(TR2)는 제3 게이트 라인(GL3)으로부터 연장되어 배치된 제2 게이트 전극(GE2), 제3 데이터 라인(DL3)으로부터 돌출되어 배치된 제2 소스 전극(SE2) 및 제2 소스 전극(SE2)과 이격되어 배치된 제2 드레인 전극(DE2)을 포함한다. 여기서, 제2 드레인 전극(DE2)의 일단은 제2 게이트 전극(GE2)과 중첩되도록 배치되고, 제2 드레인 전극(DE2)의 타단은 제2 화소 전극(PE2)과 전기적으로 연결되도록 배치된다. 상술한 바와 같이, 제2 드레인 전극(DE2)은 일단이 제2 게이트 전극(GE2)과 중첩되도록 배치되고, 타단이 제2 화소 전극(PE2)과 전기적으로 연결되기 때문에 꺾어진 형상을 갖게 된다. 제2 드레인 전극(DE2)은 상기 제1 드레인 전극(DE1)과 동일한 구성을 가지기 때문에 보다 자세한 설명은 생략하기로 한다.
제2 박막 트랜지스터(TR2)는 제2 기생 커패시턴스 영역(Cgd2) 및 제2 콘택 영역(CT2)을 포함한다. 또한, 제2 기생 커패시턴스 영역(Cgd2)와 중첩되는 제2 채널 영역(CH2)이 배치된다. 제2 박막 트랜지스터(TR2)의 제2 채널 영역(CH2)은 제1 박막 트랜지스터(TR1)의 제1 채널 영역(CH1)과 지그재그 형상으로 배치된다. 이는 상부 화소(PX12)의 제1 기생 커패시턴스 영역(Cgd1)과 하부 화소(PX22)의 제2 기생 커패시턴스 영역(Cgd2)이 반대되는 위치에 배치됨을 의미한다.
상부 화소(PX12)의 제1 기생 커패시턴스 영역(Cgd1)과 하부 화소(PX22)의 제2 기생 커패시턴스 영역(Cgd2)의 면적은 예를 들어, x축이나 y축을 따라 발생하는 공정 오차가 발생하더라도 동일할 수 있다. 이는 제1 게이트 전극(GE1)과 중첩되어 배치되는 제1 드레인 전극(DE1)의 일단과 제2 게이트 전극(GE2)과 중첩되어 배치되는 제2 드레인 전극(DE2)의 일단이 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)의 연장 방향을 따라 일자형으로 배치되기 때문이다. 이에 따라, 비록 상부 화소(PX12) 및 하부 화소(PX22) 각각에 배치된 제1 기생 커패시턴스 영역(Cgd1) 및 제2 기생 커패시턴스 영역(Cgd2) 영역이 서로 반대되는 위치에 배치되지만 공정 오차에 의해 패턴의 쉬프트가 발생되더라도 화소 간 기생 커패시턴스 면적의 편차를 최소화시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 공정 오차가 발생하더라도 모든 화소의 기생 커패시턴스의 편차를 최소화할 수 있기 때문에 화소 간의 기생 커패시턴스 편차로 인해 발생되는 불량을 억제할 수 있다.
상술한 바와 같은 본 발명의 일 실시예에 따른 액정 표시 장치(100)의 효과를 보다 상세히 설명하기 위해 다음 도 4 내지 6을 참조하여 설명하기로 한다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 효과를 설명하기 위한 개략적인 평면도이다. 먼저, 도 4를 참조하면, (a)는 개구율을 보상하기 위해 위한 패턴을 가진 드레인 전극이 배치된 경우의 실시예이고, 도 4의 (b)는 본 발명의 일 실시예에 따른 패턴을 가진 드레인 전극이 배치된 경우의 실시예이다.
도 4의 (a)의 경우, 드레인 전극(DEe1)이 제2 게이트 라인(GL2)이 연장된 방향으로 'ㅡ'형상으로 배치된다. 이렇게 드레인 전극(DEe1)이 배치되는 경우, 차광 영역(BMA1)을 줄여 개구율은 충분히 확보할 수 있는 장점이 있다. 그러나, x-축에 따른 공정 오차의 발생으로 인해 드레인 전극(DEe1)이 x-축을 따라 쉬프트되는 경우 기생 커패시턴스의 크기가 달라지는 것을 알 수 있다. 즉, 쉬프트되기 전의 기생 커패시턴스(Cgd11) 크기보다 쉬프트되고 난 후 기생 커패시턴스(Cgd11') 크기가 작다.
한편, 도 4(b)의 경우, 본 발명의 일 실시예에 따른 드레인 전극(DE1)의 패턴을 도시한 것으로, x-축을 따르는 공정 오차의 발생으로 드레인 전극(DE1)의 패턴이 쉬프트 되더라도 기생 커패시턴스(Cgd)의 크기가 동일한 것을 알 수 있다.
다음으로, 도 5를 참조하면, 도 5의 (a)의 경우, 도 4의 (a)의 단점인 드레인 전극(DEe2)가 쉬프트됨으로 인해 화소 간 기생 커패시턴스(Cgd22)가 상이해지는 것을 방지하기 위해 기생 커패시턴스의 보상 패턴이 부가된 경우의 실시예이다. 다시 말해, 도 5의 (a)를 참조하면 쉬프트되기 전 기생 커패시턴스(Cgd22)와 쉬프트된 후에는 기생 커패시턴스(Cgd22'+Cgd22'')가 보상 패턴에 의해 동일해진다. 이와 같이, 기생 커패시턴스의 보상 패턴이 부가됨에 따라 화소 간 기생 커패시턴스의 크기 차이가 최소화될 수 있다. 그러나, (a)의 경우, 본원 발명의 실시예인 도 5의 (b)와 비교했을 때, (a)에 도시된 화소(PX)의 가로 폭(PXW2)이 (b)에 도시된 화소(PX)의 가로 폭(PXW1)보다 큰 것을 알 수 있다. 이에 따라, 도 5 (a)의 경우 화소 간 기생 커패시턴스의 편차는 최소화할 수 있으나, 화소의 폭이 넓어져 고집적 및 고해상도의 액정 표시 장치에 적용이 어려운 점이 있다.
도 6의 (a)의 경우, 드레인 전극(DEe3)가 제2 데이터 라인(DL2) 및 제3 데이터 라인(DL3)이 연장된 방향을 따라 일자형 'l'형으로 배치된다. 이렇게 드레인 전극(DEe3)이 배치되는 경우, 화소 간 기생 커패시턴스(Cgd)의 편차를 최소화할 수 있으면서 고집적 및 고해상도의 액정 표시 장치에도 적용 가능하다. 그러나, 도 6의 (a)의 경우 일자형으로 배치되기 때문에 차광 영역(BMA3)의 크기가 커져 개구율이 줄어드는 문제점이 있다.
따라서, 본 발명의 일 실시예에 따른 액정 표시 장치(100)는 기생 커패시턴스(Cgd)가 형성되는 영역에서 데이터 라인(DL)이 연장되는 방향으로 일자형을 가지도록 배치하되 화소 전극과 콘택되는 영역으로 꺾어지는 형상을 가지도록 드레인 전극(DE1, DE2)의 패턴을 개선함으로써 충분한 개구율을 확보하면서도 화소 간 기생 커패시턴스의 편차를 최소화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 액정 표시 장치
110: 제1 기판
120: 제2 기판
130: 액정층
GL, GL1, GL2, GL3, GL4, GL5: 게이트 라인
DL, DL1, DL2, DL3, DL4, DL5: 데이터 라인
GE1: 제1 게이트 전극
GE2: 제2 게이트 전극
SE1: 제1 소스 전극
SE2: 제2 소스 전극
DE1: 제1 드레인 전극
DE2: 제2 드레인 전극
AL1: 제1 액티브층
AL2: 제2 액티브층
TR1: 제1 박막 트랜지스터
TR2: 제2 박막 트랜지스터
Cgs1: 제1 기생 커패시턴스 영역
Cgs2: 제2 기생 커패시턴스 영역
CT1: 제1 콘택 영역
CT2: 제2 콘택 영역
CH1: 제1 채널 영역
CH2: 제2 채널 영역

Claims (18)

  1. 제1 방향으로 연장된 복수의 게이트 라인;
    상기 제1 방향과 교차하는 제2 방향으로 연장된 복수의 데이터 라인; 및
    상기 복수의 게이트 라인과 상기 복수의 데이터 라인에 의해 정의되고, 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와 상기 박막 트랜지스터에 의해 화소 전압이 인가되는 화소 전극을 포함하는 복수의 화소를 포함하되,
    상기 드레인 전극은,
    상기 게이트 전극과 중첩되도록 연장된 제1 서브 드레인 전극; 및
    상기 제1 서브 드레인 전극과 전기적으로 연결되고, 상기 게이트 전극과 중첩되지 않도록 상기 제1 서브 드레인 전극과 마주보며 연장된 제2 서브 드레인 전극을 포함하며,
    상기 제2 서브 드레인 전극은 상기 화소 전극 내에만 위치하며,
    상기 제2 서브 드레인 전극은 상기 화소 전극과 완전히 중첩하면서 상기 화소 전극과 연결되는 콘택 영역을 포함하며,
    상기 게이트 라인은 오목부를 포함하고, 상기 화소 전극이 상기 오목부 방향으로 돌출된 돌출부를 포함하며, 상기 제2 서브 드레인 전극이 상기 돌출부에 배치되는, 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제1 서브 드레인 전극은 공정 오차에 기초하여 상기 게이트 전극과의 중첩 면적을 동일하게 유지하도록 배치된, 액정 표시 장치.
  3. 제1항에 있어서,
    상기 제1 서브 드레인 전극 및 상기 제2 서브 드레인 전극은 상기 제2 방향으로 연장된, 액정 표시 장치.
  4. 제1항에 있어서,
    상기 제1 서브 드레인 전극은 일자형상인, 액정 표시 장치.
  5. 제1항에 있어서,
    상기 제2 서브 드레인 전극은 상기 화소 전극과 직접 전기적으로 연결된, 액정 표시 장치.
  6. 제1항에 있어서,
    상기 제1 서브 드레인 전극과 상기 제2 서브 드레인 전극은 상이한 폭을 갖는, 액정 표시 장치.
  7. 제1항에 있어서,
    상기 제1 방향으로 연장되며, 상기 제1 서브 드레인 전극과 상기 제2 서브 드레인 전극을 전기적으로 연결하는 제3 서브 드레인 전극을 더 포함하는, 액정 표시 장치.
  8. 제1항에 있어서,
    상기 제1 서브 드레인 전극은 상기 소스 전극 사이에 채널이 형성된, 액정 표시 장치.
  9. 제8항에 있어서,
    상기 복수의 화소 각각에 형성된 채널은 상기 데이터 라인을 기준으로 교번하여 배치된, 액정 표시 장치.
  10. 제9항에 있어서,
    상기 각각의 화소에서 상기 게이트 전극과 상기 제1 서브 드레인 전극의 중첩 면적은 상기 복수의 화소 모두가 동일한, 액정 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 화소 각각에 상기 게이트 전극과 상기 제1 서브 드레인 전극의 중첩 면적이 동일해지도록 하는 보상 패턴이 더 배치된, 액정 표시 장치.
  12. 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터 및 제1 화소 전극을 포함하고, 홀수 행에 배치된 제1 화소; 및 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터 및 제2 화소 전극을 포함하고, 짝수 행에 배치된 제2 화소를 포함하고,
    상기 제1 게이트 전극과 상기 제1 드레인 전극이 중첩되어 정의되는 제1 기생 커패시턴스 영역과 상기 제2 게이트 전극과 상기 제2 드레인 전극이 중첩되어 정의되는 제2 기생 커패시턴스 영역은, 상기 제1 화소와 상기 제2 화소 내에서 서로 반대 방향에 배치되고,
    상기 제1 드레인 전극과 상기 제1 화소 전극이 전기적으로 연결되는 제1 콘택 영역과 상기 제2 드레인 전극과 상기 제2 화소 전극이 전기적으로 연결되는 제2 콘택 영역은, 각각 상기 제1 화소 및 상기 제2 화소 내에서 상기 제1 화소 전극 및 상기 제2 화소 전극과 완전히 중첩하면서, 각각 상기 제1 기생 커패시턴스 영역 및 상기 제2 기생 커패시턴스 영역과 마주보도록 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 이격되어 배치되며,
    상기 제1 드레인 전극 및 상기 제2 드레인 전극 각각은,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극 각각과 중첩되도록 연장된 제1 서브 드레인 전극; 및
    상기 제1 서브 드레인 전극과 전기적으로 연결되고, 상기 제1 게이트 전극 및 상기 제2 게이트 전극 각각과 중첩되지 않도록 상기 제1 서브 드레인 전극과 마주보며 연장된 제2 서브 드레인 전극을 포함하며,
    상기 제2 서브 드레인 전극은 상기 화소 전극 내에만 위치하며,
    게이트 라인은 오목부를 포함하고, 상기 제1 화소 전극과 상기 제2 화소 전극 각각은 상기 오목부 방향으로 돌출된 돌출부를 포함하며, 상기 제2 서브 드레인 전극이 상기 돌출부에 배치되며,
    상기 제1 드레인 전극과 상기 제2 드레인 전극 각각은, 상기 제1 기생 커패시턴스 영역 및 상기 제2 기생 커패시턴스 영역에 일단이 배치되고, 상기 제1 콘택 영역 및 상기 제2 콘택 영역에 타단이 배치되도록 꺾어진 형상을 갖는, 액정 표시 장치.
  13. 제12항에 있어서,
    상기 제1 기생 커패시턴스 영역의 면적과 상기 제2 기생 커패시턴스 영역의 면적은 동일한, 액정 표시 장치.
  14. 제13항에 있어서,
    상기 제1 기생 커패시턴스 영역과 상기 제2 기생 커패시턴스 영역에는 상기 제1 기생 커패시턴스 영역과 상기 제2 기생 커패시턴스 영역의 편차를 최소화하기 위한 보상 패턴이 배치된, 액정 표시 장치.
  15. 제13항에 있어서,
    상기 제1 기생 커패시턴스 영역 및 상기 제2 기생 커패시턴스 영역에 배치된 상기 제1 드레인 전극 및 상기 제2 드레인 전극의 일단의 폭은 상기 제1 게이트 전극 및 상기 제2 게이트 전극의 폭보다 좁은, 액정 표시 장치.
  16. 제15항에 있어서,
    상기 제1 드레인 전극 및 상기 제2 드레인 전극의 일단의 폭은 상기 제1 드레인 전극 및 상기 제2 드레인 전극의 타단의 폭과 상이한, 액정 표시 장치.
  17. 제13항에 있어서,
    상기 제1 드레인 전극과 상기 제2 드레인 전극이 꺾어지는 부분은 상기 제1 화소 및 상기 제2 화소에서 개구율을 확보할 수 있는 부분인, 액정 표시 장치.
  18. 제17항에 있어서,
    상기 제1 드레인 전극과 상기 제2 드레인 전극은 U 형상 또는 V 형상을 갖는, 액정 표시 장치.
KR1020150182291A 2015-12-18 2015-12-18 액정 표시 장치 KR102519516B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150182291A KR102519516B1 (ko) 2015-12-18 2015-12-18 액정 표시 장치
EP16204753.4A EP3182196B1 (en) 2015-12-18 2016-12-16 Liquid-crystal display device
US15/381,333 US10234740B2 (en) 2015-12-18 2016-12-16 Liquid crystal display device
CN201611166228.3A CN106997128B (zh) 2015-12-18 2016-12-16 基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150182291A KR102519516B1 (ko) 2015-12-18 2015-12-18 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20170073408A KR20170073408A (ko) 2017-06-28
KR102519516B1 true KR102519516B1 (ko) 2023-04-06

Family

ID=57714391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150182291A KR102519516B1 (ko) 2015-12-18 2015-12-18 액정 표시 장치

Country Status (4)

Country Link
US (1) US10234740B2 (ko)
EP (1) EP3182196B1 (ko)
KR (1) KR102519516B1 (ko)
CN (1) CN106997128B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6662037B2 (ja) * 2015-12-28 2020-03-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US11211020B2 (en) * 2017-09-21 2021-12-28 Apple Inc. High frame rate display
US10522556B1 (en) * 2018-07-13 2019-12-31 Nanya Technology Corporation Antifuse structure
CN109270751B (zh) * 2018-10-23 2020-10-30 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN110190072B (zh) * 2019-06-20 2021-09-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN113467643B (zh) * 2020-08-03 2023-09-15 友达光电股份有限公司 触控面板
TWI747707B (zh) * 2020-08-03 2021-11-21 友達光電股份有限公司 畫素陣列基板
WO2022041246A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20220032359A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 전계 발광 표시 장치
CN113721713A (zh) * 2021-08-30 2021-11-30 联想(北京)有限公司 电子设备
CN114911104B (zh) * 2022-05-26 2023-11-17 成都京东方光电科技有限公司 显示面板及其制作方法、以及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060020171A (ko) * 2004-08-31 2006-03-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101182504B1 (ko) * 2005-09-30 2012-09-12 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
US8168980B2 (en) * 2006-02-24 2012-05-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film
JP5014810B2 (ja) * 2007-01-17 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置およびその製造方法
TWI412851B (zh) 2009-04-10 2013-10-21 Chunghwa Picture Tubes Ltd 畫素結構、薄膜電晶體陣列基板、顯示面板以及顯示裝置
KR20130016922A (ko) * 2011-08-09 2013-02-19 엘지디스플레이 주식회사 액정 표시장치
CN102544110B (zh) * 2012-03-19 2014-08-13 深圳市华星光电技术有限公司 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器
US8842232B2 (en) * 2012-03-19 2014-09-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor with parasitic capacitance compensation structure and liquid crystal display using same
KR102085151B1 (ko) * 2013-09-03 2020-04-16 삼성디스플레이 주식회사 표시 기판 및 표시 기판을 포함하는 액정표시장치
KR102215478B1 (ko) * 2014-11-27 2021-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
EP3182196B1 (en) 2018-10-17
EP3182196A1 (en) 2017-06-21
CN106997128A (zh) 2017-08-01
US10234740B2 (en) 2019-03-19
CN106997128B (zh) 2021-02-26
US20170176793A1 (en) 2017-06-22
KR20170073408A (ko) 2017-06-28

Similar Documents

Publication Publication Date Title
KR102519516B1 (ko) 액정 표시 장치
US8553183B2 (en) Display device having reduced step coverage at overlapping portion of color filters
JP5191639B2 (ja) 液晶表示装置
US8279385B2 (en) Liquid crystal display
JP5102848B2 (ja) アクティブマトリクス基板及び液晶表示装置
US20160147119A1 (en) Liquid crystal display
US10014327B2 (en) Thin film transistor array substrate, display panel and display device
US8355090B2 (en) Liquid crystal display having reduced kickback effect
US9563093B2 (en) Liquid crystal display including curved shield electrode
WO2011078168A1 (ja) 液晶表示装置
US20150277194A1 (en) Liquid crystal display device
KR101404874B1 (ko) 액티브 매트릭스 기판 및 액정 표시 장치
JP5551553B2 (ja) 液晶表示装置
JP2001264818A (ja) 液晶装置
US20160322017A1 (en) Liquid crystal display device
JP5299407B2 (ja) 液晶表示装置
JP5589018B2 (ja) 液晶表示装置
KR20120090369A (ko) 액정 표시 장치
KR101166959B1 (ko) 프린지필드 구동 액정표시장치
US9007289B2 (en) Thin film transistor array panel and liquid crystal display
KR101699901B1 (ko) 박막 트랜지스터 표시판
WO2011081160A1 (ja) 液晶表示装置
KR101951280B1 (ko) 액정 표시 장치
JP2011141487A (ja) 液晶表示素子
KR101763792B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant