CN101384949A - 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法 - Google Patents

有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法 Download PDF

Info

Publication number
CN101384949A
CN101384949A CN200680053309.0A CN200680053309A CN101384949A CN 101384949 A CN101384949 A CN 101384949A CN 200680053309 A CN200680053309 A CN 200680053309A CN 101384949 A CN101384949 A CN 101384949A
Authority
CN
China
Prior art keywords
gate electrode
active
electrode
drain electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680053309.0A
Other languages
English (en)
Inventor
津幡俊英
武内正典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101384949A publication Critical patent/CN101384949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法。在本发明的有源矩阵基板中，覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，该薄膜部利用与其重叠的栅极电极作为掩模而形成，并且，各晶体管具有源极电极部和配置在其两侧的第一和第二漏极电极部，所述薄膜部具有相对置的两个边缘，所述第一漏极电极部与其一个边缘重叠，所述第二漏极电极部与另一个边缘重叠。由此，能够提供一种有源矩阵基板，其在基板内的各TFT上具有栅极绝缘膜的薄的部分，其能够抑制各TFT的寄生电容(特别是Cgd)的基板内的偏差，从而实现高显示品质。

Description

有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
技术领域
本发明涉及有源矩阵基板、显示装置和制造方法。更详细而言，涉及液晶显示装置、EL(电致发光)显示装置等显示装置和在这些显示装置中所使用的有源矩阵基板及其制造方法。
背景技术
有源矩阵基板在液晶显示装置、EL(Electro Luminescence：电致发光)显示装置等有源矩阵型显示装置中广泛使用。在现有的有源矩阵型液晶显示装置中所使用的有源矩阵基板中，在基板上以交叉的方式配置的多条扫描信号线与多条数据信号线的各个交点处，设置有TFT(Thin Film Transistor：薄膜晶体管)等开关元件。而且，利用该TFT等的开关功能，向与TFT等连接的各个像素(电极)部适当地传送图像信号。此外，为了防止TFT等断开期间中的液晶层的自我放电或因TFT等的断开电流引起的图像信号的劣化，和为了用于液晶驱动中的各种调制信号的施加路径等，也存在有在各像素部设置有保持电容元件的有源矩阵基板。
作为在现有的有源矩阵型液晶显示装置中所使用的有源矩阵基板的结构，例如已知有以下基板(例如，参照专利文献1)。
此处，对现有的有源矩阵型液晶显示装置所具备的有源矩阵基板进行说明。图22是表示现有的有源矩阵基板的一个像素的平面图。
在现有的有源矩阵基板的各个像素区域200中，以矩阵状设置有多个像素电极51，在该像素电极51的周围，以相互交叉的方式设置有用于供给扫描信号的扫描信号线52和用于供给数据信号的数据信号线53。图22表示多个像素电极51中的一个。
此外，在这些扫描信号线52与数据信号线53的交叉部，设置有与像素电极51连接的作为开关元件的TFT54。在TFT54的栅极电极55上连接有扫描信号线52，通过输入扫描信号而驱动控制TFT54。并且，在TFT54的源极电极66a上连接有数据信号线53，输入数据信号。进一步，在TFT54的漏极电极66b上连接有漏极配线56。在该漏极配线56上连接有保持电容元件的一个电极(保持电容上电极)57，保持电容上电极57通过接触孔58与像素电极51连接。并且，保持电容(共用)配线59作为保持电容元件的另一个电极(保持电容下电极)发挥作用。
对上述有源矩阵基板200的TFT54的结构进行说明。首先，在透明绝缘性基板上设置有与扫描信号线52连接的栅极电极55，覆盖该栅极电极上设置有栅极绝缘膜。进一步，在栅极绝缘膜上以与栅极电极重叠的方式设置有半导体层，以覆盖半导体层的一部分的方式设置有源极电极66a和漏极电极66b。
但是，如上所述，在栅极绝缘膜为一层的结构的情况下，当在扫描信号线与数据信号线的交叉部，在栅极绝缘膜上产生小孔、裂缝等缺陷时，各信号线短路。为此，提出有使栅极绝缘膜为两层化的结构(例如，参照专利文献2)。
但是，在使栅极绝缘膜为两层化的情况下，因为在栅极电极与半导体层之间存在厚的栅极绝缘膜，所以存在TFT的特性劣化的问题。
作为避免该问题的方法，在专利文献3中公开有以下结构：在半导体层的下部使栅极绝缘层为单层结构(氮化硅膜)，在其以外的地方使该栅极绝缘层为多层结构(氧化硅膜和氮化硅膜)。在该方法中，需要通过光刻工序和干蚀刻工序，利用蚀刻等除去半导体层的下部的氧化硅膜。
专利文献1：日本国公开专利公报“特开平9-152625号公报(平成9年(1997)6月10日公开)”
专利文献2：日本国公开专利公报“特开平7-114044号公报(平成7年(1995)5月2日公开)”
专利文献3：日本国公开专利公报“特开平6-112485号公报(平成6年(1994)4月22日公开)”
发明内容
但是，特别是在大型的有源矩阵基板中，分多次进行在上述光刻工序中的曝光处理。这是因为不能对整个大型基板同时进行曝光的缘故。在此情况下，存在有在不同的曝光处理中，曝光图案错位，导致栅极电极与栅极绝缘膜的单层部分的相对的位置关系错位(发生对位偏差)的问题。如上所述，如果两者的位置关系错位，则在栅极电极与漏极电极之间形成的寄生电容(Cgd)在基板内发生偏差，例如引起在栅极断开时发生的漏极馈通电压的偏差，甚至引起显示品质的下降。
本发明是鉴于上述问题而完成的，其目的在于提供一种有源矩阵基板，在该基板内的各TFT中具有栅极绝缘膜的薄的部分，能够抑制各个TFT的寄生电容(特别是Cgd)的基板内偏差，从而实现高的显示品质。
为了解决上述问题，本发明的有源矩阵基板的特征在于：覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，该薄膜部利用与其重叠的栅极电极作为掩模而形成。
通过使栅极绝缘膜的栅极电极上的部分薄(使其他部分例如基板面上的部分厚)，能够维持晶体管特性，并抑制配线短路的发生。
根据上述结构，各薄膜部利用与其重叠的栅极电极而形成。例如，在形成各薄膜部的光刻工序中，栅极电极被用作掩模。由此，薄膜部相对于栅极电极匹配，能够避免栅极电极与薄膜部的位置关系在基板内发生偏差。由此，能够抑制基板内的各TFT之间的寄生电容(特别是Cgd)的偏差，在使用本有源矩阵基板的显示装置中，能够进一步提高其显示品质。
在本有源矩阵基板中，优选各晶体管具有源极电极和配置在其两侧的第一和第二漏极电极部，上述薄膜部具有相对置的两个边缘(edge)，上述第一漏极电极部与其一个边缘重叠(跨越其一个边缘)，上述第二漏极电极部与另一个边缘重叠(跨越另一个边缘)。
在上述结构中，源极电极与第一漏极电极部之间，以及源极电极与第二漏极电极部之间为沟道区域。
此处，上述第一漏极电极部与薄膜部的一个边缘重叠，上述第二漏极电极部与薄膜部的另一个边缘重叠，因此对于漏极电极的位置错位(特别是在边缘彼此相对的方向的错位)，在两个漏极电极部之间相互补偿与薄膜部的重叠面积。例如，当漏极电极错位使得第一漏极电极部与薄膜部的重叠面积减少时，第二漏极电极部与薄膜部的重叠面积增加，所以各漏极电极部与薄膜部的重叠面积(总和)难以变动。
通过采用这种没有栅极电极与薄膜部的位置错位，且相对于漏极电极的错位，漏极电极部与薄膜部的重叠面积不易变动的结构，能够极其有效地抑制基板内的Cgd的偏差。由此，在使用本有源矩阵基板的显示装置中，能够进一步提高其显示品质。
为了解决上述问题，本发明的有源矩阵基板的特征在于：覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，各晶体管具有源极电极和配置在其两侧的第一和第二漏极电极部，上述薄膜部具有相对置的两个边缘，并且上述第一漏极电极部与其一个边缘重叠，上述第二电极部与另一个边缘重叠。
在上述结构中，源极电极与第一漏极电极部之间，以及源极电极与第二漏极电极部之间为沟道区域。
此处，上述第一漏极电极部与薄膜部的一个边缘重叠，上述第二漏极电极部与薄膜部的另一个边缘重叠，因此相对于漏极电极的位置错位(特别是在边缘彼此相对的方向的错位)，在两个漏极电极部之间相互补偿与薄膜部的重叠面积。例如，当漏极电极错位使得第一漏极电极部与薄膜部的重叠面积减少时，第二漏极电极部与薄膜部的重叠面积增加，所以各漏极电极部与薄膜部的重叠面积(总和)难以变动。由此，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。
在本有源矩阵基板中，优选第一和第二漏极电极部具有相互为轴对称的形状。如果这样，能够更正确地进行相对于漏极电极的位置错位的上述重叠面积的补偿。在此情况下，能够采用上述源极电极部在上述第一和第二漏极电极部的对称轴上延伸的结构。
在本有源矩阵基板中，也能够采用各栅极电极具有相对置的两个边缘，上述薄膜部的各边缘位于该栅极电极的各边缘上的结构。并且，也能够采用各栅极电极具有相对置的两个边缘，上述薄膜部的各边缘位于与该栅极电极的各边缘相隔等距离的内侧且沿着该栅极电极的各边缘的线上的结构。这样，通过使薄膜部与栅极电极匹配，能够避免栅极电极与薄膜部的位置关系在基板内发生偏差。
在本有源矩阵基板中，还能够采用上述源极电极由相对置的第一和第二源极电极部构成，在该第一和第二源极电极部之间设置有第三漏极电极部的结构。
在本有源矩阵基板中，还能够采用上述栅极绝缘膜由多个栅极绝缘层构成，在上述薄膜部中，至少一个栅极绝缘层形成得薄的结构。在此情况下，优选具备包含有机物的栅极绝缘层。作为包含有机物的材料，有SOG(旋涂玻璃)材料、丙烯酸类树脂材料、环氧树脂类树脂、聚酰亚胺类树脂、聚氨酯类树脂、聚硅氧烷类树脂、酚醛(novolac)类树脂等。因为能够将这些材料涂敷在基板上而形成，所以能够容易地形成微米级的厚膜化。因此，能够加大连接在扫描信号线上的导电层或保持电容配线与其他配线的距离，能够使短路难以发生。
此外，还能够采用上述栅极绝缘膜由多个栅极绝缘层构成，在薄膜部具有1个以上的栅极绝缘层，在其他部分具有比其多的栅极绝缘层的结构。并且，还能够采用在上述其他的部分上，最下层的栅极绝缘层为平坦化膜的结构。通过设置这种平坦化膜，能够使得在扫描信号线或保持电容配线与数据信号线交叉的部分，该数据信号线不易断线。在此情况下，上述平坦化膜也可以是旋涂玻璃(SOG)材料。根据本结构，能够通过CVD法等在由SOG材料形成的平坦化膜(第一栅极绝缘层)上连续成膜另一层栅极绝缘层(第二栅极绝缘层)、半导体层(高电阻半导体层和低电阻半导体层)，能够缩短制造工序。并且，通过使上述平坦化膜的与基板面相接的部分的厚度大于形成在基板面上的栅极电极，能够更加提高平坦化效果。
此外，优选栅极绝缘膜的薄膜部的边缘附近为正楔形。这样，形成在上层的电极变得难以断线。
在本有源矩阵基板中，还能够采用上述薄膜部为长方形，长边方向的两条边相当于薄膜部的上述两个边缘的结构。此外，还能够采用上述栅极电极为长方形，长边方向的两条边相当于栅极电极的上述两个边缘的结构。此外，还能够使第一和第二漏极电极部为在上述薄膜部的边缘方向延伸的形状(例如，长方形)。此外，还能够采用第一和第二漏极电极部分别具备在上述薄膜部的边缘方向延伸的延伸部、和从该延伸部向远离源极电极的方向延伸的连接部，上述延伸部位于薄膜部上，并且连接部与薄膜部的边缘重叠，该连接部的上述边缘方向的宽度小于延伸部的上述边缘方向的宽度的结构。所谓具备上述延伸部和连接部的结构，例如是T字形状或曲尺(横L字)形状。在该结构中，因为第一和第二漏极电极部与栅极电极的重叠部分变少，所以能够减少Cgd。
本有源矩阵基板的特征在于：在各像素区域具有共有源极电极和栅极电极的第一和第二晶体管，第一晶体管所具有的第一漏极电极部与第二晶体管所具有的第二漏极电极部相对而置，并且在该第一与第二电极部之间设置有上述源极电极，覆盖各栅极电极的栅极绝缘膜在与该栅极电极重叠的部分具有膜厚变小的薄膜部，上述薄膜部具有相对置的两个边缘，并且上述第一漏极电极部与其一个边缘重叠，上述第二电极部与另一个边缘重叠。
本有源矩阵基板具备所谓的多像素结构。根据上述结构，第一漏极电极部与薄膜部的一个边缘重叠，上述第二漏极电极部与薄膜部的另一个边缘重叠，因此，对于漏极电极的位置错位(特别是边缘彼此相对的方向的错位)，在两个漏极电极部之间相互补偿与薄膜部的重叠面积。例如，当漏极电极错位使得第一漏极电极部与薄膜部的重叠面积减少时，第二漏极电极部与薄膜部的重叠面积增加，所以各漏极电极部与薄膜部的重叠面积(总和)难以变动。由此，能够有效地抑制基板内的Cgd的偏差，在使用本有源矩阵基板的多像素驱动型显示装置中，能够提高其显示品质。在此情况下，各薄膜部优选为利用与其重叠的栅极电极而形成。根据上述结构，各薄膜部利用与其重叠的栅极电极形成。例如，在形成各薄膜部的光刻工序中，栅极电极被用作掩模。由此，薄膜部与栅极电极匹配，能够避免栅极电极与(栅极绝缘膜的)薄膜部的位置关系在基板内发生偏差的情况。由此，能够更有效地抑制基板内的各TFT之间的寄生电容(特别是Cgd)的偏差，在使用本有源矩阵基板的多像素驱动型显示装置中，能够进一步提高其显示品质。
此外，本发明的显示装置(例如液晶显示装置)的特征在于，包括上述有源矩阵基板。
此外，本发明的电视接收机的特征在于，包括上述显示装置和接收电视播放信号的调谐部。
此外，本发明的有源矩阵基板为具备多个晶体管的有源矩阵基板，其特征在于：覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，各薄膜部和与其重叠的栅极电极匹配。
此外，本发明的有源矩阵基板的制造方法的特征在于，包括：在基板上形成栅极电极的栅极电极形成工序；以覆盖上述栅极电极的方式成膜栅极绝缘膜的成膜工序；在上述栅极绝缘膜上涂敷负型光刻胶的涂敷工序；从涂敷有上述光刻胶的面一侧进行曝光的第一曝光工序；以上述栅极电极作为掩模从基板侧进行曝光的第二曝光工序；对上述光刻胶进行显影而形成图案的显影图案化工序；和以上述图案化后的光刻胶作为掩模对上述栅极绝缘膜进行蚀刻的蚀刻工序。
此外，本发明的栅极绝缘膜形成方法是在有源矩阵基板的栅极绝缘膜上，以与栅极电极重叠的方式形成膜厚比周围小的薄膜部的栅极绝缘膜形成方法，其特征在于，包括：形成第一栅极绝缘层以覆盖基板上的栅极电极的工序；在该第一栅极绝缘层上涂敷光刻胶，并以栅极电极作为掩模从基板侧进行曝光的工序；和对上述光刻胶进行图案化，并以其作为掩模对上述第一栅极绝缘层进行蚀刻的工序。在此情况下，也可以在将第一栅极绝缘层蚀刻至栅极电极之后，在露出的栅极电极和剩余的第一栅极绝缘层上形成第二栅极绝缘层。并且，也可以在第一栅极绝缘层中使用旋涂玻璃(SOG)材料。
如上所述，根据本发明的有源矩阵基板，能够抑制基板内的各TFT之间的寄生电容(特别是Cgd)的偏差，在使用本有源矩阵基板的显示装置中，能够提高其显示品质。
附图说明
图1表示本发明的实施的一个方式，是TFT的截面图。
图2表示本发明的实施的一个方式，是表示有源矩阵基板的制造工序的截面图。
图3表示本发明的实施的一个方式，是表示有源矩阵基板的一个像素的结构的平面图。
图4是表示图3所示的TFT的结构的放大平面图。
图5表示本发明的实施的一个方式，是表示有源矩阵基板的一个像素的结构的平面图。
图6(a)是表示图5所示的TFT的结构的放大平面图。
图6(b)是在图6(a)的A3-A4虚线处的截面图。
图7表示本发明的实施的一个方式，是表示对位偏差与Cgd的关系的图表。
图8表示本发明的实施的一个方式，是表示对位偏差与(漏极)电位变动的关系的图表。
图9表示本发明的实施的一个方式，是表示液晶显示装置的概略结构的框图。
图10表示本发明的实施的一个方式，是表示电视接收机的概略结构的框图。
图11表示本发明的实施的一个方式，是表示电视接收机的概略结构的立体图。
图12表示本发明的实施的一个方式，是表示有源矩阵基板的一个像素的结构的平面图。
图13表示本发明的实施的一个方式，是表示有源矩阵基板的TFT部分的放大平面图。
图14表示本发明的实施的一个方式，是表示有源矩阵基板的TFT部分的放大平面图。
图15表示本发明的实施的一个方式，是表示有源矩阵基板的TFT部分的放大平面图。
图16是表示不同的像素区域的漏极电位的波形的图表。
图17是表示相对于最佳相对偏差的亮度变化的图表。
图18是表示相对于最佳相对偏差的亮度变化的图表(多像素结构的情况)。
图19表示本发明的实施的一个方式，是表示有源矩阵基板的制造工序的截面图。
图20是对本实施方式的效果(相对于漏极错位的强度)进行说明的截面图。
图21是对本实施方式的效果(相对于漏极错位的强度)进行说明的截面图。
图22是表示现有的有源矩阵基板的一个像素的平面图。
图23是表示现有的有源矩阵基板的TFT结构的平面图。符号的说明
1  像素电极
4  TFT(晶体管)
6  漏极电极
9  薄膜部
9x、9y  薄膜部的边缘
10  透明绝缘性基板
11  栅极电极
25  源极电极
26  第一漏极电极部
30  栅极绝缘膜
36  第二漏极电极部
12  第一栅极绝缘层(平坦化膜SOG膜)
13  第二栅极绝缘层
100 像素区域
509 液晶显示装置(显示装置)
601 电视接收机
具体实施方式
根据图1～图23，对本发明的实施的一个方式进行说明如下。
(实施方式1)
图3是表示本实施方式的有源矩阵基板的像素区域的结构的平面图，图4是图3的TFT部分的放大平面图。如图3、4所示，在像素区域100设置有像素电极1和TFT(薄膜晶体管)4。在像素电极1的周围设置有相互正交的扫描信号线2和数据信号线3，并且，以在扫描信号线方向横穿像素电极1的方式设置有保持电容配线22。TFT4设置在扫描信号线2和数据信号线3的交叉部分附近。
TFT4具备栅极电极11、源极电极25、和漏极电极6。源极电极25与数据信号线3连接，漏极电极6通过漏极引出配线7与形成在保持电容配线22上的保持电容上电极23连接。该保持电容上电极23通过接触孔8与像素电极1连接。其中，接触孔8以将保持电容上电极23和像素电极1电连接的方式贯通层间绝缘膜而形成。根据上述结构，来自数据信号线3的数据(信号电压)通过TFT4的源极电极25和漏极电极6被写入像素电极1。
如图4所述，漏极电极6包括第一漏极电极部26和第二漏极电极部36，该源极电极25和第一和第二漏极电极部26、36形成在同一层上，分别具有以扫描信号线方向(图中左右方向)为长边方向的长方形形状。此处，在源极电极25的两侧配置有第一和第二漏极电极部26、36。更具体而言，以通过源极电极25上的直线为对称轴，轴对称地配置有第一和第二漏极电极部26、36(蝶形结构)。
栅极电极11是扫描信号线2的一部分(位于TFT4下的部分)，栅极电极11的(数据信号线方向、图中的箭头方向)相对置的两个边缘与扫描信号线2的(在数据信号线方向上)相对置的两个边缘共用。
此外，在栅极电极11上的栅极绝缘膜上，形成有比周围膜厚变小的薄膜部9(低层部)。设置在基板面上的栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或使之变薄，形成薄膜部9。薄膜部9是以扫描信号线方向为长边方向的长方形，具有相当于长边方向的两条边的相对置的两个边缘9x、9y。该薄膜部9的各个边缘9x、9y位于栅极电极11的各个边缘上。此外，在栅极绝缘膜中，薄膜部9的边缘9x、9y附近为正楔形(forward tapered shape)。
这里，上述第一漏极电极部26以与薄膜部9的边缘9x重叠的方式形成，并且上述第二漏极电极部36以与薄膜部9的边缘9y重叠的方式形成。
图1表示图3的A1-A2线向视截面图(TFT4的截面图)。如该图所示，TFT部在玻璃、塑料等透明绝缘性基板10上形成有栅极电极11(扫描信号线2)和栅极绝缘膜30(第一栅极绝缘层12、第二栅极绝缘层13)，在第二栅极绝缘层13上依次形成有高电阻半导体层14和低电阻半导体层15。
并且，在低电阻半导体层15上，源极电极25和第一和第二漏极电极26、36以成为蝶形结构(以源极电极25为轴的轴对称结构)的方式形成。进一步，以覆盖TFT4、扫描信号线2、数据信号线3、和漏极引出配线7的上部的方式形成有层间绝缘膜16，在层间绝缘膜16上形成有像素电极1。
在基板面上和栅极电极11上，作为栅极绝缘膜30连续形成有第一栅极绝缘层12和第二栅极绝缘层13，在栅极电极11上第一栅极绝缘层12被除去，此处成为薄膜部9。如上所述，薄膜部9的边缘9x、9y与栅极电极11的边缘相接。像这样薄膜部9与栅极电极11匹配的结构是在基板10上形成第一栅极绝缘层12后，进行以栅极电极11作为掩模的背面曝光(从基板下进行的曝光)，除去位于栅极电极11上的所有第一栅极绝缘层12，由此得到的结构(在后面详细叙述)。进一步，上述第一漏极电极部26以跨越薄膜部9的边缘9x的方式形成，并且上述第二漏极电极部36以跨越薄膜部9的边缘9y的方式形成。
在本有源矩阵基板中，薄膜部9利用与其重叠的栅极电极11形成。例如，如上所述，在形成薄膜部9的光刻工序中，进行以栅极电极11作为掩模的背面曝光而形成薄膜部9。由此，薄膜部9相对于栅极电极11匹配，能够避免栅极电极11与(栅极绝缘膜的)薄膜部9的位置关系在基板内发生偏差。由此，能够抑制基板内的Cgd(在栅极电极11与漏极电极26、36之间形成的寄生电容)的偏差。由此，能够提高使用本有源矩阵基板的显示装置(例如，液晶面板)的显示品质。
而且，在本有源矩阵基板中，因为第一漏极电极部26与薄膜部9的一个边缘9x重叠，上述第二漏极电极部36与薄膜部的另一个边缘9y重叠，所以对于漏极电极6的位置错位(特别是沟道形成方向，图4中的箭头方向)，在两个漏极电极部26、36之间相互补偿与薄膜部9的重叠面积。例如，如图20所示，在漏极电极6错位使得第二漏极电极部36与薄膜部9的重叠面积(斜线部分)减少时，由于第一漏极电极部26与薄膜部9的重叠面积(斜线部分)增加，所以各个漏极电极部26、36与薄膜部9的重叠面积(总和，图中斜线部分的总和)不变动。由此，能够抑制基板内的Cgd(在栅极电极11与漏极电极26、36之间形成的寄生电容)的偏差。由此，能够提高使用本有源矩阵基板的显示装置(例如，液晶面板)的显示品质。
这样，利用栅极电极11形成薄膜部9的结构(以下，本申请结构1)，和第一漏极电极部26与薄膜部9的一个边缘9x重叠且上述第二漏极电极部36与薄膜部9的另一个边缘9y重叠的结构(以下，本申请结构2)各自均具有基板内的Cgd偏差的抑制效果，但在本有源矩阵基板中，采用以下结构，即，组合本申请结构1、2，没有栅极电极11与薄膜部9的位置错位，并且即使各个漏极电极26、36相对于薄膜部9错位，两个漏极电极26、36与薄膜部9的重叠面积(总和)也难以变动的结构。由此，能够极其有效地抑制基板内的Cgd的偏差，能够大幅度提高使用本有源矩阵基板的显示装置(例如，液晶面板)的显示品质。
而且，扫描信号线2(栅极电极11)能够为例如由钛、铬、铝、钼、钽、钨、铜等金属或这些金属的合金构成的单层膜或叠层膜。并且，扫描信号线2(栅极电极11)的膜厚为100nm～300nm(
Figure A200680053309D00171
Figure A200680053309D00172
)左右即可。
在第一栅极绝缘层12中，能够使用绝缘性的材料(例如，包含有机物的材料)，此处，使用SOG材料。所谓SOG材料，是指通过旋涂法等涂敷法能够形成玻璃膜(二氧化硅类皮膜)。其中，作为包含有机物的材料，除了上述SOG材料以外，还有丙烯酸类树脂材料、环氧树脂类树脂、聚酰亚胺类树脂、聚氨酯类树脂、聚硅氧烷类树脂、酚醛类树脂等。
在第一栅极绝缘层12中，即使在SOG材料中，也优选例如包含有机成分的旋涂玻璃材料(所谓有机SOG材料)。作为有机SOG材料，特别优选使用以Si-O-C键为骨架的SOG材料、以Si-C键为骨架的SOG材料。有机SOG材料的相对介电常数较低，能够容易地形成较厚的膜。即，如果使用有机SOG材料，能够容易地使第一栅极绝缘层12的相对介电常数较低，较厚地形成第一栅极绝缘层12，并能够进行平坦化(通过使用有机SOG材料，能够在将第一栅极绝缘层12的相对介电常数抑制得较低的同时容易地以其形成厚膜，获得平坦化效果)。在本实施方式中，第一栅极绝缘层12的厚度为1.5μm～2.0μm左右。
此外，作为具有上述Si-O-C键的SOG材料，例如能够列举：日本专利特开2001-98224号公报和日本专利特开平6-240455号公报中公开的材料、在IDW(Information Display Workshops)’03预稿集第617页中公开的東レ·ダウコ—ニング·シリコ—ン(Dow Corning Toray)株式会社制的DD1100。此外，作为以Si-C键为骨架的SOG材料，例如能够列举日本专利特开平10-102003号公报中公开的材料。
此外，在第一栅极绝缘膜12中，也能够使用包含二氧化硅填料的有机SOG材料。在此情况下，优选采用在由有机SOG材料形成的基材中分散有二氧化硅填料的结构。如果这样，则即使基板20大型化，也能够不发生裂纹地形成第一栅极绝缘层12。其中，二氧化硅填料的粒径例如为10nm～30nm，其混入比率为20体积％～80体积％。作为包含二氧化硅填料的有机SOG材料，例如能够使用催化剂化学公司制造(触媒化学社製)的LNT-025。
第二栅极绝缘层13是形成在第一栅极绝缘层12上的绝缘性的膜。在本实施方式中，第二栅极绝缘层13是由氮化硅构成的膜，该氮化硅膜的厚度是300nm～500nm左右。
高电阻半导体层14形成在第二栅极绝缘层13上，低电阻半导体层15形成在该高电阻半导体层14上。作为高电阻半导体层14，例如能够使用非晶硅、多晶硅等。作为低电阻半导体层15，例如能够使用n+非晶硅等。在本实施方式中，高电阻半导体层14的厚度为100nm～300nm左右，低电阻半导体层15的厚度为40nm～70nm
Figure A200680053309D00183
左右。
此外，数据信号线3、源极电极25、漏极电极6、漏极引出配线7、和保持电容上电极23例如能够为由钛、铬、铝、钼、钽、钨、铜等金属或这些金属的合金构成的单层膜或叠层膜。它们的膜厚为100nm～300nm
Figure A200680053309D00184
左右即可。
此外，作为层间绝缘膜16，能够使用感光性丙烯酸类树脂等树脂膜，氮化硅、氧化硅等无机绝缘膜，或它们的叠层膜。在本实施方式中，使用感光性丙烯酸树脂膜。另一方面，作为叠层层，例如能够使用200nm～500nm
Figure A200680053309D00185
左右的膜厚的氮化硅与2000nm～4000nm
Figure A200680053309D00186
左右的膜厚的感光性丙烯酸树脂膜的叠层膜。
此外，像素电极1形成在层间绝缘膜16上。像素电极1例如由ITO、IZO、氧化锌、氧化锡等具有透明性的导电膜构成，膜厚为100nm～200nm左右。
以下，根据图2，对制造本有源矩阵基板的方法进行说明。
首先，通过溅射法等方法在透明绝缘性基板10上成膜钛、铬、铝、钼、钽、钨、铜等金属或这些金属的合金。然后，通过光蚀刻法等将该金属膜或合金膜图案化形成为需要的形状，由此形成栅极电极11(扫描信号线)(栅极电极形成工序)。
接着，使用旋涂法，以覆盖栅极电极11(扫描信号线)上的方式涂敷SOG材料等(绝缘膜形成工序)。由此，形成第一栅极绝缘层12(平坦化膜)。然后，在第一栅极绝缘层12上涂敷负型光刻胶151后(涂敷工序)，使用第一光掩模150进行曝光(第一曝光工序)。第一光掩模150使用比栅极电极11大(宽度广)的光掩模(图2的(a))。
进一步，从透明绝缘性基板10侧进行曝光(第二曝光工序)。由此，进行以栅极电极11作为掩模的曝光(图2的(b))。之后，进行显影(图2的(c))。由此，光刻胶151成为与栅极电极11匹配的图案(显影图案化工序)。接着，通过进行干蚀刻，以与栅极电极11匹配的方式除去第一栅极绝缘层12(蚀刻工序；图2的(d))。干蚀刻例如，能够使用四氟化氢(CF4)和氧(O2)的混合气体进行。这时，通过调整四氟化氢(CF4)和氧(O2)的混合比例，能够使第一栅极绝缘层除去部分的边缘附近成为正楔形。
接着，在通过等离子体CVD(化学气相生长法)等连续成膜第二栅极绝缘层13、高电阻半导体层14和低电阻半导体层15后，通过光蚀刻法等进行图案形成(图2的(e))。
这样，进行以栅极电极11作为掩模的背面曝光，以与栅极电极11匹配的方式除去第一栅极绝缘层12，在此成膜第二栅极绝缘层13(进行自我匹配)，由此，能够形成图1、3所示的与栅极电极11匹配的薄膜部9。
接着，形成数据信号线3、漏极引出配线7、源极电极25、漏极电极6(26、36)(参照图2的(f)、图3)。这些均能够通过同一工序形成。具体而言，通过以下方式形成：利用溅射法等方法成膜钛、铬、铝、钼、钽、钨、铜等金属或这些金属的合金，并通过光蚀刻法等将该金属膜或合金膜图案化形成需要的形状。
然后，以源极电极25和漏极电极6(26、36)的图案作为掩模，对高电阻半导体层14和低电阻半导体层15进行沟道蚀刻(干蚀刻)。在此工序中，高电阻半导体层14的膜厚被优化，形成TFT4(参照图3)。即，蚀刻除去未被数据信号线3、源极电极25、漏极电极6、和漏极引出电极7覆盖的半导体层14，残留TFT4的能力所必需的高电阻半导体层膜厚。其中，也可以在形成TFT4的部分以外的部分(例如，接触孔8的周围)残留各半导体层(14、15)。
之后，使用等离子体CVD法或旋涂法形成层间绝缘膜16。在设置感光性丙烯酸树脂等树脂膜的情况下使用旋涂法等，在设置氮化硅、氧化硅等无机绝缘膜的单层膜的情况下使用等离子体CVD法等。并且，在设置上述树脂膜、无机绝缘膜的叠层膜的情况下，例如，能够通过等离子体CVD法形成氮化硅膜，并在该氮化硅膜上通过旋涂法形成感光性丙烯酸树脂膜而成膜。
此外，接触孔例如能够通过利用光刻法(曝光和显影)对感光性丙烯酸树脂进行图案化而形成。进一步，在层间绝缘膜16上形成像素电极1。像素电极1例如通过以下方法形成：通过溅射法等方法成膜ITO、IZO、氧化锌、氧化锡等具有透明性的导电膜，并通过光蚀刻法等方法将其图案化形成为必要的形状(图2(g))。
也可以如图5所示那样构成本发明的有源矩阵基板。图5是表示本有源矩阵基板的像素区域的结构的平面图，图6(a)是图5中的TFT部分的放大平面图。如图5、图6(a)所示，在像素区域300中设置有像素电极301和TFT304。在像素电极301的周围，设置有相互正交的扫描信号线302和数据信号线303，并且，以在扫描信号线方向横穿像素电极301的方式设置有保持电容配线322。TFT304设置在扫描信号线302和数据信号线303的交叉部分附近。
TFT304具备栅极电极311、源极电极325、和漏极电极306。源极电极325与数据信号线303连接，漏极电极306通过漏极引出配线307与形成在保持电容配线322上的保持电容上电极323连接。该保持电容上电极323通过接触孔308与像素电极301连接。
此处，如图6(a)所示，漏极电极306包括第一漏极电极部326和第二漏极电极部336。该源极电极325和第一和第二漏极电极部326、336各自具有以扫描信号线方向(图中左右方向)为长边方向的长方形形状，第一和第二漏极电极部326、336以源极电极325为对称轴对称地配置(蝶形结构)。
栅极电极311具有以扫描信号线方向(图中的左右方向)为长边方向的长方形形状，与扫描信号线302连接。在该栅极电极311上的栅极绝缘膜(未图示)上，形成有膜厚比周围变小的薄膜部309。设置在基板面上的栅极绝缘膜具备多个栅极绝缘层，通过将其中的至少一个局部地除去或使其变薄，形成薄膜部309。薄膜部309是以扫描信号线方向为长边方向的长方形，具有与长边方向的两条边相当的相对置的两个边缘309x、309y。并且，薄膜部309的各边缘309x、309y位于与栅极电极311的(数据信号线方向上)相对置的两个边缘311x、311y等距离的内侧且沿着该边缘的线上。
此处，上述第一漏极电极部326以与薄膜部309的边缘309x重叠的方式形成，并且上述第二漏极电极部336以与薄膜部309的边缘309y重叠的方式形成。
图6(b)表示在图6(a)的A3-A4线向视截面图(TFT304的截面图)。如图5、图6(a)和图6(b)所示，TFT部在玻璃、塑料等透明绝缘性基板310上形成有(从扫描信号线302引出的)栅极电极311和栅极绝缘膜330(第一栅极绝缘层312、第二栅极绝缘层313)，在第二栅极绝缘层313上依次形成有高电阻半导体层314和低电阻半导体层315。并且，在低电阻半导体层315上，源极电极325和第一和第二漏极电极部326、336以成为蝶形结构(以源极电极325为轴的轴对称结构)的方式形成。进一步，以覆盖TFT304、扫描信号线302、数据信号线303、和漏极引出配线307的上部的方式形成有层间绝缘膜316，在层间绝缘膜316上形成有像素电极301。
在基板面上和栅极电极311上作为栅极绝缘膜330连续成膜第一栅极绝缘层312和第二栅极绝缘层313，但在栅极电极311上第一栅极绝缘层312被局部地除去，其成为薄膜部309。
薄膜部309的两个边缘309x、309y均位于栅极电极311的两个边缘311x、311y之间(内侧)，薄膜部309的一个边缘309x与栅极电极311的一个边缘311x的间隔大致等于薄膜部309的另一个边缘309y与栅极电极311的另一个边缘311y的间隔。这种薄膜部309与栅极电极311匹配的结构是通过以下方法获得的结构，即，在基板310上形成第一栅极绝缘层312之后，进行以栅极电极311作为掩模的背面曝光(从基板下进行曝光)，通过除去位于栅极电极311上的第一栅极绝缘层312的一部分而得到。而且，为了形成该结构，例如，在从透明绝缘性基板10侧进行背面曝光时，使(图2(b)中的)曝光量较多，利用光的衍射现象等即可。进一步，上述第一漏极电极部326以跨越薄膜部309的边缘309x的方式形成，并且上述第二漏极电极部336以跨越薄膜部309的边缘309y的方式形成。
在本有源矩阵基板中，薄膜部309利用与其重叠的栅极电极311形成。例如，如上所述，在形成薄膜部309的光刻工序中，进行以栅极电极311作为掩模的背面曝光形成薄膜部309。由此，薄膜部309与栅极电极311匹配，能够避免栅极电极311与(栅极绝缘膜的)薄膜部309的位置关系在基板内发生偏差。由此，能够抑制基板内的Cgd(在栅极电极311与漏极电极326、336之间形成的寄生电容)的偏差。由此，能够提高使用本有源矩阵基板的显示装置(例如，液晶面板)的显示品质。
而且，在本有源矩阵基板中，第一漏极电极部326与薄膜部309的一个边缘309x重叠，上述第二漏极电极部336与薄膜部309的另一个边缘309y重叠，因此，对于漏极电极306的位置错位(特别是沟道形成方向)，在两个漏极电极部326、336之间相互补偿与薄膜部309的重叠面积。在本结构中，在栅极电极311上存在与薄膜部309不重叠的两端部分311x、311y，例如在漏极电极306错位的情况下，如图21所示，第一漏极电极部326与栅极电极311的端部311x的重叠面积(网格部分)和第二漏极电极部336与栅极电极311的端部311y的重叠面积(网格部分)均不变化，并且，在第一漏极电极部326和薄膜部309的重叠面积(斜线部分)减少时，而另一方面第二漏极电极部336和薄膜部309的重叠面积(斜线部分)增加。因此，各漏极电极部326、336和薄膜部309的重叠面积(总和，图中斜线部分的总和)不变动。由此，能够抑制基板内的Cgd(在栅极电极与漏极电极326、336之间形成的寄生电容)的偏差。由此，能够提高使用本有源矩阵基板的显示装置(例如，液晶面板)的显示品质。
这样，将利用栅极电极311形成薄膜部309的结构(本申请结构1)和第一漏极电极部326与薄膜部309的一个边缘309x重叠且上述第二漏极电极部336与薄膜部的另一个边缘309y重叠的结构(本申请结构2)组合，采用没有栅极电极311和薄膜部309的位置错位，且即使各漏极电极326、336相对于薄膜部309错位，两个漏极电极326、336与薄膜部309的重叠面积(总和)也难以变动的结构。由此，能够极其有效地抑制基板内的Cgd的偏差，并且，能够大幅提高使用本有源矩阵基板的显示装置(例如，液晶面板)的显示品质。
也可以如图12所示构成本发明的有源矩阵基板。图12是表示本有源矩阵基板的一个像素区域的结构的平面图。如该图所示，本有源矩阵基板在一个像素区域400具有第一和第二TFT404a、404b和第一和第二像素电极401a、401b。并且，扫描信号线402横穿像素区域400的大致中央，以与该扫描信号线402正交的方式设置有数据信号线403。在扫描信号线402的两侧(图中的上侧、下侧)，以与数据信号线403和扫描信号线402相邻的方式设置有第一和第二像素电极401a、401b。此外，在沿着像素区域400的扫描信号线的端部配置有分别与第一和第二像素电极401a、401b重叠的第一和第二保持电容配线422a、422b。
第一和第二TFT404a、404b设置在扫描信号线402和数据信号线403的交叉部分附近。第一TFT404a具备栅极电极411、源极电极425、和漏极电极406a，第二TFT404b具备栅极电极411、源极电极425、和漏极电极部406b。这样，在TFT404a、404b中栅极电极和源极电极共用。
源极电极425与数据信号线403连接，漏极电极部406a通过漏极引出配线407a与形成在第一保持电容配线422a上的保持电容上电极423a连接。该保持电容上电极423a通过接触孔408a与第一像素电极401a连接。并且，漏极电极部406b通过漏极引出配线407b与形成在第二保持电容配线422b上的保持电容上电极423b连接。该保持电容上电极423b通过接触孔408b与第二像素电极401b连接。
在上述结构中，来自数据信号线403的数据(信号电位)通过TFT404a、404b的共用源极电极425和各漏极电极406a、406b分别被施加给第一和第二像素电极401a、401b，因为在第一和第二保持电容配线(422a、422b)上被施加相互相反相位的信号电压，所以第一和第二像素电极401a、401b分别被控制为不同的电位。在具备该(图12所示的)多像素结构的有源矩阵基板的液晶面板中，因为在一个像素内能够形成亮的子像素和暗的子像素这两种，所以能够通过面积灰度等级表现中间色调，能够改善液晶显示画面的倾斜视角的泛白。
此处，如图12所示，漏极电极406a具备第一漏极电极部426，漏极电极406b具备第二漏极电极部436。而且，源极电极425和第一和第二漏极电极部426、436各自具有以扫描信号线方向(图中左右方向)为长边方向的长方形形状，第一和第二漏极电极部426、436以源极电极425为对称轴对称地配置(蝶形结构)。
栅极电极411是扫描信号线402的一部分(位于TFT404a、404b下的部分)，栅极电极411的(数据信号线方向、图中的箭头方向)相对置的两个边缘与扫描信号线402的(数据信号线方向)相对置的两个边缘共用。
此外，在栅极电极411上的栅极绝缘膜(未图示)上形成有膜厚比周围变小的薄膜部409。设置在基板面上的栅极绝缘膜包括多个栅极绝缘层，通过将其中的至少一个局部地除去或使其变薄，形成薄膜部409。薄膜部409是以扫描信号线方向为长边方向的长方形，具有与长边方向的两条边相当的相对置的两个边缘409x、409y。该薄膜部409的各边缘409x、409y位于栅极电极411的各边缘上。
此处，上述第一漏极电极部426以与薄膜部409的边缘409x重叠的方式形成，并且，上述第二漏极电极部436以与薄膜部409的边缘409y重叠的方式形成。
在本有源矩阵基板中，薄膜部409利用与其重叠的栅极电极411形成。例如，如上所述，在形成薄膜部409的光刻工序中，进行以栅极电极411作为掩模的背面曝光，形成薄膜部409。由此，薄膜部409与栅极电极411匹配，能够避免栅极电极411和(栅极绝缘膜的)薄膜部409的位置关系在基板内发生偏差。由此，能够抑制基板内的Cgd(在栅极电极411和第一和第二漏极电极部426、436之间形成的寄生电容)的偏差。
由此，能够提高使用本有源矩阵基板的多像素驱动型液晶面板的显示品质。
而且，在本有源矩阵基板中，因为第一漏极电极部426与薄膜部409的一个边缘409x重叠，上述第二漏极电极部436与薄膜部的另一个边缘409y重叠，所以对于漏极电极406a、406b的位置错位(特别是沟道形成方向)，在两个漏极电极部426、436之间相互补偿与薄膜部409的重叠面积。由此，能够抑制基板内的Cgd(在栅极电极411与第一和第二漏极电极部426、436之间形成的寄生电容)的偏差。而且，因为在多像素结构的情况下，各漏极电极406a、406b为电独立，所以当发生漏极电极的错位时，一方的Cgd增加，另一方的Cgd减少，第一和第二像素电极401a、401b个别地变动。但是，因为各像素电极401a、401b之间(即，一个像素内)的变动是相互补偿的关系(增加减少的关系)，所以对显示的影响变小。由此，能够提高使用本有源矩阵基板的多像素驱动型液晶面板的显示品质。
这样，将利用栅极电极411形成薄膜部409的结构(本申请结构1)和第一漏极电极部426与薄膜部409的一个边缘409x重叠且上述第二漏极电极部436与薄膜部409的另一个边缘409y重叠的结构(本申请结构2)组合，采用没有栅极电极411与薄膜部409的位置错位，并且即使各漏极电极426、436相对于薄膜部409错位，两个漏极电极426、436与薄膜部409的重叠面积(总和)也难以变动的结构。由此，能够极其有效地抑制基板内的Cgd的偏差，能够大幅度提高使用本有源矩阵基板的多像素驱动型液晶面板的显示品质。
也可以如图13所示构成本发明的有源矩阵基板。即，以包围长方形(延伸形状)的源极电极的两侧端和前端的方式形成漏极电极。
如图13所示，漏极电极706以包围源极电极725的长边方向的两条边和位于前端的边的方式形成。在此情况下，沟道区域成为コ字形。并且，漏极电极706包括以扫描信号线方向为长边方向的长方形的第一和第二漏极电极部726、736，该第一和第二漏极电极部726、736以源极电极725为对称轴对称地配置(蝶形结构)。并且，与沟道区域对应地形成有高电阻半导体层714。
栅极电极711具有以扫描信号线方向(图中的左右方向)为长边方向的长方形形状，与扫描信号线702连接。在该栅极电极711上的栅极绝缘膜(未图示)上，形成有膜厚比周围变小的薄膜部709。设置在基板上的栅极绝缘膜包括多个栅极绝缘层，通过将其中的至少一个局部地除去或使其变薄，形成薄膜部709。薄膜部709是以扫描信号线方形为长边方向的长方形，具有与长边方向的两条边相当的相对置的两个边缘709x、709y。并且，薄膜部709的各边缘709x、709y位于与栅极电极711的(数据信号线方向上)相对置的两个边缘711x、711y等距离的内侧且沿着该边缘的线上。
此处，上述第一漏极电极部726以与薄膜部709的边缘709x重叠的方式形成，并且，上述第二漏极电极部736以与薄膜部709的边缘709y重叠的方式形成。
在本结构中，薄膜部709也利用与其重叠的栅极电极711形成。例如，在形成薄膜部709的光刻工序中，进行以栅极电极711作为掩模的背面曝光，形成薄膜部709。由此，薄膜部709与栅极电极711匹配。
也可以如图14所示构成本发明的有源矩阵基板。即，将两个漏极电极部形成为曲尺(横L字)形状(在细长的长方形的延伸部P的一端结合有与其正交且比其更短的长方形的连接部Q的形状)。
如图14所示，漏极电极806包括上述曲尺形状的漏极电极部826、836(图中的斜线部)，该第一和第二漏极电极部826、836将以扫描信号线方向为长边方向的长方形的源极电极825作为对称轴，对称地配置(蝶形结构)。此外，与沟道区域对应地形成有高电阻半导体层814。
栅极电极811具有以扫描信号线方向(图中的左右方向)为长边方向的长方形，与扫描信号线802连接。在该栅极电极811上的栅极绝缘膜(未图示)上，形成有膜厚比周围变小的薄膜部809。设置在基板上的栅极绝缘膜包括多个栅极绝缘层，通过将其中的至少一个局分地除去或使其变薄，形成薄膜部809。薄膜部809是以扫描信号线方向为长边方向的长方形，具有与长边方向的两条边相当的相对置的两个边缘809x、809y。并且，薄膜部809的各边缘809x、809y位于与栅极电极811的(数据信号线方向上)相对置的两个边缘811x、811y等距离的内侧且沿着该边缘的线上。进一步，各漏极电极部的延伸部P在薄膜部809上沿着其边缘809x、809y延伸，各漏极电极部的连接部Q从源极电极825向远离的方向延伸。此处，上述第一漏极电极部826的连接部Q以与薄膜部809的边缘809x重叠的方式形成，上述第二漏极电极部836的连接部Q以与薄膜部809的边缘809y重叠的方式形成。这样，第一和第二漏极电极部826、836与栅极电极811的重叠部分变少，能够减少Cgd。而且，还能够使各漏极电极部为T字形状(但是，使横棒与延伸部P对应，纵棒与连接部Q对应)。
在本结构中，薄膜部809也利用与其重叠的栅极电极811形成。例如，在形成薄膜部809的光刻工序中，进行以栅极电极811作为掩模的背面曝光，形成薄膜部809。由此，薄膜部809与栅极电极811匹配。
也可以如图15所示构成本发明的有源矩阵基板。即，在3个位置形成漏极电极部，在2个位置形成源极电极部。
如图15所示，在本结构中，设置有第一和第二源极电极部925、935，漏极电极906包括第一～第三漏极电极部926、936、946。该第一和第二源极电极部925、935和第一～第三漏极电极部926、936、946各自具有以扫描信号线方向(图中的左右方向)为长边方向的长方形形状，第一和第二漏极电极部926、936以第三漏极电极部946为对称轴对称地配置，并且，在该第三漏极电极部946与第一漏极电极部926之间配置有源极电极部925，在第三漏极电极部946与第二漏极电极部936之间配置有源极电极部935。(蝶形结构)。而且，与各沟道区域对应地设置有高电阻半导体层914。
栅极电极911具有以扫描信号线方向(图中的左右方向)为长边方向的长方形形状，与扫描信号线902连接。在该栅极电极911上的栅极绝缘膜(未图示)上，形成有膜厚比周围变小的薄膜部909。设置在基板上的栅极绝缘膜包括多个栅极绝缘层，通过将其中的至少一个局部地除去或使其变薄，形成薄膜部909。薄膜部909是以扫描信号线方向为长边方向的长方形，具有与长边方向的两条边相当的相对置的两个边缘909x、909y。并且，薄膜部909的各边缘909x、909y位于与栅极电极911的(数据信号线方向上)相对置的两个边缘911x、911y等距离的内侧且沿着该边缘的线上。
此处，上述第一漏极电极部926以与薄膜部909的边缘909x重叠的方式形成，并且，上述第二漏极电极部936以与薄膜部909的边缘909y重叠的方式形成。
在本结构中，薄膜部909也利用与其重叠的栅极电极911形成。例如，在形成薄膜部909的光刻工序中，进行以栅极电极911作为掩模的背面曝光，形成薄膜部909。由此，薄膜部909与栅极电极911匹配。
接着，对本实施方式的液晶显示装置进行说明。
图9是表示本液晶显示装置的概略结构的框图。如图9所示，液晶显示装置509包括：Y/C分离电路500、视频色度(Video Chroma)电路501、A/D转换器502、液晶控制器503、具有本有源矩阵基板的液晶面板504、背光源驱动电路505、背光源506、微型计算机507、和灰度等级电路508。
在液晶显示装置509中显示的图像信号、影像信号(简称为“影像信号”)被输入Y/C分离电路500，分离为亮度信号和色信号。这些亮度信号和色信号在视频色度电路501中被变换成与作为光的3原色的R、G、B对应的模拟RGB信号。进一步，该模拟RGB信号在A/D转换器502中被变换成数字RGB信号，输入液晶控制器503中。
输入该液晶控制器503的数字RGB信号从液晶控制器503输入到液晶面板504。在液晶面板504中，在规定的时间从液晶控制器503输入数字RGB信号，并从灰度等级电路508供给RGB各自的灰度等级电压。并且，通过背光源驱动电路505驱动背光源506，向液晶面板504照射光。由此，液晶面板504显示图像、影像。并且，包括上述各处理，液晶显示装置509整体的控制通过微型计算机507进行。
作为上述影像信号，能够列举基于电视播放的影像信号、由照相机拍摄的影像信号、通过互联网线路供给的影像信号等各种影像信号。
此外，如图10所示，本发明的液晶显示装置509通过与接收电视播放信号并输出影像信号的调谐部600连接，能够根据从调谐部600输出的影像信号进行影像(图像)显示。在此情况下，液晶显示装置509和调谐部600成为电视接收机601。
图11是表示将电视接收机601的各个结构分开后的状态的概略结构的立体图。如图11所示，电视接收机601具有在前框体602与后框体603之间收纳有液晶显示装置509、调谐部600和电源电路604等，并且安装有基座605的结构。
(实施方式2)
如上所述，本申请结构1(利用栅极电极形成薄膜部的结构)、本申请结构2(具备相对置的第一和第二漏极电极，且第一漏极电极部与薄膜部的一个边缘重叠，第二漏极电极部与薄膜部的另一个边缘重叠的结构)各自发挥抑制基板内的Cgd偏差的效果。因此，仅具备本申请结构1的有源矩阵基板也当然包括在本发明的实施方式中。
本实施方式的有源矩阵基板是利用栅极电极形成薄膜部的基板，与漏极电极和源极电极的形状无关。例如，也可以为图23所示的现有的结构。以下，利用图19，对利用栅极电极形成薄膜部的一个例子进行说明。
首先，通过溅射法等方法在透明绝缘性基板210上成膜钛、铬、铝、钼、钽、钨、铜等金属或这些金属的合金。然后，通过光蚀刻法等将该金属膜或合金膜图案化形成为必要的形状，由此形成栅极电极211(栅极电极形成工序)。
接着，使用旋涂法，以覆盖栅极电极211的上面的方式涂敷SOG材料等(成膜工序)。由此，形成第一栅极绝缘层212(平坦化膜)。然后，在第一栅极绝缘层212上涂敷负型光刻胶251后(涂敷工序)，使用第一光掩模250进行曝光(第一曝光工序)。第一光掩模250使用比栅极电极211大(宽度广)的光掩模(图19的(a))。
进一步，从透明绝缘性基板210侧进行曝光(第二曝光工序)。由此，进行以栅极电极211作为掩模的曝光(图19的(b))。之后，进行显影(图19的(c))。由此，光刻胶251成为与栅极电极211匹配的图案(显影图案化工序)。接着，通过进行干蚀刻，以与栅极电极211匹配的方式除去第一栅极绝缘层212(蚀刻工序；图19的(d))。例如，能够使用四氟化氢(CF4)和氧(O2)的混合气体进行干蚀刻。
之后，通过等离子体CVD(化学气相生长法)等成膜第二栅极绝缘层13(图19的(e))。
这样，进行以栅极电极211作为掩模的背面曝光，以与栅极电极211匹配的方式除去第一栅极绝缘层212，在此成膜第二栅极绝缘层213(进行自匹配)，由此能够形成与栅极电极211匹配的薄膜部209。
而且，与第二栅极绝缘层213的成膜连续，通过等离子体CVD等形成高电阻半导体层和低电阻半导体层，之后，以任意的形状(也可以是图23所示的现有的结构)图案化形成数据信号线、源极电极和漏极电极。最后，以源极电极和漏极电极的图案作为掩模，通过对高电阻半导体层和低电阻半导体层进行干蚀刻(沟道蚀刻)形成TFT。
这样，根据实施方式2，薄膜部209与栅极电极211匹配，能够避免栅极电极211与栅极绝缘膜230的薄膜部209(参照图19的(e))的位置关系在基板内发生偏差。由此，能够抑制基板内的Cgd(在栅极电极与漏极电极之间形成的寄生电容)的偏差。由此，能够提高使用本有源矩阵基板的液晶面板的显示品质。
(实施方式3)
如上所述，本申请结构1和本申请结构2各自发挥抑制基板内的Cgd偏差的效果。因此，仅具备本申请结构2的有源矩阵基板也当然包括在本发明的实施方式中。
本实施方式的有源矩阵基板只要是具备相对置的第一和第二漏极电极，且第一漏极电极部与薄膜部的一个边缘重叠，第二漏极电极部与薄膜部的另一个边缘重叠的结构(例如，图4、图6(a)、图12～图15所示的形状)即可，能够利用任意的方法(包括现有的方法)进行上述薄膜部的形成。
以下，列举具体例子对漏极电极-薄膜部间的对位偏差与Cgd变化量和ΔVd差的关系进行说明。图7是表示漏极电极-薄膜部间的对位偏差与在对位偏差为0，即在设计值的Cgd基准下的Cgd差的关系的图表。图8是表示漏极电极-薄膜部间的对位偏差与ΔVd差的关系的图表。图8同样以对位偏差为0即设计值为基准。
在图7和图8中，对现有型沟道型TFT(直线状沟道型TFT，参照图23)和本申请结构2的对称结构沟道型TFT(例如，参照图4)进行比较。其中，图7和图8表示在以下条件下的相对于栅极电极与漏极电极的对位偏差的Cgd变化量：各TFT的沟道长均为4μm，沟道宽度为68μm，形成Cgd的栅极绝缘层的厚度为400nm
Figure A200680053309D00311
相对介电常数为7.0，位于该栅极绝缘层下面的另一层栅极绝缘层(SOG绝缘层)的厚度为2μm
Figure A200680053309D00312
相对介电常数为4.0，漏极电极和像素电极的总电容Cpix为1.5pF。
所谓上述漏极电极和像素电极的总电容Cpix是由与相对电极的电容Clc、与保持电容线的电容Ccs、与扫描信号线和栅极电极的电容Cgd、与数据信号线的电容Csd构成的电容，以Cpix＝Clc+Ccs+Cgd+Csd表示。
此外，图8是表示将图7的纵轴的Cgd差变换成在扫描信号线电位从导通变化为断开时的漏极电位的变化量ΔVd的图。在40V的条件下，以对位偏差0μm为设计的中央值，作为ΔVd变化量的基准，将扫描信号线电位的变化进行图表化。其中，如图7和图8所示，各TFT在±1.5μm左右的对位偏差量的范围内为大致直线状的关系。
现有的TFT主要使用直线状沟道型TFT，但如图7所示，直线状沟道型TFT的Cgd变化量大。并且，如图8所示，直线状沟道型TFT即使在相同对位偏差量的情况下，相对的ΔVd差也较大。如果从图8对成为不良显示的基准的ΔVd差(即最佳相对电位差)100mV的范围内的容许的对位偏差量进行计测，则约为0.35μm。
随着高精细化的发展，对于Cpix所需的TFT的沟道宽度变大，在直线状沟道型TFT中容许对位偏差量变小，工序管理变得更困难。即，可以说难以应用于全高清电视(HDTV)等高精细机型。
与此相对，在对称结构沟道型TFT中，如图7和图8所示，ΔVd差的倾斜得到改善。因为漏极电极和第一栅极绝缘层(SOG绝缘膜)的形状均为对称结构(蝶形结构)，所以栅极电极、漏极电极、SOG绝缘膜的相对的对位位置在任何情况下均相互补偿Cgd的增减，Cgd的总量几乎不发生变化(图7)。
由此，根据实施方式3，对于漏极电极的位置错位(特别是沟道形成方向的错位)，在两个漏极电极部之间相互补偿与薄膜部的重叠面积(也参照图20、图21)。由此，能够抑制基板内的Cgd的偏差。由此，能够提高使用本有源矩阵基板的液晶面板的显示品质。
以下，说明在漏极电极与栅极电极之间形成的寄生电容Cgd的像素间偏差对显示(亮度)的影响。
寄生电容Cgd的偏差表现为扫描信号线(栅极电极)的电位从导通变化为断开时的漏极电位的变化量ΔVd的偏差。
液晶显示装置一般为交流驱动，如果使相对电位为Vcom，使漏极电位为Vd，则存在Vcom>Vd和Vcom<Vd的两个状态。但是，因为ΔVd是扫描信号线(栅极电极)的电位变化引起的变化量，所以电位变化的方向仅为负方向。
如果使施加在液晶层上的电位为Vlc，则存在Vlc＝Vd—Vcom的关系。即，需要通过使Vcom<Vd和Vcom>Vd的两个状态的Vlc的绝对值一致，使两状态下的亮度相同而抑制闪烁等不良显示。作为抑制这种不良显示的方法，可以考虑对Vcom的电位进行调整的方法(相对调整)。
但是，由于以下的理由，难以在液晶显示装置的所有显示区域使Vlc(＝Vd—Vcom)的绝对值一致。即，在制作TFT的情况下如上所述进行曝光处理，但是在制作用于大型液晶面板的有源矩阵基板的情况下，通常在为了对一个层(layer)进行图案化而对光刻胶进行曝光处理时，不能一次地对整个面板进行曝光处理，而必须分多次(分成多个区域)进行曝光处理。在此情况下，难以使分多次进行各曝光处理而制作的TFT在整体上为相同的完成结果情况，导致形成有源矩阵基板的各层的位置关系(对位)在每个与各曝光处理对应的区域不同。即，在各曝光处理中发生漏极电极与栅极电极的对位偏差。
即，因为在各曝光区域中形成于漏极电极和栅极电极的Cgd等电容值不同，所以用于使Vlc的正负的绝对值一致的最佳相对电位Vcom在与各曝光区域对应的每个像素区域不同。但是，因为在液晶面板的结构上施加相对电位Vcom的相对电极为一块共用电极，所以Vcom只能够设定为共同的电位，难以在与曝光处理对应的每个像素区域对Vcom的电位进行调整。
因此，难以在所有的显示区域使Vlc的绝对值一致，在与各曝光区域对应的每个像素区域必然地具有一定程度的Vlc的正负的绝对值差。由此，根据与各曝光区域对应的像素区域的最佳相对电位与设定的共同的相对电位的差(最佳相对偏差)的大小，在每个像素区域产生亮度不同的状态，在该每个像素区域的亮度差较大的情况下，导致产生显示不均、白黑带、液晶面板左右的亮度倾斜等不良显示。
图16是表示与不同的曝光区域对应的每个像素区域的漏极电位的波形的图表。如图16所示，在与不同的曝光区域对应的像素区域A和像素区域B中，因为最佳相对电位不同，因为面板相对电位Vcom为共同的电位，所以不能使Vlc的绝对值相同。因此，在每个像素区域产生亮度不同的状态。其中，图16所示的明暗为采用常黑(NormallyBlack)时的情况。
接着，说明相对于最佳相对偏差的亮度变化。图17是表示相对于最佳相对偏差的亮度变化的图表。在与各曝光区域对应的多个像素区域的每一个中虽然最佳相对电位不同，但如图17所示，亮度相对于最佳相对偏差大致具有接近2次函数的关系。这是因为，如果比较最佳相对(电位)偏差量在正负为相同的情况，则Vlc为正极性的时间区域的亮度和为负极性的时间区域的亮度，根据最佳相对电位的偏差方向仅以正负极性更换其明暗，明暗本身的大小不变化，作为整体的观看效果的亮度相同。
每个像素区域的最佳相对电位由TFT的完成结果情况决定。即，所设定的面板相对电位由各像素区域的最佳相对电位的分布即整个画面的全部曝光处理中的对位偏差的完成结果分布所决定。例如，如果是只用2次曝光(照射2次的曝光)就能够制作的面板尺寸，则只需使两曝光区域的最佳相对电位的平均作为面板的设定相对电位就能够使亮度均匀。但是由于面板尺寸的大型化，如果为了对一个层进行图案化而需要多次曝光处理，则为了抑制面板固体间的设定相对电位的偏差、面板左右的亮度倾斜，必须更严密地管理对位偏差分布的中心。但是，相邻的像素区域彼此的最佳相对电位相对于面板的设定相对电位偏向同极性侧，在最佳相对偏差的差被直接反映在亮度差中的情况下成为问题。因此，在曝光条件的管理中，必须指定在相邻的曝光区域间的对位偏差范围。
特别是在与相邻的曝光区域对应的像素区域彼此的最佳相对电位的差大于大约100mV时，不良显示很明显。需要用于抑制制造上的完成结果偏差对显示所带来的影响的计策。并且，随着液晶面板的大型化、高精细化、高频率化，整个液晶面板的负载变得非常大。特别是TFT的大型化引起扫描信号线、数据信号线的交叉电容的增加，使这些信号线的信号延迟变大。也需要有降低负载的计策。
在图17中，以○、◎表示与各曝光区域对应的像素区域的最佳相对偏差。○、◎的各组表示与各曝光区域对应的相邻的像素区域中的亮度和最佳相对偏差。如◎所示，在相邻的像素区域中的最佳相对偏差偏离为不同的极性的情况下(在最佳相对电位相对于设定面板相对电位偏离为不同的极性的情况下)，各像素区域中的最佳相对电位差即使大于100mV，也包括在容许亮度差内。
另一方面，如○所示，在与相邻的曝光区域对应的像素区域中的最佳相对偏差偏离为相同极性的情况下(最佳相对电位相对于设定面板相对电位偏离为相同极性的情况下)，各像素区域中的最佳相对电位差如果不在100mV以内，则不在容许亮度差内。换言之，如果在100mV以内，则包括在容许亮度差内。
接着，对多像素结构(参照图12)的相对于最佳相对偏差的亮度变化进行说明。图18是表示相对于最佳相对偏差的亮度变化的图表。在图18中，○和◎表示同一像素区域，△和×表示与相邻的曝光区域对应的同一像素区域。并且，在各像素区域中，空白和涂黑表示构成一个像素的子像素。
如图18所示，在使用多像素技术的情况下，在与相同的曝光区域对应的像素区域内，包括与两个子像素对应的两个最佳相对偏差区域。并且，在一个子像素侧的TFT中的Cgd变大时ΔVd变大，在另一个子像素侧的TFT中的Cgd变小时ΔVd变小。
因此，变化方向虽然相反，但因为两TFT中的ΔVd变化量相等，所以与同一曝光区域对应的像素区域的最佳相对电位不会因对位偏差而变化。这在所有的层(layer)的曝光处理工序中相同。即，在栅极电极、漏极电极的线宽的完成结果在像素区域内相同的情况下，像素区域内的最佳相对电位与面板相对电位一致。
因此，在多像素的情况下，亮度由对位偏差量的大小决定，与对位偏差方向无关。因此，在非多像素结构的通常的像素电极的情况下，在曝光条件的管理中需要指定在相邻的曝光区域间的对位偏差范围，但是在多像素的情况下，只需管理对位偏差的容许范围即可。
在上述各实施方式中，虽然以液晶显示装置为例进行了说明，但并不限定于此。例如，也能够应用于具备彩色滤光片基板和以与该彩色滤光片基板相对置的方式配置的本发明的有源矩阵基板，并且在各基板间配置有有机EL层的有机EL显示装置等其他的显示装置。并且，即使是液晶显示装置、有机EL显示装置以外的装置，只要是包括有源矩阵基板构成的显示装置就能够应用本发明。并且，在本实施方式中说明过的显示装置和电视接收机也能够应用记载在其他的实施方式中的有源矩阵基板。
本发明的有源矩阵基板为在透明的绝缘体基板上形成有多个扫描配线、信号配线，在上述扫描配线与上述信号配线的叠层间叠层有SOG膜，在上述扫描配线、信号配线的交叉部附近形成有TFT的有源矩阵基板，该有源矩阵基板也能够表现为具备具有以下结构的TFT的有源矩阵基板：上述TFT形成在上述扫描线上或与扫描线电连接的栅极电极上，除去上述扫描线上或与扫描线电连接的栅极电极上的SOG膜，以包括上述除去SOG的方式形成有栅极绝缘层、半导体层、半导体接合层，在上述半导体接合层上，叠层有与信号配线电连接的源极电极和与像素电极电连接的漏极电极，扫描线或栅极电极上的除去SOG的外周与漏极电及的交叉部成对。
此外，也可以采用上述除去SOG的宽度比形成有上述TFT的扫描线或栅极电极的宽度狭窄的结构。而且，也可以采用在栅极绝缘层成膜后进行SOG成膜的结构。
此外，本发明的液晶显示装置是在与上述有源矩阵基板成对的绝缘性基板间封入有液晶的结构。而且，本发明的显示装置也可以采用在与上述有源矩阵基板成对的绝缘性基板间封入有自发光材料的结构。
本发明不限定于上述各实施方式，能够在权利要求项所示的范围内进行各种变更，将分别在不同的实施方式中公开的技术方法适当地组合而得到的实施方式也包括在本发明的技术范围内。
产业上的可利用性
本发明的有源矩阵基板具有TFT等有源元件，能够应用于液晶显示装置、EL显示装置等有源矩阵型显示装置。

Claims (27)

1.一种有源矩阵基板，其具备多个晶体管，其特征在于：
覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，
该薄膜部利用与其重叠的栅极电极作为掩模而形成。
2.如权利要求1所述的有源矩阵基板，其特征在于：
各晶体管具有源极电极和配置在其两侧的第一和第二漏极电极部，
所述薄膜部具有相对置的两个边缘，所述第一漏极电极部与其一个边缘重叠，所述第二漏极电极部与另一个边缘重叠。
3.一种有源矩阵基板，其具备多个晶体管，其特征在于：
覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，
各晶体管具有源极电极和配置在其两侧的第一和第二漏极电极部，
所述薄膜部具有相对置的两个边缘，并且所述第一漏极电极部与其一个边缘重叠，所述第二电极部与另一个边缘重叠。
4.如权利要求2或3所述的有源矩阵基板，其特征在于：
所述第一和第二漏极电极部具有相互为轴对称的形状。
5.如权利要求2或3所述的有源矩阵基板，其特征在于：
所述源极电极在所述第一和第二漏极电极部的对称轴上延伸。
6.如权利要求2或3所述的有源矩阵基板，其特征在于：
各栅极电极具有相对置的两个边缘，所述薄膜部的各边缘位于该栅极电极的各边缘上。
7.如权利要求2或3所述的有源矩阵基板，其特征在于：
各栅极电极具有相对置的两个边缘，所述薄膜部的各边缘位于与该栅极电极的各边缘相隔大致等距离的内侧且沿着该栅极电极的各边缘的线上。
8.如权利要求2或3所述的有源矩阵基板，其特征在于：
所述源极电极由相对置的第一和第二源极电极部构成，
在该第一和第二源极电极部之间设置有第三漏极电极部。
9.如权利要求2或3所述的有源矩阵基板，其特征在于：
所述栅极绝缘膜由多个栅极绝缘层构成，
在所述薄膜部中，至少一个栅极绝缘层形成得薄。
10.如权利要求2或3所述的有源矩阵基板，其特征在于：
所述栅极绝缘膜由多个栅极绝缘层构成，在薄膜部具有1个以上的栅极绝缘层，在其他部分具有比其多的栅极绝缘层。
11.如权利要求10所述的有源矩阵基板，其特征在于：
在所述其他部分，最下层的栅极绝缘层为平坦化膜。
12.如权利要求11所述的有源矩阵基板，其特征在于：
所述平坦化膜由旋涂玻璃(SOG)材料构成。
13.如权利要求11所述的有源矩阵基板，其特征在于：
所述平坦化膜的与基板面相接的部分的厚度大于形成在基板面上的栅极电极。
14.如权利要求2或3所述的有源矩阵基板，其特征在于：
栅极绝缘膜的所述各边缘附近为正楔形。
15.如权利要求2或3所述的有源矩阵基板，其特征在于：
所述薄膜部为长方形，长边方向的两条边相当于薄膜部的所述两个边缘。
16.如权利要求2或3所述的有源矩阵基板，其特征在于：
第一和第二漏极电极部在薄膜部的所述边缘方向延伸。
17.如权利要求2或3所述的有源矩阵基板，其特征在于：
第一和第二漏极电极部分别具备在所述薄膜部的边缘方向延伸的延伸部、和从该延伸部向远离源极电极的方向延伸的连接部，
所述延伸部位于薄膜部上，并且连接部与薄膜部的边缘重叠，该连接部的所述边缘方向的宽度小于延伸部的所述边缘方向的宽度。
18.如权利要求6所述的有源矩阵基板，其特征在于：
所述栅极电极为长方形，长边方向的两条边相当于栅极电极的所述两个边缘。
19.如权利要求10所述的有源矩阵基板，其特征在于：
具备包含有机物的栅极绝缘层。
20.一种有源矩阵基板，其特征在于：
在各像素区域具有共有源极电极和栅极电极的第一和第二晶体管，
第一晶体管所具有的第一漏极电极部与第二晶体管所具有的第二漏极电极部相对而置，并且在该第一和第二电极部之间设置有所述源极电极，
覆盖各栅极电极的栅极绝缘膜在与该栅极电极重叠的部分具有膜厚变小的薄膜部，
所述薄膜部具有相对置的两个边缘，并且所述第一漏极电极部与其一个边缘重叠，所述第二电极部与另一个边缘重叠。
21.一种有源矩阵基板，其具备多个晶体管，其特征在于：
覆盖各晶体管的栅极电极的栅极绝缘膜在与各栅极电极重叠的部分具有膜厚变小的薄膜部，
该薄膜部和与其重叠的栅极电极匹配。
22.一种显示装置，其特征在于，包括：
权利要求1～21中任一项所述的有源矩阵基板。
23.一种电视接收机，其特征在于，包括：
权利要求22所述的显示装置、和接收电视播放信号的调谐部。
24.一种有源矩阵基板的制造方法，其特征在于，包括：
在基板上形成栅极电极的栅极电极形成工序；
形成覆盖所述栅极电极的栅极绝缘膜的成膜工序；
在所述栅极绝缘膜上涂敷负型光刻胶的涂敷工序；
从涂敷有所述光刻胶的面一侧进行曝光的第一曝光工序；
以所述栅极电极作为掩模从基板侧进行曝光的第二曝光工序；
对所述光刻胶进行显影而形成图案的显影图案化工序；和
以所述图案化后的光刻胶作为掩模对所述栅极绝缘膜进行蚀刻的蚀刻工序。
25.一种栅极绝缘膜形成方法，其在有源矩阵基板的栅极绝缘膜上，以与栅极电极重叠的方式形成膜厚比周围小的薄膜部，其特征在于，包括：
形成第一栅极绝缘层以覆盖基板上的栅极电极的工序；
在该第一栅极绝缘层上涂敷光刻胶，并以栅极电极作为掩模从基板侧进行曝光的工序；和
对所述光刻胶进行图案化，并以其作为掩模对所述第一栅极绝缘层进行蚀刻的工序。
26.如权利要求25所述的栅极绝缘膜形成方法，其特征在于：
在将第一栅极绝缘层蚀刻至栅极电极之后，在露出的栅极电极和剩余的第一栅极绝缘层上形成第二栅极绝缘层。
27.如权利要求25所述的栅极绝缘膜形成方法，其特征在于：
第一栅极绝缘层由旋涂玻璃(SOG)材料构成。
CN200680053309.0A 2006-02-24 2006-11-07 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法 Pending CN101384949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006049363 2006-02-24
JP049363/2006 2006-02-24

Publications (1)

Publication Number Publication Date
CN101384949A true CN101384949A (zh) 2009-03-11

Family

ID=38437130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680053309.0A Pending CN101384949A (zh) 2006-02-24 2006-11-07 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法

Country Status (4)

Country Link
US (1) US8168980B2 (zh)
JP (1) JP4584332B2 (zh)
CN (1) CN101384949A (zh)
WO (1) WO2007097074A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103838045A (zh) * 2012-11-23 2014-06-04 乐金显示有限公司 液晶显示器的阵列基板及其制造方法
CN106997128A (zh) * 2015-12-18 2017-08-01 乐金显示有限公司 基板及显示装置
CN107209429A (zh) * 2015-02-12 2017-09-26 株式会社半导体能源研究所 显示装置
CN107615156A (zh) * 2015-06-05 2018-01-19 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130711B2 (ja) * 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP5162232B2 (ja) * 2007-12-27 2013-03-13 パナソニック液晶ディスプレイ株式会社 表示装置
JP2010206154A (ja) * 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置
WO2011033911A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090432A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに表示パネル
FR2976127B1 (fr) * 2011-06-01 2014-01-10 Commissariat Energie Atomique Composant organique a electrodes ayant un agencement et une forme ameliores
WO2013008441A1 (ja) * 2011-07-12 2013-01-17 シャープ株式会社 アクティブマトリクス基板及びその製造方法
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
KR102086422B1 (ko) * 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61225869A (ja) 1985-03-29 1986-10-07 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPH01234831A (ja) 1988-03-15 1989-09-20 Casio Comput Co Ltd 信号蓄積キャパシタ付薄膜トランジスタ
JPH01300567A (ja) * 1988-05-30 1989-12-05 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタおよびその製造方法
JPH0350526A (ja) 1989-07-19 1991-03-05 Hitachi Ltd 液晶表示装置
JPH0351819A (ja) 1989-07-20 1991-03-06 Hitachi Ltd 液晶表示装置
JP2812346B2 (ja) 1992-01-27 1998-10-22 日本電気株式会社 液晶表示装置及びその製造方法
JP2956380B2 (ja) 1992-09-28 1999-10-04 日本電気株式会社 薄膜トランジスタアレイおよびその製造方法
US5380555A (en) * 1993-02-09 1995-01-10 Dow Corning Toray Silicone Co., Ltd. Methods for the formation of a silicon oxide film
JPH0728087A (ja) 1993-07-08 1995-01-31 Sharp Corp 液晶表示装置およびその製造方法
JPH07114044A (ja) 1993-10-19 1995-05-02 Sanyo Electric Co Ltd 液晶表示装置の製造方法
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JPH08328038A (ja) 1995-06-01 1996-12-13 Casio Comput Co Ltd アクティブマトリクス表示装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US5767929A (en) * 1995-09-21 1998-06-16 Advanced Display Inc. Liquid crystal display apparatus with shorting ring
JP3592419B2 (ja) * 1995-12-21 2004-11-24 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル
JPH10102003A (ja) * 1996-10-03 1998-04-21 Nippon Steel Corp 絶縁膜および絶縁膜形成用塗布液
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
JPH1115024A (ja) 1997-06-24 1999-01-22 Casio Comput Co Ltd アクティブマトリクス型表示装置
JP3335567B2 (ja) 1997-10-17 2002-10-21 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JP2001098224A (ja) 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP4100278B2 (ja) 2003-07-15 2008-06-11 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP4741218B2 (ja) * 2003-10-28 2011-08-03 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法、並びに液晶テレビ受像機
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
JP2005223254A (ja) * 2004-02-09 2005-08-18 Sharp Corp 薄膜トランジスタ
JP4682295B2 (ja) 2004-02-10 2011-05-11 奇美電子股▲ふん▼有限公司 液晶表示装置
WO2006022259A1 (ja) 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
WO2007097068A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103838045A (zh) * 2012-11-23 2014-06-04 乐金显示有限公司 液晶显示器的阵列基板及其制造方法
CN103838045B (zh) * 2012-11-23 2017-04-12 乐金显示有限公司 液晶显示器的阵列基板及其制造方法
US10824028B2 (en) 2015-02-12 2020-11-03 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107209429A (zh) * 2015-02-12 2017-09-26 株式会社半导体能源研究所 显示装置
US10539839B2 (en) 2015-02-12 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US11092856B2 (en) 2015-02-12 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US11187944B2 (en) 2015-02-12 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107209429B (zh) * 2015-02-12 2022-10-14 株式会社半导体能源研究所 显示装置
US11493808B2 (en) 2015-02-12 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US11796866B2 (en) 2015-02-12 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Display device
CN107615156A (zh) * 2015-06-05 2018-01-19 夏普株式会社 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
CN106997128A (zh) * 2015-12-18 2017-08-01 乐金显示有限公司 基板及显示装置
CN106997128B (zh) * 2015-12-18 2021-02-26 乐金显示有限公司 基板及显示装置

Also Published As

Publication number Publication date
US20090057682A1 (en) 2009-03-05
JP4584332B2 (ja) 2010-11-17
JPWO2007097074A1 (ja) 2009-07-09
US8168980B2 (en) 2012-05-01
WO2007097074A1 (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
CN101384949A (zh) 有源矩阵基板、显示装置、电视接收机、有源矩阵基板的制造方法、栅极绝缘膜形成方法
CN102096259B (zh) 有源矩阵基板、液晶面板、显示装置、电视接收机
JP6639866B2 (ja) 液晶表示装置
CN108122958B (zh) 显示装置
JP4541421B2 (ja) 液晶表示装置、テレビジョン受像機
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US9329444B2 (en) Liquid crystal display device
WO2017166392A1 (zh) 阵列基板及其制造方法、显示面板和显示装置
US8436805B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver
CN101384950B (zh) 有源矩阵基板、显示装置、电视接收机
TWI642180B (zh) 顯示裝置
US20110227097A1 (en) Active matrix substrate, production method of the same, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20110279734A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device and television receiver
US8115215B2 (en) Array substrate and method for manufacturing the same
US20110149179A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20050030464A1 (en) LCD display of slim frame structure
US20130106679A1 (en) Lcd panel and method of manufacturing the same
JP2010181698A (ja) 表示装置及びその製造方法
KR100639010B1 (ko) 발광표시장치 및 그 제조방법
JP6918090B2 (ja) 液晶表示装置
US20220130945A1 (en) Display Panel and Display Apparatus Using the Same
EP4351299A1 (en) Display device and method for fabricating the same
CN106773407A (zh) 显示面板及其制作方法
KR20160082211A (ko) 게이트부하가 감소된 액정표시소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090311