CN108122958B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108122958B
CN108122958B CN201711235030.0A CN201711235030A CN108122958B CN 108122958 B CN108122958 B CN 108122958B CN 201711235030 A CN201711235030 A CN 201711235030A CN 108122958 B CN108122958 B CN 108122958B
Authority
CN
China
Prior art keywords
sensing
contact hole
line
disposed
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711235030.0A
Other languages
English (en)
Other versions
CN108122958A (zh
Inventor
郑一基
裵晟埈
曹景铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108122958A publication Critical patent/CN108122958A/zh
Application granted granted Critical
Publication of CN108122958B publication Critical patent/CN108122958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

公开了一种显示装置。该显示装置包括：多个子像素，所述多个子像素形成在第一基板上，每个子像素具有其中设置有发光元件以发光的发光区域和其中设置有用于驱动所述发光元件的电路的电路区域；感测线，所述感测线沿第一方向设置在所述多个子像素之间；以及感测连接线，所述感测连接线沿与所述第一方向横切的第二方向设置在所述电路区域中，并且由设置在所述感测线上方的电极层制成，所述感测连接线将所述多个子像素电连接到所述感测线。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
随着信息技术的发展，用作用户与信息之间的连接介质的显示装置的市场不断增长。因此，诸如有机发光二极管(OLED)显示器、液晶显示器(LCD)和等离子体显示面板(PDP)这样的显示装置的使用呈上升趋势。
OLED显示器包括具有多个子像素的显示面板和用于驱动显示面板的驱动器。驱动器包括用于向显示面板提供扫描信号(或称为“选通信号”)的扫描驱动器、用于向显示面板提供数据信号的数据驱动器等。
当将扫描信号和数据信号提供给布置为矩阵的子像素时，响应于扫描信号和数据信号而选择的子像素发光。因此，OLED显示器可显示图像。
当长时间使用OLED显示器时，OLED显示器具有这样的问题：子像素中包括的一些组件经历特性(例如，阈值电压、电流迁移率等)的变化。为了补偿特性的变化，已经提出了一种根据相关技术的方法来添加用于感测子像素中包括的组件的特性的感测电路。
当如上所述在子像素内部添加感测电路时，必须考虑包括子像素的孔径比减小、诸如信号线或电力线这样的线路和电极在修复过程中被激光损坏的问题等在内的各种问题。这些问题可在使用高分辨率和大型显示装置时尤其重要。
发明内容
在一方面，提供一种显示装置，该显示装置包括：多个子像素，这多个子像素形成在第一基板上，每个子像素具有其中设置有发光元件以发光的发光区域和其中设置有用于驱动发光元件的电路的电路区域；感测线，该感测线沿第一方向设置在子像素之间；以及感测连接线，该感测连接线沿与第一方向横切的第二方向设置在电路区域中，并且由设置在感测线上方的电极层制成，感测连接线将子像素电连接到感测线。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分，附图例示了本发明的实施方式，并且与本说明书一起用来说明本发明的原理。在附图中：
图1是有机发光二极管(OLED)显示器的示意性框图；
图2示意性例示了子像素的电路配置；
图3详细例示了子像素的电路配置；
图4是显示面板的示例性截面图；
图5示意性例示了子像素的平面布局；
图6详细例示了根据实验示例的图5的电路区域；
图7详细例示了根据本公开的第一实施方式的图5的电路区域；
图8是图7的部分A1-A2的截面图；
图9、图10和图11例示了本公开的第一实施方式的变型示例；
图12详细例示了根据本公开的第二实施方式的图5的电路区域；
图13是图12的部分B1-B2的截面图；以及
图14、图15和图16例示了本公开的第二实施方式的变型示例。
具体实施方式
现在将详细参照本公开的实施方式，在附图中例示了本公开的实施方式的示例。为了便于说明本文所提供的实施方式，在整个附图中将使用相同的附图标记来指代相同或类似的部件。在本公开中，如果确定对已知组件或功能的详细描述可能误导或以其它方式模糊对本公开的实施方式的描述，则可省略对这种已知组件或功能的详细描述。
根据实施方式的显示装置可被实现为电视系统、视频播放器、个人计算机(PC)、家庭影院系统、智能电话等。在下面的描述中，作为示例，根据实施方式的显示装置可以是基于有机发光二极管(或发光元件)实现的有机发光二极管(OLED)显示器。根据实施方式的OLED显示器执行用于显示图像的图像显示操作和用于对随时间变化的组件特性(或时变特性)进行补偿的外部补偿操作。
可在图像显示操作期间的垂直消隐间隔中、在图像显示操作开始之前的上电序列间隔中、或在图像显示操作结束之后的断电序列间隔中执行外部补偿操作。垂直消隐间隔是在其期间不施加用于图像显示的数据信号的时间段，并且被布置在施加用于一帧的数据信号的垂直有效时段之间。
上电序列间隔是用于驱动显示装置的电力接通与在该时段期间在显示装置上显示图像的图像显示时段开始之间的时间段。断电序列间隔是图像显示时段结束与用于驱动显示装置的电力关断之间的时间段。
执行外部补偿操作的外部补偿方法可按照源极跟随器方式操作驱动晶体管，然后感测存储在感测线的线电容器中的电压(例如，驱动晶体管的源极电压)，但是不限于此。线电容器意指存在于感测线上的特定电容。
为了补偿驱动晶体管的阈值电压的变化，外部补偿方法在驱动晶体管的源极节点的电压饱和时(即，当驱动晶体管的电流Ids为零时)感测源极电压。此外，为了补偿驱动晶体管的迁移率的变化，外部补偿方法在驱动晶体管的源极节点的电压饱和之前感测线性状态下的源极节点的电压。
在下面的描述中，根据薄膜晶体管的类型，薄膜晶体管的除了栅极之外的电极可被称为源极和漏极，或者漏极和源极。此外，在下面的描述中，可将薄膜晶体管的源极和漏极，或者漏极和源极称为第一电极和第二电极。
图1是OLED显示器的示意性框图。图2示意性例示了子像素的电路配置。图3详细例示了子像素的电路配置。图4是显示面板的示例性截面图。图5示意性例示了子像素的平面布局。
如图1所示，根据一个实施方式的OLED显示器包括图像处理单元110、定时控制器120、数据驱动器130、扫描驱动器140和显示面板150。
图像处理单元110输出从显示装置的外部提供的数据信号DATA和数据使能信号DE。除了数据信号DATA和数据使能信号DE之外，图像处理单元110还可输出垂直同步信号、水平同步信号和时钟信号中的一个或更多个。为了简洁易读，没有示出这些信号。
定时控制器120接收数据信号DATA和数据使能信号DE，并且还可从图像处理单元110接收包括垂直同步信号、水平同步信号、时钟信号等的驱动信号。定时控制器120输出用于控制扫描驱动器140的操作定时的选通定时控制信号GDC和用于基于驱动信号来控制数据驱动器130的操作定时的数据定时控制信号DDC。
数据驱动器130响应于从定时控制器120提供的数据定时控制信号DDC，对从定时控制器120接收的数据信号DATA进行采样并锁存，并使用伽玛参考电压来转换经采样和锁存的数据信号DATA。数据驱动器130将转换后的数据信号DATA输出到数据线DL1至DLn。数据驱动器130可被形成为集成电路(IC)。
扫描驱动器140响应于从定时控制器120提供的选通定时控制信号GDC输出扫描信号。扫描驱动器140将扫描信号输出到扫描线GL1至GLm。扫描驱动器140被形成为IC，或者以面板内选通(GIP)的方式形成在显示面板150上。
显示面板150响应于分别从数据驱动器130和扫描驱动器140接收的数据信号DATA和扫描信号来显示图像。显示面板150包括被配置为显示图像的子像素SP。
子像素SP可以包括红色子像素、绿色子像素和蓝色子像素，或者可包括白色子像素、红色子像素、绿色子像素和蓝色子像素。子像素SP可取决于发光特性而具有一个或更多个不同的发光区域。
如图2所示，每个子像素可包括开关晶体管SW、驱动晶体管DR、电容器Cst、补偿电路CC和有机发光二极管OLED。
开关晶体管SW响应于通过第一扫描线GL1提供的扫描信号执行开关操作，以使得通过第一数据线DL1提供的数据信号作为数据电压被存储在电容器Cst中。驱动晶体管DR基于存储在电容器Cst中的数据电压，使得驱动电流能够在第一电力线(或称为“高电位电力线”)EVDD与第二电力线(或称为“低电位电力线”)EVSS之间流动。有机发光二极管OLED根据由驱动晶体管DR提供的驱动电流发光。
补偿电路CC是添加到子像素并对驱动晶体管DR的诸如阈值电压等的特性进行补偿的电路。补偿电路CC包括一个或更多个晶体管。补偿电路CC的配置可根据各种实施方式，取决于外部补偿方法而进行各种改变，并且在下面参照图3进行描述。
如图3所示，补偿电路CC可包括感测晶体管ST和感测线(或称为“参考线”)VREF。感测晶体管ST连接在感测线VREF与和驱动晶体管DR的源极和有机发光二极管OLED的阳极电联接的节点(以下称为“感测节点”)之间。感测晶体管ST可将通过感测线VREF发送的初始化电压(或称为“感测电压”)提供给驱动晶体管DR的感测节点，或者可感测驱动晶体管DR的感测节点的电压或电流或者感测线VREF的电压或电流。
开关晶体管SW的第一电极连接到第一数据线DL1，开关晶体管SW的第二电极连接到驱动晶体管DR的栅极。驱动晶体管DR的第一电极连接到第一电力线EVDD，驱动晶体管DR的第二电极连接到有机发光二极管OLED的阳极。电容器Cst的第一电极连接到驱动晶体管DR的栅极，电容器Cst的第二电极连接到有机发光二极管OLED的阳极。有机发光二极管OLED的阳极连接到驱动晶体管DR的第二电极，有机发光二极管OLED的阴极连接到第二电力线EVSS。感测晶体管ST的第一电极连接到感测线VREF，感测晶体管ST的第二电极连接到感测节点，即，有机发光二极管OLED的阳极和驱动晶体管DR的第二电极。
感测晶体管ST的操作时间可根据外部补偿算法(或根据补偿电路的配置)与开关晶体管SW的操作时间类似(或相同)或不同。例如，开关晶体管SW的栅极可连接到1a扫描线GL1a，感测晶体管ST的栅极可连接到1b扫描线GL1b。在这种情况下，可将扫描信号(Scan)发送到1a扫描线GL1a，并且可将感测信号(Sense)发送到1b扫描线GL1b。作为另一示例，开关晶体管SW的栅极和感测晶体管ST的栅极可共享1a扫描线GL1a或1b扫描线GL1b，因此可将开关晶体管SW和感测晶体管ST的栅极连接。
感测线VREF可连接到数据驱动器，例如，图1所示的数据驱动器130。在这种情况下，数据驱动器可在实时图像的非显示时段或N(其中N是等于或大于1的整数)帧时段期间经由感测线VREF感测子像素的感测节点，并生成感测结果。开关晶体管SW和感测晶体管ST可同时导通。在这种情况下，使用感测线VREF的感测操作和用于基于由数据驱动器输出的数据信号驱动有机发光二极管OLED的数据输出操作根据数据驱动器的时分驱动方法彼此分离(或区分开)。
此外，根据感测结果的补偿目标可以是数字数据信号、模拟数据信号、伽玛信号等。用于基于感测结果产生补偿信号(或补偿电压)的补偿电路可被实现在数据驱动器内部、定时控制器内部或作为单独的电路实现。
遮光层LS可仅设置在驱动晶体管DR的沟道区域下方。另选地，遮光层LS可设置在驱动晶体管DR的沟道区域下方以及开关晶体管SW和感测晶体管ST的沟道区域下方。遮光层LS可仅被用于遮蔽外部光。此外，遮光层LS可连接到另一电极或另一条线并用作构成电容器的电极等。因此，遮光层LS可被设置为由金属形成的多层元件(例如，两种不同金属的多层)，以具有遮光特性。
图3以示例的方式例示了具有包括开关晶体管SW、驱动晶体管DR、电容器Cst、有机发光二极管OLED和感测晶体管ST的3T(晶体管)1C(电容器)配置的子像素。然而，根据补偿电路CC的具体配置，子像素可具有诸如3T2C、4T2C、5T1C和6T2C这样的各种配置。
如图4所示，子像素形成在第一基板(或称为“薄膜晶体管基板”)150a的显示区域AA上，并且每个子像素可具有图3所示的电路结构。显示区域AA上的子像素被保护膜(或称为“保护基板”)150b密封。在图4中，标号“NA”指示显示面板150的非显示区域。第一基板150a可由诸如玻璃这样的刚性或半刚性材料形成，或者它可由柔性材料形成。
子像素布置在第一基板150a的表面上，并且可根据第一基板150a的取向按照红色(R)子像素、白色(W)子像素、蓝色(B)子像素和绿色(G)子像素的顺序水平或垂直布置在显示区域AA上。红色(R)子像素、白色(W)子像素、蓝色(B)子像素和绿色(G)子像素一起形成一个像素P。然而，实施方式不限于此。例如，子像素的布置顺序可根据发光材料、发光面积、补偿电路的配置(或结构)等而不同地改变。此外，红色(R)子像素、蓝色(B)子像素和绿色(G)子像素可形成一个像素P。
如图4和图5所示，在第一基板150a的显示区域AA上形成各自具有发光区域EMA和电路区域DRA的第一子像素SPn1至第四子像素SPn4。有机发光二极管(或发光元件)形成在发光区域EMA中，并且包括用于驱动有机发光二极管的开关晶体管、感测晶体管、驱动晶体管等的电路形成在电路区域DRA中。发光区域EMA和电路区域DRA中的元件通过薄膜沉积工艺形成，并且包括多个金属层和多个绝缘层。
在第一子像素SPn1至第四子像素SPn4中，发光区域EMA中的有机发光二极管根据电路区域DRA中的开关晶体管和驱动晶体管的操作来发光。线区域WA设置在与第一子像素SPn1至第四子像素SPn4中的每一个的侧部相邻的区域中。也就是说，线区域WA可以是包括各个子像素之间的所有区域的复合区域。第一电力线EVDD、感测线VREF、和第一数据线DL1至第四数据线DL4设置在线区域WA中。第一电力线EVDD通过第一电力连接线EVDDC连接到所有的第一子像素SPn1至第四子像素SPn4。
例如，第一电力线EVDD可设置在第一子像素SPn1的左侧，感测线VREF可设置在第二子像素SPn2的右侧，并且第一数据线DL1和第二数据线DL2可设置在第一子像素SPn1与第二子像素SPn2之间。感测线VREF可设置在第三子像素SPn3的左侧，第一电力线EVDD还可设置在第四子像素SPn4的右侧，并且第三数据线DL3和第四数据线DL4可设置在第三子像素SPn3与第四子像素SPn4之间。
第一子像素SPn1可电连接到第一子像素SPn1的左侧的第一电力线EVDD、第一子像素SPn1的右侧的第一数据线DL1以及第二子像素SPn2的右侧的感测线VREF。第二子像素SPn2可电连接到第一子像素SPn1的左侧的第一电力线EVDD、第二子像素SPn2的左侧的第二数据线DL2以及第二子像素SPn2的右侧的感测线VREF。
第三子像素SPn3可电连接到第三子像素SPn3的左侧的感测线VREF、第三子像素SPn3的右侧的第三数据线DL3以及第四子像素SPn4的右侧的第一电力线EVDD。第四子像素SPn4可电连接到第三子像素SPn3的左侧的感测线VREF、第四子像素SPn4的左侧的第四数据线DL4以及第四子像素SPn4的右侧的第一电力线EVDD。
第一子像素SPn1至第四子像素SPn4可共同连接到第二子像素SPn2与第三子像素SPn3之间的感测线VREF。即，第一子像素SPn1至第四子像素SPn4可彼此共享感测线VREF。然而，实施方式不限于此。
诸如第一电力线EVDD和感测线VREF这样的线以及构成薄膜晶体管的电极设置在不同的层上，但是通过接触孔(或通孔)彼此电连接。接触孔通过干法蚀刻或湿法蚀刻工艺形成，以使设置在子像素的下部的电极、信号线或电力线部分暴露。
制造显示面板150的方法可包括用于在基板上沉积导电层、金属层、绝缘层等以形成包括各种元件(包括电极)、电力线、信号线等的结构的沉积过程，并且还可包括用于修复基板上的结构的一个或更多个缺陷或用于关闭有缺陷的子像素的修复过程。
因为如上所述制造显示面板的方法很复杂，所以当添加用于感测子像素中包括的组件的特性的感测电路时，由于添加这样的电路导致子像素的电路面积增加，可减小子像素的孔径比。此外，电力线、信号线和电极可能在修复过程中被激光损坏。
在下文中，讨论了实验示例的问题，并且描述了克服问题的本公开的实施方式。在下面的描述中，使用两条扫描线作为示例来描述本公开的实施方式，但是不限于此。
<实验示例>
图6详细例示了图5的根据实验示例的电路区域。
如图6所示，驱动晶体管DR和电容器Cst设置在电路区域DRA的上部。电路区域DRA的上部是与连接到第一电力线EVDD的第一电力连接线EVDDC相邻的部分。第一电力线EVDD沿第一方向(例如，垂直方向)设置，而第一电力连接线EVDCC沿与第一方向横切的第二方向(例如，水平方向)设置。1b扫描线GL1b和感测晶体管ST设置在电路区域DRA的下部。电路区域DRA的下部是与连接到感测线VREF的感测连接线VREFC相邻的部分。感测线VREF沿第一方向设置，而感测连接线VREFC沿第二方向设置。1a扫描线GL1a和开关晶体管SW设置在电路区域DRA的位于上部与下部之间的中间部。电路区域DRA的中间部是与沿第二方向设置的1a扫描线GL1a相邻的部分。
1a扫描线GL1a和1b扫描线GL1b由遮光层与源漏金属层之间的栅极金属层形成。1a扫描线GL1a和1b扫描线GL1b彼此间隔开。考虑到线路负载增加的问题、修复过程中的损坏问题等，将1a扫描线GL1a和1b扫描线GL1b中的每一条的与第一电力线EVDD和第一数据线DL1至第四数据线DL4交叠(或相交)的一部分进行分支以形成至少两条线(或分支部)。
感测线VREF设置在第二子像素SPn2与第三子像素SPn3之间。感测线VREF沿第一方向(或子像素的长轴方向)设置。感测线VREF由构成晶体管SW、DR和ST的源极和漏极的源漏金属层形成。开关晶体管SW、驱动晶体管DR、感测晶体管ST和电容器Cst的布置不限于图6。
感测连接线VREFC设置在电路区域DRA中，并且通过第一接触孔CH1连接到感测线VREF。感测连接线VREFC沿第二方向(或子像素的短轴方向)设置。感测连接线VREFC由存在于第一基板的最下层的遮光层形成。
因为第二子像素SPn2和第三子像素SPn3与感测线VREF相邻，所以它们通过第三接触孔CH3直接连接到感测线VREF。第二子像素SPn2和第三子像素SPn3通过形成在感测线VREF的左右突出部中的第三接触孔CH3电连接到感测线VREF。另一方面，因为第一子像素SPn1和第四子像素SPn4与感测线VREF间隔开，所以它们通过第二接触孔CH2和感测连接线VREFC连接到感测线VREF。
实验示例使用存在于最下层中的遮光层形成感测连接线VREFC。遮光层可被选择为具有钼(Mo)、钛(Ti)和铜(Cu)的叠层结构的多层(Mo/Ti/Cu)。因为遮光层具有上述结构，所以考虑到修复过程(或考虑到修复过程的容易性)，必须使感测连接线VREFC与其它电极或其它线之间的交叠区域最小化。这是因为当交叠区域增加时，在修复过程中可能产生感测连接线VREFC与其它电极或其它线之间的短路。
因此，在实验示例中，感测线VREF的突出部和形成在突出部中的第三接触孔CH3必须设置在1b扫描线GL1b的下方。此外，将感测线VREF连接到感测连接线VREFC的第一接触孔CH1必须设置在感测线VREF的突出部和第三接触孔CH3的下方。
在实验示例中，因为感测连接线VREFC、扫描线GL1a和GL1b、以及感测线VREF分别基于遮光层、栅极金属层和源漏金属层形成，所以必须考虑与这三种线有关的短路。因此，在考虑修复过程时，实验示例难以确保子像素的孔径比。
<第一实施方式>
图7详细例示了根据本公开的第一实施方式的图5的电路区域。图8是图7的部分A1-A2的截面图。图9至图11例示了本公开的第一实施方式的变型示例。
如图7所示，驱动晶体管DR和电容器Cst设置在电路区域DRA的上部。电路区域DRA的上部是与连接到第一电力线EVDD的第一电力连接线EVDDC相邻的部分。第一电力线EVDD沿第一方向(例如，垂直方向)设置，而第一电力连接线EVDCC沿与第一方向横切的第二方向(例如，水平方向)设置。1b扫描线GL1b和感测晶体管ST设置在电路区域DRA的下部。电路区域DRA的下部是与连接到感测线VREF的感测连接线VREFC相邻的部分。感测线VREF沿第一方向设置，感测连接线VREFC沿第二方向设置。1a扫描线GL1a和开关晶体管SW设置在电路区域DRA的位于上部与下部之间的中间部。电路区域DRA的中间部是与沿第二方向设置的1a扫描线GL1a相邻的部分。
感测线VREF设置在第二子像素SPn2与第三子像素SPn3之间。感测线VREF沿第一方向(或子像素的长轴方向)设置。感测线VREF由构成晶体管SW、DR和ST的源极和漏极的源漏金属层形成。开关晶体管SW、驱动晶体管DR、感测晶体管ST和电容器Cst的布置不限于图7。
感测连接线VREFC设置在电路区域DRA中，并通过第一接触孔CH1连接到感测线VREF。感测连接线VREFC沿第二方向(或子像素的短轴方向)设置。感测连接线VREFC由存在于第一基板150a的上侧的第一电极层(参见图8)形成。第一电极层被用于形成有机发光二极管的第一电极(或称为“阳极”)。有机发光层设置在第一电极层上，并且在有机发光层上设置由第二电极层形成的第二电极(或称为“阴极”)。
因为第二子像素SPn2和第三子像素SPn3与感测线VREF相邻，所以它们通过第三接触孔CH3直接连接到感测线VREF。第二子像素SPn2和第三子像素SPn3通过形成在感测线VREF的左右突出部中的第三接触孔CH3电连接到感测线VREF。另一方面，因为第一子像素SPn1和第四子像素SPn4与感测线VREF间隔开，所以它们通过第二接触孔CH2和感测连接线VREFC连接到感测线VREF。
感测连接线VREFC包括一个第一垂直部、一个第一水平部和两个第二垂直部，并具有与字母“E”顺时针旋转90度类似的形状。感测连接线VREFC的第一垂直部连接到第一接触孔CH1并且沿垂直方向设置，以使得第一垂直部的端部在平面上设置在第一接触孔CH1的上方。感测连接线VREFC的第一垂直部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与感测线VREF交叠的区域。
感测连接线VREFC的第一水平部基于感测线VREF沿水平方向设置，使得第一水平部从第一垂直部的端部延伸到第一子像素SPn1和第四子像素SPn4。感测连接线VREFC的第一水平部具有与存在于电路区域DRA的下部的1b扫描线GL1b和第一数据线DL1至第四数据线DL4交叠的区域。
感测连接线VREFC的第二垂直部沿垂直方向设置，使得它们分别从第一水平部的左端和右端延伸到第二接触孔CH2。感测连接线VREFC的第二垂直部分别通过第二接触孔CH2连接到第一子像素SPn1和第四子像素SPn4。
本公开的第一实施方式使用存在于第一基板150a的上侧中的第一电极层形成感测连接线VREFC。第一电极层可由铟锡氧化物(ITO)或ITO/Ag形成。与遮光层相比，第一电极层设置在上侧，并且还形成在相对厚的绝缘层上。因此，不需要考虑感测连接线VREFC与其它电极或其它线(例如，源漏金属层)之间的交叠。以下参照图8基于感测线VREF和感测连接线VREFC的接触结构来对此进行描述。
如图7和图8所示，在第一基板150a上形成缓冲层BUF。例如，缓冲层BUF可具有交替层叠硅氧化物(SiOx)和硅氮化物(SiNx)的结构。
在缓冲层BUF上形成构成感测晶体管ST的有源层的半导体层ST_ACT。例如，半导体层ST_ACT可由氧化物形成。在与半导体层ST_ACT相邻的缓冲层BUF上形成第一绝缘层GI。第一绝缘层GI可以是栅极绝缘层，并且可被选择为硅氧化物(SiOx)层、硅氮化物(SiNx)层、或其多层。
在第一绝缘层GI上形成构成1b扫描线GL1b的栅极金属层GL1b_GAT。例如，栅极金属层GL1b_GAT可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)中的一种或其合金形成。栅极金属层GL1b_GAT可具有单层结构或多层结构。
第二绝缘层ILD形成在缓冲层BUF上，并覆盖半导体层ST_ACT和栅极金属层GL1b_GAT。第二绝缘层ILD可以是层间介电层，并且可被选择为硅氧化物(SiOx)层、硅氮化物(SiNx)层、或其多层。
在第二绝缘层ILD上形成构成感测线VREF的第一源漏金属层VREF_SD和构成第二数据线DL2的第二源漏金属层DL2_SD。第一源漏金属层VREF_SD和第二源漏金属层DL2_SD彼此间隔开。
第三绝缘层PAS形成在第二绝缘层ILD上，并覆盖第一源漏金属层VREF_SD和第二源漏金属层DL2_SD。第三绝缘层PAS可以是钝化层，并且可被选择为硅氧化物(SiOx)层、硅氮化物(SiNx)层、或其多层。
在第三绝缘层PAS上形成第四绝缘层OC。第四绝缘层OC可以是平整层，并且可由诸如聚丙烯酸酯这样的有机材料形成。可使用其它材料。第一接触孔CH1形成在第三绝缘层PAS和第四绝缘层OC中，并且使构成感测线VREF的第一源漏金属层VREF_SD暴露。
在第四绝缘层OC上形成构成感测连接线VREFC的第一电极层VREFC_E1。构成感测连接线VREFC的第一电极层VREFC_E1通过第一接触孔CH1与构成感测线VREF的第一源漏金属层VREF_SD电连接。
如上所述，形成感测连接线VREFC的第一电极层VREFC_E1设置在至少两个绝缘层(例如，绝缘层PAS和OC)上。换句话说，因为第一电极层VREFC_E1设置在相对厚的绝缘层上，所以即使感测连接线VREFC与其它电极或其它线交叠，也会极大地降低修复过程中可能发生在感测连接线VREFC与其它电极或其它线之间的交叠区域中的短路的风险。
因此，本发明的第一实施方式可被配置为使得第一接触孔CH1设置在感测线VREF的突出部和形成在突出部中的第三接触孔CH3之间。此外，本公开的第一实施方式可被配置为使得感测连接线VREFC与1b扫描线GL1b部分交叠。
将感测线VREF连接到感测连接线VREFC的第一接触孔CH1可设置在不仅与将第一子像素SPn1和第四子像素SPn4连接到感测连接线VREFC的第二接触孔CH2而且与感测线VREF的突出部和第三接触孔CH3类似或相同的水平区域中。如上所述，当第一接触孔CH1至第三接触孔CH3设置在平面上的同一条线上时，本公开的第一实施方式可解决子像素的由于形成跳电极而导致孔径比降低的问题。
在本公开的第一实施方式中，因为扫描线GL1a和GL1b、感测线VREF和感测连接线VREFC分别基于栅极金属层、源漏金属层和第一电极形成，所以仅需要考虑与(由栅极金属层和源漏金属层形成的)两种线相关的短路。因此，即使考虑到修复过程，本公开的第一实施方式也可确保子像素的孔径比。
本公开的第一实施方式通过示例的方式描述了感测连接线VREFC具有与字母“E”顺时针旋转90度类似的形状。然而，实施方式不限于此。以下描述第一实施方式的变型示例。
如图9所示，根据第一实施方式的第一变型示例，感测连接线VREFC包括一个第一垂直部和一个第一水平部，并且具有与字母“T”类似的形状。感测连接线VREFC的第一垂直部连接到第一接触孔CH1并且沿垂直方向设置，使得第一垂直部的端部从第一接触孔CH1和感测连接线VREFC的第一水平部突出。感测连接线VREFC的第一垂直部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与感测线VREF交叠的区域。
感测连接线VREFC的第一水平部基于感测线VREF沿水平方向设置，以使得第一水平部从第一垂直部的端部延伸到第一子像素SPn1和第四子像素SPn4的第二接触孔CH2。感测连接线VREFC的第一水平部具有与存在于电路区域DRA的下部的第一数据线DL1至第四数据线DL4交叠的区域，并且与1b扫描线GL1b间隔开。
如图10所示，根据第一实施方式的第二变型示例，感测连接线VREFC包括一个第一水平部和两个第二水平部，并且具有台阶形状。感测连接线VREFC的第一水平部连接到第一接触孔CH1并且沿水平方向设置，以使得第一水平部的两端通过第三接触孔CH3的上部。感测连接线VREFC的第一水平部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与第三接触孔CH3交叠的区域。
感测连接线VREFC的第二水平部基于感测线VREF沿水平方向设置，以使得它们从第一水平部的两端以在垂直方向上的台阶形状的高度差延伸到第一子像素SPn1和第四子像素SPn4的第二接触孔CH2。感测连接线VREFC的第二水平部各自具有与存在于电路区域DRA的下部中的第一数据线DL1至第四数据线DL4交叠的区域，并且与1b扫描线GL1b间隔开。
如图11所示，根据第一实施方式的第三变型示例，感测连接线VREFC包括一个第一水平部，并具有与数字“1”旋转90度类似的形状(或与字母“I”旋转90度类似的形状)。感测连接线VREFC的第一水平部连接到第一接触孔CH1。此外，第一水平部基于感测线VREF沿水平方向设置，使得第一水平部的两端经过第三接触孔CH3的上部并且延伸到第一子像素SPn1和第四子像素SPn4的第二接触孔CH2。
感测连接线VREFC的第一水平部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与第三接触孔CH3交叠的区域。此外，感测连接线VREFC的第一水平部具有与存在于电路区域DRA的下部中的第一数据线DL1至第四数据线DL4交叠的区域，并且与1b扫描线GL1b间隔开。
<第二实施方式>
图12详细例示了根据本公开的第二实施方式的图5的电路区域。图13是图12的部分B1-B2的截面图。图14至图16例示了本公开的第二实施方式的变型示例。
如图12所示，1a扫描线GL1a和开关晶体管SW设置在电路区域DRA的上部。电路区域DRA的上部是与连接到第一电力线EVDD的第一电力连接线EVDDC相邻的部分。第一电力线EVDD沿第一方向(例如，垂直方向)设置，而第一电力连接线EVDCC沿与第一方向横切的第二方向(例如，水平方向)设置。1b扫描线GL1b和感测晶体管ST设置在电路区域DRA的下部。电路区域DRA的下部是与连接到感测线VREF的感测连接线VREFC相邻的部分。感测线VREF沿第一方向设置，感测连接线VREFC沿第二方向设置。驱动晶体管DR和电容器Cst设置在电路区域DRA的位于上部与下部之间的中间部。电路区域DRA的中间部是开关晶体管SW与感测晶体管ST之间的部分。
1a扫描线GL1a和1b扫描线GL1b中的至少一个或全部由存在于第一基板150a的最下层的金属层LS(例如，遮光层)形成(参见图13)。1a扫描线GL1a和1b扫描线GL1b分别设置在电路区域DRA的上部和下部，并且基于设置在中间部的驱动晶体管DR和电容器Cst彼此间隔开。1a扫描线GL1a和1b扫描线GL1b分别通过接触孔连接到开关晶体管SW的栅极和感测晶体管ST的栅极。
本公开的第二实施方式可通过使用存在于第一基板150a的最下层的遮光层形成1a扫描线GL1a和1b扫描线GL1b来分布三种或更多种信号线或电极。结果，与第一实施方式相比，本公开的第二实施方式可解决空间限制问题(即，高效地布置元件和信号线)，并且增加或确保子像素的孔径比。此外，本公开的第二实施方式可通过使用存在于第一基板150a的最下层的遮光层形成1a扫描线GL1a和1b扫描线GL1b来去除用于解决线路负载增加问题的分支部。在本公开的其它示例中，1a扫描线GL1a可由金属层LS制成，并且1b扫描线GL1b可由栅极金属层制成，反之亦然。
感测线VREF设置在第二子像素SPn2与第三子像素SPn3之间。感测线VREF沿第一方向(或子像素的长轴方向)设置。感测线VREF由构成晶体管SW、DR和ST的源极和漏极的源漏金属层形成。开关晶体管SW、驱动晶体管DR、感测晶体管ST和电容器Cst的布置不限于图12。
感测连接线VREFC设置在电路区域DRA中，并且通过第一接触孔CH1连接到感测线VREF。感测连接线VREFC沿第二方向(或子像素的短轴方向)设置。感测连接线VREFC由存在于第一基板150a的上侧的第一电极层形成。第一电极层被用于形成有机发光二极管的第一电极(或称为“阳极”)。
因为第二子像素SPn2和第三子像素SPn3与感测线VREF相邻，所以它们通过第三接触孔CH3直接连接到感测线VREF。第二子像素SPn2和第三子像素SPn3通过形成在感测线VREF的左右突出部中的第三接触孔CH3电连接到感测线VREF。另一方面，由于第一子像素SPn1和第四子像素SPn4与感测线VREF间隔开，所以它们通过第二接触孔CH2和感测连接线VREFC连接到感测线VREF。
感测连接线VREFC包括一个第一水平部、两个第一垂直部和两个第二水平部，并且具有台阶形状。感测连接线VREFC的第一水平部连接到第一接触孔CH1并且沿水平方向设置，以使得第一水平部的两端突出到与第三接触孔CH3对应的位置。感测连接线VREFC的第一水平部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与1b扫描线GL1b交叠的区域。
感测连接线VREFC的第一垂直部沿垂直方向设置，以使得它们从第一水平部的两端延伸到第三接触孔CH3。感测连接线VREFC的第一垂直部各自具有与存在于电路区域DRA的下部中的第三接触孔CH3交叠的区域。
感测连接线VREFC的第二水平部沿水平方向设置，以使得它们从第一垂直部的上端延伸到第二接触孔CH2。感测连接线VREFC的第二水平部分别通过第二接触孔CH2连接到第一子像素SPn1和第四子像素SPn4。
本公开的第二实施方式使用存在于第一基板150a的上侧中的第一电极层形成感测连接线VREFC。第一电极层可由铟锡氧化物(ITO)或ITO/Ag形成。与遮光层相比，第一电极层设置在上侧，并且也形成在相对厚的绝缘层上。因此，不需要考虑感测连接线VREFC与其它电极或其它线(例如，源漏金属层)之间的交叠。以下参照图13基于感测线VREF和感测连接线VREFC的接触结构来对此进行描述。
如图12和图13所示，在第一基板150a上形成构成1b扫描线GL1b的遮光层GL1b_LS。遮光层GL1b_LS可被选择为具有钼(Mo)、钛(Ti)和铜(Cu)的堆叠结构的多层(Mo/Ti/Cu)。缓冲层BUF形成在第一基板150a上并覆盖遮光层GL1b_LS。例如，缓冲层BUF可具有交替层叠硅氧化物(SiOx)和硅氮化物(SiNx)的结构。
在缓冲层BUF上形成构成感测晶体管ST的有源层的半导体层ST_ACT。例如，半导体层ST_ACT可由氧化物形成。在缓冲层BUF上形成第一绝缘层GI。第一绝缘层GI可以是栅极绝缘层，并且可被选择为硅氧化物(SiOx)层、硅氮化物(SiNx)层、或其多层。
在第一绝缘层GI上形成构成感测晶体管ST的栅极的栅极金属层ST_GAT。栅极金属层ST_GAT被设置成与半导体层ST_ACT交叠。例如，栅极金属层ST_GAT可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)和铜(Cu)中的一种或其合金形成。栅极金属层ST_GAT可具有单层结构或多层结构。
第二绝缘层ILD形成在缓冲层BUF上并覆盖栅极金属层ST_GAT。第二绝缘层ILD可以是层间介电层，并且可被选择为硅氧化物(SiOx)层、硅氮化物(SiNx)层、或其多层。
在第二绝缘层ILD上形成构成感测线VREF的第一源漏金属层VREF_SD、构成第二数据线DL2的第二源漏金属层DL2_SD以及构成感测晶体管ST的源极和漏极的第三源漏金属层ST_SDa和ST_SDb。
第三源漏金属层ST_SDa和ST_SDb通过第三接触孔CH3与构成感测晶体管ST的有源层的半导体层ST_ACT电连接。例如，第三源漏金属层ST_SDa通过第二绝缘层ILD和第一绝缘层GI的第三接触孔CH3与构成感测晶体管ST的有源层的半导体层ST_ACT的漏极区域连接。第三源漏金属层ST_SDb通过第二绝缘层ILD和第一绝缘层GI的第三接触孔CH3与构成感测晶体管ST的有源层的半导体层ST_ACT的源极区域连接。
构成感测晶体管ST的漏极的第三源漏金属层ST_SDa连接到构成感测线VREF的第一源漏金属层VREF_SD。构成感测晶体管ST的源极的第三源漏金属层ST_SDb与第三源漏金属层ST_SDa分离并与其间隔开。构成第二数据线DL2的第二源漏金属层DL2_SD与第三源漏金属层ST_SDb间隔开。
第三绝缘层PAS形成在第二绝缘层ILD上并覆盖第一源漏金属层VREF_SD、第二源漏金属层DL2_SD和第三源漏金属层ST_SDa和ST_SDb。第三绝缘层PAS可以是钝化层，并且可被选择为硅氧化物(SiOx)层、硅氮化物(SiNx)层、或其多层。
第四绝缘层OC形成在第三绝缘层PAS上。第四绝缘层OC可以是平整层，并且可由诸如聚丙烯酸酯这样的有机材料形成。可使用其它材料。第一接触孔CH1形成在第三绝缘层PAS和第四绝缘层OC中，并且使构成感测线VREF的第一源漏金属层VREF_SD暴露。
构成感测连接线VREFC的第一电极层VREFC_E1形成在第四绝缘层OC上。构成感测连接线VREFC的第一电极层VREFC_E1通过第一接触孔CH1与构成感测线VREF的第一源漏金属层VREF_SD电连接。
如上所述，构成感测连接线VREFC的第一电极层VREFC_E1设置在至少两个绝缘层(例如，绝缘层PAS和OC)上。换句话说，因为第一电极层VREFC_E1设置在相对厚的绝缘层上，所以即使感测连接线VREFC与其它电极或其它线交叠，也会极大地降低在修复过程中的感测连接线VREFC与其他电极或其它线之间的交叠区域中可能发生的短路的风险。
因此，本发明的第二实施方式可被配置为使得第一接触孔CH1被设置为在与1b扫描线GL1b相同的水平区域中具有与1b扫描线GL1b交叠的区域。此外，本公开的第二实施方式可被配置为使得感测连接线VREFC与1b扫描线GL1b部分交叠。
将感测线VREF连接到感测连接线VREFC的第一接触孔CH1可设置在不仅与将第一子像素SPn1和第四子像素SPn4连接到感测连接线VREFC的第二接触孔CH2而且与感测线VREF的突出部和第三接触孔CH3类似或相同的水平区域中。如上所述，当第一接触孔CH1至第三接触孔CH3设置在平面上的同一条线上时，本公开的第二实施方式可解决子像素的由于形成跳电极而导致孔径比降低的问题。
在本公开的第二实施方式中，因为扫描线GL1a和GL1b、感测线VREF、和感测连接线VREFC分别基于遮光层或栅极金属层、源漏金属层和第一电极层形成，所以仅需要考虑与(由栅极金属层和源漏金属层形成的)两种线相关的短路。因此，即使考虑到修复过程，本公开的第二实施方式也可确保子像素的孔径比。
本公开的第二实施方式通过示例的方式描述了感测连接线VREFC具有台阶形状。然而，实施方式不限于此。以下描述第二实施方式的变型示例。
如图14所示，根据第二实施方式的第一变型示例，感测连接线VREFC包括一个第一水平部和两个第一垂直部，并且具有与字母“U”类似的形状。感测连接线VREFC的第一水平部连接到第一接触孔CH1，并且基于感测线VREF沿水平方向设置，以使得第一水平部的两端延伸到第一子像素SPn1和第四子像素SPn4。感测连接线VREFC的第一水平部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与1b扫描线GL1b交叠的区域。在这种情况下，第一水平部的整个区域与1b扫描线GL1b交叠。感测连接线VREFC的第一水平部具有与存在于电路区域DRA的下部的第一至第四数据线DL1至DL4交叠的区域。
感测连接线VREFC的第一垂直部沿垂直方向设置，以使得它们从第一水平部的两端延伸到第一子像素SPn1和第四子像素SPn4的第二接触孔CH2。第二接触孔CH2可设置在与第三接触孔CH3类似或相同的水平区域中。
如图15所示，根据第二实施方式的第二变型示例，感测连接线VREFC包括一个第一垂直部和一个第一水平部，并且具有与字母“T”类似的形状。感测连接线VREFC的第一垂直部连接到第一接触孔CH1并且沿垂直方向设置，以使得第一垂直部的端部设置在与第二接触孔CH2和第三接触孔CH3类似或相同的水平区域中。感测连接线VREFC的第一垂直部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与感测线VREF交叠的区域。
感测连接线VREFC的第一水平部基于感测线VREF沿水平方向设置，以使得它从第一垂直部的端部延伸到第一子像素SPn1和第四子像素SPn4的第二接触孔CH2。感测连接线VREFC的第一水平部具有与存在于电路区域DRA的下部的第一数据线DL1至第四数据线DL4交叠的区域，并且与1b扫描线GL1b间隔开。
如图16所示，根据第二实施方式的第三变型示例，感测连接线VREFC包括一个第一水平部、两个第二水平部和两个第一垂直部，并且具有台阶形状。感测连接线VREFC的第一水平部连接到第一接触孔CH1，并且基于感测线VREF沿水平方向设置，以使得第一水平部的两端延伸到与第一水平部相邻的第二数据线DL2和第三数据线DL3。感测连接线VREFC的第一水平部通过第一接触孔CH1电连接到感测线VREF，并且同时具有与1b扫描线GL1b交叠的区域。在这种情况下，第一水平部的整个区域与1b扫描线GL1b交叠。
感测连接线VREFC的第二水平部沿水平方向设置，使得它们从第一水平部的两端以在垂直方向上的台阶形状的高度差延伸到与第一子像素SPn1和第四子像素SPn4的第二接触孔CH2相邻的区域。每个感测连接线VREFC的第二水平部具有与存在于电路区域DRA的下部中的第一数据线DL1至第四数据线DL4交叠的区域，并且具有与1b扫描线GL1b部分交叠的区域。
感测连接线VREFC的第一垂直部沿垂直方向设置，以使得它们从第一水平部的端部延伸到第一子像素SPn1和第四子像素SPn4的第二接触孔CH2。第二接触孔CH2可设置在与第三接触孔CH3类似或相同的水平区域中。
如上所述，本公开的实施方式可防止在制造包括用于感测元件特性的感测电路在内的显示面板时由于修复过程导致的线和电极的损坏或短路，并且可确保子像素的孔径比。本公开的实施方式可在防止线路负载增加的同时根据修复过程的方式不同地且自由地布置连接线，从而增加设计的自由度。此外，本公开的实施方式可提供适于制造高分辨率和大型显示装置的显示面板的结构。
虽然已经参照本公开的多个示例性实施方式描述了实施方式，但是本领域技术人员可构想出将落入本公开的原理的范围内的众多其它修改和实施方式。具体地，可在本公开、附图和所附的权利要求的范围内对主题组合布置的组成部件和/或布置进行各种变型和修改。除了对这些组成部分和/或布置的变型和修改之外，对于本领域技术人员而言替代使用也将是显而易见的。
本申请要求于2016年11月30日提交的韩国专利申请No.10-2016-0161516的权益，该韩国专利申请出于所有目的通过引用并入本文，如同其全部在本文阐述一样。

Claims (14)

1.一种显示装置，该显示装置包括：
多个子像素，所述多个子像素形成在第一基板上，每个子像素具有其中设置有发光元件以发光的发光区域和其中设置有用于驱动所述发光元件的电路的电路区域；
感测线，所述感测线沿第一方向设置在所述多个子像素之间；以及
感测连接线，所述感测连接线沿与所述第一方向横切的第二方向设置在所述电路区域中并且由设置在所述感测线上方的电极层制成，所述感测连接线将所述多个子像素电连接到所述感测线，
其中，所述感测线连接到设置在所述电路区域中的感测晶体管的源极或漏极，并且
其中，所述感测连接线由与设置在所述发光区域中的所述发光元件的第一电极相同的第一电极层制成。
2.根据权利要求1所述的显示装置，其中，所述感测线连接到与所述感测线的左侧和右侧相邻的第二子像素和第三子像素，并且
其中，所述感测连接线连接到所述感测线并连接到设置在所述第二子像素和所述第三子像素外侧的第一子像素和第四子像素。
3.根据权利要求1所述的显示装置，其中，所述感测线由构成设置在所述电路区域中的晶体管的源极和漏极的源漏金属层制成，并且
其中，所述感测连接线由构成所述发光元件的第一电极的第一电极层制成。
4.根据权利要求3所述的显示装置，其中，由不同材料制成的至少两个绝缘层被设置在所述源漏金属层与所述第一电极层之间。
5.根据权利要求2所述的显示装置，该显示装置还包括：
第一接触孔，所述第一接触孔形成在所述感测线上；
第二接触孔，所述第二接触孔形成在所述第一子像素和所述第四子像素的电路区域中；以及
第三接触孔，所述第三接触孔形成在所述感测线的突出部中，
其中，所述第一接触孔至所述第三接触孔被设置在平面上的同一条线上。
6.根据权利要求1所述的显示装置，该显示装置还包括设置在所述电路区域中的至少两条扫描线，
其中，所述至少两条扫描线中的一条或两条扫描线由与构成在所述电路区域中设置的晶体管的栅极的栅极金属层不同的金属层制成。
7.根据权利要求6所述的显示装置，其中，所述至少两条扫描线包括：
1a扫描线，所述1a扫描线连接到设置在所述电路区域中的开关晶体管的栅极；以及
1b扫描线，所述1b扫描线连接到设置在所述电路区域中的感测晶体管的栅极，
其中，所述1a扫描线和所述1b扫描线中的至少一条由存在于所述第一基板的最下层中的遮光层制成。
8.根据权利要求7所述的显示装置，其中，所述感测连接线具有与所述1b扫描线交叠的区域。
9.根据权利要求1所述的显示装置，其中，所述感测连接线具有T形、U形、I形和台阶形状中的至少一种。
10.根据权利要求1所述的显示装置，其中，所述感测线和所述感测连接线被设置在不同的层上。
11.根据权利要求2所述的显示装置，该显示装置还包括：
第一接触孔，所述第一接触孔形成在所述感测线上；
第二接触孔，所述第二接触孔形成在所述第一子像素和所述第四子像素的电路区域中；以及
第三接触孔，所述第三接触孔形成在所述感测线的突出部中，
其中，所述第一接触孔至所述第三接触孔被设置在不同的位置处。
12.根据权利要求2所述的显示装置，该显示装置还包括：
第一接触孔，所述第一接触孔形成在所述感测线上；
第二接触孔，所述第二接触孔形成在所述第一子像素和所述第四子像素的电路区域中；以及
第三接触孔，所述第三接触孔形成在所述感测线的突出部中，
其中，所述第二接触孔和所述第三接触孔被设置在相同的位置处，并且所述第一接触孔被设置在与所述第二接触孔和所述第三接触孔不同的位置处。
13.根据权利要求2所述的显示装置，该显示装置还包括：
第一接触孔，所述第一接触孔形成在所述感测线上；
第二接触孔，所述第二接触孔形成在所述第一子像素和所述第四子像素的电路区域中；以及
第三接触孔，所述第三接触孔形成在所述感测线的突出部中，
其中，所述第一接触孔和所述第二接触孔被设置在相同的位置处，并且所述第三接触孔被设置在与所述第一接触孔和所述第二接触孔不同的位置处。
14.根据权利要求2所述的显示装置，该显示装置还包括：
第一接触孔，所述第一接触孔形成在所述感测线上；
第二接触孔，所述第二接触孔形成在所述第一子像素和所述第四子像素的电路区域中；以及
第三接触孔，所述第三接触孔形成在所述感测线的突出部中，
其中，所述第一接触孔至所述第三接触孔被设置在所述电路区域中，并且所述第一接触孔被设置为比所述第二接触孔和所述第三接触孔更靠外侧。
CN201711235030.0A 2016-11-30 2017-11-30 显示装置 Active CN108122958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0161516 2016-11-30
KR1020160161516A KR20180062515A (ko) 2016-11-30 2016-11-30 표시장치

Publications (2)

Publication Number Publication Date
CN108122958A CN108122958A (zh) 2018-06-05
CN108122958B true CN108122958B (zh) 2021-11-30

Family

ID=60450466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711235030.0A Active CN108122958B (zh) 2016-11-30 2017-11-30 显示装置

Country Status (5)

Country Link
US (1) US10199447B2 (zh)
EP (1) EP3331019B1 (zh)
KR (1) KR20180062515A (zh)
CN (1) CN108122958B (zh)
TW (1) TWI645240B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106940984B (zh) * 2017-05-17 2019-12-13 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
KR102355953B1 (ko) * 2017-09-29 2022-01-25 엘지디스플레이 주식회사 표시장치
KR102573641B1 (ko) 2018-07-02 2023-09-01 삼성디스플레이 주식회사 표시 장치
CN108965980B (zh) * 2018-07-20 2021-08-10 腾讯科技（深圳）有限公司 推荐内容显示方法、装置、终端及存储介质
KR20200029226A (ko) * 2018-09-10 2020-03-18 엘지디스플레이 주식회사 표시장치
KR20200037027A (ko) * 2018-09-28 2020-04-08 삼성디스플레이 주식회사 표시 장치
CN110767106B (zh) 2018-09-30 2020-09-08 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
KR102528266B1 (ko) * 2018-11-16 2023-05-04 삼성디스플레이 주식회사 전자 장치
JP6929267B2 (ja) * 2018-12-26 2021-09-01 キヤノン株式会社 撮像装置及び撮像システム
CN212516502U (zh) * 2019-12-13 2021-02-09 京东方科技集团股份有限公司 显示基板和显示装置
KR20210082713A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 Drd 방식의 표시 패널 및 이를 이용한 유기 발광 표시 장치
WO2021215823A1 (ko) * 2020-04-24 2021-10-28 삼성전자주식회사 디스플레이 모듈
KR20220000001A (ko) 2020-06-23 2022-01-03 삼성디스플레이 주식회사 표시 장치
KR20230103739A (ko) 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광 표시 장치 이의 수리 방법
CN114675454A (zh) * 2022-02-28 2022-06-28 绵阳惠科光电科技有限公司 阵列基板、柔性液晶显示面板及其像素补偿方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393025A (zh) * 2014-12-09 2015-03-04 京东方科技集团股份有限公司 一种阵列基板、触控显示面板和触控显示装置
CN105321986A (zh) * 2014-08-01 2016-02-10 乐金显示有限公司 有机发光显示装置
CN105374843A (zh) * 2014-08-21 2016-03-02 乐金显示有限公司 有机发光显示装置及其修复方法
CN107799556A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 显示装置
CN108022946A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101910113B1 (ko) * 2012-03-16 2018-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
TWM491878U (zh) * 2014-05-29 2014-12-11 Superc Touch Corp 以透明感應電極連接金屬走線的觸控顯示結構
US9934723B2 (en) 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
KR102183530B1 (ko) 2014-08-14 2020-11-27 엘지디스플레이 주식회사 유기발광표시패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321986A (zh) * 2014-08-01 2016-02-10 乐金显示有限公司 有机发光显示装置
CN105374843A (zh) * 2014-08-21 2016-03-02 乐金显示有限公司 有机发光显示装置及其修复方法
CN104393025A (zh) * 2014-12-09 2015-03-04 京东方科技集团股份有限公司 一种阵列基板、触控显示面板和触控显示装置
CN107799556A (zh) * 2016-08-31 2018-03-13 乐金显示有限公司 显示装置
CN108022946A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置

Also Published As

Publication number Publication date
CN108122958A (zh) 2018-06-05
TWI645240B (zh) 2018-12-21
TW201821882A (zh) 2018-06-16
US20180151658A1 (en) 2018-05-31
US10199447B2 (en) 2019-02-05
EP3331019B1 (en) 2021-03-03
EP3331019A1 (en) 2018-06-06
KR20180062515A (ko) 2018-06-11

Similar Documents

Publication Publication Date Title
CN108122958B (zh) 显示装置
CN108122536B (zh) 显示装置
CN109728033B (zh) 显示装置及其制造方法
CN107664862B (zh) 显示装置及其制造方法
KR102627343B1 (ko) 표시장치
KR102526611B1 (ko) 표시장치
JP6626535B2 (ja) 電界発光表示装置
CN108122543B (zh) 数据驱动器和使用该数据驱动器的显示装置
CN109994513B (zh) 显示装置及制造该显示装置的方法
KR102520698B1 (ko) Oled 표시패널
US10475872B2 (en) Display device with light blocking layer and manufacturing method thereof
KR20170005925A (ko) 유기전계발광표시장치
KR20170036865A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant