JPH1115024A - アクティブマトリクス型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 高開口率で歩留まりの良好なアクティブマト
リクス型表示装置を提供する。 【解決手段】 列方向に並ぶ画素電極１８どうしの間部
が、２本のゲートライン１５を配置、形成するゲート形
成領域１９と、ゲートラインが配置、形成されない非ゲ
ート形成領域２０と、でなり、ゲート形成領域１９と非
ゲート形成領域２０とが列方向に画素電極１８を介して
交互に存在するようにした。このため、ゲート形成領域
１９を介して列方向に隣り合う２つの画素電極１８に対
応するＴＦＴ２７を両画素電極１８、１８の間に配置す
ることが可能となり、両ＴＦＴ２７に接続されるドレイ
ン電極２３を共通化することが可能となる。このため、
画素電極１８の面積を増加が可能となり、開口率を向上
させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アクティブマト
リクス型表示装置に関し、さらに詳しくは、アクティブ
マトリクス駆動を行う液晶表示装置を始とする表示装置
に係る。

【０００２】

【従来の技術および発明が解決しようとする課題】従
来、薄膜トランジスタ（以下、ＴＦＴという）を用いた
アクティブマトリクス駆動を行う液晶表示装置として
は、一対の対向する透明基板の一方の基板側に薄膜トラ
ンジスタを備えた画素電極をマトリクス状に配置したも
のが知られている。図６は、従来の液晶表示装置の画素
電極１、ゲートライン２、ドレインライン３、およびＴ
ＦＴ４の配置を示す部分拡大図である。同図に示すよう
に、ゲートライン２には、ゲート電極２Ａが形成されて
いる。このゲート電極２Ａの上には、アモルファスシリ
コンでなる半導体層５が所定のパターンに形成されてい
る。この半導体層５の上部には、ドレインライン３から
引き出したドレイン電極３Ａと、画素電極１と接続され
たソース電極６とが接続されている。

【０００３】このような構成において、ドレイン電極３
Ａのドレインライン３からの引き出し部分の電気抵抗の
低減を図るため、並びに歩留まりを向上させるために、
図７に示すようにドレイン電極３Ａの引き出し部分の幅
を広くすることが要求されている。ところが、ドレイン
電極３Ａの引き出し部分の幅が広くなるに従い、ドレイ
ン電極３Ａとの短絡を防ぐために、画素電極１がその分
だけ後退する必要が生じる。このため、画素電極１の面
積の縮小、すなわち開口率の低下を招いてしまうという
問題がある。

【０００４】また、補助容量電極を形成する場合は、極
力開口率を縮小させることなく、また歩留まりも低下さ
せることなく形成する必要がある。しかし、これら２つ
の要求を両立させることは、以下に説明するように困難
である。

【０００５】図８に示すように、補助容量電極７は、画
素電極１においてゲートライン２と反対側の端縁部分に
重なるように形成することが開口率を確保するためには
有利である。これは、補助容量電極７が画素電極１の端
縁部分を遮光するブラックマスクとしての機能を有する
ためである。図８において一点鎖線は、コモン電極が形
成された透明基板（コモン基板）側に形成されたブラッ
クマスクの開口縁を示しており、補助容量電極７がブラ
ックマスクとしての機能を果たしていることが判る。と
ころが、このような配置にすると、隣のゲートライン２
に補助容量電極７が接近するため短絡が起こり易くな
り、歩留まりを低下させる原因となる。

【０００６】一方、図９に示すように、補助容量電極７
が画素電極１の中央部を通るように形成すると、短絡に
よる歩留まりは向上するが、補助容量電極７が開口率を
低下させてしまう。また、この補助容量電極７は、画素
電極１の端縁部分のブラックマスクとしての機能を持た
ないため、ゲートラインと反対側の画素電極１の端縁部
分をブラックマスクで遮光する必要が生じる。このブラ
ックマスクは、コモン基板側に形成するため、一対の透
明基板（ＴＦＴ基板とコモン基板）間の合わせずれのマ
ージンを設けなければならない。このため、そのマージ
ン分の画素面積は非開口部となり、開口率をより一層低
下させてしまうという問題が生じる。

【０００７】この発明が解決しようとする課題は、高開
口率で、且つ歩留まりが高く、しかも信号線とスイッチ
ング素子とを結ぶ配線抵抗の低い、アクティブマトリク
ス型表示装置を得るにはどのような手段を講じたらよい
かという点にある。

【０００８】

【課題を解決するための手段】請求項１記載の発明は、
アクティブマトリクス型表示装置であって、マトリクス
状に配置された画素電極の各行の側方に行方向に沿って
走査線が形成され、前記画素電極の各列の側方に列方向
に沿って信号線が形成され、各画素電極毎にそれぞれ走
査線および信号線に接続されたスイッチング素子が設け
られ、相隣接する前記画素電極の行どうしの間部は、２
本の前記走査線が並んで存在する走査線形成領域と前記
走査線が存在しない非走査線形成領域とがあり、列方向
に沿って前記走査線形成領域と非走査線形成領域とが、
前記画素電極の行を介して交互に存在することを特徴と
している。

【０００９】請求項１記載の発明においては、走査線形
成領域に２本の走査線が並んで形成されているため、走
査線形成領域を介して列方向に隣り合う２つの画素電極
に対応するスイッチング素子を両画素電極の間の領域
（走査線形成領域）に配置することが可能となり、両ス
イッチング素子に接続される信号線を共通化することが
可能となる。このため、画素電極の面積を増加が可能と
なり、開口率を向上させることができる。

【００１０】請求項２記載の発明は、請求項１記載のア
クティブマトリクス型表示装置であって、前記非走査線
形成領域に臨む、当該非走査線形成領域を挟む両側の前
記画素電極の端縁部に渡って両端縁部を覆うように、絶
縁膜を介して補助容量電極が形成されていることを特徴
としている。

【００１１】請求項２記載の発明においては、非走査線
形成領域に補助容量電極を形成したことにより、走査線
と補助容量電極とを離すことができ、走査線と補助容量
電極とが短絡するのを防止することができる。このた
め、アクティブマトリクス型表示装置の歩留まりを向上
させることができる。

【００１２】請求項３記載の発明は、請求項２記載のア
クティブマトリクス型表示装置であって、前記補助容量
電極は、前記走査線と同一材料膜で形成されていること
を特徴としている。

【００１３】請求項３記載の発明においては、走査線と
補助容量電極とを同一材料膜をパターニングして形成す
る場合に、走査線と補助容量電極とが離れて形成される
ため、短絡を起こしにくく、歩留まりを大幅に向上させ
ることができる。

【００１４】請求項４記載の発明は、請求項１〜請求項
３のいずれかに記載のアクティブマトリクス型表示装置
であって、前記スイッチング素子は薄膜トランジスタで
あり、ソース電極およびドレイン電極のうち一方の電極
が信号線に接続され、該一方の電極は、前記走査線形成
領域を挟む相隣接する２つの画素電極のそれぞれに対応
する前記薄膜トランジスタ相互間で共通に用いられた電
極であることを特徴としている。

【００１５】請求項４記載の発明においては、走査線が
ゲートラインであり、信号線と接続される、ソース電極
またはドレイン電極が、走査線形成領域を挟む画素電極
のそれぞれに対応する薄膜トランジスタで共通化される
ため、配線や薄膜トランジスタの配置スペースを縮小さ
せることができ、これに伴い開口率を高めることができ
る。

【００１６】請求項５記載の発明は、請求項４記載のア
クティブマトリクス型表示装置であって、前記ソース電
極および前記ドレイン電極の幅寸法は、前記画素電極の
行方向の幅寸法に近似することを特徴としている。

【００１７】請求項５記載の発明においては、請求項４
記載の発明の作用に加えて、ソース電極およびドレイン
電極の幅を画素電極の幅に近似させたことにより、画素
電極に接続されるソース電極またはドレイン電極が、当
該画素電極の端縁を覆うためブラックマスクとしての機
能を果たすという作用がある。

【００１８】請求項６記載の発明は、アクティブマトリ
クス型表示装置であって、マトリクス状に配置された画
素電極の各行の側方に行方向に沿って走査線が形成さ
れ、前記画素電極の各列の側方に列方向に沿って信号線
が形成され、各画素電極毎にそれぞれ走査線および信号
線に接続されたスイッチング素子が設けられ、相隣接す
る前記画素電極の列どうしの間部は、前記信号線が２本
隣接して存在する信号線形成領域と、前記信号線が存在
しない非信号線形成領域と、があり、行方向に沿って前
記信号線形成領域と非信号線形成領域とが、前記画素電
極の列を介して交互に存在することを特徴としている。

【００１９】請求項６記載の発明においては、信号線形
成領域に２本の信号線が並んで形成されているため、信
号線形成領域を介して行方向に隣り合う２つの画素電極
に対応する２つのスイッチング素子を両画素電極の間の
領域に配置することが可能となり省スペース化を図るこ
とができ、開口率を向上させることができる。

【００２０】請求項７記載の発明は、請求項６記載のア
クティブマトリクス型表示装置であって、前記非信号線
形成領域に臨む、当該非信号線形成領域を挟む両側の前
記画素電極の端縁部に、渡って両端縁部を覆うように、
絶縁膜を介して補助容量電極が形成されていることを特
徴としている。請求項８記載の発明は、請求項７記載の
アクティブマトリクス型表示装置であって、前記補助容
量電極は、前記信号線と同一材料膜で形成されているこ
とを特徴としている。

【００２１】請求項７および請求項８に記載の発明にお
いては、非信号線形成領域に補助容量電極を形成したこ
とにより、信号線と補助容量電極とを離すことができ、
信号線と補助容量電極とが短絡するのを防止することが
できる。このため、アクティブマトリクス型表示装置の
歩留まりを向上させることができる。

【００２２】請求項９記載の発明は、請求項２、請求項
３、請求項７、請求項８のいずれかに記載のアクティブ
マトリクス型表示装置であって、前記補助容量電極は、
ブラックマスクとしての機能を備えることを特徴として
いる。

【００２３】請求項９記載の発明おいては、補助容量電
極がブラックマスクとしての機能を備えるため、例えば
スイッチング素子や画素電極が形成された基板と、この
基板に対向する、ブラックマスクが形成されたもう一方
の基板と、に僅かに合わせずれが生じた場合でも補助容
量電極がブラックマスクとしての機能を有するため、こ
の合わせずれを吸収することができる。従って、開口率
が低下するのを防止することができる。

【００２４】

【発明の実施の形態】以下、この発明に係るアクティブ
マトリクス型表示装置の詳細を実施形態に基づいて説明
する。 （実施形態１）図１〜図３は、この発明を透過型の液晶
表示装置に適用した実施形態１を示している。図１は本
実施形態の液晶表示装置におけるＴＦＴ基板に列方向に
並ぶ画素電極、配線およびＴＦＴなどの配置を示す要部
平面図、図２は図１のＸ−Ｙ断面に相当する液晶表示装
置の断面図、図３はＴＦＴ基板側の走査線、信号線およ
び画素電極の配置構造を示す平面説明図である。なお、
図２では偏光板やバックライトシステムなどを省略して
示している。

【００２５】まず、本実施形態の液晶表示装置の構成の
詳細な説明に先駆けて、図３を用いて画素電極および信
号線、走査線の配置を説明する。同図中１８は画素電極
であり、複数の画素電極１８が行列をなすように配置さ
れている。そして、行方向に並ぶ画素電極群（以下、画
素行という）どうしの間の領域は、走査線としてのゲー
トライン１５が行方向に沿って２本平行に形成される走
査線形成領域としてのゲート形成領域１９と、ゲートラ
イン１５が形成されない非走査線形成領域としての非ゲ
ート形成領域２０とが、画素行を介して列方向に交互に
存在するようになっている。また、列方向に並ぶ画素電
極群（以下、画素列という）のそれぞれの側方には、信
号線としてのドレインライン２２が列方向に沿って形成
されている。なお、図３における矢印は、ゲートライン
と選択される画素電極との位置関係を示している。

【００２６】次に、図１および図２を用いて本実施形態
の液晶表示装置の構成を詳細に説明する。図２に示すよ
うに、本実施形態の液晶表示装置１１は、相対向する一
対の、後ガラス基板（ＴＦＴ基板）１２と前ガラス基板
（コモン基板）１３との間に液晶１４が封止されて、大
略構成されている。

【００２７】後ガラス基板１２の、前ガラス基板１３と
対向する面には、走査線としてのゲートライン１５と、
このゲートライン１５と同一材料膜でなる補助容量電極
１６とが図１および図３に示すように配置、形成されて
いる。すなわち、各ゲート形成領域１９には２本のゲー
トライン１５が配置され、非ゲート形成領域２０が存在
する部分には、この非ゲート形成領域２０に臨む２つの
画素電極１８の縁部にも重なるような領域に補助容量電
極１６が配置されている。そして、これらゲートライン
１５および補助容量電極１６および後ガラス基板１２を
覆うように、ゲート絶縁膜１７が形成されている。そし
て、図１に示すように、ゲートライン１５の上には、Ｉ
ＴＯ（indume tin oxide）でなる画素電極１８が形成さ
れている。この画素電極１８の配列は、上述したよう
に、行列をなすようにマトリクス状に配置されている。
また、画素行どうしの間は、上述のように画素行を介し
て交互にゲート形成領域１９と非ゲート形成領域２０と
が配置されている。なお、ゲート形成領域１９の、列方
向の長さは、非ゲート形成領域２０の同方向の長さより
長い寸法に設定されている。

【００２８】また、ゲートライン１５の上方で且つ画素
電極１８の一側縁の側方に位置するゲート絶縁膜１７の
上には、例えばアモルファスシリコンでなる半導体層２
１がパターン形成されている。この半導体層２１の行方
向の長さ（幅寸法）は、隣接する画素電極１８の一側縁
の寸法に近似した長さに設定されている。さらに、画素
列のそれぞれの側方には、上述したように、列方向に沿
ってドレインライン２２が延在されている。そして、ゲ
ート形成領域１９に相隣接して形成された半導体層２
１、２１には、共通のドレイン電極２３がドレインライ
ン２２に接続するように形成されている。このドレイン
電極２３の行方向の長さも、隣接する画素電極１８の一
側縁の寸法に近似した長さに設定されている。ドレイン
電極２３が接続された部分と反対側の半導体層２１の部
分には、隣接する画素電極１８と接続されるソース電極
２４が形成されている。このソース電極２４の行方向の
長さも、隣接する画素電極１８の一側縁の長さに近似す
るように設定されている。なお、、このソース電極２４
は、ドレイン電極２３と同一の導電材料膜を加工するこ
とにより形成されている。

【００２９】そして、図２に示すように、ソース電極２
４と半導体層２１との間、およびドレイン電極２３と半
導体層２１との間には、それぞれ例えば不純物が導入さ
れたアモルファスシリコンでなるオーミックコンタクト
層２５が介在されている。なお、図２中、符号２６はソ
ース・ドレイン電極２４、２３およびオーミックコンタ
クト層２５をエッチングするときにエッチングストッパ
として機能するチャネル保護層（ブロッキング層）であ
る。このように、ゲート形成領域１９内の画素電極１８
どうしで挟まれた各領域には、図１に示すように、ドレ
イン電極２３を共通にする、スイッチング素子としての
２つのＴＦＴ２７が設けられている。

【００３０】さらに、後ガラス基板１２側の表面には、
全面に亙って、前配向膜２８が形成されている。なお、
図２中、符号２９はＴＦＴ２７を覆うように形成された
保護膜を示している。

【００３１】次に、前ガラス基板１３側の構成について
説明する。前ガラス基板１３の、後ガラス基板１２と対
向する面には、前ガラス基板１３と後ガラス基板１２と
が合わせずれなしにシール材（図示省略する）を介して
接合されたときに、後ガラス基板１２側の画素電極１８
の周縁より内側に開口縁が位置するように寸法・形状が
設定された、略格子状のブラックマスク２９が形成され
ている。図１に示す一点鎖線は、前ガラス基板１３と後
ガラス基板１２とが合わせずれなしに接合されたときの
ブラックマスク２９の開口縁２９Ａを示している。な
お、この状態において、ソース電極２４の画素電極１８
と接続する一側縁部２４Ａは、ブラックマスク２９の開
口縁２９Ａより画素電極１８の中心側に位置するように
設定されている。また、補助容量電極１６の画素電極１
８と重なる側縁部１６Ａも、ブラックマスク２９の開口
内側に位置するように設定されている。

【００３２】また、ブラックマスク２９の開口部には、
所定の色フィルタ３０が配置され、ブラックマスク２９
および色フィルタ３０を覆うように保護膜３１が形成さ
れている。さらに、保護膜３１の上には、後配向膜３２
が形成されている。

【００３３】このような構成の、後ガラス基板１２側
と、前ガラス基板１３側とを、それぞれに形成された配
向膜２８、３２どうしが対向するように、上記したよう
に図示しないシール材を介して接合され、シール材と前
後ガラス基板１３、１２とで形成された空隙内に液晶１
４が封止されて、本実施形態の液晶表示装置１１が構成
されている。

【００３４】本実施形態の液晶表示装置の作用・効果に
ついて説明する。図４は、比較例を示す要部平面図であ
る。この比較例では、画素行どうしの間にそれぞれ１本
のゲートライン１５を形成し、列方向の画素電極１８ど
うしの間にそれぞれＴＦＴ２７を配置、形成している。
図４に示すように、信号線としてのドレインライン２２
から引き出したドレイン電極２３の列方向の長さ（幅）
をＡ、ドレイン電極２３から、このＴＦＴ２７のソース
電極２４が接続される画素電極１８までの距離をＢ、ド
レイン電極２３から列方向に隣接する画素電極１８まで
の距離をＣとすると、列方向に相隣接する画素電極１８
どうしの距離Ｓ１はＡ＋Ｂ＋Ｃとなる。この距離Ｓ１
は、列方向に並ぶ画素電極１８どうしの間で均一であ
る。

【００３５】これに対して、図１に示すように、本実施
形態では、ドレイン電極２３の列方向の長さ（幅）が比
較例と同様にＡ、ドレイン電極２３と、このドレイン電
極２３を共通に用いるＴＦＴ２７、２７のそれぞれのソ
ース電極２４が接続される画素電極１８への距離がＢ、
非ゲート形成領域２０を挟む画素電極１８どうしの距離
をＤとすると、列方向に並んで相隣接する画素電極１８
どうしの行間距離の平均Ｓ２は、Ａ／２＋Ｂ＋Ｄ／２と
なる。Ｓ２からＳ１を引いた差は、Ａ／２＋Ｃ−Ｄ／２
となる。例えば、Ａ＝６μｍ、Ｃ＝５μｍ、Ｄ＝４μｍ
とすると、上記した差は、６μｍとなる。つまり、この
分だけ本実施形態の液晶表示装置の方が、画素電極１８
を列方向に長くすることができる。従って、本実施形態
の液晶表示装置１１では、比較例よりも開口率を向上さ
せることができる。

【００３６】また、本実施形態の液晶表示装置１１で
は、図１に示したように、画素電極１８にブラックマス
ク２９の開口縁２９Ａより画素電極１８の内部側へ出る
ように設定されており、且つソース電極２４の行方向の
長さ（幅）が画素電極１８の幅に近似した長さであるた
め、前ガラス基板１３側と後ガラス基板１２側との間に
僅かな合わせずれが生じた場合でも、ソース電極２４が
ブラックマスクとしての遮光機能を有するため、開口率
が合わせずれによって変化することを防止することがで
きる。

【００３７】さらに、本実施形態の液晶表示装置１１で
は、ドレイン電極２３の列方向の長さ（幅）寸法を従来
のドレイン電極と同程度にすることができ、しかもこの
長さ寸法内でゲートライン１５どうしを離して形成する
ことができるため、ゲート形成領域１９内に平行に並ぶ
２本のゲートライン１５をフォトリソグラフィー技術お
よびエッチング技術を用いて、確実に離間させて形成す
ることができる。このため、歩留まりを低下させること
がない。また、本実施形態では、補助容量電極１６が、
非ゲート形成領域２０を挟む画素行で共通となるため、
従来のように画素行毎に形成する必要がない。すなわ
ち、補助容量電極１６はゲートライン１５から離れた位
置に形成され、しかも補助容量電極１６の数が、従来に
比べて半減するため、開口率を向上させることができる
と共に、補助容量電極１６とゲートライン１５との間の
短絡が起きる可能性を低くすることができる。

【００３８】また、本実施形態では、半導体層２１、ソ
ース電極２４、ドレイン電極２３の行方向の長さ（幅）
寸法を、画素電極１８の幅寸法に近似させたことによ
り、上記したブラックマスクとしての機能に加え、半導
体層２１がアモルファスシリコンで形成されたＴＦＴ２
７であっても、配線抵抗が低くなり、且つトランジスタ
のチャネル幅が大きくなるため、高い駆動力を持つトラ
ンジスタとすることができる。

【００３９】（実施形態２）本発明に係るアクティブマ
トリクス型表示装置の実施形態２を、図５を用いて説明
する。なお、本実施形態は、実施形態１と同様に、本発
明を液晶表示装置に適用したものである。本実施形態に
おいては、実施形態１の液晶表示装置１１と同一部材に
は同一の符号を付し詳細な説明は省略する。

【００４０】本実施形態では、図５に示すように、画素
行どうしの間にゲートライン１５が配置され、画素列ど
うしの間は、画素列を介してドレイン形成領域３３と非
ドレイン形成領域３４が交互に存在するように設定され
ている。ドレイン形成領域３３には、列方向に沿って２
本のドレインライン２２が形成され、非ドレイン形成領
域３４には列方向に沿って１本の補助容量電極１６が形
成されている。なお、画素電極１８と補助容量電極１６
は、図示しない絶縁膜を介して部分的に重なるように形
成されている。この補助容量電極１６は、非ドレイン形
成領域３４を挟む２つ画素電極１８で共通となるように
形成されている。また、ドレインライン２２と補助容量
電極１６とは、同一材料で形成されている。なお、本実
施形態における他の構成は、上記した実施形態１と同様
である。

【００４１】本実施形態では、補助容量電極１６とドレ
インライン２２とを離して形成することができるため、
これら相互間で短絡が発生するのを防止することがで
き、歩留まりを向上させることができる。また、本実施
形態でも、補助容量電極１６の数を減少させることがで
きるため、開口率を向上させることができる。

【００４２】以上、この発明を液晶表示装置に適用した
実施形態１および実施形態２について説明したが、この
発明はこれらに限定されるものではなく、構成の要旨に
付随する各種の変更が可能である。例えば、上記各実施
形態では、半導体層２１をアモルファスシリコンで形成
したが、ポリシリコンを用いて形成することも勿論可能
である。また、上記した各実施形態では、色フィルタを
備えた液晶モードに設定したが、色フィルタを備えない
液晶モードに設定するなどの各種の変更が可能である。

【００４３】また、上記した各実施形態では、画素配列
が単純マトリクスであったが、所謂デルタ配列の場合に
も本発明を適用することが可能である。本実施形態は液
晶表示装置に本発明を適用したが、例えばエレクトロル
ミネッセンス表示装置やプラズマディスプレイなどの各
種の表示装置に適用することが可能である。さらに、上
記した実施形態の液晶表示装置は、透過型の液晶表示装
置であったが、反射型であっても勿論よい。

【００４４】

【発明の効果】以上の説明から明らかなように、この発
明によれば、高開口率で歩留まりの良好なアクティブマ
トリクス型表示装置を実現するという効果がある。

【図面の簡単な説明】

【図１】この発明の実施形態１の液晶表示装置を示す要
部平面図。

【図２】図１のＸ−Ｙ断面に相当する液晶表示装置の断
面図。

【図３】実施形態１における画素電極とゲートラインと
ドレインラインのレイアウトを示す平面説明図。

【図４】比較例を示す要部平面図。

【図５】この発明の実施形態２を示す要部平面図。

【図６】従来例を示す要部平面図。

【図７】従来例を示す要部平面図。

【図８】従来例を示す要部平面図。

【図９】従来例を示す要部平面図。

【符号の説明】

１１ 液晶表示装置 １２ 後ガラス基板 １３ 前ガラス基板 １４ 液晶 １５ ゲートライン １６ 補助容量電極 １８ 画素電極 １９ ゲート形成領域 ２０ 非ゲート形成領域 ２１ 半導体層 ２２ ドレインライン ２３ ドレイン電極 ２４ ソース電極 ２７ ＴＦＴ ２９ ブラックマスク

Claims (9)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された画素電極の各
   行の側方に行方向に沿って走査線が形成され、前記画素
   電極の各列の側方に列方向に沿って信号線が形成され、
   各画素電極毎にそれぞれ走査線および信号線に接続され
   たスイッチング素子が設けられ、 相隣接する前記画素電極の行どうしの間部は、２本の前
   記走査線が並んで存在する走査線形成領域と前記走査線
   が存在しない非走査線形成領域とがあり、 列方向に沿って前記走査線形成領域と非走査線形成領域
   とが、前記画素電極の行を介して交互に存在する、こと
   を特徴とするアクティブマトリクス型表示装置。
2. 【請求項２】 前記非走査線形成領域に臨む、当該非走
   査線形成領域を挟む両側の前記画素電極の端縁部に渡っ
   て両端縁部を覆うように、絶縁膜を介して補助容量電極
   が形成されていることを特徴とする請求項１記載のアク
   ティブマトリクス型表示装置。
3. 【請求項３】 前記補助容量電極は、前記走査線と同一
   材料膜で形成されていることを特徴とする請求項２記載
   のアクティブマトリクス型表示装置。
4. 【請求項４】 前記スイッチング素子は、薄膜トランジ
   スタであり、ソース電極およびドレイン電極のうち一方
   の電極が信号線に接続され、該一方の電極は、前記走査
   線形成領域を挟む相隣接する２つの画素電極のそれぞれ
   に対応する前記薄膜トランジスタ相互間で共通に用いら
   れた電極であることを特徴とする請求項１〜請求項３の
   いずれかに記載のアクティブマトリクス型表示装置。
5. 【請求項５】 前記ソース電極および前記ドレイン電極
   の幅寸法は、前記画素電極の行方向の幅寸法に近似する
   ことを特徴とする請求項４記載のアクティブマトリクス
   型表示装置。
6. 【請求項６】 マトリクス状に配置された画素電極の各
   行の側方に行方向に沿って走査線が形成され、前記画素
   電極の各列の側方に列方向に沿って信号線が形成され、
   各画素電極毎にそれぞれ走査線および信号線に接続され
   たスイッチング素子が設けられ、 相隣接する前記画素電極の列どうしの間の領域は、２本
   の前記信号線が並んで存在する信号線形成領域と、前記
   信号線が存在しない非信号線形成領域と、があり、 行方向に沿って前記信号線形成領域と非信号線形成領域
   とが、前記画素電極の列を介して交互に存在する、こと
   を特徴とするアクティブマトリクス型表示装置。
7. 【請求項７】 前記非信号線形成領域に臨む、当該非信
   号線形成領域を挟む両側の前記画素電極の端縁部に、渡
   って両端縁部を覆うように、絶縁膜を介して補助容量電
   極が形成されていることを特徴とする請求項６記載のア
   クティブマトリクス型表示装置。
8. 【請求項８】 前記補助容量電極は、前記信号線と同一
   材料膜で形成されていることを特徴とする請求項７記載
   のアクティブマトリクス型表示装置。
9. 【請求項９】 前記補助容量電極は、ブラックマスクと
   しての機能を備えることを特徴とする請求項２、請求項
   ３、請求項７、請求項８のいずれかに記載のアクティブ
   マトリクス型表示装置。