JP2002277900A - 液晶表示装置および表示システム - Google Patents

Abstract

(57)【要約】 【課題】画素サイズが小さくなっても、新たにプロセス
を追加する事なく、負荷容量の面積を簡易に増やす。 【解決手段】半導体基板上に形成されたトランジスタ
と、画素電極と、トランジスタのドレイン出力を保持す
る容量とを含む複数の画像表示素子が、第１及び第２の
方向に２次元的にアレイ状に配置された液晶表示装置の
前記容量が、前記半導体基板の表面に形成された容量拡
散層と絶縁膜を介して該容量拡散層と対向する容量電極
とからなり、前記複数の画像表示素子が前記第２の方向
に順番に隣りあう第１、第２および第３の画像表示素子
を含み、前記第１および第２の画像表示素子のそれぞれ
の前記容量拡散層が、該第１および第２の画像表示素子
間の境界に沿って該境界の長さの少なくとも実質的に全
体にわたって形成されると共に該境界において一体化さ
れることにより前記課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置の技
術分野に関し、特に、反射型アクティブマトリクス液晶
表示装置における素子の微細化に対応するようにトラン
ジスタや負荷容量を配置した液晶表示装置および表示シ
ステムに関する。

【０００２】

【従来の技術】近年、様々な分野で液晶表示装置が用い
られるようになっている。この液晶表示装置の一種とし
て、半導体基板上にマトリクス状に形成されたトランジ
スタと画素電極とにより構成される液晶駆動部の上に液
晶部を一体に形成したものがある。前記トランジスタに
画素信号を入力し、その出力で画素電極を駆動すること
により、液晶の配向状態を変化させ、外部から液晶に入
射する光の反射状態を、液晶の配向状態に応じて変化さ
せることで、画像を形成するものである。例えば、特許
２９９５７２５号公報に、画素トランジスタの動作に悪
影響を与えることなく、光キャリアによるドレイン電位
のシフトを極力抑制するようにした半導体装置を用いた
液晶表示装置が開示されている。

【０００３】図５に、従来の液晶表示装置の概念的な断
面図を示す。図５に示すように、液晶表示装置を形成す
るパネルはシリコン基板１００上に形成された液晶駆動
部１０２と、その上に設けられた液晶部１０４とからな
る。シリコン基板１００上に設けられた液晶駆動部１０
２は、ソース１０６ａ、ドレイン１０６ｂ及びゲート１
０６ｃからなるスイッチング用のトランジスタ１０６
と、拡散層１０８ａ及び上部電極１０８ｂとからなる負
荷容量１０８と、トランジスタ１０６のドレイン１０６
ｂに接続されその上方に設けられた画素電極（反射ミラ
ー電極）１１０と、から構成される。

【０００４】トランジスタ１０６は、対応する画素電極
１１０上の液晶の配向状態を制御するものである。走査
線によって選択され、ゲート１０６ｃに電位が印加され
たトランジスタ１０６がオンになると、映像信号に応じ
た画素信号がソース１０６ａに入力される。この信号が
ドレイン１０６ｂに伝送され、それにつながる画素電極
１１０および負荷容量１０８の上部電極１０８ｂに印加
される。負荷容量１０８は、トランジスタ１０６がオフ
の期間中に画素信号を保持し、画素電極１１０に印加さ
れる電位のシフトを抑制し、液晶に画像を安定して表示
させるようにするものである。画素電極１１０は、１０
μｍ×１０μｍ〜３０μｍ×３０μｍ程度の大きさを有
し、その上に配置される液晶の配向を変え画像を表示す
る画素素子を形成するものである。

【０００５】液晶部１０４は、画素電極１１０と透明電
極１１４に挟まれた液晶１１６と、最上層にガラス板１
１８を有して構成されている。液晶部１０４に、ガラス
板１１８表面から入射する入射光を画素電極１１０で反
射する際に、前述したように画素毎にマトリクス状に形
成されたトランジスタ１０６に入力する画素信号を変化
させることにより、液晶１１６の配向状態を変えること
で、画像が形成される。

【０００６】図６に、本願発明の完成以前に本発明者自
身によって設計された従来の液晶表示装置の液晶駆動部
の平面図を示す。図６において、トランジスタ１２０
と、拡散層１２２ａ及び上部電極１２２ｂから構成され
る負荷容量１２２とは交互に並んで配置されている。液
晶の駆動用に、１０Ｖ〜２０Ｖ程度の高電圧が画素電極
に印加されるため、スイッチトランジスタと負荷容量と
の間の耐圧は、それに耐え得るような仕様が要求され
る。

【０００７】

【発明が解決しようとする課題】上述したように、従
来、トランジスタと、負荷容量は隣り合って配置されて
いるため、トランジスタのソース、ドレインを構成する
拡散層と、負荷容量の下部電極となる拡散層との間には
１０Ｖ〜２０Ｖ程度の高い電位差が生じる。このため、
このような拡散層間の素子分離には、１．５μｍ〜３μ
ｍ程度の分離幅が必要になる。このような広い分離幅が
必要であるため、画素サイズが小さくなるに従い、負荷
容量の面積確保が難しくなる。このため、高精細化の妨
げや、光リーク耐性が低下する等の弊害が発生するとい
う問題がある。

【０００８】本発明は、前記従来の問題に鑑みてなされ
たものであり、画素サイズが小さくなっても、新たにプ
ロセスを追加する事なく、負荷容量の面積を簡易に増や
すことのできる液晶表示装置および表示システムを提供
することを課題とする。

【０００９】

【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の態様は、半導体基板上に形成された
トランジスタと、該トランジスタのドレイン出力によっ
て駆動される画素電極と、前記トランジスタのドレイン
出力を保持する容量とを含む複数の画像表示素子が、第
１及び第２の方向に２次元的にアレイ状に配置された画
像表示部を含む液晶表示装置であって、前記容量が、前
記半導体基板の表面に形成された容量拡散層と、絶縁膜
を介して、該容量拡散層と対向する容量電極とからな
り、前記複数の画像表示素子が、前記第２の方向に順番
に隣りあう第１、第２および第３の画像表示素子を含
み、前記第１および第２の画像表示素子のそれぞれの前
記容量拡散層が、該第１および第２の画像表示素子間の
境界に沿って、該境界の長さの少なくとも実質的に全体
にわたって形成されると共に、該境界において一体化さ
れることを特徴とする液晶表示装置を提供する。

【００１０】また、同様に前記課題を解決するために、
本発明の第２の態様は、半導体基板上に形成されたトラ
ンジスタと、該トランジスタのドレイン出力によって駆
動される画素電極と、前記トランジスタのドレイン出力
を保持する容量とを含む複数の画像表示素子が、第１及
び第２の方向に２次元的にアレイ状に配置された画像表
示部を含む液晶表示装置であって、前記容量が、前記半
導体基板の表面に形成された容量拡散層と、絶縁膜を介
して、該容量拡散層と対向する容量電極とからなり、前
記複数の画像表示素子が、前記第２の方向に順番に隣り
あう第１、第２および第３の画像表示素子と、該第１お
よび第２の画像表示素子に対して前記第１の方向に隣り
あい、互いに前記第２の方向に隣りあう第４および第５
の前記画像表示素子とを含み、前記第１、第２、第４お
よび第５の画像表示素子の容量拡散層が一体化され、前
記一体化された容量拡散層に所要の電位を供給するため
のコンタクトが、前記第１、第２、第４および第５の画
像表示素子の容量電極に囲まれた部分に設けられること
を特徴とする液晶表示装置を提供する。

【００１１】また、前記第１および第２の画像表示素子
のそれぞれの容量拡散層が、該第１および第２の画像表
示素子間の境界に沿って、該境界の長さの少なくとも実
質的に全体にわたって形成されることが好ましい。

【００１２】また、同様に前記課題を解決するために、
本発明の第３の態様は、半導体基板上に形成されたトラ
ンジスタと、該トランジスタのドレイン出力によって駆
動される画素電極と、前記トランジスタのドレイン出力
を保持する容量とを含む複数の画像表示素子が、第１及
び第２の方向に２次元的にアレイ状に配置された画像表
示部を含む液晶表示装置であって、前記容量が、前記半
導体基板の表面に形成された容量拡散層と、絶縁膜を介
して、該容量拡散層と対向する容量電極とからなり、前
記複数の画像表示素子が、前記第２の方向に順番に隣り
あう第１、第２および第３の画像表示素子を含み、前記
第１および第２の画像表示素子のそれぞれの容量拡散層
が、該第１および第２の画像表示素子間の境界に沿って
形成されると共に、該境界において一体化され、前記第
２および第３の画像表示素子のトランジスタが、該第２
および第３の画像表示素子間の境界線をまたいで前記第
２の方向に延びる共有ゲート電極を共有したことを特徴
とする液晶表示装置を提供する。

【００１３】また、前記画像表示部が、前記第１、第２
および第３の画像表示素子を含んで前記第２の方向に配
置された複数の前記画像表示素子を選択する走査線を有
し、該走査線が、前記共有ゲート電極と、該共有ゲート
電極に接続され、前記第１および第２の画像表示素子の
容量電極の上方を前記第２の方向に延びる配線とからな
ることが好ましい。

【００１４】また、同様に前記課題を解決するために、
本発明の第４の態様は、半導体基板上に形成されたトラ
ンジスタと、該トランジスタのドレイン出力によって駆
動される画素電極と、前記トランジスタのドレイン出力
を保持する容量とを含む複数の画像表示素子が、第１及
び第２の方向に２次元的にアレイ状に配置された画像表
示部を含む液晶表示装置であって、前記容量が、前記半
導体基板の表面に形成された容量拡散層と、絶縁膜を介
して、該容量拡散層と対向する容量電極とからなり、前
記複数の画像表示素子が、前記第２の方向に順番に隣り
あう第１、第２および第３の画像表示素子を含み、前記
第１および第２の画像表示素子のそれぞれの容量拡散層
が、該第１および第２の画像表示素子間の境界に沿って
形成されると共に、該境界において一体化され、前記画
像表示部が、前記第１、第２および第３の画像表示素子
を含んで前記第２の方向に配置された複数の前記画像表
示素子を選択する走査線を有し、該走査線が、前記第１
および第２の画像表示素子の容量電極の上方を前記第２
の方向に延びる配線を含むことを特徴とする液晶表示装
置を提供する。

【００１５】また、前記第１および第２の画像表示素子
のそれぞれの前記容量電極が、前記第１および第２の画
像表示素子間の境界に沿って、該境界の長さの実質的に
全体にわたって形成されることが好ましい。

【００１６】また、前記複数の画像表示素子に、前記第
１の方向に延びる信号線から画素信号が入力されること
が好ましい。

【００１７】また、前記第１の画像表示素子の容量拡散
層が、該第１の画像表示素子が形成される範囲全体にお
いて同一の導電型を有する前記半導体基板の表面に形成
されることが好ましい。

【００１８】また、前記第１の画像表示素子の容量拡散
層が第１の導電型を有し、該第１の導電型の前記半導体
基板の表面に形成されることが好ましい。

【００１９】また、同様に前記課題を解決するために、
本発明の第５の態様は、前記請求項１乃至１０のいずれ
かに記載の液晶表示装置と、該液晶表示装置に光を入射
する光源とを有することを特徴とする表示システムを提
供する。

【００２０】

【発明の実施の形態】以下、本発明に係る液晶表示装置
および表示システムについて、添付の図面に示される好
適実施形態を基に、詳細に説明する。

【００２１】本実施形態は、第１の方向及び第２の方向
に２次元的にアレイ状に配置された画像表示素子のう
ち、信号線が延在する第１の方向とは異なる第２の方向
に隣り合った画像表示素子の容量の下部電極を構成する
拡散層（容量拡散層）を、該隣り合った容量同士で共有
するようにしたものである。そして、本実施形態の液晶
表示装置は、信号線の方向である第１の方向とは異なる
第２の方向に、容量と容量とが、またトランジスタとト
ランジスタとがそれぞれ隣り合うようにして、第２の方
向に隣り合う画像表示素子（の液晶駆動部）が線対称と
なるように背面配置に配列したものである。

【００２２】図１は、本発明の実施形態に係る液晶表示
装置の（特に液晶駆動部の）概略を示す平面図である。
図１では、複雑になるのを避けるため、上部の液晶部を
省略している。さらに、液晶駆動部の中でも、反射電極
および後から説明する遮光層を省略し、半導体基板表面
およびその近傍に形成されるトランジスタおよび負荷容
量、ならびに、その間を接続する配線の配置のみを示
す。図１に示すように、本実施形態の液晶表示装置にお
いては、それぞれの画像表示素子の液晶駆動部が、トラ
ンジスタ１１とトランジスタ１０とが第２の方向（図の
左右方向）に隣り合い、また負荷容量２４と負荷容量２
８とが、その下部電極を構成する拡散層２０を共有し
て、第２の方向に隣り合うように配置されている。ま
た、このとき、トランジスタ１０と負荷容量２４、及び
負荷容量２８とトランジスタ１３は、２つの負荷容量２
４と２８の中間線Ｓに関して線対称（図の場合、左右対
称）となるように背面配置されている。ここで、破線２
１ａで囲まれた部分のトランジスタ１３および負荷容量
２８を含む画像表示素子を第１の画素表示素子、破線２
１ｂで囲まれた部分のトランジスタ１０および負荷容量
２４を含む画像表示素子を第２の画像表示素子、破線２
１ｃで示された部分のトランジスタ１１と図示されない
負荷容量とを含む画像表示素子を第３の画像表示素子と
する。これらの第１、第２および第３の画像表示素子は
第２の方向に順番に隣りあって配置されている。

【００２３】図１において、第２の画像表示素子のトラ
ンジスタ（スイッチトランジスタ）１０は、半導体基板
３０表面に形成された拡散層であるソース１０ａ、ドレ
イン１０ｂと、その間に挟まれたチャネル部分の半導体
基板表面にゲート絶縁膜を介して形成されたポリサイド
（多結晶シリコン膜上に金属シリサイド膜が積層された
複合膜）からなるゲート１０ｃから構成される。第２の
画像表示素子のトランジスタ１０と第３の画像表示素子
のトランジスタ１１とは、第２および第３の画像表示素
子間の境界の両側に、互いに隣接して対称に配置されて
いる。すなわち、トランジスタ１０および１１それぞれ
を構成するソース、ドレインおよびチャネルを形成する
アクティブ領域がそれぞれの画像表示素子の範囲内の半
導体基板表面に形成され、その間を分離するために必要
な幅の分離領域１５が、画像表示素子間の境界上に形成
されている。そして、トランジスタ１０および１１のゲ
ートは、第２および第３の画像表示素子間の境界をまた
いで第２の方向に延びる共通のポリサイドのゲート電極
１７で形成される。すなわち、トランジスタ１０および
１１が、第２の方向に延びるゲート電極（共有ゲート電
極）１７を共有する。一方、第２の画像表示素子のトラ
ンジスタのソース１０ａは、コンタクト１２ａを通じ
て、第１の方向（図１では、上下方向）に延在する信号
線１４に接続されている。ドレイン１０ｂは、コンタク
ト１２ｂを通じて配線層１６に接続され、ここから後述
するように上部の画素電極（反射ミラー）に接続されて
いる。また負荷容量２４、２８を挟んで第２の方向に隣
り合うトランジスタのゲート１３ｃは、コンタクト１２
ｃを通じて配線１９で互いに接続され、前記信号線１４
と略直交する第２の方向に延びる走査線１８を形成して
いる。配線１９は、ゲート電極１７および負荷容量の上
部電極２２、２６よりも上層に形成され、上部電極２
２、２６の上方を第２の方向に延びている。

【００２４】負荷容量２４及び２８は、それぞれの下部
電極である拡散層を共通の拡散層２０として共有してい
る。すなわち、それらを同電位に設定することにより、
その間に分離領域を設けることなく、互いに接続でき
る。負荷容量２４は、この拡散層（アクティブ領域）２
０と上部電極（容量電極）２２で構成され、負荷容量２
８は、拡散層（アクティブ領域）２０と上部電極２６に
よって構成される。具体的には、第１の画像表示素子の
負荷容量２８を形成する拡散層と第２の画像表示素子の
負荷容量２４を形成する拡散層とが、それぞれ、第１お
よび第２の画像表示素子間の境界（中間線Ｓの、第１お
よび第２の拡散層の間にはさまれた部分）に沿って形成
されると共に、この境界において、分離領域を設けるこ
となく一体化され、第１および第２の画像表示素子に共
有される拡散層（共有拡散層）２０が形成されている。

【００２５】また、図１のII−II線に沿った断面図を図
２に示す。なお、図１では、図が複雑になるのを避ける
ため、上部の液晶部は省略されていたが、図２では、液
晶部も含めて示す事とする。図２において、半導体基板
３０上に、トランジスタ１０、１１及び負荷容量２４、
２８がそれぞれ隣り合って形成されている。トランジス
タ１０、１１のアクティブ領域（図示した断面ではドレ
イン拡散層が示されている）相互間、およびこれらのト
ランジスタのアクティブ領域と負荷容量の拡散層との間
は、分離領域１５によって分離されている。一方、負荷
容量２４、２８のそれぞれを構成する拡散層は、一体化
された拡散層２０として形成され、その間に分離領域は
形成されない。すなわち、負荷容量２４、２８は、半導
体基板３０の表面に形成された拡散層２０を、それぞれ
の下部電極として共有し、その上に、それぞれ上部電極
２２、２６を有して構成される。負荷容量２４、２８を
構成する拡散層２０と上部電極２２、２６との間は、図
示されない容量絶縁膜によって絶縁されている。図示し
た断面では見えていないが、トランジスタ１０、１１の
ゲート１０ｃも、負荷容量２４、２８の上部電極２２、
２６と同じ層のポリサイドで形成されている。ゲート絶
縁膜も、容量絶縁膜と同時に形成することができる。

【００２６】トランジスタ１０のドレイン１０ｂはコン
タクト１２ｂ及び配線層１６を介して、負荷容量２４の
上部電極２２と接続されている。一方、負荷容量２４の
下部電極である拡散層２０には、図示されないコンタク
トを介して所定の電位、例えば接地電位が供給される。
これにより、ドレイン１０ｂの出力が、トランジスタ１
０がオフの期間中、負荷容量２４によって保持される。
例えば、ｐ^- 型半導体基板の表面にｐ型の拡散層２０が
形成される場合には接地電位（ＧＮＤ）が、ｎ型の拡散
層２０が形成される場合には電源電位（Ｖｄｄ）が供給
される。また、トランジスタ１０のドレイン１０ｂは、
前記配線層１６から、ビア３２、金属からなる遮光層３
６及びビア３４を介して、画素電極（反射ミラー）３８
に接続されている。画素電極３８の上には、画素電極３
８と液晶対向電極（透明電極）４２によって挟まれた液
晶４０が配置されている。なお、遮光層３６は、液晶側
からの入射光が下部のトランジスタ１０等に達して、半
導体素子に悪影響を及ぼさないようにするためのもので
ある。このため、遮光層３６は、画素電極３８相互間の
ギャップに対応するように、画像表示素子がアレイ状に
配置される領域（画像表示部）全体にわたって格子状に
配置される。

【００２７】このように、本実施形態では、容量の下部
電極である拡散層を、第２の方向に隣り合った容量２４
及び２８で共有したため、隣り合った２つの容量２４及
び２８の素子分離領域を設ける必要が無い。一方、この
共有された拡散層のそれぞれの画像表示素子が形成され
る範囲内の部分と対向して形成され、それぞれの画像表
示素子の容量を構成する上部電極は、互いに電気的に分
離される必要があり、一体化することはできない。しか
し、拡散層同士の素子分離に比べて、上部電極２２、２
６を形成するポリサイド間同士の素子分離は容易であ
り、加工精度の最小寸法まで縮小することができる。従
って、従来負荷容量２４、２８間の分離幅は１．５μｍ
〜３μｍ必要であったが、本実施形態においては、容量
２４と容量２８の分離幅（図１に符号ｄで示す）は、
０．５μｍ〜０．６μｍ程度まで縮小することが可能と
なった。容量をなるべく大きくするためには、第２の方
向に隣りあう２つの画像表示素子の容量のそれぞれの上
部電極は、分離に必要な相互間の間隔ｄを保ちながら、
その隣りあう画像表示素子間の境界（中間線Ｓの、第１
および第２の拡散層の間にはさまれた部分）に沿って配
置することが好ましい。

【００２８】その結果、この分離幅の減少した分を容量
の面積を増加する分に使用する事により、容量値を増加
させることができる。具体的には、例えば、１０μｍ×
１０μｍの画素サイズにおいて、従来の方法で設計した
場合には、拡散層と上部電極との間の容量の面積は、３
０μｍ² しか得られなかった。これに対し本発明の方法
によれば、３７．８μｍ² の面積を確保することが可能
となった。図１に示された本実施形態では、第２および
第３の画像表示素子のトランジスタ１０および１１がゲ
ート電極１７を共有している。そして、このような共有
ゲート電極間を、負荷容量２４、２６の上部電極の上方
を延びる配線で接続することによって走査線１８を形成
している。このような走査線の構成もまた、負荷容量の
面積を増大させるために役立っている。すなわち、まず
隣りあうトランジスタが共有ゲート電極１７を共有して
いる。このため、図６に示した従来の配置では必要であ
った、これらのトランジスタのゲート電極間を接続する
ためのコンタクトを、本実施形態の場合には設ける必要
がない。このため、トランジスタを配置するために必要
な面積が削減できる。また、共有ゲート電極間の接続
が、負荷容量の上部電極の上方を延びる、上部電極とは
異なる層の配線１９によってなされている。このため、
上部電極の第１の方向（図の縦方向）の寸法を最大化す
ることができる。図１に示されたように、上部電極２
２、２６は、第２および第３の画像表示素子間の境界に
沿って、境界の長さの実質的に全体にわたって形成され
ている。すなわち、上部電極２２、２６の第１の方向の
寸法は、画像表示素子の第１の方向の寸法と実施的に同
一である。また、トランジスタ１０と１１それぞれのゲ
ート電極間を互いに接続するためのコンタクトを設ける
必要がなくなったため、信号線１４のパターンを単純化
できる。従来、トランジスタのソースに接続される信号
線（図６の１１４）は、ゲート電極へのコンタクトを避
けるように引き回していた。これに対して本発明では無
駄な引き回しをせずに直線的に配置することが可能とな
った。これにより、信号線の容量および抵抗の低減が可
能となった。走査線も、ポリサイドで形成されるゲート
電極の部分を第２の方向に隣りあう２つの画像表示素子
で共有させ、しかも、短くかつ単純な形状で形成するこ
とができる。従って、第２の方向に配置される複数の画
像表示素子全体の、ゲート電極１７の部分の長さの合計
を小さくできる。しかも、それ以外の部分をゲート電極
１７よりも上層の、やはり直線的に第２の方向に延びる
金属配線１９で構成できるため、走査線の容量および抵
抗の低減も可能となった。図１および図２には、画素電
極および遮光層を含めて３層の金属配線で表示素子を構
成した例を示した。このため、走査線１８の金属配線で
形成する部分１９と信号線１４とを、同一の配線層に形
成する必要があった。従って、信号線１４と走査線１８
とが交差する部分は、ポリサイドのゲート電極１７で形
成した。すなわち、走査線１８は、それぞれ複数のポリ
サイドのゲート電極１７と金属の配線１９とが、コンタ
クトを通じて交互に直列に接続されることによって構成
される。しかし、４層もしくはそれ以上の金属配線の使
用を許すのであれば、信号線１４とは別の配線層で配線
１９を形成することが可能である。この場合には、金属
の配線１９を、複数の画像表示素子が配置された領域の
全体にわたって第２の方向に延ばし、それぞれ隣りあう
２つのトランジスタに共有されたポリサイドのゲート電
極を、この走査線にコンタクトもしくはコンタクトおよ
びビアを介して接続することによって、走査線を構成す
ることも可能である。これによって、走査線の抵抗をさ
らに低減することが可能である。

【００２９】このような液晶表示装置の液晶駆動部は、
例えば、概略以下のような工程で形成される。まず、例
えばｐ^- 型の半導体基板表面の必要な領域にＰウエルお
よびＮウエル（図示しない）を形成するとともに、トラ
ンジスタや容量のアクティブ領域間を電気的に分離する
ための分離絶縁膜１５を形成する。次に、容量を構成す
る拡散層２０を、例えばホウ素イオンの注入によって形
成する。続いて、ゲート絶縁膜および容量絶縁膜を兼ね
る絶縁膜が、例えば熱酸化によって形成され、多結晶シ
リコン膜および金属シリサイド膜が堆積され、所要のパ
ターンにパターンニングされることによって、トランジ
スタのゲート電極と容量の上部電極が形成される。次
に、例えばヒ素のイオン注入によって、ゲート電極の両
側のアクティブ領域表面にソース、ドレイン拡散層が形
成される。その後、全面に絶縁膜が堆積され、平坦化さ
れて第１層間絶縁膜が形成される。そして、第１層間絶
縁膜の必要な部分にコンタクト孔が開口され、金属プラ
グ埋め込まれることによってコンタクト１２ａ、１２
ｂ、１２ｃが形成された後、アルミニウム合金膜等の金
属膜が堆積され、パターニングされて、第１の配線層１
６が形成される。さらに同様に、第２層間絶縁膜が形成
され、ビア３２が形成され、第２配線層（遮光層３６）
が形成される。そしてさらに、第３層間絶縁膜およびビ
ア３４、第３配線層（反射電極）３８が形成される。な
お、それぞれの画像表示素子の駆動回路をＮチャンネル
トランジスタとＰチャンネルトランジスタとの両方で構
成する場合には、容量の下部電極を構成する拡散層２０
を形成する以前に、それぞれの画像表示素子を形成する
領域内の半導体基板表面の所定の位置に、Ｐウエルおよ
びＮウエルを形成しておく必要がある。しかし、一方の
導電型のトランジスタのみで駆動回路を構成する場合に
は、それぞれの画像表示素子を形成する領域内にウエル
を形成しておく必要はない。例えば、駆動回路をＮ型ト
ランジスタのみで形成するのであれば、Ｐ^- 型半導体基
板表面の、第１および第２の方向に配置される複数の画
像表示素子を形成する形成する領域全体に共通のＰウエ
ルを形成しておけばよい。この場合、容量を構成する拡
散層２０は、それぞれの画像表示素子が形成される領域
全体において同一の導電型を有する、すなわち、Ｐウエ
ルが形成された、半導体基板の表面に形成されることに
なる。

【００３０】なお、液晶表示装置１の半導体基板３０表
面上には、画像表示素子がアレイ状に配置された画像表
示部に加えて、その周辺に、外部から画像信号を受け取
り、画像表示部に供給するための画素信号や走査信号を
生成する信号処理部が設けられている。前述のように、
画像表示部の画像表示素子は、高電圧に耐える必要があ
るため、高電圧仕様の製造工程で形成される。一方、信
号処理部には高電圧は印加されない。このため、信号処
理部は、上記で説明した画像表示部の形成工程とは別
に、通常のＣＭＯＳ半導体製造工程によって形成され
る。

【００３１】本実施形態では、トランジスタと画素電極
および負荷容量を含む画素が、図１に示したように走査
線１８の方向（図の横方向）に配列されるとともに、信
号線１４の方向（図の縦方向）にも配列される。すなわ
ち、図３に示すように、画素が第１および第２の方向に
２次元的なアレイ状に配置されて、本発明の液晶表示装
置の表示部を構成する。図３において、例えば破線７２
ｂで囲まれた部分のトランジスタ５０および負荷容量６
４によって一つの画素分の表示素子の液晶駆動部が形成
されている。なお図３では、トランジスタ５２のドレイ
ンに接続される容量の上部電極、およびその間を接続す
る配線は省略されている。ここで、それぞれ破線７２
ａ、７２ｂ、７２ｃ、７２ｄ、７２ｅ、７２ｆで示され
た画像表示素子を第１、第２、第３、第４、第５、第６
の画像表示素子とする。すると、第１、第２、第３の画
像表示素子、および第４、第５、第６の画像表示素子
は、それぞれが順番に第２の方向（図の左右方向）に互
いに隣り合って配置されている。そして、第４、第５、
第６の画像表示素子はそれぞれ第１、第２、第３の画像
表示素子に対して第１の方向（図の縦方向）に隣り合っ
て配置されている。

【００３２】図３に示すように、本実施形態における液
晶表示装置は、図において、縦方向に延びる信号線５８
の方向である第１の方向、及び横方向に延びる走査線６
０の方向である第２の方向、の両方の方向に隣り合う画
像表示素子について横方向にも縦方向にも負荷容量６
４、６６、６８、７０が隣合うように配置されている。
そして、その容量（負荷容量）６４、６６、６８、７０
の下部電極を構成する拡散層を共有して、１つの拡散層
６２としている。すなわち、例えば図の横方向に隣り合
う第１および第２の画像表示素子の負荷容量６４、６６
を構成する拡散層は、それぞれ、この第１および第２の
画像表示素子間の境界（図の縦方向の境界）に沿って形
成され、この境界において一体化されている。同様に、
第４および第５の画像表示素子の負荷容量６８、７０を
構成する拡散層は、それぞれ、第４および第５の画像表
示素子間の境界に沿って形成され、この境界において一
体化されている。そして、第１および第２の画像表示素
子７２ａ、７２ｂの負荷容量６４、６６を構成する拡散
層と、第４および第５の画像表示素子７２ｅ、７２ｆの
負荷容量６８、７０を構成する拡散層とは、第１および
第２の画像表示装置７２ａ、７２ｂと第４および第５の
画像表示装置７２ｅ、７２ｆとの間の境界（図の横方向
の境界）において一体化されている。従って、第１、第
２、第４、第５の４つの画像表示素子の負荷容量６４、
６６、６８、７０を構成する拡散層は、これらの４つの
画像表示素子間の縦方向および横方向の境界において一
体化された拡散層（共有拡散層）６２として形成されて
いる。この拡散層６２は、これらの４つの画像表示素子
にわたって形成され、これらの画像表示素子の負荷容量
に共有されている。

【００３３】図３に示された液晶表示装置では、画像表
示素子の負荷容量を構成する拡散層を第１の方向（図の
縦方向）に隣りあう画像表示素子で共有するため、それ
ぞれの画像表示素子の拡散層は、それぞれの画像表示素
子の第１の方向の寸法全体にわたって形成される。一
方、この拡散層と対向して負荷容量を構成する多結晶シ
リコンからなる上部電極は、第１の方向に隣りあう画像
表示素子の上部電極との間で電気的に分離する必要があ
るため、画像表示素子の第１の方向の寸法の全体わたっ
て形成することはできない。しかし、それぞれの画像表
示素子の負荷容量の上部電極は、分離のために必要な寸
法を除いた、それぞれの画像表示素子の第１の方向の寸
法の実質的に全体わたって形成される。前述のように、
多結晶シリコン同士の分離に必要な分離幅は小さいた
め、それぞれの画像表示素子の負荷容量の上部電極間を
分離しても、大きな容量値を得ることが可能である。

【００３４】また、このとき、トランジスタ５０、５
２、５４、５６も、前記２つの方向に隣り合うように配
置され、各ソース（例えばトランジスタ５０については
ソース５０ａ）は信号線５８に接続され、各ドレインは
各負荷容量の上部電極（例えばトランジスタ５０のドレ
イン５０ｂについては、負荷容量６４の上部電極）に接
続される。またトランジスタの各ゲート（例えばトラン
ジスタ５０のゲート電極５０ｃ）を構成するゲート電極
５９は配線６１で互いに接続されて走査線６０を形成す
る。実際には、図３に示した範囲のみではなく、さらに
第１の方向（図の上下）および第２の方向（図の左右）
に複数の画像表示素子がアレイ状に配置され、画像表示
装置の表示部が形成される。この結果、表示部には、複
数の表示素子の負荷容量に共有されて第１の方向に延び
る拡散層（共通拡散層）６２が、複数、第２の方向に配
置されることになる。それぞれの共有拡散層は、第１の
方向に、第１の方向に配置される複数の画像表示素子全
体におよんで、すなわち、画像表示素子のアレイの全体
にわたって延びる。

【００３５】図３にはこのような共有拡散層６２が１つ
だけ表示されている。しかし、例えば、図では省略され
ているが、第３および第６の表示素子７２ｃおよび７２
ｆの負荷容量の拡散層と、さらにその左側に配置される
表示素子の負荷容量の拡散層とが共有され、さらに、そ
れらの上下方向の配置される複数の画像表示素子の負荷
容量の拡散層が共有されることによって、縦方向に延び
る第２の共有拡散層が形成される。この共有拡散層は、
図３に表示された共有拡散層６２の左側に隣りあって配
置される。また、第１および第４の表示素子の７２ａ、
７２ｄの右側に配置される表示素子の負荷容量の拡散層
と、さらにその右側に配置される表示素子の負荷容量の
拡散層とが共有され、縦方向に延びる第３の共有拡散層
が形成される。これらの共有拡散層は、第２の方向（図
の横方向）に、画像表示素子が第２の方向（図の横方
向）に配置される周期の２倍の周期で配置される。そし
て、これらの第１の方向に延びる複数の共有拡散層の中
の、隣りあう２つの共有拡散層の間には、それぞれ、第
２の方向に隣りあう２つの表示素子のトランジスタが配
置される。例えば、図３に示された共有拡散層６２と、
その左側に隣りあって配置される第２の共有拡散層との
間には、それぞれ第２の方向に隣りあう、第２および第
３の表示素子のトランジスタ５０、５２と、第５および
第６の表示素子のトランジスタ５４、５６が、配置され
る。

【００３６】図３に示した例では、第１の方向（図の縦
方向）に配置された複数の表示素子の負荷容量の下部電
極となる拡散層が共有されている。このように、第１お
よび第２の二つの方向において、それぞれ隣り合う画像
表示素子の容量を構成する拡散層間に分離領域を設ける
ことなく、共有することにより、画素サイズが小さくな
っても負荷容量の面積を確保することを可能としてい
る。この場合、アレイ（画像表示部）の端部に図示しな
いコンタクトが形成され、所要の電位が供給される。

【００３７】図４は、本発明の他の実施形態に係わる液
晶表示装置の概略を示す平面図である。本実施形態で
は、図３に示した実施形態と同様に、第１および第２の
方向の２つの方向の境界において、それぞれ隣りあう画
像表示素子の容量を構成する拡散層が一体化され、第１
の方向（縦方向）に延びる共有拡散層６２が形成されて
いる。しかし、図３の場合と異なり、４つの画像表示素
子に囲まれた部分に、より具体的には、４つの画像表示
素子の上部電極に囲まれた部分に、この共有拡散層６２
に所要の電位を供給するコンタクト７６が設けられてい
る。それぞれのコンタクト７６は、それを取り囲む４つ
の画像表示素子によって共有され、それら４つの画像表
示素子の容量を構成する拡散層に所要の電位を供給す
る。図４の場合には、第１の方向（図の縦方向）に延び
る共有拡散層６２全体では、２個の画像表示素子に対し
て１個の割合でコンタクト７６が設けられている。

【００３８】図では省略されているが、コンタクトの底
面の半導体基板３０表面には、コンタクト形成のための
高濃度拡散層が形成される。また、このコンタクトに対
して所要の電位を供給する配線が配置される。例えば、
配線６１と同一層に設けられた配線７７およびビアを介
して、遮光層に接続し、遮光層を通じて、例えば接地電
位を供給することが可能である。図４では、コンタクト
７６との接触を防ぐため、容量６４、６６、６８、７０
それぞれの上部電極の角が切り取られている。このた
め、アレイの端部にコンタクトを設けた場合に比較し
て、容量の面積は減少する。しかし、アレイ内にコンタ
クトを設けることによって、多数配置された画像表示素
子のそれぞれの容量の拡散層への所要の電位供給を均一
に行い、動作の安定性を高めることが可能である。ま
た、コンタクトを４つの画像表示素子に囲まれた部分
に、それらの画像表示素子に対して共通に設けることに
よって、容量の減少を最小限にとどめることが可能であ
る。すなわち、この場合であっても、上部電極を、第２
の方向に隣りあう画像表示素子間の縦方向の境界に沿っ
て、その境界の長さの実質的に全体にわたって形成する
ことが可能である。動作上の問題がなければ、コンタク
トの数をさらに減らすことも可能である。例えば、２個
の画像表示素子毎に１個のコンタクトを設けるのではな
く、４個、６個、８個もしくはそれ以上の偶数個の画像
表示素子毎に１つのコンタクトを設けることも可能であ
る。この場合にも、コンタクトは、第１および第２の方
向に隣りあう画像表示素子の上部電極に囲まれた部分に
設けることが、容量の減少を最小限にとどめるために好
ましい。

【００３９】第２の方向（図の横方向）には、隣り合う
表示素子間で負荷容量の下部電極を形成するアクティブ
領域を共有する一方で、第１の方向（図の縦方向）に
は、負荷容量の下部電極を形成する拡散層を表示画素毎
に分離することも可能である。この場合には、それぞれ
の拡散層毎に所要の電位を供給するためのコンタクトが
形成される。この場合、それぞれの画像表示素子の容量
を構成する拡散層を第１の方向（図の縦方向）に隣りあ
う画像表示素子の拡散層と分離する分離領域を設ける必
要がある。このため、拡散層を、第２の方向に隣りあう
画像表示素子間の境界全体にわたって、すなわち、画像
表示素子の第１の方向の寸法全体にわたって形成するこ
とはできない。しかし、なるべく大きな容量値を得るた
めに、分離のために必要な寸法を除いた、境界の画像表
示素子の第１の方向の寸法の実質的な全体にわたって、
拡散層を形成することが好ましい。もしくは、第１の方
向（図の縦方向）に隣りあう少なくとも２つずつの画像
表示素子の容量を構成する拡散層を一体化し、第１およ
び第２の方向で４つもしくはそれ以上の画像表示素子の
容量を構成する拡散層に対して、少なくとも１個の共通
のコンタクトを設けることが、コンタクト形成による容
量減少を最小にするためには好ましい。このように、第
２の方向に隣りあう２つの画像表示素子間の境界におい
て拡散層を一体化するとともに、１の方向に隣りあう画
像表示素子の拡散層間や上部電極間を相互に分離するた
めの寸法や、複数の拡散層に対して電位を供給する共通
のコンタクトを形成するための寸法等、容量の形成およ
びその使用に必要な必要最小限の寸法を除いて、この境
界に沿った領域の実質的な全体を、拡散層や上部電極を
配置するために利用して、可能な限り容量を増大させる
ことが好ましい。より具体的には、第２の方向に隣りあ
う２つの画像表示素子間の、拡散層が一体化される境界
に沿った領域には、容量を構成するための拡散層および
上部電極と、一体化した拡散層に対して電位を供給する
共通のコンタクトおよびそれに付随する構造（コンタク
ト形成のための高濃度拡散層等）のみを配置することが
好ましい。それ以外の、容量の形成およびその使用に対
して寄与しない、そして、拡散層もしくは上部電極と同
一の層に形成されて、大きな容量の減少を引き起こす構
造は、拡散層が一体化される境界に沿った領域には配置
しないことが好ましい。ただしもちろん、上部電極の上
方を第２の方向に延びる配線１９、６１のように、拡散
層および上部電極とは異なる層には他の構造を配置する
ことが可能である。４つの画像表示素子の容量を構成す
る拡散層を一体化した場合、画像表示部に配置される共
有拡散層は、それぞれ、第１の方向に隣りあう２個の画
像表示素子にわたって延びる。すなわち、第１の方向
に、概略、画像表示素子２個分の寸法を有する。６つ、
８つ、もしくはそれ以上の偶数個ずつの画像表示素子の
容量を構成する拡散層を一体化した場合、それぞれの共
有拡散層は、第１の方向に隣りあう３個、４個、もしく
はそれ以上の個数の画像表示素子にわたって延び、概
略、画像表示素子３個分、４個分、もしくはそれ以上の
寸法を有する。また、以上説明したような液晶表示装置
に対し、光を入射する光源を組み合わせることで、表示
システムを構成することができる。

【００４０】以上、本発明の液晶表示装置および表示シ
ステムについて詳細に説明したが、本発明は、以上の例
には限定されず、本発明の要旨を逸脱しない範囲におい
て、各種の改良や変更を行ってもよいのはもちろんであ
る。例えば、図３に示した配置においては、第２の方向
（図の横方向）に隣りあう画像表示素子が線対称になる
ように背面配置する一方で、第１の方向（図の縦方向）
には背面配置を行っていない。しかし、第１および第２
の方向の両方に画像表示素子を背面配置することも可能
である。図１、３等に破線で示したそれぞれの画像表示
素子の範囲は、半導体基板３０の表面上に、それぞれの
画像表示素子のトランジスタおよび負荷容量が形成され
る範囲を示している。これらの構造のさらに上方に配置
される画素電極も、通常は、同一の範囲内に設けられ
る。しかし、配置の都合によっては、トランジスタおよ
び負荷容量が形成される範囲に対して一定の位置関係で
ずれた位置に画素電極を配置することも可能である。こ
の場合、第２の方向に隣りあう画像表示素子の容量を構
成する拡散層は、トランジスタおよび容量を形成するた
めにこの隣りあう画像表示素子のそれぞれに与えられる
半導体基板表面上の範囲間の境界に沿って形成され、こ
の境界において一体化される。また、第１の方向にも容
量の拡散層が一体化される場合には、第１の方向に隣り
あう画像表示素子の容量を構成する拡散層は、トランジ
スタおよび容量を形成するためにこの隣りあう画像表示
素子のそれぞれに与えられる半導体基板表面上の範囲間
の境界に沿って形成され、この境界において一体化され
る。さらに、第２の方向に隣りあう画像表示素子のトラ
ンジスタは、トランジスタおよび容量を形成するために
この隣りあう画像表示素子のそれぞれに与えられる半導
体基板表面上の範囲間の境界をまたいで、第２の方向に
延びるゲート電極を共有する。

【００４１】図１、３に示した例では、それぞれの画像
表示素子は、半導体基板３０表面上の正方形の範囲内に
形成される。しかし、配置の都合によっては、完全な正
方形以外の形状の範囲内にそれぞれの画像表示素子を形
成することも可能である。言うまでもなく、図１、３に
破線で示したそれぞれの画像表示素子の範囲は、理解を
容易にするために概念的に記したにすぎず、実際の画像
表示装置上の物理的な構造として存在するわけではな
い。しかし、実際の画像表示装置におけるそれぞれの画
像表示素子の範囲、もしくは、それらの間の境界の位置
は、実際の画像表示装置に形成されたトランジスタや容
量等の配置に基づいて容易に把握することが可能であ
る。上記の例では、各表示素子毎に１個のＮチャンネル
トランジスタを設け、そのドレイン出力で画素電極を駆
動している。これ以外にも様々な駆動回路を構成するこ
とが可能である。例えば、それぞれ１個のＮチャンネル
トランジスタとＰチャンネルトランジスタとを並列に接
続して、その出力で画素電極を駆動することも可能であ
る。

【００４２】しかし、この場合には、それぞれの画像表
示素子領域内に複数のトランジスタを形成するための面
積が必要になるばかりではなく、Ｎチャンネルトランジ
スタとＰチャンネルトランジスタとのそれぞれをその中
に形成するためにウエルを形成するための面積も必要に
なる。また、ウエルを形成するための工程を追加する必
要があり、製造コストも上昇する。このような構造の形
成に必要な面積を削減し、十分な容量の負荷容量を形成
するための面積を確保するとともに、製造コストを低減
するためには、一方の導電型のトランジスタ（通常はＮ
チャンネルトランジスタ）のみを使用して駆動回路を構
成することが好ましい。また、例えば、特許２８０４１
９８号公報に記されたように、各表示素子毎に２個のト
ランジスタを設け、第１のトランジスタのドレインに、
ドレイン出力を保持する負荷容量を接続するとともに、
第２のトランジスタのゲートを接続して、この第２のト
ランジスタを介して画素電極を駆動することも可能であ
る。

【００４３】

【発明の効果】以上説明した通り、本発明によれば、画
素サイズを小さくしても、負荷容量の面積を従来よりも
大きく確保することが可能となる。また、隣り合うトラ
ンジスタのゲート電極を共通にできるため、信号線およ
び走査線を直線的に配置して、容量を低減することが可
能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る液晶表示装置の概略
を示す平面図である。

【図２】 図１のII−II線に沿った断面図である。

【図３】 本発明の実施形態に係る液晶表示装置の概略
を示す平面図である。

【図４】 本発明の他の実施形態に係る液晶表示装置の
概略を示す平面図である。

【図５】 従来の液晶表示装置の概略構成を示す断面図
である。

【図６】 従来の液晶表示装置の液晶駆動部の概略を示
す平面図である。

【符号の説明】

１０、１１、１３、５０、５２、５４、５６ トランジ
スタ １０ａ、５０ａ ソース １０ｂ、５０ｂ ドレイン １０ｃ、１３ｃ、５０ｃ ゲート １２ａ、１２ｂ、１２ｃ、７６ コンタクト １４、５８ 信号線 １５ 分離領域 １６ 配線層 １７、５９ ゲート電極 １８、６０ 走査線 １９、６１、７７ 配線 ２０、６２ 拡散層 ２１ａ、２１ｂ、２１ｃ、７２ａ、７２ｂ、７２ｃ、７
２ｄ、７２ｅ、７２ｆ 画像表示素子 ２２、２６ 負荷容量上部電極 ２４、２８、６４、６６、６８、７０ 負荷容量 ３０ 半導体基板 ３２、３４ ビア ３６ 遮光層 ３８ 画素電極（反射ミラー） ４０ 液晶 ４２ 液晶対向電極（透明電極）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ａ 27/04 Ｆターム(参考） 2H092 HA05 JA24 JA28 JB62 JB68 KA04 KA22 MA26 NA25 PA06 5C094 AA15 AA25 BA03 BA43 CA19 DA15 EA04 EA07 ED13 FB19 5F038 AC03 AC05 AV06 CA02 CA06 CD05 EZ20

Claims (11)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成されたトランジスタ
   と、該トランジスタのドレイン出力によって駆動される
   画素電極と、前記トランジスタのドレイン出力を保持す
   る容量とを含む複数の画像表示素子が、第１及び第２の
   方向に２次元的にアレイ状に配置された画像表示部を含
   む液晶表示装置であって、 前記容量が、前記半導体基板の表面に形成された容量拡
   散層と、絶縁膜を介して、該容量拡散層と対向する容量
   電極とからなり、 前記複数の画像表示素子が、前記第２の方向に順番に隣
   りあう第１、第２および第３の画像表示素子を含み、 前記第１および第２の画像表示素子のそれぞれの前記容
   量拡散層が、該第１および第２の画像表示素子間の境界
   に沿って、該境界の長さの少なくとも実質的に全体にわ
   たって形成されると共に、該境界において一体化される
   ことを特徴とする液晶表示装置。
2. 【請求項２】半導体基板上に形成されたトランジスタ
   と、該トランジスタのドレイン出力によって駆動される
   画素電極と、前記トランジスタのドレイン出力を保持す
   る容量とを含む複数の画像表示素子が、第１及び第２の
   方向に２次元的にアレイ状に配置された画像表示部を含
   む液晶表示装置であって、 前記容量が、前記半導体基板の表面に形成された容量拡
   散層と、絶縁膜を介して、該容量拡散層と対向する容量
   電極とからなり、 前記複数の画像表示素子が、前記第２の方向に順番に隣
   りあう第１、第２および第３の画像表示素子と、該第１
   および第２の画像表示素子に対して前記第１の方向に隣
   りあい、互いに前記第２の方向に隣りあう第４および第
   ５の前記画像表示素子とを含み、 前記第１、第２、第４および第５の画像表示素子の容量
   拡散層が一体化され、 前記一体化された容量拡散層に所要の電位を供給するた
   めのコンタクトが、前記第１、第２、第４および第５の
   画像表示素子の容量電極に囲まれた部分に設けられるこ
   とを特徴とする液晶表示装置。
3. 【請求項３】前記第１および第２の画像表示素子のそれ
   ぞれの容量拡散層が、該第１および第２の画像表示素子
   間の境界に沿って、該境界の長さの少なくとも実質的に
   全体にわたって形成されることを特徴とする請求項２に
   記載の液晶表示装置。
4. 【請求項４】半導体基板上に形成されたトランジスタ
   と、該トランジスタのドレイン出力によって駆動される
   画素電極と、前記トランジスタのドレイン出力を保持す
   る容量とを含む複数の画像表示素子が、第１及び第２の
   方向に２次元的にアレイ状に配置された画像表示部を含
   む液晶表示装置であって、 前記容量が、前記半導体基板の表面に形成された容量拡
   散層と、絶縁膜を介して、該容量拡散層と対向する容量
   電極とからなり、 前記複数の画像表示素子が、前記第２の方向に順番に隣
   りあう第１、第２および第３の画像表示素子を含み、 前記第１および第２の画像表示素子のそれぞれの容量拡
   散層が、該第１および第２の画像表示素子間の境界に沿
   って形成されると共に、該境界において一体化され、 前記第２および第３の画像表示素子のトランジスタが、
   該第２および第３の画像表示素子間の境界線をまたいで
   前記第２の方向に延びる共有ゲート電極を共有したこと
   を特徴とする液晶表示装置。
5. 【請求項５】前記画像表示部が、前記第１、第２および
   第３の画像表示素子を含んで前記第２の方向に配置され
   た複数の前記画像表示素子を選択する走査線を有し、該
   走査線が、前記共有ゲート電極と、該共有ゲート電極に
   接続され、前記第１および第２の画像表示素子の容量電
   極の上方を前記第２の方向に延びる配線とからなること
   を特徴とする請求項４に記載の液晶表示装置。
6. 【請求項６】半導体基板上に形成されたトランジスタ
   と、該トランジスタのドレイン出力によって駆動される
   画素電極と、前記トランジスタのドレイン出力を保持す
   る容量とを含む複数の画像表示素子が、第１及び第２の
   方向に２次元的にアレイ状に配置された画像表示部を含
   む液晶表示装置であって、 前記容量が、前記半導体基板の表面に形成された容量拡
   散層と、絶縁膜を介して、該容量拡散層と対向する容量
   電極とからなり、 前記複数の画像表示素子が、前記第２の方向に順番に隣
   りあう第１、第２および第３の画像表示素子を含み、 前記第１および第２の画像表示素子のそれぞれの容量拡
   散層が、該第１および第２の画像表示素子間の境界に沿
   って形成されると共に、該境界において一体化され、 前記画像表示部が、前記第１、第２および第３の画像表
   示素子を含んで前記第２の方向に配置された複数の前記
   画像表示素子を選択する走査線を有し、該走査線が、前
   記第１および第２の画像表示素子の容量電極の上方を前
   記第２の方向に延びる配線を含むことを特徴とする液晶
   表示装置。
7. 【請求項７】前記第１および第２の画像表示素子のそれ
   ぞれの前記容量電極が、前記第１および第２の画像表示
   素子間の境界に沿って、該境界の長さの実質的に全体に
   わたって形成されることを特徴とする請求項１乃至６の
   いずれかに記載の液晶表示装置。
8. 【請求項８】前記複数の画像表示素子に、前記第１の方
   向に延びる信号線から画素信号が入力されることを特徴
   とする請求項１乃至７のいずれかに記載の液晶表示装
   置。
9. 【請求項９】前記第１の画像表示素子の容量拡散層が、
   該第１の画像表示素子が形成される範囲全体において同
   一の導電型を有する前記半導体基板の表面に形成される
   ことを特徴とする請求項１乃至８のいずれかに記載の液
   晶表示装置。
10. 【請求項１０】前記第１の画像表示素子の容量拡散層が
    第１の導電型を有し、該第１の導電型の前記半導体基板
    の表面に形成されることを特徴とする請求項１乃至９の
    いずれかに記載の液晶表示装置。
11. 【請求項１１】前記請求項１乃至１０のいずれかに記載
    の液晶表示装置と、該液晶表示装置に光を入射する光源
    とを有することを特徴とする表示システム。