JPH1010569A - 反射型液晶表示装置 - Google Patents
反射型液晶表示装置Info
- Publication number
- JPH1010569A JPH1010569A JP18276596A JP18276596A JPH1010569A JP H1010569 A JPH1010569 A JP H1010569A JP 18276596 A JP18276596 A JP 18276596A JP 18276596 A JP18276596 A JP 18276596A JP H1010569 A JPH1010569 A JP H1010569A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- pixel electrode
- display device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 クロストークの発生を軽減できる反射型液晶
表示装置を提供することを目的とする。 【解決手段】 半導体基板と、該半導体基板に対向配置
された透明基板と、該両基板間に封止された液晶層と、
該半導体基板上に画素配列に対応してマトリクス状に形
成された複数のスイッチング素子と、該スイッチング素
子の上方に該画素配列に対応しかつ間隙を介してマトリ
クス状に形成された複数の画素電極を有する反射型液晶
表示装置であって、各画素の間隙を充填しかつ画素電極
を被覆する誘電体層を有し、誘電体層が液晶層より充分
比誘電率の低い材料からなることを特徴とする反射型液
晶表示装置。
表示装置を提供することを目的とする。 【解決手段】 半導体基板と、該半導体基板に対向配置
された透明基板と、該両基板間に封止された液晶層と、
該半導体基板上に画素配列に対応してマトリクス状に形
成された複数のスイッチング素子と、該スイッチング素
子の上方に該画素配列に対応しかつ間隙を介してマトリ
クス状に形成された複数の画素電極を有する反射型液晶
表示装置であって、各画素の間隙を充填しかつ画素電極
を被覆する誘電体層を有し、誘電体層が液晶層より充分
比誘電率の低い材料からなることを特徴とする反射型液
晶表示装置。
Description
【０００１】
【０００１】
【０００２】
【発明の属する技術分野】本発明は、反射型液晶表示装
置に関する。
置に関する。
【０００３】
【０００２】
【０００４】
【従来の技術】従来の反射型液晶表示装置の概略断面構
造図を図３に示す。同図において、反射型液晶表示装置
は、シリコン基板１０１とこれに対向するガラス基板１
０２との間に液晶層１０３を封入したものである。この
シリコン基板１０１上には、それぞれソース１０４ａ、
ゲート１０４ｂ、ドレイン１０４ｃの各電極を有する、
マトリクス状に配線接続されたＭＯＳ ＦＥＴ（スイッ
チング素子）１０４が形成され、それぞれＭＯＳ ＦＥ
Ｔ１０４を被覆する絶縁層１０５と、絶縁層１０５上に
間隙１０６を介してマトリクス状に配置されたアルミニ
ウムからなり反射膜を兼ねる画素電極１０７に対応して
接続形成されている。一方、ガラス基板１０２上には、
透明電極１０８が形成されている。
造図を図３に示す。同図において、反射型液晶表示装置
は、シリコン基板１０１とこれに対向するガラス基板１
０２との間に液晶層１０３を封入したものである。この
シリコン基板１０１上には、それぞれソース１０４ａ、
ゲート１０４ｂ、ドレイン１０４ｃの各電極を有する、
マトリクス状に配線接続されたＭＯＳ ＦＥＴ（スイッ
チング素子）１０４が形成され、それぞれＭＯＳ ＦＥ
Ｔ１０４を被覆する絶縁層１０５と、絶縁層１０５上に
間隙１０６を介してマトリクス状に配置されたアルミニ
ウムからなり反射膜を兼ねる画素電極１０７に対応して
接続形成されている。一方、ガラス基板１０２上には、
透明電極１０８が形成されている。
【０００５】
【０００３】
【０００６】
【発明が解決しようとする課題】ところで、上述の反射
型液晶表示装置では、画素電極間の間隙１０６が比誘電
率の高い液晶で満たされているので、隣接する画素電極
間の容量が大きい。従って、ある画素の電圧が入力信号
に応じて変化すると、隣接する画素の電極が同時に変化
し、クロストークが発生することとなる。
型液晶表示装置では、画素電極間の間隙１０６が比誘電
率の高い液晶で満たされているので、隣接する画素電極
間の容量が大きい。従って、ある画素の電圧が入力信号
に応じて変化すると、隣接する画素の電極が同時に変化
し、クロストークが発生することとなる。
【０００７】
【０００４】本発明は上述の事情に鑑みてなされたもの
であり、クロストークの発生を軽減できる反射型液晶表
示装置を提供することを目的とする。
であり、クロストークの発生を軽減できる反射型液晶表
示装置を提供することを目的とする。
【０００８】
【０００５】
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
半導体基板と、該半導体基板に対向配置された透明基板
と、該両基板間に封止された液晶層と、該半導体基板上
に画素配列に対応してマトリクス状に形成された複数の
スイッチング素子と、該スイッチング素子の上方に該画
素配列に対応しかつ間隙を介してマトリクス状に形成さ
れた複数の画素電極を有する反射型液晶表示装置であっ
て、各画素の間隙を充填しかつ画素電極を被覆する誘電
体層を有し、誘電体層が液晶層より充分比誘電率の低い
材料からなることを特徴とする。
半導体基板と、該半導体基板に対向配置された透明基板
と、該両基板間に封止された液晶層と、該半導体基板上
に画素配列に対応してマトリクス状に形成された複数の
スイッチング素子と、該スイッチング素子の上方に該画
素配列に対応しかつ間隙を介してマトリクス状に形成さ
れた複数の画素電極を有する反射型液晶表示装置であっ
て、各画素の間隙を充填しかつ画素電極を被覆する誘電
体層を有し、誘電体層が液晶層より充分比誘電率の低い
材料からなることを特徴とする。
【００１０】
【０００６】また、請求項２記載の発明は、請求項１記
載の反射型液晶表示装置において、誘電体層は、シリコ
ン酸化物よりなることを特徴とする。
載の反射型液晶表示装置において、誘電体層は、シリコ
ン酸化物よりなることを特徴とする。
【００１１】
【０００７】
【００１２】
【作用】本発明は以上のように構成したので、画素配列
に対応してマトリクス状に形成された複数のスイッチン
グ素子の上方において、該画素配列に対応して形成され
る各画素電極間の間隙が、液晶層より充分比誘電率の低
い材料、例えばシリコン酸化物などで充填されるので、
各画素電極間の電気的容量が小さくなり、クロストーク
が軽減される。
に対応してマトリクス状に形成された複数のスイッチン
グ素子の上方において、該画素配列に対応して形成され
る各画素電極間の間隙が、液晶層より充分比誘電率の低
い材料、例えばシリコン酸化物などで充填されるので、
各画素電極間の電気的容量が小さくなり、クロストーク
が軽減される。
【００１３】
【０００８】
【００１４】
【発明の実施の形態】本発明の反射型液晶表示装置の一
実施形態について、その具体的な構成を図面を引用して
説明する。図１は、本発明の一実施形態における反射型
液晶パネルの断面の模式図であり、複数画素の内の或画
素部分を拡大した図である。
実施形態について、その具体的な構成を図面を引用して
説明する。図１は、本発明の一実施形態における反射型
液晶パネルの断面の模式図であり、複数画素の内の或画
素部分を拡大した図である。
【００１５】
【０００９】この反射型液晶表示装置は、表示パネル
が、Ｐ型のシリコン基板１と、一部にスペーサ等を介在
させてシリコン基板１に対向するガラス基板６と、これ
らの基板間に真空吸引等によって封入された液晶９とを
有してなるものである。
が、Ｐ型のシリコン基板１と、一部にスペーサ等を介在
させてシリコン基板１に対向するガラス基板６と、これ
らの基板間に真空吸引等によって封入された液晶９とを
有してなるものである。
【００１６】
【００１０】ガラス基板６は、液晶９側表面上に、コモ
ン電圧に保持される又は接地されるＩＴＯ等の透明電極
７と、斜め蒸着したシリコン酸化物からなる配向膜８と
が積層して形成されている。なお、ブラックマトリクス
は除かれたものとなっている。また、配向膜８はポーラ
ス状となっている。液晶９は、垂直配列タイプのネマチ
ック液晶である。
ン電圧に保持される又は接地されるＩＴＯ等の透明電極
７と、斜め蒸着したシリコン酸化物からなる配向膜８と
が積層して形成されている。なお、ブラックマトリクス
は除かれたものとなっている。また、配向膜８はポーラ
ス状となっている。液晶９は、垂直配列タイプのネマチ
ック液晶である。
【００１７】
【００１１】シリコン基板１は、液晶９側表面上に、マ
トリクス状に配列された画素の１つに対応して、ソース
１１がソースライン３１Ｓを介してデータ信号を受け、
ポリシリコンゲート１２がスキャン信号を受け、ドレイ
ン１３がドレインライン３１Ｄに接続されたＰチャネル
ＭＯＳトランジスタ１０及びソース２１がソースライン
３１Ｓを介してデータ信号を受け、ポリシリコンゲート
２２がスキャン信号を受け、ドレイン２３がドレインラ
イン３１Ｄに接続されたＮチャネルＭＯＳトランジスタ
２０と、これの上方の画素電極層３４内において互いに
隣接し僅かな間隙５４で分離されて密にパターン形成さ
れた画素電極３４Ｄと、それぞれ配線層３１、３２、３
３内にパターン形成されて、ＰチャネルＭＯＳトランジ
スタ１０、ＮチャネルＭＯＳトランジスタ２０の各ドレ
イン１３、２３と画素電極３４Ｄとを接続するドレイン
ライン３１Ｄ、３２Ｄ、３３Ｄとが設けられたものであ
る。また、他の画素電極に対応する部分も同様に形成さ
れる。
トリクス状に配列された画素の１つに対応して、ソース
１１がソースライン３１Ｓを介してデータ信号を受け、
ポリシリコンゲート１２がスキャン信号を受け、ドレイ
ン１３がドレインライン３１Ｄに接続されたＰチャネル
ＭＯＳトランジスタ１０及びソース２１がソースライン
３１Ｓを介してデータ信号を受け、ポリシリコンゲート
２２がスキャン信号を受け、ドレイン２３がドレインラ
イン３１Ｄに接続されたＮチャネルＭＯＳトランジスタ
２０と、これの上方の画素電極層３４内において互いに
隣接し僅かな間隙５４で分離されて密にパターン形成さ
れた画素電極３４Ｄと、それぞれ配線層３１、３２、３
３内にパターン形成されて、ＰチャネルＭＯＳトランジ
スタ１０、ＮチャネルＭＯＳトランジスタ２０の各ドレ
イン１３、２３と画素電極３４Ｄとを接続するドレイン
ライン３１Ｄ、３２Ｄ、３３Ｄとが設けられたものであ
る。また、他の画素電極に対応する部分も同様に形成さ
れる。
【００１８】
【００１２】また、ＰチャネルＭＯＳトランジスタ１０
及びＮチャネルＭＯＳトランジスタ２０の各層と、各配
線層３１、３２、３３と、画素電極層３４との間には、
絶縁膜４０及び層間絶縁膜４１、４２、４３が交互に積
層して設けられている。
及びＮチャネルＭＯＳトランジスタ２０の各層と、各配
線層３１、３２、３３と、画素電極層３４との間には、
絶縁膜４０及び層間絶縁膜４１、４２、４３が交互に積
層して設けられている。
【００１９】
【００１３】ここで、配線層３１、３２、３３は、アル
ミニウム（ＡＬ）膜で形成されている。画素電極層３４
は、透明電極７に生じる標準電極電位と略同一の標準電
極電位を生じる材料、例えばタングステン（Ｗ）、チタ
ン（Ｔｉ）などにより形成される。また、絶縁膜４０及
び層間絶縁膜４１、４２、４３は、例えばリンシリケー
トガラス（ＰＳＧ）膜で形成されており、全層同じ材質
のものとなっている。
ミニウム（ＡＬ）膜で形成されている。画素電極層３４
は、透明電極７に生じる標準電極電位と略同一の標準電
極電位を生じる材料、例えばタングステン（Ｗ）、チタ
ン（Ｔｉ）などにより形成される。また、絶縁膜４０及
び層間絶縁膜４１、４２、４３は、例えばリンシリケー
トガラス（ＰＳＧ）膜で形成されており、全層同じ材質
のものとなっている。
【００２０】
【００１４】さらに、画素電極層３４上には、各画素電
極３４Ｄの間隙５４を充填しかつ画素電極３４Ｄを被覆
する誘電体層５３が形成され、さらに誘電体層５３上に
は、入射光を反射する誘電体ミラー５１と、斜め蒸着し
たシリコン酸化物からなる配向膜５２とが順次積層され
て形成されている。なお、誘電体層５３は、誘電体ミラ
ー５１及び液晶９より充分比誘電率の低い誘電体材料、
例えばＳｉＯ2 などが用いられる。また、誘電体ミラー
５１は、例えば、ＴｉＯ2 とＳｉＯ2 が交互にＥＢ蒸着
されて積層された多層膜などで構成され、ポーラス状と
なっている。また、配向膜５２もポーラス状となってい
る。
極３４Ｄの間隙５４を充填しかつ画素電極３４Ｄを被覆
する誘電体層５３が形成され、さらに誘電体層５３上に
は、入射光を反射する誘電体ミラー５１と、斜め蒸着し
たシリコン酸化物からなる配向膜５２とが順次積層され
て形成されている。なお、誘電体層５３は、誘電体ミラ
ー５１及び液晶９より充分比誘電率の低い誘電体材料、
例えばＳｉＯ2 などが用いられる。また、誘電体ミラー
５１は、例えば、ＴｉＯ2 とＳｉＯ2 が交互にＥＢ蒸着
されて積層された多層膜などで構成され、ポーラス状と
なっている。また、配向膜５２もポーラス状となってい
る。
【００２１】
【００１５】ダミーパターン３２Ｆ、３３Ｆ等は、互い
に隣接する画素電極３４Ｄの間隙の下方に設けられて、
漏れた入射光がトランジスタ１０、２０に到達しないよ
うに遮光を行うものである。
に隣接する画素電極３４Ｄの間隙の下方に設けられて、
漏れた入射光がトランジスタ１０、２０に到達しないよ
うに遮光を行うものである。
【００２２】以上のような構造を採用したことから、本
実施形態における反射型液晶表示装置は、一般的なＣＭ
ＯＳ製造用のシリコンプロセスや液晶パネル製造プロセ
スによって形成することができる。
実施形態における反射型液晶表示装置は、一般的なＣＭ
ＯＳ製造用のシリコンプロセスや液晶パネル製造プロセ
スによって形成することができる。
【００２３】尚、上述の実施形態では、反射膜として誘
電体ミラーを備える構成を例示したが、誘電体ミラーを
設けずに画素電極が反射膜を兼ねる構成としても良い。
電体ミラーを備える構成を例示したが、誘電体ミラーを
設けずに画素電極が反射膜を兼ねる構成としても良い。
【００２４】
【００１６】本実施形態における反射型液晶表示装置の
具体的な動作を、図面を引用して説明する。図２は、本
発明の一実施形態における反射型液晶表示装置の等価回
路のブロック図である。同図において、液晶９の駆動
は、線順次駆動のアクティブマトリクス方式で行われ
る。即ち、列電極駆動回路から１水平走査線に相当する
各列ごとのデータ信号がデータラインＡ1 〜Ａｎにパラ
レル出力されると共に、行電極駆動回路からその走査線
に該当する行のスキャン信号の正負パルスが、スキャン
ラインＸ1 、Ｙ1 等に順次出力される。このパルス出力
は、水平走査の度にスキャンラインＸ1 、Ｙ1 からスキ
ャンラインＸ2 、Ｙ2 さらにスキャンラインＸ3 、Ｙ3
と順に遷移する。
具体的な動作を、図面を引用して説明する。図２は、本
発明の一実施形態における反射型液晶表示装置の等価回
路のブロック図である。同図において、液晶９の駆動
は、線順次駆動のアクティブマトリクス方式で行われ
る。即ち、列電極駆動回路から１水平走査線に相当する
各列ごとのデータ信号がデータラインＡ1 〜Ａｎにパラ
レル出力されると共に、行電極駆動回路からその走査線
に該当する行のスキャン信号の正負パルスが、スキャン
ラインＸ1 、Ｙ1 等に順次出力される。このパルス出力
は、水平走査の度にスキャンラインＸ1 、Ｙ1 からスキ
ャンラインＸ2 、Ｙ2 さらにスキャンラインＸ3 、Ｙ3
と順に遷移する。
【００２５】
【００１７】ここで、２行１列目の画素を例にとると、
この画素では、ＰチャネルＭＯＳトランジスタ１０がス
キャンラインＸ2 を介してポリシリコンゲート１２に負
のスキャンパルスを受け、同時にＮチャネルＭＯＳトラ
ンジスタ２０がスキャンラインＹ2 を介してポリシリコ
ンゲート２２に正のスキャンパルスを受けると、Ｐチャ
ネルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラ
ンジスタ２０が共にオンして、ソース１１、２１とドレ
イン１３、２３が導通する。
この画素では、ＰチャネルＭＯＳトランジスタ１０がス
キャンラインＸ2 を介してポリシリコンゲート１２に負
のスキャンパルスを受け、同時にＮチャネルＭＯＳトラ
ンジスタ２０がスキャンラインＹ2 を介してポリシリコ
ンゲート２２に正のスキャンパルスを受けると、Ｐチャ
ネルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラ
ンジスタ２０が共にオンして、ソース１１、２１とドレ
イン１３、２３が導通する。
【００２６】
【００１８】すると、データラインＡ1 上に出力された
データ信号の電圧は、ソースライン３１Ｓと、Ｐチャネ
ルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラン
ジスタ２０と、ドレインライン３１Ｄ、３２Ｄ、３３Ｄ
とを介して、画素電極３４Ｄに印加される。次に、Ｐチ
ャネルＭＯＳトランジスタ１０のゲート１２及びＮチャ
ネルＭＯＳトランジスタ２０のゲート２２に接地電位が
印加されると、ＰチャネルＭＯＳトランジスタ１０及び
ＮチャネルＭＯＳトランジスタ２０が共にオフして、画
素電極３４Ｄにデータ信号の電圧が保持される。
データ信号の電圧は、ソースライン３１Ｓと、Ｐチャネ
ルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラン
ジスタ２０と、ドレインライン３１Ｄ、３２Ｄ、３３Ｄ
とを介して、画素電極３４Ｄに印加される。次に、Ｐチ
ャネルＭＯＳトランジスタ１０のゲート１２及びＮチャ
ネルＭＯＳトランジスタ２０のゲート２２に接地電位が
印加されると、ＰチャネルＭＯＳトランジスタ１０及び
ＮチャネルＭＯＳトランジスタ２０が共にオフして、画
素電極３４Ｄにデータ信号の電圧が保持される。
【００２７】
【００１９】そして、この画素電極３４Ｄの印加電圧と
透明電極７のコモン電圧との電圧差に応じて、画素電極
３４Ｄ上部における部分の液晶９が偏光状態を変えるの
で、図示しない光源から投射された入射光に対する図示
しない投射面への反射光の割合を制御することができ
る。他の画素に関しても同様である。
透明電極７のコモン電圧との電圧差に応じて、画素電極
３４Ｄ上部における部分の液晶９が偏光状態を変えるの
で、図示しない光源から投射された入射光に対する図示
しない投射面への反射光の割合を制御することができ
る。他の画素に関しても同様である。
【００２８】
【００２０】かかる構造及び動作の反射型液晶表示装置
では、例えば先に示したスキャンラインをＸ2 、Ｙ2 を
駆動する際に、データラインＡ1 及びＡ2 をパラレル出
力することによって、２行１列目及び隣接する２行２列
目の画素に対応する液晶９の部位の偏光状態を共に変え
る場合を考えると、２行１列目の画素に対応する画素電
極３４Ｄと隣接する２行２列目の画素に対応する画素電
極３４Ｄの間隙が、誘電体ミラー５１及び液晶９より充
分比誘電率の低い誘電材料で充填された誘電体層５３が
形成されているので、２行１列目の画素に対応する画素
電極３４Ｄと隣接する２行２列目の画素に対応する画素
電極３４Ｄ間の容量がほとんど無視できる小さな値とな
る。
では、例えば先に示したスキャンラインをＸ2 、Ｙ2 を
駆動する際に、データラインＡ1 及びＡ2 をパラレル出
力することによって、２行１列目及び隣接する２行２列
目の画素に対応する液晶９の部位の偏光状態を共に変え
る場合を考えると、２行１列目の画素に対応する画素電
極３４Ｄと隣接する２行２列目の画素に対応する画素電
極３４Ｄの間隙が、誘電体ミラー５１及び液晶９より充
分比誘電率の低い誘電材料で充填された誘電体層５３が
形成されているので、２行１列目の画素に対応する画素
電極３４Ｄと隣接する２行２列目の画素に対応する画素
電極３４Ｄ間の容量がほとんど無視できる小さな値とな
る。
【００２９】
【００２１】したがって、スキャン信号の正負パルス
が、スキャンラインＸ2 、Ｙ2 をスキャンして、２行１
列目の画素に対応するトランジスタがスイッチングされ
て、２行１列目の画素に対応する画素電極３４Ｄが、デ
ータラインＡ1 に対応する信号電圧を保持すると共に、
２行２列目の画素に対応するトランジスタがスイッチン
グされて、２行２列目の画素に対応する画素電極３４Ｄ
が、データラインＡ2 に対応する信号電圧を保持する際
に、２行１列目の画素に対応する画素電極３４Ｄが保持
する信号電圧が２行２列目の画素に対応するトランジス
タのスイッチングによって同時に電圧変動することがな
い。したがって、隣接する画素電極３４Ｄが保持する信
号電圧間のクロストークが激減する。
が、スキャンラインＸ2 、Ｙ2 をスキャンして、２行１
列目の画素に対応するトランジスタがスイッチングされ
て、２行１列目の画素に対応する画素電極３４Ｄが、デ
ータラインＡ1 に対応する信号電圧を保持すると共に、
２行２列目の画素に対応するトランジスタがスイッチン
グされて、２行２列目の画素に対応する画素電極３４Ｄ
が、データラインＡ2 に対応する信号電圧を保持する際
に、２行１列目の画素に対応する画素電極３４Ｄが保持
する信号電圧が２行２列目の画素に対応するトランジス
タのスイッチングによって同時に電圧変動することがな
い。したがって、隣接する画素電極３４Ｄが保持する信
号電圧間のクロストークが激減する。
【００３０】
【００２２】
【００３１】
【発明の効果】本発明は以上のように構成したため、画
素配列に対応してマトリクス状に形成された複数のスイ
ッチング素子の上方において、該画素配列に対応して形
成される各画素電極間の間隙が、液晶層より充分比誘電
率の低い材料、例えばシリコン酸化物などで充填される
ので、各画素電極間の電気的容量が小さくなり、クロス
トークが軽減される。
素配列に対応してマトリクス状に形成された複数のスイ
ッチング素子の上方において、該画素配列に対応して形
成される各画素電極間の間隙が、液晶層より充分比誘電
率の低い材料、例えばシリコン酸化物などで充填される
ので、各画素電極間の電気的容量が小さくなり、クロス
トークが軽減される。
【図１】本発明の一実施形態における反射型液晶パネル
の断面の模式図である。
の断面の模式図である。
【図２】本発明の一実施形態における反射型液晶表示装
置の等価回路のブロック図である。
置の等価回路のブロック図である。
【図３】従来の反射型液晶表示装置の概略断面構造図で
ある
ある
１・・・・・シリコン基板 ６・・・・・ガラス基板 ７・・・・・透明電極 ８・・・・・配向膜 ９・・・・・液晶 １０・・・・ＰチャネルＭＯＳトランジスタ １１・・・・ソース １２・・・・ポリシリコンゲート １３・・・・ドレイン ２０・・・・ＮチャネルＭＯＳトランジスタ ２１・・・・ソース ２２・・・・ポリシリコンゲート ２３・・・・ドレイン ３１・・・・配線層 ３２・・・・配線層 ３３・・・・配線層 ３１Ｄ・・・ドレインライン ３１Ｓ・・・ソースライン ３２Ｄ・・・ドレインライン ３２Ｆ・・・ダミーパターン ３３Ｄ・・・ドレインライン ３３Ｆ・・・ダミーパターン ３４・・・・画素電極層 ３４Ｄ・・・画素電極 ４０・・・・絶縁膜 ４１・・・・層間絶縁膜 ４２・・・・層間絶縁膜 ４３・・・・層間絶縁膜 ５１・・・・誘電体ミラー ５２・・・・配向膜 ５３・・・・誘電体層 ５４・・・・間隙
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年３月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、反射型液晶表示装
置に関する。
置に関する。
【０００２】
【従来の技術】従来の反射型液晶表示装置の概略断面構
造図を図３に示す。同図において、反射型液晶表示装置
は、シリコン基板１０１とこれに対向するガラス基板１
０２との間に液晶層１０３を封入したものである。この
シリコン基板１０１上には、それぞれソース１０４ａ、
ゲート１０４ｂ、ドレイン１０４ｃの各電極を有する、
マトリクス状に配線接続されたＭＯＳ ＦＥＴ（スイッ
チング素子）１０４が形成され、それぞれＭＯＳ ＦＥ
Ｔ１０４を被覆する絶縁層１０５と、絶縁層１０５上に
間隙１０６を介してマトリクス状に配置されたアルミニ
ウムからなり反射膜を兼ねる画素電極１０７に対応して
接続形成されている。一方、ガラス基板１０２上には、
透明電極１０８が形成されている。
造図を図３に示す。同図において、反射型液晶表示装置
は、シリコン基板１０１とこれに対向するガラス基板１
０２との間に液晶層１０３を封入したものである。この
シリコン基板１０１上には、それぞれソース１０４ａ、
ゲート１０４ｂ、ドレイン１０４ｃの各電極を有する、
マトリクス状に配線接続されたＭＯＳ ＦＥＴ（スイッ
チング素子）１０４が形成され、それぞれＭＯＳ ＦＥ
Ｔ１０４を被覆する絶縁層１０５と、絶縁層１０５上に
間隙１０６を介してマトリクス状に配置されたアルミニ
ウムからなり反射膜を兼ねる画素電極１０７に対応して
接続形成されている。一方、ガラス基板１０２上には、
透明電極１０８が形成されている。
【０００３】
【発明が解決しようとする課題】ところで、上述の反射
型液晶表示装置では、画素電極間の間隙１０６が比誘電
率の高い液晶で満たされているので、隣接する画素電極
間の容量が大きい。従って、ある画素の電圧が入力信号
に応じて変化すると、隣接する画素の電極が同時に変化
し、クロストークが発生することとなる。
型液晶表示装置では、画素電極間の間隙１０６が比誘電
率の高い液晶で満たされているので、隣接する画素電極
間の容量が大きい。従って、ある画素の電圧が入力信号
に応じて変化すると、隣接する画素の電極が同時に変化
し、クロストークが発生することとなる。
【０００４】本発明は上述の事情に鑑みてなされたもの
であり、クロストークの発生を軽減できる反射型液晶表
示装置を提供することを目的とする。
であり、クロストークの発生を軽減できる反射型液晶表
示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
半導体基板と、該半導体基板に対向配置された透明基板
と、該両基板間に封止された液晶層と、該半導体基板上
に画素配列に対応してマトリクス状に形成された複数の
スイッチング素子と、該スイッチング素子の上方に該画
素配列に対応しかつ間隙を介してマトリクス状に形成さ
れた複数の画素電極を有する反射型液晶表示装置であっ
て、各画素の間隙を充填しかつ画素電極を被覆する誘電
体層を有し、誘電体層が液晶層より充分比誘電率の低い
材料からなることを特徴とする。
半導体基板と、該半導体基板に対向配置された透明基板
と、該両基板間に封止された液晶層と、該半導体基板上
に画素配列に対応してマトリクス状に形成された複数の
スイッチング素子と、該スイッチング素子の上方に該画
素配列に対応しかつ間隙を介してマトリクス状に形成さ
れた複数の画素電極を有する反射型液晶表示装置であっ
て、各画素の間隙を充填しかつ画素電極を被覆する誘電
体層を有し、誘電体層が液晶層より充分比誘電率の低い
材料からなることを特徴とする。
【０００６】また、請求項２記載の発明は、請求項１記
載の反射型液晶表示装置において、誘電体層は、シリコ
ン酸化物よりなることを特徴とする。
載の反射型液晶表示装置において、誘電体層は、シリコ
ン酸化物よりなることを特徴とする。
【０００７】
【作用】本発明は以上のように構成したので、画素配列
に対応してマトリクス状に形成された複数のスイッチン
グ素子の上方において、該画素配列に対応して形成され
る各画素電極間の間隙が、液晶層より充分比誘電率の低
い材料、例えばシリコン酸化物などで充填されるので、
各画素電極間の電気的容量が小さくなり、クロストーク
が軽減される。
に対応してマトリクス状に形成された複数のスイッチン
グ素子の上方において、該画素配列に対応して形成され
る各画素電極間の間隙が、液晶層より充分比誘電率の低
い材料、例えばシリコン酸化物などで充填されるので、
各画素電極間の電気的容量が小さくなり、クロストーク
が軽減される。
【０００８】
【発明の実施の形態】本発明の反射型液晶表示装置の一
実施形態について、その具体的な構成を図面を引用して
説明する。図１は、本発明の一実施形態における反射型
液晶パネルの断面の模式図であり、複数画素の内の或画
素部分を拡大した図である。
実施形態について、その具体的な構成を図面を引用して
説明する。図１は、本発明の一実施形態における反射型
液晶パネルの断面の模式図であり、複数画素の内の或画
素部分を拡大した図である。
【０００９】この反射型液晶表示装置は、表示パネル
が、Ｐ型のシリコン基板１と、一部にスペーサ等を介在
させてシリコン基板１に対向するガラス基板６と、これ
らの基板間に真空吸引等によって封入された液晶９とを
有してなるものである。
が、Ｐ型のシリコン基板１と、一部にスペーサ等を介在
させてシリコン基板１に対向するガラス基板６と、これ
らの基板間に真空吸引等によって封入された液晶９とを
有してなるものである。
【００１０】ガラス基板６は、液晶９側表面上に、コモ
ン電圧に保持される又は接地されるＩＴＯ等の透明電極
７と、斜め蒸着したシリコン酸化物からなる配向膜８と
が積層して形成されている。なお、ブラックマトリクス
は除かれたものとなっている。また、配向膜８はポーラ
ス状となっている。液晶９は、垂直配列タイプのネマチ
ック液晶である。
ン電圧に保持される又は接地されるＩＴＯ等の透明電極
７と、斜め蒸着したシリコン酸化物からなる配向膜８と
が積層して形成されている。なお、ブラックマトリクス
は除かれたものとなっている。また、配向膜８はポーラ
ス状となっている。液晶９は、垂直配列タイプのネマチ
ック液晶である。
【００１１】シリコン基板１は、液晶９側表面上に、マ
トリクス状に配列された画素の１つに対応して、ソース
１１がソースライン３１Ｓを介してデータ信号を受け、
ポリシリコンゲート１２がスキャン信号を受け、ドレイ
ン１３がドレインライン３１Ｄに接続されたＰチャネル
ＭＯＳトランジスタ１０及びソース２１がソースライン
３１Ｓを介してデータ信号を受け、ポリシリコンゲート
２２がスキャン信号を受け、ドレイン２３がドレインラ
イン３１Ｄに接続されたＮチャネルＭＯＳトランジスタ
２０と、これの上方の画素電極層３４内において互いに
隣接し僅かな間隙５４で分離されて密にパターン形成さ
れた画素電極３４Ｄと、それぞれ配線層３１、３２、３
３内にパターン形成されて、ＰチャネルＭＯＳトランジ
スタ１０、ＮチャネルＭＯＳトランジスタ２０の各ドレ
イン１３、２３と画素電極３４Ｄとを接続するドレイン
ライン３１Ｄ、３２Ｄ、３３Ｄとが設けられたものであ
る。また、他の画素電極に対応する部分も同様に形成さ
れる。
トリクス状に配列された画素の１つに対応して、ソース
１１がソースライン３１Ｓを介してデータ信号を受け、
ポリシリコンゲート１２がスキャン信号を受け、ドレイ
ン１３がドレインライン３１Ｄに接続されたＰチャネル
ＭＯＳトランジスタ１０及びソース２１がソースライン
３１Ｓを介してデータ信号を受け、ポリシリコンゲート
２２がスキャン信号を受け、ドレイン２３がドレインラ
イン３１Ｄに接続されたＮチャネルＭＯＳトランジスタ
２０と、これの上方の画素電極層３４内において互いに
隣接し僅かな間隙５４で分離されて密にパターン形成さ
れた画素電極３４Ｄと、それぞれ配線層３１、３２、３
３内にパターン形成されて、ＰチャネルＭＯＳトランジ
スタ１０、ＮチャネルＭＯＳトランジスタ２０の各ドレ
イン１３、２３と画素電極３４Ｄとを接続するドレイン
ライン３１Ｄ、３２Ｄ、３３Ｄとが設けられたものであ
る。また、他の画素電極に対応する部分も同様に形成さ
れる。
【００１２】また、ＰチャネルＭＯＳトランジスタ１０
及びＮチャネルＭＯＳトランジスタ２０の各層と、各配
線層３１、３２、３３と、画素電極層３４との間には、
絶縁膜４０及び層間絶縁膜４１、４２、４３が交互に積
層して設けられている。
及びＮチャネルＭＯＳトランジスタ２０の各層と、各配
線層３１、３２、３３と、画素電極層３４との間には、
絶縁膜４０及び層間絶縁膜４１、４２、４３が交互に積
層して設けられている。
【００１３】ここで、配線層３１、３２、３３は、アル
ミニウム（ＡＬ）膜で形成されている。画素電極層３４
は、透明電極７に生じる標準電極電位と略同一の標準電
極電位を生じる材料、例えばタングステン（Ｗ）、チタ
ン（Ｔｉ）などにより形成される。また、絶縁膜４０及
び層間絶縁膜４１、４２、４３は、例えばリンシリケー
トガラス（ＰＳＧ）膜で形成されており、全層同じ材質
のものとなっている。
ミニウム（ＡＬ）膜で形成されている。画素電極層３４
は、透明電極７に生じる標準電極電位と略同一の標準電
極電位を生じる材料、例えばタングステン（Ｗ）、チタ
ン（Ｔｉ）などにより形成される。また、絶縁膜４０及
び層間絶縁膜４１、４２、４３は、例えばリンシリケー
トガラス（ＰＳＧ）膜で形成されており、全層同じ材質
のものとなっている。
【００１４】さらに、画素電極層３４上には、各画素電
極３４Ｄの間隙５４を充填しかつ画素電極３４Ｄを被覆
する誘電体層５３が形成され、さらに誘電体層５３上に
は、入射光を反射する誘電体ミラー５１と、斜め蒸着し
たシリコン酸化物からなる配向膜５２とが順次積層され
て形成されている。なお、誘電体層５３は、誘電体ミラ
ー５１及び液晶９より充分比誘電率の低い誘電体材料、
例えばＳｉＯ２などが用いられる。また、誘電体ミラー
５１は、例えば、ＴｉＯ２とＳｉＯ２が交互にＥＢ蒸着
されて積層された多層膜などで構成され、ポーラス状と
なっている。また、配向膜５２もポーラス状となってい
る。
極３４Ｄの間隙５４を充填しかつ画素電極３４Ｄを被覆
する誘電体層５３が形成され、さらに誘電体層５３上に
は、入射光を反射する誘電体ミラー５１と、斜め蒸着し
たシリコン酸化物からなる配向膜５２とが順次積層され
て形成されている。なお、誘電体層５３は、誘電体ミラ
ー５１及び液晶９より充分比誘電率の低い誘電体材料、
例えばＳｉＯ２などが用いられる。また、誘電体ミラー
５１は、例えば、ＴｉＯ２とＳｉＯ２が交互にＥＢ蒸着
されて積層された多層膜などで構成され、ポーラス状と
なっている。また、配向膜５２もポーラス状となってい
る。
【００１５】ダミーパターン３２Ｆ、３３Ｆ等は、互い
に隣接する画素電極３４Ｄの間隙の下方に設けられて、
漏れた入射光がトランジスタ１０、２０に到達しないよ
うに遮光を行うものである。以上のような構追を採用し
たことから、本実施形態における反射型液晶表示装置
は、一般的なＣＭＯＳ製造用のシリコンプロセスや液晶
パネル製造プロセスによって形成することができる。
尚、上述の実施形態では、反射膜として誘電体ミラーを
備える構成を例示したが、誘電体ミラーを設けずに画素
電極が反射膜を兼ねる構成としても良い。
に隣接する画素電極３４Ｄの間隙の下方に設けられて、
漏れた入射光がトランジスタ１０、２０に到達しないよ
うに遮光を行うものである。以上のような構追を採用し
たことから、本実施形態における反射型液晶表示装置
は、一般的なＣＭＯＳ製造用のシリコンプロセスや液晶
パネル製造プロセスによって形成することができる。
尚、上述の実施形態では、反射膜として誘電体ミラーを
備える構成を例示したが、誘電体ミラーを設けずに画素
電極が反射膜を兼ねる構成としても良い。
【００１６】本実施形態における反射型液晶表示装置の
具体的な動作を、図面を引用して説明する。図２は、本
発明の一実施形態における反射型液晶表示装置の等価回
路のブロック図である。同図において、液晶９の駆動
は、線順次駆動のアクティブマトリクス方式で行われ
る。即ち、列電極駆動回路から１水平走査線に相当する
各列ごとのデータ信号がデータラインＡ１〜Ａｎにパラ
レル出力されると共に、行電極駆動回路からその走査線
に該当する行のスキャン信号の正負パルスが、スキャン
ラインＸ１、Ｙ１等に順次出力される。このパルス出力
は、水平走査の度にスキャンラインＸ１、Ｙ１からスキ
ャンラインＸ２、Ｙ２さらにスキャンラインＸ３、Ｙ３
と順に遷移する。
具体的な動作を、図面を引用して説明する。図２は、本
発明の一実施形態における反射型液晶表示装置の等価回
路のブロック図である。同図において、液晶９の駆動
は、線順次駆動のアクティブマトリクス方式で行われ
る。即ち、列電極駆動回路から１水平走査線に相当する
各列ごとのデータ信号がデータラインＡ１〜Ａｎにパラ
レル出力されると共に、行電極駆動回路からその走査線
に該当する行のスキャン信号の正負パルスが、スキャン
ラインＸ１、Ｙ１等に順次出力される。このパルス出力
は、水平走査の度にスキャンラインＸ１、Ｙ１からスキ
ャンラインＸ２、Ｙ２さらにスキャンラインＸ３、Ｙ３
と順に遷移する。
【００１７】ここで、２行１列目の画素を例にとると、
この画素では、ＰチャネルＭＯＳトランジスタ１０がス
キャンラインＸ２を介してポリシリコンゲート１２に負
のスキャンパルスを受け、同時にＮチャネルＭＯＳトラ
ンジスタ２０がスキャンラインＹ２を介してポリシリコ
ンゲート２２に正のスキャンパルスを受けると、Ｐチャ
ネルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラ
ンジスタ２０が共にオンして、ソース１１、２１とドレ
イン１３、２３が導通する。
この画素では、ＰチャネルＭＯＳトランジスタ１０がス
キャンラインＸ２を介してポリシリコンゲート１２に負
のスキャンパルスを受け、同時にＮチャネルＭＯＳトラ
ンジスタ２０がスキャンラインＹ２を介してポリシリコ
ンゲート２２に正のスキャンパルスを受けると、Ｐチャ
ネルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラ
ンジスタ２０が共にオンして、ソース１１、２１とドレ
イン１３、２３が導通する。
【００１８】すると、データラインＡ１上に出力された
データ信号の電圧は、ソースライン３１Ｓと、Ｐチャネ
ルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラン
ジスタ２０と、ドレインライン３１Ｄ、３２Ｄ、３３Ｄ
とを介して、画素電極３４Ｄに印加される。次に、Ｐチ
ャネルＭＯＳトランジスタ１０のゲート１２及びＮチャ
ネルＭＯＳトランジスタ２０のゲート２２に接地電位が
印加されると、ＰチャネルＭＯＳトランジスタ１０及び
ＮチャネルＭＯＳトランジスタ２０が共にオフして、画
素電極３４Ｄにデータ信号の電圧が保持される。
データ信号の電圧は、ソースライン３１Ｓと、Ｐチャネ
ルＭＯＳトランジスタ１０及びＮチャネルＭＯＳトラン
ジスタ２０と、ドレインライン３１Ｄ、３２Ｄ、３３Ｄ
とを介して、画素電極３４Ｄに印加される。次に、Ｐチ
ャネルＭＯＳトランジスタ１０のゲート１２及びＮチャ
ネルＭＯＳトランジスタ２０のゲート２２に接地電位が
印加されると、ＰチャネルＭＯＳトランジスタ１０及び
ＮチャネルＭＯＳトランジスタ２０が共にオフして、画
素電極３４Ｄにデータ信号の電圧が保持される。
【００１９】そして、この画素電極３４Ｄの印加電圧と
透明電極７のコモン電圧との電圧差に応じて、画素電極
３４Ｄ上部における部分の液晶９が偏光状態を変えるの
で、図示しない光源から投射された入射光に対する図示
しない投射面への反射光の割合を制御することができ
る。他の画素に関しても同様である。
透明電極７のコモン電圧との電圧差に応じて、画素電極
３４Ｄ上部における部分の液晶９が偏光状態を変えるの
で、図示しない光源から投射された入射光に対する図示
しない投射面への反射光の割合を制御することができ
る。他の画素に関しても同様である。
【００２０】かかる構造及び動作の反射型液晶表示装置
では、例えば先に示したスキャンラインをＸ２、Ｙ２を
駆動する際に、データラインＡ１及びＡ２をパラレル出
力することによって、２行１列目及び隣接する２行２列
目の画素に対応する液晶９の部位の偏光状態を共に変え
る場合を考えると、２行１列目の画素に対応する画素電
極３４Ｄと隣接する２行２列目の画素に対応する画素電
極３４Ｄの間隙が、誘電体ミラー５１及び液晶９より充
分比誘電率の低い誘電材料で充填された誘電体層５３が
形成されているので、２行１列目の画素に対応する画素
電極３４Ｄと隣接する２行２列目の画素に対応する画素
電極３４Ｄ間の容量がほとんど無視できる小さな値とな
る。
では、例えば先に示したスキャンラインをＸ２、Ｙ２を
駆動する際に、データラインＡ１及びＡ２をパラレル出
力することによって、２行１列目及び隣接する２行２列
目の画素に対応する液晶９の部位の偏光状態を共に変え
る場合を考えると、２行１列目の画素に対応する画素電
極３４Ｄと隣接する２行２列目の画素に対応する画素電
極３４Ｄの間隙が、誘電体ミラー５１及び液晶９より充
分比誘電率の低い誘電材料で充填された誘電体層５３が
形成されているので、２行１列目の画素に対応する画素
電極３４Ｄと隣接する２行２列目の画素に対応する画素
電極３４Ｄ間の容量がほとんど無視できる小さな値とな
る。
【００２１】したがって、スキャン信号の正負パルス
が、スキャンラインＸ２、Ｙ２をスキャンして、２行１
列目の画素に対応するトランジスタがスイッチングされ
て、２行１列目の画素に対応する画素電極３４Ｄが、デ
ータラインＡ１に対応する信号電圧を保持すると共に、
２行２列目の画素に対応するトランジスタがスイッチン
グされて、２行２列目の画素に対応する画素電極３４Ｄ
が、データラインＡ２に対応する信号電圧を保持する際
に、２行１列目の画素に対応する画素電極３４Ｄが保持
する信号電圧が２行２列目の画素に対応するトランジス
タのスイッチングによって同時に電圧変動することがな
い。したがって、隣接する画素電極３４Ｄが保持する信
号電圧間のクロストークが激減する。
が、スキャンラインＸ２、Ｙ２をスキャンして、２行１
列目の画素に対応するトランジスタがスイッチングされ
て、２行１列目の画素に対応する画素電極３４Ｄが、デ
ータラインＡ１に対応する信号電圧を保持すると共に、
２行２列目の画素に対応するトランジスタがスイッチン
グされて、２行２列目の画素に対応する画素電極３４Ｄ
が、データラインＡ２に対応する信号電圧を保持する際
に、２行１列目の画素に対応する画素電極３４Ｄが保持
する信号電圧が２行２列目の画素に対応するトランジス
タのスイッチングによって同時に電圧変動することがな
い。したがって、隣接する画素電極３４Ｄが保持する信
号電圧間のクロストークが激減する。
【００２２】
【発明の効果】本発明は以上のように構成したため、画
素配列に対応してマトリクス状に形成された複数のスイ
ッチング素子の上方において、該画素配列に対応して形
成される各画素電極間の間隙が、液晶層より充分比誘電
率の低い材料、例えばシリコン酸化物などで充填される
ので、各画素電極間の電気的容量が小さくなり、クロス
トークが軽減される。
素配列に対応してマトリクス状に形成された複数のスイ
ッチング素子の上方において、該画素配列に対応して形
成される各画素電極間の間隙が、液晶層より充分比誘電
率の低い材料、例えばシリコン酸化物などで充填される
ので、各画素電極間の電気的容量が小さくなり、クロス
トークが軽減される。
Claims (2)
- 【請求項１】 半導体基板と、該半導体基板に対向配置
された透明基板と、該両基板間に封止された液晶層と、
該半導体基板上に画素配列に対応してマトリクス状に形
成された複数のスイッチング素子と、該スイッチング素
子の上方に該画素配列に対応しかつ間隙を介してマトリ
クス状に形成された複数の画素電極を有する反射型液晶
表示装置であって、前記間隙を充填しかつ前記画素電極
を被覆する誘電体層を有し、前記誘電体層が前記液晶層
より充分比誘電率の低い材料からなることを特徴とする
反射型液晶表示装置。 - 【請求項２】 前記誘電体層は、シリコン酸化物よりな
ることを特徴とする請求項１記載の反射型液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18276596A JPH1010569A (ja) | 1996-06-24 | 1996-06-24 | 反射型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18276596A JPH1010569A (ja) | 1996-06-24 | 1996-06-24 | 反射型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1010569A true JPH1010569A (ja) | 1998-01-16 |
Family
ID=16124040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18276596A Pending JPH1010569A (ja) | 1996-06-24 | 1996-06-24 | 反射型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1010569A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002099522A1 (fr) * | 2001-06-05 | 2002-12-12 | Sony Corporation | Element d'affichage a cristaux liquides reflechissants et unite d'affichage a cristaux liquides |
| US6781650B1 (en) | 1999-09-17 | 2004-08-24 | International Business Machines Corporation | Liquid crystal light valve and method for producing same, and liquid crystal projection display device |
| KR100490923B1 (ko) * | 1999-11-15 | 2005-05-24 | 샤프 가부시키가이샤 | 액정표시장치 |
| WO2009153876A1 (ja) * | 2008-06-19 | 2009-12-23 | 浜松ホトニクス株式会社 | 反射型光変調装置 |
-
1996
- 1996-06-24 JP JP18276596A patent/JPH1010569A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781650B1 (en) | 1999-09-17 | 2004-08-24 | International Business Machines Corporation | Liquid crystal light valve and method for producing same, and liquid crystal projection display device |
| KR100490923B1 (ko) * | 1999-11-15 | 2005-05-24 | 샤프 가부시키가이샤 | 액정표시장치 |
| WO2002099522A1 (fr) * | 2001-06-05 | 2002-12-12 | Sony Corporation | Element d'affichage a cristaux liquides reflechissants et unite d'affichage a cristaux liquides |
| KR100872858B1 (ko) | 2001-06-05 | 2008-12-10 | 소니 가부시끼 가이샤 | 반사형 액정표시소자 및 액정표시장치 |
| WO2009153876A1 (ja) * | 2008-06-19 | 2009-12-23 | 浜松ホトニクス株式会社 | 反射型光変調装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1054995A (ja) | 反射型液晶表示装置 | |
| US6791521B2 (en) | Liquid crystal display device having a gray-scale voltage selector circuit | |
| EP0166948B1 (en) | Displays and subassemblies having improved pixel electrodes | |
| JPH05333369A (ja) | 液晶表示装置 | |
| US20020130829A1 (en) | Liquid crystal display device having a low-voltage driving circuit | |
| GB2275809A (en) | Liquid crystal display | |
| JPH04265931A (ja) | 画像表示装置 | |
| US6577068B2 (en) | Electro-optical element driving circuit, electro-optical device, and electronic device | |
| TW200304569A (en) | Liquid crystal display device, electro-optical device and method of producing the same, and electronic apparatus | |
| JP3956562B2 (ja) | 電気光学装置 | |
| JPH0643497A (ja) | 液晶表示装置 | |
| US6545731B2 (en) | Liquid crystal display device having light isolation structure | |
| JPH1010569A (ja) | 反射型液晶表示装置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH0968718A (ja) | 反射型液晶表示装置 | |
| JP3316115B2 (ja) | 反射型液晶表示装置 | |
| JPH09244068A (ja) | 反射型液晶表示装置 | |
| JPH0968726A (ja) | 反射型液晶表示装置 | |
| JPH10335671A (ja) | ドライバーモノリシック駆動素子 | |
| JP4289143B2 (ja) | 反射型液晶表示装置及び反射型液晶表示装置の製造方法 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JP3166367B2 (ja) | 液晶表示回路 | |
| JP2008164668A (ja) | 液晶表示素子及びその製造方法 | |
| JP2002277900A (ja) | 液晶表示装置および表示システム | |
| KR100581202B1 (ko) | 엘코스 디스플레이 패널 배면기판의 화소구조 및 그제조방법 |