JP3316115B2 - 反射型液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、反射型液晶表示
装置に関し、詳しくは、いわゆるプロジェクタ等に好適
な反射パネルすなわち微細で制御特性のよい液晶表示パ
ネルを持った反射型液晶表示装置に関する。

【０００２】

【従来の技術】従来、液晶表示装置は、一般に、液晶表
示パネルにおける画素ごとのスイッチング素子としてＴ
ＦＴ（Thin Film Transister）を用いたものが知られて
いる。しかしながら、ＴＦＴでは、大画面化や原価低減
等には適しているが、駆動能力が不足しがちであること
や、図５に図示した如きソース−ドレイン間の寄生容量
ＣSDに起因してオフ時でも該当画素の印加電圧が変動し
がちであるといった側面も無視できない。

【０００３】このため、大画面化等よりも微細化等の方
が重視される分野では、液晶表示パネルにおける画素ご
とのスイッチング素子としてＴＦＴではなくＭＯＳトラ
ンジスタが用いられることも多い。さらに、高い開口率
を確保するために、反射型の構成も採用される。

【０００４】従来、かかる反射型液晶表示装置として、
例えば特開平６−１４８６７９号公報記載のものが知ら
れている。これは、図６（ａ）にそのパネル断面を示し
たが、シリコン基板１の表面に、マトリクス状に配置さ
れたＮチャンネルＭｏｓＦＥＴ２と、絶縁層３を介在さ
せてやはりマトリクス状に配置された画素電極４と、こ
れらの上に被着された保護膜５などが形成されたもので
ある。そして、ＭｏｓＦＥＴ２のオン時にはこれと画素
電極４とを介して液晶９に液晶駆動電圧を高速に印加す
る一方、ＭｏｓＦＥＴ２のオフ時には液晶９の容量やそ
の付加容量にその電荷・印加電圧を維持させることで、
液晶の偏光状態を切換制御している。

【０００５】

【発明が解決しようとする課題】このように従来の反射
型液晶表示装置では、ＭｏｓＦＥＴ２のスイッチングに
よって液晶駆動電圧を制御する。しかし、スイッチング
素子としてＭＯＳトランジスタを用いたＭＯＳアレイの
液晶表示パネルだからといって、それだけで総ての問題
が直ちに解決する訳ではない。

【０００６】具体的には、寄生容量や寄生抵抗をも考慮
した等価回路を図６（ｂ）に示したが、ゲート−ドレイ
ン間の寄生容量ＣNGや、バックゲート等に導通したシリ
コン基板１とドレインとの間に介在する寄生抵抗ＲNDな
どの影響も、無視できないと考えられるからである。

【０００７】すなわち、寄生容量ＣNGを介して、ソース
からの信号Ａ２等による液晶駆動電圧にゲートの信号Ｙ
２の電圧が一部重畳するため、液晶駆動電圧が変動して
しまう。また、寄生抵抗ＲNDを介して、ＭｏｓＦＥＴ２
のオフ時でも液晶９駆動の画素電極４からシリコン基板
１へ電流がリークするため、液晶駆動電圧が変動してし
まう。さらに、データ信号Ａ２によって、ソース−シリ
コン基板間の電圧が変動するため、ＭｏｓＳＷのダイナ
ミックレンジが減少してしまう。

【０００８】このため、これらの寄生容量や寄生抵抗に
よる不所望な影響を除去することが課題となるが、生産
技術や製造コスト等の観点から、既存の製造設備を利用
可能な構成とすることも要求される。

【０００９】この発明は、このような課題を解決するた
めになされたものであり、ＭＯＳアレイの液晶表示パネ
ルにおける液晶の制御特性が良く、しかも製造が容易な
反射型液晶表示装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】このような課題を解決す
るために発明された第１，第２の解決手段について、そ
の構成および作用効果を以下に説明する。

【００１１】［第ｌの解決手段］ 第１の解決手段の反射型液晶表示装置は、パネルが半導
体基板とこれに対向する透明基板とこれらの基板間に封
入された液晶とを有してなり、前記半導体基板の前記液
晶側表面上には、マトリクス状の画素配列に対応してマ
トリクス状に配置されたスイッチング素子と、これの上
方に前記画素配列対応でマトリクス状に配置された画素
電極とが形成されており、前記画素電極は、それぞれ、
印加される液晶駆動電圧が前記スイッチング素子のうち
前記画素配列上対応するスイッチング素子によってスイ
ッチングされるものである反射型液晶表示装置におい
て、前記スイッチング素子が、それぞれ、対をなすＰチ
ャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジ
スタとからなるトランスファゲートであることを特徴と
するものである。

【００１２】ここで、「対をなす…トランジスタ」と
は、一対のトランジスタ、あるいは複数のトランジスタ
対が直列・並列に接続されたものをいい。そして、その
各トランジスタ対は、互いに対となるトランジスタ間に
おけるスイッチング対象の双方向伝送ラインに関しての
電気的な接続関係および特性が（、望ましくは物理構造
的にも）、対称となっている。

【００１３】このような第１の解決手段の反射型液晶表
示装置にあっては、高い開口率の確保のために画素電極
積層形パネル構造を採るが、すなわち画素が微細であっ
ても隣接画素との僅かな間隙を残して画素電極を密に配
設することで高い開口率を確保するために透明基板を介
して半導体基板に向かう入射光の反射状態を各画素ごと
に切り換えるための液晶を駆動する画素電極が画素電極
への液晶駆動電圧スイッチング用のスイッチング素子の
上方に配されるという画素電極積層形パネル構造を採用
するが、特に、このスイッチング素子として、対のＰチ
ャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジ
スタとからなるトランスファゲートが用いられる。

【００１４】これにより、ＰチャネルＭＯＳトランジス
タの寄生容量および寄生抵抗による液晶駆動電圧への影
響と、対になるＮチャネルＭＯＳトランジスタの寄生容
量および寄生抵抗による液晶駆動電圧への影響とが、Ｐ
チャネルＭＯＳトランジスタとＮチャネルＭＯＳトラン
ジスタとの対称的な構成および相補的な働きによって相
殺しあうことになる。

【００１５】すなわち、ＮチャネルＭＯＳトランジスタ
のゲートからその寄生容量を介して液晶駆動電圧に重畳
する変動分が、ＰチャネルＭＯＳトランジスタのゲート
からその寄生容量を介して液晶駆動電圧に重畳する逆方
向の変動分によって相殺される。また、ＮチャネルＭＯ
Ｓトランジスタの画素電極側寄生抵抗を介して画素電極
側から低電位基準電圧部へリークする電流が、Ｐチャネ
ルＭＯＳトランジスタの画素電極側寄生抵抗を介して高
電位基準電圧部から画素電極側へリークする電流によっ
て補償される。さらに、ＮチャネルＭＯＳトランジスタ
の画素電極側寄生容量を介する変動分も、ＰチャネルＭ
ＯＳトランジスタの画素電極側寄生容量を介する変動分
によって打ち消される。

【００１６】そこで、単にＭＯＳアレイを採用した場合
と比べると、微細でも高い駆動能力が獲られる点では同
じであるが、寄生容量や寄生抵抗による不所望な影響が
除去され又は少なくとも緩和されている点で相違し、そ
の結果、画素電極に印加された液晶駆動電圧が従来より
も安定するので、液晶の制御特性を改善することができ
る。

【００１７】また、この発明のスイッチング素子を製造
するには、ＰチャネルＭＯＳトランジスタとＮチャネル
ＭＯＳトランジスタとが製造可能であればよいから、一
般的なＣＭＯＳ製造工程とほとんど同じ工程を採用する
ことができる。これにより、既存のＣＭＯＳ製造設備を
用いて容易に製造することができる。

【００１８】したがって、この発明によれば、ＭＯＳア
レイの液晶表示パネルにおける液晶の制御特性が良く、
しかも製造が容易な反射型液晶表示装置を実現すること
ができる。

【００１９】［第２の解決手段］ 第２の解決手段の反射型液晶表示装置は、上記の第１の
解決手段の反射型液晶表示装置であって、前記画素電極
の真下で且つ前記スイッチング素子の上方に金属導体層
等の不透明導電体層を備えたことを特徴とするものであ
る。

【００２０】このような第２の解決手段の反射型液晶表
示装置にあっては、スイッチング素子層と画素電極層と
の間に不透明導電体層が設けられたことにより、画素電
圧間の隙間から下方のトランジスタ側に漏れて来た入射
光が不透明導電体層によって遮ぎられてトランジスタの
遮光が行われるとともに、画素電極とこの真下の不透明
導電体層との間に存在する寄生容量が液晶の容量に付加
されるので液晶駆動電圧が一層安定する。また、不透明
導電体層は、透明基板の液晶側表面に設けられた透明電
極と同電位又は所定の直流電位となるように、この透明
電極と共通接続され、層間絶縁膜を挟んだ不透明導電体
層と画素電極との間で容量を形成するので、この付加容
量が液晶自体の容量と完全に並列の状態となり、液晶駆
動電圧が一層安定する。

【００２１】この場合、既に上述のトランスファゲート
採用によって液晶駆動電圧の変動要因のリーク等が抑制
されていることから、このような容量値の小さな寄生容
量を付加しただけでも、電圧降下を十分に抑えることが
できる。しかも、トランジスタの遮光のため元来必要な
不透明層と容量アップのための導電体層とを金属導体層
等で一体化したので、製造工程等は、新たな異種工程等
の追加を必要とせず、基本的に従来通りで済ませること
ができる。むしろ、大きな容量値を確保するための特別
な構造の蓄積容量を形成するための余分な工程を省くこ
とができて、製造工程の簡素化を図ることも可能であ
る。

【００２２】したがって、この発明によれば、ＭＯＳア
レイの液晶表示パネルにおける液晶の制御特性が良く、
しかも製造が容易な反射型液晶表示装置を実現すること
ができる。

【００２３】

【発明の実施の形態】このような第１，第２の解決手段
で達成された本発明の反射型液晶表示装置について、こ
れを実施するための形態を説明する。

【００２４】［第１の実施の形態］本発明の第１の実施
形態にあっては、上述した第１の解決手段を実施するた
めに、（表示）パネルが（Ｐ型やＮ型のシリコン基板等
の）半導体基板とこれに対向する（ガラス基板や石英基
板等の）透明基板とこれらの基板間に封入された（ＳＴ
Ｎ形やＦＬＣ形等の）液晶とを有してなり、前記半導体
基板の前記液晶側表面上には、マトリクス状の画素配列
に対応してマトリクス状に配置された（各画素当り１又
は２以上のＰチャネル・ＮチャネルＭＯＳトランジスタ
等の複数の）スイッチング素子と、これの上方に前記画
素配列対応でマトリクス状に配置された画素電極とが形
成されており、前記画素電極は、それぞれ、印加される
液晶駆動電圧が前記スイッチング素子のうち前記画素配
列上対応するスイッチング素子によってスイッチングさ
れるものである反射型液晶表示装置において、前記スイ
ッチング素子が、それぞれ、対をなすＰチャネルＭＯＳ
トランジスタとＮチャネルＭＯＳトランジスタとからな
る（具体的には、前記ＰチャネルＭＯＳトランジスタと
前記ＮチャネルＭＯＳトランジスタは、ソース同士が前
記画素電極および液晶駆動電圧信号線の何れか一方に共
通接続され、ドレイン同士が前記画素電極および液晶駆
動電圧信号線の何れか他方に共通接続され、各ゲートが
互いに逆相のスキャンパルス等のスイッチング制御信号
を受ける）トランスファゲートであることを特徴とする
ものである。

【００２５】［第２の実施の形態］本発明の第２の実施
形態は、上記の第１の実施形態の反射型液晶表示装置で
あって、次の，のうちの何れかのものである。 前記スイッチング素子の層と前記画素電極の層との間
に設けられ、電位が前記透明基板の前記液晶側表面と同
じ電位や電源等の直流電位に保持される金属導体層等の
不透明導電体層を備えたことを特徴とする反射型液晶表
示装置。 前記スイッチング素子の層と前記画素電極の層との間
に設けられ前記スイッチング素子と前記画素電極とのう
ち前記画素配列に従って対応し合うものを接続する単層
の又は多層の配線層を備え、前記単層の配線層または前
記多層の配線層のうち少なくとも１つは、少なくとも前
記画素配列の対象部分が、前記接続のための配線パター
ン部と、前記透明基板の前記液晶側表面と同じ電位や電
源等の直流電位に保持される残パターン部とを含むもの
であることを特徴とする反射型液晶表示装置。

【００２６】このような第２の実施形態の反射型液晶表
示装置にあっては、スイッチング素子層と画素電極層と
の間に配線層が設けられたことにより、トランジスタの
遮光が行われるとともに、画素電極と残パターン部等と
の間に存在する寄生容量が液晶の容量に付加されるので
液晶駆動電圧が安定する。しかも、残パターン部が透明
基板の液晶側表面と同じ電位や電源等の直流電位である
ことから、この付加容量が液晶自体の容量と完全に並列
の状態となるので、液晶駆動電圧が一層安定する。

【００２７】［第３の実施の形態］本発明の第３の実施
形態は、上記の第１の実施形態の反射型液晶表示装置で
あって、前記スイッチング素子の層と前記画素電極の層
との間に（層間絶縁膜等を介在させて）設けられ、前記
スイッチング素子と前記画素電極とのうち前記画素配列
に従って対応し合うものを接続する単層の又は多層の
（ＡｌやＷ、Ａｌ合金、Ｔｉ＋Ａｌ重畳、その他の金属
導体などからなる）配線層を備え、前記単層の配線層
は、又は前記多層の配線層のうち少なくとも１つ（望ま
しくは総て）は、少なくとも前記画素配列の対象部分が
（望ましくは周辺部も含めてパネル全面に亘る部分
が）、前記接続のための（ドレインラインやソースライ
ン等の）配線パターン部と、所定の最小絶縁間隙を挟ん
で前記配線パターンと（同一のスパッタや蒸着と同一の
フォトリソ工程等で）一体的に形成された（ダミーパタ
ーン等の）残パターン部とからなり、前記残パターン部
は、（前記透明基板の前記液晶側表面に被着したＩＴＯ
膜等の透明電極に接続されて）前記透明基板の前記液晶
側表面と同じ電位や電源等の直流電位に保持されるもの
であることを特徴とする。

【００２８】ここで、上記の「所定の最小絶縁間隙」と
は、静的絶縁のみでなく駆動状態をも考慮して動的にも
隣接パターンとの絶縁を確保するために必要とされる最
小幅の間隙と、安定に加工できる最小幅の間隙とのうち
の大きい方であって、間隙の何れのところでも概ねこの
幅になるように前記配線パ夕ーン部の周りに設けられた
間隙をいう。この間隙は絶縁材等で充填されていてもよ
い。

【００２９】このような第３実施形態の反射型液晶表示
装置にあっては、スイッチング素子層と画素電極層との
間に特定の配線層が設けられている。この配線層は、互
いに対応するスイッチング素子と画素電極とを接続する
ためやトランジスタの遮光等のために元来必要なもので
あるが、少なくともｌつの配線層は、少なくとも画素の
配設部分には、本来の接続用配線パターン部の他に、所
定の最小絶縁間隙を除いて概ね密に、配線パターンと一
体形成された残パターン部が残っている。そこで、この
ような層では、不所望な段差の発生が最小絶縁間隙部分
の僅かな面積に限定される一方、大部分の配線パ夕ーン
部および残パターン部においては層を重ねる度に段差の
角部等がなだらかになる。

【００３０】これにより、上方の層ほど表面が全体的に
平坦化されることから、スイッチング素子層表面では粗
い凹凸を途中の多層配線層の存在によって減衰させるこ
とができるので、画素電極表面は十分に平坦化される。
そして、この画素電極表面を直接反射面とした場合は元
より、画素電極層の上方に反射面を積層形成した場合
も、十分に平坦な反射面を得ることができる。

【００３１】したがって、この実施形態の反射型液晶表
示装置にあっては、液晶の制御特性の良いＭＯＳアレイ
の液晶表示パネルを、平坦な反射面を得るための製造工
程によって容易に製造することができる。

【００３２】［第４の実施の形態］本発明の第４の実施
形態は、上記の第１〜第３の実施形態の反射型液晶表示
装置であって、卜ランジスタ特性が入射光や漏洩光によ
る不所望な影響を受けることを防止するために前記画素
電極が前記スイッチング素子としてのトランジスタを覆
うように配置されるとともに前記残パターン部が前記画
素電極の間隙下でこれから漏れた入射光を遮る位置に配
置されており、開口率又は反射率の向上のために前記画
素電極が隣接画素電極との絶縁に要する最小間隙または
安定して加工可能な最小間隙を空けて密に配設されてい
る。

【００３３】［第５の実施の形態］本発明の第５の実施
形態は、上記の第１〜第４の実施形態の反射型液晶表示
装置であって、化学的機械的研磨処理による精度向上等
のために、前記複数の配線層および前記画素電極の層に
おける残パターンが駆動回路その他の周辺回路等の上方
にも設けられ、前記複数の配線層および前記画素電極に
介在する複数の層間絶縁膜は材質がＰＳＧ等の同一のも
ので製造工程が単純で済むものである。

【００３４】［第６の実施の形態］本発明の第６の実施
形態は、上記の第１〜第５の実施形態の反射型液晶表示
装置であって、平坦度向上のために、前記多層の配線層
も表面に化学的機械的研磨を施したものである。この場
合、中間段階の工程なので僅かな研磨処理で十分であ
る。

【００３５】

【実施例】本発明の反射型液晶表示装置の最良と思う実
施例について、その具体的な構成を、図面を引用して説
明する。図１は、本発明の反射型液晶表示装置における
スイッチング素子としてのトランスファゲートの等価回
路図である。また、図２は、そのパネル断面の部分拡大
模式図である。なお、図３は、マトリクス配置されたト
ランスファゲート等全体回路の概要図であり、そのうち
２行２列目を例示したのが図１（ａ）であり、これに寄
生容量や寄生抵抗をも付加して示したのが図１（ｂ）で
ある。

【００３６】この反射型液晶表示装置は、表示パネル
が、Ｐ型のシリコン基板１と、一部にスペーサ等を介在
させてシリコン基板ｌに対向するガラス基板６と、これ
らの基板間に真空吸引等によって封入された液晶９とを
有してなるものである。

【００３７】ガラス基板６は、液晶９側表面上に、コモ
ン電圧に保持される又は接地等されるＩＴＯ等の透明電
極７と、斜め蒸着したシリコン酸化膜からなる配向膜８
とが積層して形成されている。なお、ブラックマトリク
スは除かれたものとなっている。

【００３８】液晶９は、垂直配列タイプのネマチック液
晶である。

【００３９】シリコン基板ｌは、液晶９側表面上に、マ
トリクス状に配列された画素の１つに対応して、ソース
１１がソースライン３１Ｓを介してデータ信号を受けポ
リシリコンゲート１２がスキャン信号を受けドレイン１
３がドレインライン３１Ｄに接続されたＰチャネルＭＯ
Ｓトランジスタ１０およびソース２１がソースライン３
１Ｓを介してデータ信号を受けポリシリコンゲート２２
がスキャン信号を受けドレイン２３がドレインライン３
１Ｄに接続されたＮチャネルＭＯＳトランジスタ２０
と、これの上方の画素電極層３４内に隣接画素電極と僅
かな絶縁間隙で分離されて密にパターン形成された画素
電極３４Ｄと、それぞれ配線層３１，３２，３３内にパ
ターン形成されてトランジスタ１０，２０のドレインと
画素電極３４Ｄとを接続するドレインライン３１Ｄ，３
２Ｄ，３３Ｄとが設けられたものである。

【００４０】このＰチャネルＭＯＳトランジスタ１０と
ＮチャネルＭＯＳトランジスタ２０とにより、この基板
１は、画素電極に印加される液晶駆動電圧をスイッチン
グするトランスファゲートが設けられたものとなってい
る。他の画素部分も、同様のものである。

【００４１】また、トランジスタ１０，２０の層と各配
線層３１，３２，３３と画素電極層３４との間には絶縁
膜４０および層間絶縁膜４１，４２，４３が交互に積層
して設けられている。ここで、配線層３１，３２，３３
および画素電極層３４はアルミニウム（Ａｌ）膜で形成
されている。また、絶縁膜４０〜４３は、リンシリケー
トガラス（ＰＳＧ）膜で形成されており、全層同じ材質
のものとなっている。なお、層間絶縁膜４３は、電極の
平坦性および電界の均一性を得るために、膜形成後の表
面に化学的機械的研磨研磨処理が施されたものとなって
いる。

【００４２】さらに、画素電極層３４の上には、シリコ
ン酸化膜やシリコン窒化膜からなる保護膜５０と、入射
光を反射する誘電体ミラ−５１と、斜め蒸着したシリコ
ン酸化膜からなる配向膜５２とが順に積層して形成され
ている。

【００４３】このような構造を採用したことから、この
反射型液晶表示装置は、一般的なＣＭＯＳ製造用のシリ
コンプロセスや液晶パネル製造プロセスによって製造す
ることができる。そこで、一般技術の説明は割愛する
が、この反射型液晶表示装置のパネルでは、配線層３
２，３３をパタ−ニングしてドレインライン３２Ｄ，３
３Ｄを形成する際に、ドレインライン３２Ｄ，３３Ｄの
周りをその絶縁又は加工に必要な最小限の幅だけエッチ
ングで除去するに留めておく。これにより、不透明導電
体層であるダミーパターン３２Ｆ，３３Ｆ等の残パター
ン部は、ドレインライン３２Ｄ等と同時一体的に、新た
な工程を追加することなく、形成される。

【００４４】しかも、ダミーパターン３３Ｆ等には透明
電極７に共通接続するための引出しラインパターンも付
随的に形成される。これにより、ダミーパターン３３Ｆ
等はガラス基板６の液晶９側表面の透明電極７と同電位
や電源等の直流電位にされるものであるとともに、層間
絶縁膜４３を挟んだ画素電極３４Ｄとで付加容量を構成
するものとなっている。なお、ダミーパターン３３Ｆ等
は、画素電極３４Ｄとその隣接画素電極との間隙の下に
配置されて、漏れた入射光が卜ランジスタ１０，２０に
到達しないように遮光も行うものとなっている。

【００４５】なお、追加処理を僅かなものに抑えつつ誘
電体ミラ−５１による反射面を平坦化するために、画素
電極層３４の形成後にその表面に短時間の化学的機械的
研磨処理を施すとともに、保護膜５０の形成後もその表
面に鏡面仕上げの化学的機械的研磨処理を施すことも行
われる。

【００４６】この実施例の反射型液晶表示装置につい
て、その具体的な動作を、図面を引用して説明する。図
４は、図３の等価回路における駆動信号の波形例であ
る。

【００４７】液晶９の駆動は線順次駆動のアクティブマ
トリクス方式で行われる。すなわち、列電極駆動回路か
ら１水平走査線に相当する各列ごとのデータ信号がデー
タラインＡ１〜Ａｎにパラレル出力されるとともに、行
電極駆動回路からその走査線に該当する行のスキャン信
号の正負のパルスがスキャンラインＸ１，Ｙ１等に順次
出力される。このパルス出力は水平走査の度にラインＸ
１，Ｙ１からラインＸ２，Ｙ２さらにラインＸ３，Ｙ３
と順に遷移する。

【００４８】ここで、２行２列目の画素を例にとると、
この画素では、ＰチャネルＭＯＳ卜ランジスタ１０がラ
インＸ２を介してゲート１２に負のスキャンパルスを受
け、同時にＮチャネルＭＯＳトランジスタ２０がライン
Ｙ２を介してゲート２２に正のスキャンパルスを受ける
と、ＭＯＳトランジスタ１０，２０が共にオンして、ソ
ース１２，２２とドレイン１３，２３とが導通する。す
ると、ラインＡ２上に出力されたデータ信号の電圧は、
ソースライン３１Ｓと、トランジスタ１０，２Ｏと、ド
レインライン３ｌＤ，３２Ｄ，３３Ｄとを介して、画素
電極３４Ｄに印加される。次にＰチャネルＭＯＳ卜ラン
ジスタ１０のゲート１２及びＮチャネルＭＯＳトランジ
スタ２０のゲート２２に接地電位が印加されると、ＭＯ
Ｓトランジスタ１０，２０が共にオフして、画素電極３
４Ｄにデータ信号の電圧が保持される。

【００４９】このとき、ＰチャネルＭＯＳトランジスタ
１０のゲート１２へのスキャンパルスが正であることに
対応してこのゲート１２とドレイン１３との間における
寄生容量ＣPGを介してラインＸ２側から画素電極３４Ｄ
側に入る漏れ電圧は、ＮチャネルＭＯＳトランジスタ２
０のゲート２２へのスキャンパルスが正であることに対
応してこのＮチャネルＭＯＳトランジスタ２０のゲート
２２とドレイン２３との間における寄生容量ＣNGを介し
て画素電極３４Ｄ側からラインＹ２側へ出てしまう。こ
れにより、画素電極３４Ｄの液晶駆動電圧には、不所望
なゲート信号漏れの影響がほとんど残らない。

【００５０】そして、この画素電極３４Ｄの印加電圧と
透明電極７のコモン電圧との電圧差に応じて、画素電極
３４Ｄ上部における部分の液晶９が偏光状態を変えるの
で、図示しない光源から投射された入射光に対する図示
しない投写面への反射光の割合を制御することができ
る。

【００５１】この状態では、ＰチャネルＭＯＳトランジ
スタ１０のウェル部が電源電圧にプルアップされている
ことに対応してこのウェル部とドレイン１３との間のＰ
Ｎ接合における寄生抵抗ＲPDを介して電圧電圧側から画
素電極３４Ｄ側に入るリーク電流は、ＮチャネルＭＯＳ
トランジスタ２０のウェル部又はシリコン基板１が接地
されていることに対応してシリコン基板１とドレイン２
３との間のＰＮ接合における寄生抵抗ＲNDを介して画素
電極３４Ｄ側から接地側へ出てしまう。これにより、画
素電極３４Ｄの液晶駆動電圧は、不所望なリークによっ
て変化することがほとんどない。

【００５２】そこで、次のスキャンパルスを受けるまで
画素電極３４Ｄの液晶駆動電圧が安定状態に維持され
る。そして、この液晶駆動電圧が安定していることか
ら、液晶９の偏光状態も安定する。その結果、液晶９に
よって偏光される入射光および反射光は、偏光状態がほ
とんど変動することなく安定したものとなる。他の画素
に関しても同様である。

【００５３】

【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段の反射型液晶表示装置にあっては、ス
イッチング素子として採用したＣＭＯＳ風のトランスフ
ァゲートにおける対称的な構成および相補的な働きによ
り、不所望な変動分が相殺しあうことになって、液晶の
制御特性が向上する。したがって、ＭＯＳアレイの液晶
表示パネルにおける液晶の制御特性が良く、しかも製造
が容易な反射型液晶表示装置を実現することができると
いう有利な効果が有る。

【００５４】また、本発明の第２の解決手段の反射型液
晶表示装置にあっては、スイッチング素子層と画素電極
層との間に不透明導電体層を設けたことにより、トラン
ジスタの遮光と、液晶の容量への寄生容量の付加とを、
追加工程なしで、達成できる。したがって、ＭＯＳアレ
イの液晶表示パネルにおける液晶の制御特性が良く、し
かも製造が容易な反射型液晶表示装置を実現することが
できるという有利な効果を奏する。

【図面の簡単な説明】

【図１】 本発明の反射型液晶表示装置におけるスイッ
チング素子の等価回路図である。

【図２】 その装置におけるパネル断面の拡大模式図で
ある。

【図３】 その装置における駆動回路をも含んだブロッ
ク図である。

【図４】 その駆動信号の波形図である。

【図５】 従来の液晶表示パネルにおけるＴＦＴの回路
図である。

【図６】 従来の液晶表示パネルの断面模式図と等価回
路である。

【符号の説明】

１ シリコン基板（半導体基板） ２ ＭｏｓＦＥＴ ３ 絶縁層 ３ａ フィールド酸化膜 ４ 画素電極 ５ 保護膜 ６ ガラス基板（透明基板） ７ 透明電極 ８ 配向膜 ９ 液晶 １０ ＰチャネルＭＯＳトランジスタ（ＰｃｈＭｏｓ
ＦＥＴ） １１ ソース（Ｓ） １２ ゲート（Ｇ） １３ ドレイン（Ｄ） ２０ ＮチャネルＭＯＳトランジスタ（ＮｃｈＭｏｓ
ＦＥＴ） ２１ ソース（Ｓ） ２２ ゲート（Ｇ） ２３ ドレイン（Ｄ） ３１ 配線層 ３１Ｓ ソースライン（配線パターン部） ３１Ｄ ドレインライン（配線パターン部） ３２ 配線層 ３２Ｄ ドレインライン（配線パターン部） ３２Ｆ ダミーパターン（残パターン部） ３３ 配線層 ３４ 画素電極層 ３４Ｄ 画素電極 ４０ 絶縁膜 ４１ 層間絶縁膜 ４２ 層間絶縁膜 ４３ 層間絶縁膜 ５０ 保護膜 ５１ 誘電体ミラー ５２ 配向膜 ＣSD，ＣNG，ＣND，ＣPG，ＣPD 寄生容量 ＲND，ＲPD 寄生抵抗

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−50528（ＪＰ，Ａ) 特開 昭57−20778（ＪＰ，Ａ) 特開 昭57−66472（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1362 G02F 1/1343

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 パネルが半導体基板とこれに対向する透
   明基板とこれらの基板間に封入された液晶とを有してな
   り、前記半導体基板の前記液晶側表面上には、マトリク
   ス状の画素配列に対応してマトリクス状に配置されたス
   イッチング素子と、これの上方に前記画素配列対応でマ
   トリクス状に配置された画素電極とが形成されており、
   前記画素電極は、それぞれ、印加される液晶駆動電圧が
   前記スイッチング素子のうち前記画素配列上対応するス
   イッチング素子によってスイッチングされるものである
   反射型液晶表示装置において、 前記スイッチング素子が、それぞれ、対をなすＰチャネ
   ルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタ
   とからなるトランスファゲートであり、 前記画素電極の真下で且つ前記スイッチング素子の上方
   に金属導体層等の不透明導電体層を備え、 前記透明基板の前記液晶側表面には透明電極が設けら
   れ、前記不透明導電体層は前記透明電極と同電位又は所
   定の直流電位となるように該透明電極と共通接続され、
   層間絶縁膜を挟んだ前記不透明導電体層と前記画素電極
   との間で容量を形成する ことを特徴とする反射型液晶表
   示装置。