JP4752499B2 - 反射型液晶表示基板の製造方法及び反射型液晶表示装置の製造方法 - Google Patents

Description

本発明は、反射型液晶表示基板の製造方法及び反射型液晶表示装置の製造方法に関する。

近年、反射型液晶表示装置として、液晶層を挟持する２枚の基板の一方に単結晶シリコン基板を用いたＬＣＯＳ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ｏｎ Ｓｉｌｉｃｏｎ）が提案されている。すなわち、トランジスタを形成した単結晶シリコン基板（素子基板）と、ガラス基板（対向基板）との間に液晶が封入された液晶表示装置である。

詳述すると、この種の反射型液晶表示装置１００では、図９に示すように、素子基板１０１上に、スイッチング素子であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｅｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１０２及び第１層間絶縁層１０３を形成した素子形成層１０４を設けた。素子形成層１０４上に第１導電層１０５を形成し、その第１導電層１０５上には、第２層間絶縁層１０６が形成されている。第２層間絶縁層１０６上には第２導電層１０７が形成され、その第２導電層１０７上には第３層間絶縁層１０８が形成されている。また、第３層間絶縁層１０８上には、画素電極１１０がマトリックス状に複数配置されている。

また、この画素電極１１０に対向して全画素共通となる透明な共通電極（対向電極１１１）が対向基板１１２上に成膜されている。その対向電極１１１（対向基板１１２）と画素電極１１０（素子基板１０１）との間に液晶１１３が封入されている。そして、各画素においてその画素の映像信号に相対する電圧値を画素電極１１０と対向電極１１１との間にそれぞれ印加して、各画素毎に液晶１１３の配向を制御することで、対向基板１１２側から画素電極１１０に入射した入射光Ｌを変調している。

しかしながら、対向基板１１２側から入射される入射光Ｌの一部は、隣り合う画素電極１１０間に形成される間隙部１１５から画素電極１１０と第２導電層１０７との間に形成された第３層間絶縁層１０８に侵入する。この侵入した入射光Ｌは、第３層間絶縁層１０８内で画素電極１１０の下面と第２導電層１０７の上面との間で反射を繰り返し、第２導電層１０７と第１導電層１０５との間に形成された第２層間絶縁層１０６に侵入する。さらに、入射光Ｌは、第２層間絶縁層１０６内で第２導電層１０７の下面と第１導電層１０５との間で反射を繰り返して素子形成層１０４に形成したＭＯＳＦＥＴ１０２にリーク光となって到達する。ＭＯＳＦＥＴ１０２へのリーク光の照射は、ＭＯＳＦＥＴ１０２から光リーク電流を発生させる原因となる。この光リーク電流によって、画素電極１１０の電位の変動が起こり、フリッカーや焼き付きを起こす要因にもなっていた。

そこで、図１０に示すように、第２層間絶縁層１０６上に、入射光ＬのＭＯＳＦＥＴ１０２への侵入を阻止する第３導電層１２１を形成し、その第３導電層１２１上に新たな第４層間絶縁層１２２を形成する。そして、第４層間絶縁層１２２上に、さらに前記第２導電層１０７、第３層間絶縁層１０８及び画素電極１１０を形成する。これによって、入射光ＬのＭＯＳＦＥＴ１０２への侵入を低減させる方法が知られている（特許文献１参照）。つまり、この反射型液晶表示装置１２０は、隣り合う画素電極１１０間に形成される間隙部１１５の下方に第２導電層１０７を形成し、隣り合う第２導電層１０７間に形成される間隙部１２３の下方に第３導電層１２１を形成した。
特開２００２−４０４８２号公報

ところが、特許文献１に記載の反射型液晶表示装置では、第３導電層１２１の形成によってＭＯＳＦＥＴ１０２への入射光の到達量を低減できるため、光リーク電流の発生を抑制することができるが、前者の従来例に比べると、製造工程数が大幅に増加してしまう。詳しくは、第３導電層１２１及び第４層間絶縁層１２２を形成する工程と、第２導電層１０７と第３導電層１２１とを接続するためのコンタクトホール１２４を形成する工程と、そのコンタクトホール１２４内にアルミニウムからなる接続線１２５を形成する工程とが増加する。このうち、特にコンタクトホール１２４を形成する工程が増加することによって、反射型液晶表示装置１２０の製造時間が長くなるとともに、歩留まり低下の原因にもなる。

本発明は、前述した上記問題点を解消するためになされたものであって、その目的は、光リーク電流の発生を簡便に抑制することのできる反射型液晶表示基板の製造方法及び反射型液晶表示装置の製造方法を提供することにある。

本発明の反射型液晶表示基板の製造方法は、基板上に光反射性を有する複数の画素電極がマトリックス状に形成され、前記各画素電極には、スイッチング素子が電気的に接続されて、前記スイッチング素子から電圧が印加されるように構成した反射型液晶表示基板の製造方法であって、複数の前記スイッチング素子が形成された基板に絶縁層を積層する工程と、前記絶縁層を貫通して前記複数のスイッチング素子の各々に電気的に接続されるプラグを前記絶縁層に形成する工程と、前記複数のプラグの各々に電気的に接続される金属膜を前記絶縁層に積層する工程と、前記金属膜の表面に塗布したフォトレジストに対してフォトリソグラフィにてエッチングマスクを形成することによってパターニングするとともに、該エッチングマスクを用いて前記金属膜をエッチングすることによって、前記複数のスイッチング素子の各々に接続される前記複数の画素電極と、隣り合う前記画素電極間の隙間にて前記基板に入射する光を遮蔽させるための遮蔽板とを互いに離れるように同じ材料から同時に形成する工程とを含むようにした。

本発明の反射型液晶表示基板の製造方法によれば、基板に形成された複数のスイッチング素子の各々に電気的に接続されるプラグに対して、さらに電気的に接続される金属膜を積層させて、該金属膜に対してその表面にパターニングしたエッチングマスクを用いてエッチングを施すようにした。その際、前記複数のスイッチング素子の各々に前記プラグを介して各々接続される複数の画素電極と、隣り合うこれら画素電極間の隙間にて前記基板に入射する光を遮蔽させるための遮蔽板とを互いに離れるように同じ材料から同時に形成するようにした。そのため、反射型液晶表示基板の生産性を高めることができる。

このような反射型液晶表示基板の製造方法において、前記画素電極と前記遮蔽板とを形成する工程では、前記遮蔽板が前記画素電極を囲うように前記金属膜をエッチングするようにしてもよい。
このような製造方法によって製造された反射型液晶表示基板によれば、遮蔽板によって、隣り合う画素電極間に形成される間隙部の面積を大幅に小さくすることができるため、その間隙部から侵入する光を大幅に減少させることができる。従って、スイッチング素子に侵入するリーク光を低減することができ、光リーク電流の発生を好適に抑制することができる。

このような反射型液晶表示基板の製造方法において、前記画素電極と前記遮蔽板とを形成する工程では、隣り合う前記画素電極によって形成される第１方向に延設される第１間隙部と、隣り合う前記画素電極によって形成される第２方向に延設される第２間隙部とが交差する位置に前記遮蔽板を形成するようにしてもよい。

このような製造方法によって製造された反射型液晶表示基板によれば、第１方向に延設された第１間隙部と第２方向に延設された第２間隙部とが交差する位置に形成した遮蔽板によって、第１間隙部及び第２間隙部の面積を小さくすることができるため、その第１間隙部及び第２間隙部から侵入する光を減少させることができる。従って、スイッチング素子に侵入するリーク光を低減することができ、光リーク電流の発生を好適に抑制することができる。

このような反射型液晶表示基板の製造方法において、前記遮蔽板に反射防止膜を積層する工程をさらに含むようにしてもよい。
このような製造方法によって製造された反射型液晶表示基板によれば、隣り合う画素電極間に形成される間隙部に形成された遮蔽板の上面に積層した反射防止膜によって、入射する光を吸収することができる。これによって、その間隙部から侵入する光を減少させることができる。従って、スイッチング素子に侵入するリーク光を低減することができ、光リーク電流の発生を好適に抑制することができる。

本発明の反射型液晶表示装置の製造方法では、前記の反射型液晶表示基板と、前記画素電極に対向する共通電極が形成された対向基板との間に液晶を封入して、前記反射型液晶表示基板と前記対向基板とを貼り合わすようにした。

本発明の製造方法によって製造された反射型液晶表示装置によれば、対向基板側から入射される光の反射型液晶表示基板内への侵入を遮蔽板によって低減することができるため、光リーク電流の発生を好適に抑制することができる。

以下、本発明を具体化した一実施形態を図１〜図６に従って説明する。図１は、反射型液晶表示装置を説明するための概略斜視図、図２は、反射型液晶表示装置を説明するための図１におけるＡ−Ａ断面の拡大断面図である。

図１に示すように、反射型液晶表示装置１は、四角形状の素子基板２と、その素子基板２と対向する四角形状の対向基板３とが、対向基板３の内周縁に沿って枠状に形成されたシール部材５によって一定の間隔を保って貼り合わせられている。なお、シール部材５の一部（図示上側）には、封入口５ａが形成されている。また、反射型液晶表示装置１は、入射光Ｌが対向基板３側から素子基板２に入射されるように配置される。

素子基板２は、単結晶シリコン等のｐ型半導体からなる半導体基板であるとともに、対向基板３は、無アルカリガラスからなる透明基板である。また、素子基板２は、対向基板３よりも大きく形成されており、対向基板３よりも張り出し形成されている。

また、素子基板２の上面２ａ（対向基板３と対向する面）中央部には、シール部材５によって囲まれる画素領域Ｒが形成されている。その画素領域Ｒには、Ｙ方向に延出形成される複数のデータ線１２がＸ方向に並設されるとともに、Ｘ方向に延出形成される複数の走査線１４がＹ方向に並設されている。このデータ線１２と走査線１４との各交差領域には、画素Ｂが形成されるとともに、その各画素Ｂには、図３に示すＭＯＳＦＥＴ２０と、ＭＯＳＦＥＴ２０と電気的に接続される画素電極Ｐ等を備えた画素回路が設けられている。

図２に示すように、素子基板２内には、高不純物濃度のｐ型不純物層からなるウエル領域２２が左右の分離酸化膜２４ａ，２４ｂによって画素Ｂ毎に電気的に分離されて設けられている。この一つのウエル領域２２に一つのＭＯＳＦＥＴ２０が形成されており、そのＭＯＳＦＥＴ２０は、ゲートＧ、ドレインＤ及びソースＳを有している。

詳しくは、ウエル領域２２上の略中央には、ゲート酸化膜２６が形成され、そのゲート酸化膜２６上にポリシリコン等の多結晶シリコンからなるゲート電極２８が成膜されている。このゲート酸化膜２６とゲート電極２８とから、ＭＯＳＦＥＴ２０のゲートＧが形成されている。また、ＭＯＳＦＥＴ２０のゲートＧの左側には、高不純物濃度のｎ型不純物層からなるドレイン領域３０が形成され、そのドレイン領域３０上にアルミニウム等の金属配線よりなるドレイン電極３２が成膜されている。このドレイン領域３０とドレイン電極３２とから、ＭＯＳＦＥＴ２０のドレインＤが形成されている。また、ＭＯＳＦＥＴ２０のゲートＧの右側には、高不純物濃度のｎ型不純物層からなるソース領域３４が形成され、そのソース領域３４上にアルミニウム等の金属配線よりなるソース電極３６が成膜されている。このソース領域３４とソース電極３６とから、ＭＯＳＦＥＴ２０のソースＳが形成されている。なお、ドレイン電極３２及びソース電極３６は、ゲート酸化膜２６、ドレイン領域３０及びソース領域３４の上に積層された第１層間絶縁層３８に形成された第１コンタクトホールＨ１内及び第２コンタクトホールＨ２内にそれぞれ成膜されている。また、第１層間絶縁層３８は、二酸化珪素等の絶縁膜から構成されている。

また、ウエル領域２２よりも右方には、イオン注入した拡散容量電極４０が左右の分離酸化膜２４ｂ、２４ｃによって画素Ｂ毎に電気的に分離されて設けられている。すなわち、分離酸化膜２４ａから分離酸化膜２４ｃまでが一つの画素Ｂに対応している。また、拡散容量電極４０の上方には、絶縁膜４２が成膜されて、さらにその絶縁膜４２の上方には容量電極４４が成膜されている。容量電極４４は、容量電極４４上に成膜されたアルミニ
ウム等の金属配線よりなる容量電極用接続線４６と電気的に接続されている。なお、容量電極用接続線４６は、容量電極４４の上方に成膜された前記第１層間絶縁層３８に形成された第３コンタクトホールＨ３内に成膜されている。この拡散容量電極４０、絶縁膜４２、容量電極４４及び容量電極用接続線４６によって、一つのＭＯＳＦＥＴ２０に対応した保持容量部Ｃが形成されている。

また、第１層間絶縁層３８の上には、アルミニウム等の金属配線よりなる第１導電層を構成するデータ線１２及び第１中継端子４８が、一つの画素Ｂ毎に所定のパターン形状に成膜されている。詳述すると、図３に示す各画素Ｂの画素回路のように、前記ドレイン電極３２は、データ線１２に電気的に接続されるとともに、ソース電極３６及び容量電極用接続線４６は、第１中継端子４８に電気的に接続されている。なお、ゲート電極２８は、走査線１４に電気的に接続されている。また、図２に示すように、データ線１２と第１中継端子４８との間には、間隙部５０ａ，５０ｂが形成されており、間隙部５０ａ，５０ｂによってデータ線１２と第１中継端子４８とが電気的に分離される。

また、第１導電層（データ線１２及び第１中継端子４８）の上には、二酸化珪素等の絶縁膜からなる第２層間絶縁層５２が成膜されている。第２層間絶縁層５２であって第１中継端子４８と対向する位置には、第４コンタクトホールＨ４が形成され、その第４コンタクトホールＨ４内には、アルミニウム等の金属配線よりなる第１接続プラグ５４が第１中継端子４８と電気的に接続されるように成膜されている。

第２層間絶縁層５２の上には、アルミニウム等の金属配線よりなる第２導電層を構成する第２中継端子５６及び遮光膜６０が、一つの画素Ｂ毎に所定のパターン形状に成膜されている。詳述すると、第１接続プラグ５４の上面には、第１接続プラグ５４と電気的に接続される第２中継端子５６が成膜され、その第２中継端子５６の左右には、間隙部５８ａ，５８ｂを介して左右に遮光膜６０がそれぞれ延設されている。なお、遮光膜６０は、間隙部５８ａ，５８ｂの周囲以外の複数の画素Ｂ全体にわたって連続的に形成されている。

また、第２中継端子５６及び遮光膜６０の上には、二酸化珪素等の絶縁膜からなる第３層間絶縁層６２が成膜されている。第３層間絶縁層６２であって第２中継端子５６と対向する位置には、第５コンタクトホールＨ５が形成され、その第５コンタクトホールＨ５内には、アルミニウム等の金属配線よりなる第２接続プラグ６４が第２中継端子５６と電気的に接続されるように成膜されている。

また、第３層間絶縁層６２の上には、アルミニウム等の金属配線からなる前記画素電極Ｐ及びガードリングＧＲが、一つの画素Ｂ毎に所定のパターン形状に成膜されている。詳述すると、図４に示すように、画素電極Ｐは略正方形状であって、多数の画素電極Ｐが互いに所定の間隔を置いてマトリックス状に配列されており、この略正方形状の画素電極Ｐ一つが一つの画素Ｂに対応している。

そして、隣り合う画素電極Ｐ間の間隙には、各画素電極Ｐの外周を囲うように格子状に遮蔽板としてのガードリングＧＲが形成されている。このガードリングＧＲによって、画素電極ＰとガードリングＧＲとの間には、アルミニウム配線の形成されない幅の狭い間隙部７０が形成される。さらに、その間隙部７０と対向する下側の位置には、前記遮光膜６０（図４では図示を省略）が配置形成されており、この遮光膜６０は、画素電極ＰとガードリングＧＲとの間の間隙部７０から侵入する入射光Ｌを遮光する機能を有している。なお、本実施形態では、画素電極Ｐを略１０μｍ×１０μｍの正方形に形成し、ガードリングＧＲの幅を略０．３μｍに形成して、画素電極ＰとガードリングＧＲ間の間隙部７０の間隔を略０．１μｍに形成した。

このように、本実施形態の反射型液晶表示装置１の画素電極Ｐ間の間隙に、ガードリングＧＲを形成することによって、間隙部７０を小さくした。これによって、その間隙部７０から侵入する入射光Ｌを大幅に低減でき、さらに、入射光Ｌの一部が間隙部７０から素子基板２内に侵入しても、間隙部７０と対向する位置に配置形成した遮光膜６０によって遮光することができる。従って、ＭＯＳＦＥＴ２０へのリーク光によって発生する光リーク電流をより好適に抑制することができる。

なお、図２に示すように、画素電極Ｐは、前記第２接続プラグ６４と電気的に接続され、その第２接続プラグ６４、前記第２中継端子５６、前記第１接続プラグ５４及び前記第１中継端子４８を介して前記ソース電極３６に接続されている。

また、素子基板２に対向する対向基板３の下面には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明電極からなる対向電極７２が、画素電極Ｐに対する共通電極として画素Ｂ毎に区画されずに対向基板３全面にわたって形成されている。そして、素子基板２と対向基板３とは、画素電極Ｐと対向電極７２とが互いに向かい合うように配置されて、その画素電極Ｐと対向電極７２との間には、液晶Ｅが封入されている。なお、液晶Ｅは、図１に示すシール部材５の封入口５ａから封入され、その封入口５ａは液晶Ｅが封入された後に図示しない封止材によって封止されるようになっている。

図３は、各画素Ｂの画素回路の回路構成を示す。図３に示すように、ドレイン電極３２と電気的に接続されるデータ線１２は、データ線駆動回路７４に接続されて、データ線駆動回路７４から表示データに基づくデータ信号電圧が、対応するデータ線１２に所定のタイミングで入力されるようになっている。また、ゲート電極２８と電気的に接続される走査線１４は、走査線駆動回路７６に接続されて、所定のタイミングで選択駆動され、対応する走査信号が走査線駆動回路７６から所定のタイミングで入力されるようになっている。

そして、走査線駆動回路７６の走査に基づいて走査線１４が１本ずつ順次選択されると、選択された走査線１４上の画素ＢのＭＯＳＦＥＴ２０が選択期間中だけオン状態となり、対応するデータ線１２、ＭＯＳＦＥＴ２０のソースＳ、各中継端子４８，５６及び各接続プラグ５４，６４を介して、対応する画素電極Ｐにデータ信号電圧が印加される。この時、データ信号電圧は、同時に保持容量部Ｃに印加され、さらに保持容量部Ｃに蓄積される。これにより、所定の電圧に保持されている対向電極７２とデータ信号電圧が印加される画素電極Ｐとの間に電位差が生じ、この電位差が所定期間保持され、さらにこの電位差によって液晶Ｅが駆動される。液晶Ｅが駆動されると、対向基板３側から画素電極Ｐに入射される入射光Ｌは、表示データに基づいて変調されて、変調光として対向基板３側に出射されるようになっている。

次に、上記のように構成された反射型液晶表示装置１の製造方法について、図５に従って説明する。
まず、図５（ａ）に示すように、公知の方法により、素子基板２上にＭＯＳＦＥＴ２０と保持容量部Ｃと分離酸化膜２４ａ，２４ｂ．２４ｃとを形成し、これらの上に第１層間絶縁層３８、第１導電層（データ線１２及び第１中継端子４８）、第２層間絶縁層５２及び第２導電層（第２中継端子５６及び遮光膜６０）を順に成膜する。この際、データ線１２は第１コンタクトホールＨ１内のドレイン電極３２と電気的に接続され、第１中継端子４８は、第２コンタクトホールＨ２内のソース電極３６及び第３コンタクトホールＨ３内の容量電極用接続線４６を介してＭＯＳＦＥＴ２０及び保持容量部Ｃにそれぞれ電気的に接続される。また、第２中継端子５６は第４コンタクトホールＨ４内の第１接続プラグ５４により、第１中継端子４８に電気的に接続される。また、第２中継端子５６及び遮光膜６０間に間隙部５８ａ，５８ｂをリソグラフィにて所定のパターニングと、エッチングと
で形成し、第２中継端子５６と遮光膜６０とをそれぞれ電気的に分離する。次に、第２中継端子５６及び遮光膜６０の上面に第３層間絶縁層６２を二酸化珪素により成膜し、この第３層間絶縁層６２の上面をＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により平坦化する。そして、第３層間絶縁層６２に対してリソグラフィにて所定のパターニングを行い、第２中継端子５６に到達するまでエッチングを行って第５コンタクトホールＨ５を形成する。

次に、図５（ｂ）に示すように、第３層間絶縁層６２の上方から第５コンタクトホールＨ５内にアルミニウムをスパッタし、エッチバックしてアルミニウムを埋め込んで第２接続プラグ６４を形成する。これにより、第２接続プラグ６４に第２中継端子５６が電気的に接続される。

次に、図５（ｃ）に示すように、第３層間絶縁層６２上にアルミニウムＡＬをスパッタにて成膜する。このアルミニウムＡＬが画素電極Ｐ及びガードリングＧＲになる。すなわち、次に、第３層間絶縁層６２上に成膜したアルミニウムＡＬにフォトレジストを塗布し、図４に示すパターン形状になるようにマスクしてフォトリソグラフィにてパターニングを行い、エッチングして画素電極Ｐ及びガードリングＧＲを形成する（図５（ｄ）参照）。詳しくは、画素電極Ｐを略正方形状に形成し、その画素電極Ｐの外周を囲うように格子状にガードリングＧＲを形成する。この時、一つの画素電極Ｐは、隣りの画素電極Ｐから電気的に分離するとともに、第５コンタクトホールＨ５内の第２接続プラグ６４に電気的に接続される。

これによって、画素電極Ｐを形成する際に、同工程にてガードリングＧＲを形成することができる。さらに、フォトリソグラフィ時にマスクのパターン形状を変更することのみによってガードリングＧＲを形成することができる。そのガードリングＧＲによって隣り合う画素電極Ｐによって形成される間隙部７０を大幅に狭く形成することができるため、製造工程数を増加させずに簡便に光リークを好適に低減することができる。

次に、図６に従って、本実施形態における反射型液晶表示装置１を反射型液晶ライトバルブ９０Ｂ，９０Ｒ，９０Ｇとして利用したプロジェクタ８０について説明する。
直方体状のプロジェクタケース８１内の前側（図６における左側上側）には、照明光学系８２が設けられるとともに、その照明光学系８２は、リフレクタ８３と、光源ランプ８４と、第１レンズアレイ８５と、偏光変換素子８６とから構成されている。リフレクタ８３は、ドーム状又はパラボラ状の反射ミラーであり、そのリフレクタ８３内に光源ランプ８４が設けられている。光源ランプ８４は、高圧水銀ランプであり、放射状の白色光を出射し、その光がリフレクタ８３で反射して平行光として、光源ランプ８４よりも反Ｙ矢印方向側に設けた第１レンズアレイ８５に出射される。なお、本実施形態では光源ランプ８４を高圧水銀ランプとしたが、これに限らず、例えばハロゲンランプ、メタルハライドランプや超高圧水銀ランプに変更してもよい。あるいは発光ダイオードからなるＬＥＤ光源に変更してもよい。

また、第１レンズアレイ８５は、光源ランプ８４から入射された平行光を複数の部分光束に分割し、その部分光束を、第１レンズアレイ８５よりも反Ｙ矢印方向側に設けられて光入射側に第２レンズアレイ８６ａを有する偏光変換素子８６に出射する。偏光変換素子８６は、第１レンズアレイ８５から入射された部分光束を、第２レンズアレイ８６ａを介して略一種類の偏光光束（例えば、Ｓ偏光光束）に変換して、その偏光光束を偏光変換素子８６よりも反Ｙ矢印方向側に設けたビームスプリッタ８７に出射するようになっている。

ビームスプリッタ８７は、偏光変換素子８６から入射された偏光光束を、直角に反Ｘ矢
印方向に反射して、ビームスプリッタ８７よりも反Ｘ矢印方向側に設けた第１ダイクロイックミラー８８に出射する。

第１ダイクロイックミラー８８は、青色（Ｂ）の光ＬＢを反射するとともに、青色の光ＬＢよりも長波長側の色の光（緑色（Ｇ）及び赤色（Ｒ）の光ＬＧＲ）を透過するようになっている。従って、ビームスプリッタ８７によって反射されて第１ダイクロイックミラー８８に入射した偏光光束のうち、青色の光ＬＢは直角に反Ｙ矢印方向に反射され、緑色及び赤色の光ＬＧＲは、第１ダイクロイックミラー８８を透過する。

第１ダイクロイックミラー８８よりも反Ｙ矢印方向側に設けられた反射型液晶ライトバルブ９０Ｂは、第１ダイクロイックミラー８８によって反射されて入射される青色の光ＬＢを、プロジェクタ８０に入力された画像信号に基づいて変調して、その変調光を第１ダイクロイックミラー８８に反射させる。

一方、第１ダイクロイックミラー８８の右方（反Ｘ矢印方向側）には、第２ダイクロイックミラー９１が設けられている。第２ダイクロイックミラー９１は、赤色の光ＬＲを反射するとともに、緑色の光ＬＧを透過するようになっている。従って、第１ダイクロイックミラー８８を透過した光ＬＧＲのうち、赤色の光ＬＲは第２ダイクロイックミラー９１によって直角にＹ矢印方向に反射されるとともに、緑色の光ＬＧは第２ダイクロイックミラー９１を透過する。

第２ダイクロイックミラー９１よりもＹ矢印方向側に設けられた反射型液晶ライトバルブ９０Ｒは、第２ダイクロイックミラー９１によって反射されて入射される赤色の光ＬＲを、プロジェクタ８０に入力された画像信号に基づいて変調して、その変調光を第２ダイクロイックミラー９１に反射させる。

また、第２ダイクロイックミラー９１よりも反Ｘ矢印方向側に設けられた反射型液晶ライトバルブ９０Ｇは、第２ダイクロイックミラー９１を透過して入射する緑色の光ＬＧを、プロジェクタ８０に入力された画像信号に基づいて変調して、その変調光を第２ダイクロイックミラー９１に反射させる。

なお、第１ダイクロイックミラー８８及び第２ダイクロイックミラー９１は、各反射型液晶ライトバルブ９０Ｂ，９０Ｒ，９０Ｇからそれぞれ入射される各変調光を、ビームスプリッタ８７よりもＸ矢印方向に設けた投射光学手段としての投写レンズ９２に出射するようになっている。そして、投写レンズ９２は、第１ダイクロイックミラー８８及び第２ダイクロイックミラー９１から入射される変調光の表す画像をプロジェクタ８０よりもＸ矢印方向側に設けられるスクリーン９４に拡大投写するようになっている。

次に、本実施形態の効果を以下に記載する。
（１）本実施形態によれば、隣り合う画素電極Ｐ間の間隙に、画素電極Ｐの外周を囲うように格子状のガードリングＧＲを設けた。このガードリングＧＲによって、従来における間隙部１１５の間隔に比べて本実施形態における間隙部７０の間隔が大幅に狭くなるため、その間隙部７０から素子基板２内に侵入する入射光Ｌを大幅に低減することができる。従って、その間隙部７０から侵入する入射光Ｌによって生じる光リーク電流を好適に抑制することができる。

（２）本実施形態によれば、ガードリングＧＲを画素電極Ｐと同部材であるアルミウニムで構成するようにした。また、画素電極Ｐを形成する際に、同工程にてガードリングＧＲを形成するようにした。すなわち、リソグラフィ時にマスクのパターン形状を変更することのみによって画素電極ＰとガードリングＧＲとを同時に形成することができる。また
、ガードリングＧＲによって隣り合う画素電極Ｐによって形成される間隙部７０を狭く形成することができる。従って、製造工程数を増加させずに簡便に光リーク電流を好適に抑制することができる。

（３）本実施形態によれば、反射型液晶表示装置１をプロジェクタ８０の反射型液晶ライトバルブ９０Ｂ，９０Ｒ，９０Ｇとして利用した。この反射型液晶ライトバルブ９０Ｂ，９０Ｒ，９０Ｇは、ガードリングＧＲによって光リーク電流が抑制されているため、画素電極Ｐの電位変動を好適に抑制することができる。従って、フリッカーや焼き付きを好適に抑制することができるため、画像の表示品質を向上させることができる。

なお、上記実施形態は、以下の態様に変更してもよい。
・上記実施形態では、ガードリングＧＲを正方形状に形成された画素電極Ｐの外周を囲うように格子状に形成した。これに限らず、例えば図７に示すように、第１方向としてのＸ方向に延設される第１間隙部９５ａと、第２方向としてのＹ方向に延設される第２間隙部９５ｂとが交差する位置にのみガードリングＧＲ２を設けるようにしてもよい。また、そのガードリングＧＲ２の形状は、四角形に特に限定されない。

・上記実施形態では、画素電極Ｐを１０μｍ×１０μｍの正方形に形成し、ガードリングＧＲの幅を０．３μｍに形成して、画素電極ＰとガードリングＧＲ間の間隙部７０の間隔を０．１μｍに形成したが、この大きさ、幅、間隔に特に制限されない。

・上記実施形態では、画素電極Ｐ及びガードリングＧＲをアルミニウムで形成したが、これに限らず、例えばＬｉ，Ｍｇ，Ｃａ，Ｓｒ，Ｌａ，Ｃｅ，Ｅｒ，Ｅｕ，Ｓｃ，Ｙ，Ｙｂ，Ａｇ，Ｃｕ，Ｃｓ，Ｒｂ等の金属材料にしてもよい。また、画素電極ＰとガードリングＧＲとを別々の金属材料で形成するようにしてもよい。この場合、ガードリングＧＲは、画素電極Ｐよりも反射率が低くなることが好ましい。

また、ガードリングＧＲの上面に、反射率を下げるために光を吸収するＴｉＯＮ、ＴｉＮ等の反射防止膜を積層するようにしてもよい。なお、この場合、エッチングによってガードリングＧＲと画素電極Ｐを形成した後に、画素電極ＰをマスクしてガードリングＧＲの上面に反射防止膜を形成するようにする。

・上記実施形態では、アルミニウムＡＬをスパッタにて第３層間絶縁層６２の上面に成膜するようにしたが、これに限らず、例えばアルミニウムＡＬを蒸着にて第３層間絶縁層６２に成膜するようにしてもよい。

・上記実施形態における第２中継端子５６及び遮光膜６０を省略してもよい。これによって、製造工程を減少させることができ、生産効率を向上させることができる。
・上記実施形態では、ドレインＤ（ドレイン電極３２）にデータ線１２を、ソースＳ（ソース電極３６）に各中継端子４８，５６及び各接続プラグ５４，６４を介して画素電極Ｐを接続するようにしたが、このドレインＤとソースＳとを入れ替えてもよい。すなわち
、ソースＳ（ソース電極３６）にデータ線１２を、ドレインＤ（ドレイン電極３２）に各中継端子４８，５６及び各接続プラグ５４，６４を介して画素電極Ｐを接続してもよい。

・上記実施形態では、素子基板２をＰ型半導体で形成するようにしたが、ｎ型半導体で形成するようにしてもよい。なお、この場合、ウエル領域２２を高不純物濃度のｎ型不純物で構成し、ドレイン領域３０を高不純物濃度のｐ型不純物で構成してソース領域３４を高不純物濃度のｐ型不純物で構成する。

・上記実施形態では、スイッチング素子としてＭＯＳＦＥＴ２０に具体化したが、これに限らず、例えばＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ)、ＴＦＤ（Ｔｈ
ｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）等で構成するようにしてもよい。

・本実施形態における反射型液晶表示装置１は、白黒用の反射型液晶表示装置として利用してもよく、対向基板３の上面にカラーフィルタを設けてカラー用の反射型液晶表示装置として利用してもよい。

・本実施形態では、反射型液晶表示装置１をプロジェクタ８０の反射型液晶ライトバルブ９０Ｂ，９０Ｒ，９０Ｇとして利用したが、これに限らず、例えば時計、パーソナルコンピュータ、液晶テレビ、カーナビゲーション装置、電卓等の電子機器の画像表示装置として利用してもよい。
（参考例）
・図８に示すように、遮光膜６０の間隙部５８ａ，５８ｂにガードリングＧＲ３を形成するようにしてもよい。
・ガードリングＧＲを光遮蔽性を有する絶縁体で形成するようにしてもよい。この場合、ガードリングＧＲと画素電極Ｐ間の間隙部７０を形成する必要はない。すなわち、画素電極ＰとガードリングＧＲとを密着形成してもよい。

本実施形態における反射型液晶表示装置を説明するための概略斜視図。 同じく、反射型液晶表示装置を説明するための拡大断面図。 同じく、各画素の画素回路の回路構成を説明するための平面図。 同じく、画素電極とガードリングとを説明するための平面図。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ反射型液晶表示装置の製造方法を説明するための拡大断面図。 同じく、プロジェクタを説明するための平面図。 別例における画素電極とガードリングとを説明するための平面図。 別例における反射型液晶表示装置を説明するための拡大断面図。 従来例における反射型液晶表示装置を説明するための拡大断面図。 従来例における反射型液晶表示装置を説明するための拡大断面図。

符号の説明

ＡＬ…アルミニウム、Ｃ…保持容量部、Ｅ…液晶、Ｇ…ゲート、Ｄ…ドレイン、Ｓ…ソース、Ｐ…画素電極、Ｌ…入射光、ＧＲ，ＧＲ２，ＧＲ３…ガードリング、Ｈ１〜Ｈ５…第１〜第５コンタクトホール、１…反射型液晶表示装置、２…素子基板、３…対向基板、１２…データ線、１４…走査線、２０…スイッチング素子としてのＭＯＳＦＥＴ、４８…第１中継端子、５４…第１接続プラグ、５６…第２中継端子、５８ａ，５８ｂ，７０…間隙部、６０…遮光膜、６４…第２接続プラグ、７２…対向電極、８０…プロジェクタ、８２…照明光学系、９０Ｂ，９０Ｒ，９０Ｇ…反射型液晶ライトバルブ、９２…投写レンズ、９５ａ…第１間隙部、９５ｂ…第２間隙部。

Claims (5)

1. 基板上に光反射性を有する複数の画素電極がマトリックス状に形成され、前記各画素電極には、スイッチング素子が電気的に接続されて、前記スイッチング素子から電圧が印加されるように構成した反射型液晶表示基板の製造方法において、
   複数の前記スイッチング素子が形成された基板に絶縁層を積層する工程と、
   前記絶縁層を貫通して前記複数のスイッチング素子の各々に電気的に接続されるプラグを前記絶縁層に形成する工程と、
   前記複数のプラグの各々に電気的に接続される金属膜を前記絶縁層に積層する工程と、
   前記金属膜の表面に塗布したフォトレジストに対してフォトリソグラフィにてエッチングマスクを形成することによってパターニングするとともに、該エッチングマスクを用いて前記金属膜をエッチングすることによって、前記複数のスイッチング素子の各々に接続される前記複数の画素電極と、隣り合う前記画素電極間の隙間にて前記基板に入射する光を遮蔽させるための遮蔽板とを互いに離れるように同じ材料から同時に形成する工程と
   を含む反射型液晶表示基板の製造方法。
2. 前記画素電極と前記遮蔽板とを形成する工程では、前記遮蔽板が前記画素電極を囲うように前記金属膜をエッチングする
   請求項１に記載の反射型液晶表示基板の製造方法。
3. 前記画素電極と前記遮蔽板とを形成する工程では、隣り合う前記画素電極によって形成される第１方向に延設される第１間隙部と、隣り合う前記画素電極によって形成される第２方向に延設される第２間隙部とが交差する位置に前記遮蔽板を形成する
   請求項１に記載の反射型液晶表示基板の製造方法。
4. 前記遮蔽板に反射防止膜を積層する工程をさらに含む
   請求項１〜３のいずれか一項に記載の反射型液晶表示基板の製造方法。
5. 請求項１〜４のいずれか一項に記載の反射型液晶表示基板と、前記画素電極に対向する共通電極が形成された対向基板との間に液晶を封入して、前記反射型液晶表示基板と前記対向基板とを貼り合わす
   ことを特徴とする反射型液晶表示装置の製造方法。

Images