JP2666122B2 - 薄膜トランジスタ基板 - Google Patents
薄膜トランジスタ基板Info
- Publication number
- JP2666122B2 JP2666122B2 JP1241695A JP1241695A JP2666122B2 JP 2666122 B2 JP2666122 B2 JP 2666122B2 JP 1241695 A JP1241695 A JP 1241695A JP 1241695 A JP1241695 A JP 1241695A JP 2666122 B2 JP2666122 B2 JP 2666122B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- pixel electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型の液晶表示装置に用いられる薄膜トランジスタ基板に
関するものである。 【０００２】 【従来の技術】液晶テレビ等に使用される液晶表示装置
としては、高コントラストおよび高時分割駆動が要求さ
れるため、アクティブマトリクス型を用いることが提案
されている。このアクティブマトリクス型の液晶表示装
置は、透明電極およびこの透明電極に接続されたスイッ
チング素子をマトリクス状に複数配列した基板と、この
基板に配列された複数の透明電極を設けた対向基板と、
およびこれらの基板間に封入された液晶とを備えてい
る。そして、前記スイッチング素子として、薄膜トラン
ジスタを用いることが提案されている。 【０００３】ところで、従来、アクティブマトリクス型
の液晶表示装置に用いられる薄膜トランジスタは、半導
体膜に照射される光線によってオフ抵抗が低下するのを
防止するために、前記半導体膜を遮光する遮光部材が設
けられている。このような、遮光部材としては、従来
は、光線を完全に遮断する金属材料が用いられていた
が、遮光膜が金属導体であるため容量結合があったり、
遮光膜での反射光が半導体膜に入射するため遮光が不十
分であり、表示品質の低下が問題であった。この対応と
して、特開昭６２−４３１７７号公報に示されるごと
く、金属膜を陽極酸化した上、黒色染料を被着するよう
な方法をとっていた。 【０００４】 【発明が解決しようとする課題】しかしながら、従来の
方法は、金属膜を形成し、この金属膜を陽極酸化したり
このあと黒色染料中に浸漬して染色する等工程数の増大
をもたらすものであった。 【０００５】本発明は上記従来の課題を解決するため
に、遮光膜による容量結合や遮光膜での反射光の半導体
膜への入射を防止し、且つ能率的に生産を行うことが可
能な薄膜トランジスタ基板を提供することを目的とす
る。 【０００６】 【課題を解決するための手段】上記目的を達成するた
め、この発明の薄膜トランジスタ基板は、基板上に、ゲ
ート電極、半導体膜、ソース電極、ドレイン電極を有す
る薄膜トランジスタおよびこの薄膜トランジスタに接続
された画素電極が形成された薄膜トランジスタ基板にお
いて、前記薄膜トランジスタおよび該薄膜トランジスタ
外の基板上を無機材料からなる透明絶縁膜で覆うと共
に、この透明絶縁膜上に、有機材料からなる遮光膜を、
前記薄膜トランジスタの少なくともチャンネル領域を覆
い且つ当該画素電極と隣接画素電極間に間隙が無いよう
に設けたことを特徴とする。 【０００７】 【作用】上述のように構成した薄膜トランジスタ基板に
よれば、遮光膜は有機材料により形成されているため、
容量結合や遮光膜での反射が無い上、金属膜を形成し、
酸化および染色する方法に比し極めて能率的である。ま
た、遮光膜は薄膜トランジスタを覆う無機材料で形成さ
れた透明絶縁膜上に設けられているため、薄膜トランジ
スタへの不純物の移行も無く、確実に薄膜トランジスタ
の保護を図ることができる。 【０００８】 【実施例】［参考実施例］ 以下、本発明の参考実施例について図面を参照しながら
詳述する。この発明の薄膜トランジスタ基板は、図１の
拡大断面図に示される如く、薄膜トランジスタと、その
上に形成された遮光膜と、薄膜トランジスタに接続され
た画素電極を有している。 【０００９】同図において、ガラス基板１１上にはゲー
ト電極１２が形成され、このゲート電極１２を被って膜
厚が約3000Åの窒化シリコンからなるゲート絶縁膜１３
が積層されている。更にゲート絶縁膜１３上の前記ゲー
ト電極１２に対応する位置に、アモルファスシリコンか
らなる半導体膜１４が積層形成されている。この半導体
膜１４上には、リン（Ｐ）がドーピングされたｎ+ 型の
アモルファスシリコン膜１５、ドレイン電極１７が順次
堆積されたドレイン側形成部と、ｎ+ 型のアモルファス
シリコン膜１５、ソース電極１８が順次堆積されたソー
ス側形成部とが形成されている。また、この薄膜トラン
ジスタおよび該薄膜トランジスタ外の基板１１上には染
色可能な透明絶縁膜２０が形成され、この透明絶縁膜２
０上には画素電極１９ａ，１９ｂが形成されている。こ
の画素電極１９ａ，１９ｂは少なくともソース電極１８
の一部と平面的に重なるように延出され、透明絶縁膜２
０に形成されたコンタクトホール２０ａ内でソース電極
１８と接続されている。従って、当該画素の画素電極と
隣接画素の画素電極間の寸法は薄膜トランジスタの幅
（半導体膜１４の長さ）よりも小さくなっている。 【００１０】更に、前記薄膜トランジスタのソース電極
１８とドレイン電極１７との間の半導体膜１４にチャン
ネル部を形成しており、同図において、このチャンネル
部と、前記ドレイン電極１７の上方向の透明絶縁膜２０
は、黒色染料によって染色されて遮光膜を形成してい
る。この遮光膜の厚さは、その最も薄い部分でも１μｍ
以上の厚さで形成されている。 【００１１】次に、上述の薄膜トランジスタの製造方法
について説明する。図２(a) 〜(d) は上述の薄膜トラン
ジスタの製造工程を示す図である。なお、上述の図１に
対応する部分は同一符号を記す。 【００１２】先ず、図２(a) に示すようにガラス、石英
等からなる基板１１上に真空蒸着法、又はスパッタリン
グ法等を用いてアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）等の電極配線材料を膜厚2000Å以
上堆積し、その後フォトリソグラフィー法によりパター
ン形成し、パターン幅が10μｍ程度のゲート電極１２を
形成する。次に、窒化シリコンのゲート絶縁膜１３をス
パッタリング法あるいはプラズマＣＶＤ法等により基板
１１および上述のゲート電極１２を覆うように形成す
る。その後、アモルファスシリコンからなる半導体膜１
４およびｎ+ アモルファスシリコン膜１５をそれぞれプ
ラズマＣＶＤ法によりゲート絶縁膜１３上に連続して堆
積しゲート電極１２の上方およびその近辺だけを覆うよ
うにフォトリソグラフィー法を用いてパターニングす
る。更にスパッタリング法によりｎ+アモルファスシリ
コン膜１５およびゲート絶縁膜１３を覆うようにアルミ
ニウム（Ａｌ）、クロム（Ｃｒ）等の導電性材料を堆積
する。その後、フォトリソグラフィー法により上記導電
性材料をパターニングして、ドレイン電極１７、ソース
電極１８を形成する。そして、このドレイン電極１７、
ソース電極１８をマスクとしてｎ+ アモルファスシリコ
ン膜１５をエッチングし、チャンネル部を形成する。次
に、以上のようにして形成した薄膜トランジスタ上に同
図(b) に示すように無機又は有機の透明物質、例えばア
クリル等の染色可能な高分子絶縁材料を塗布し熱処理に
よって重合させることにより透明絶縁膜２０を形成す
る。この透明絶縁膜２０の堆積される厚さは最も薄いド
レイン電極１７、およびソース電極１８上でも１μｍ以
上の厚さに堆積される。その後、フォトリソグラフィー
法等によりソース電極１８上の透明絶縁膜２０にコンタ
クトホール２０ａを形成する。 【００１３】次に同図(c) に示すように、透明導電材料
をスパッタリング法によりコンタクトホール２０ａ内お
よび透明絶縁膜２０上に堆積し、その後、フォトリソグ
ラフィー法によりパターニングする。すなわち、透明導
電材料は透明絶縁膜２０に遮光部を形成する部分および
各画素電極１９ａ，１９ｂの周線に沿った部分が除去さ
れ、個々の画素電極１９ａ，１９ｂに分離される。この
際、透明導電材料は、薄膜トランジスタの半導体膜１４
のチャンネル部の上方向に位置する透明絶縁膜２０の部
分、又は前記半導体膜１４のチャンネル部およびこのチ
ャンネル幅方向に延長されたソース電極１８、ドレイン
電極１７が積層されない部分の上方向に位置する前記透
明絶縁膜２０の部分が除去される。このようにして、透
明絶縁膜２０の遮光膜を形成するための部分は、その表
面が露出される。 【００１４】その後、上述のように順次薄膜が積層され
た基板１１を黒色染料0.5 重量％と酢酸を混合した70℃
の染色液に10分間浸漬する。この工程により、露出して
いる透明絶縁膜２０の一部は、黒色染料によって染色さ
れ同図(d) に示すように、透明絶縁膜２０内の一部分に
遮光部となる部分が形成される。その後、上述の基板１
１を水洗し、25℃のタンニン酸１wt％、酒石酸アンチモ
ニルカリウム１wt％の溶液に10分間浸漬して、防染処理
を施す。 【００１５】最後に基板１１の表面を水洗して、100 ℃
で約30分間乾燥する。以上のようにして形成された遮光
膜１６は当該画素電極および隣接画素電極と自己整合さ
れており、また、その最も薄い部分でも１μｍ以上の厚
さに形成され、波長が 400nm〜800nm の可視光を99％以
上吸収する。 【００１６】［実施例］ 図３は、本発明の薄膜トランジスタ基板の特徴を示す実
施例である。同図において、薄膜トランジスタの製造工
程は、図２（ａ）までは、参考実施例と同じである。 【００１７】本発明では、図２(a) の工程により薄膜ト
ランジスタを形成後、薄膜トランジスタおよび該薄膜ト
ランジスタ外の基板１１上に形成された無機材料からな
るゲート絶縁膜１３上に無機の透明絶縁材料をプラズマ
ＣＶＤ法等により堆積し、透明絶縁膜２２を形成する。
その後、染色可能な透明絶縁材料としてアクリル樹脂等
を１μｍ以上の厚さに塗布、焼成し、透明絶縁膜２３を
形成する。更にソース電極１８上にコンタクトホール２
０ａを形成するため、フォトリソグラフィーにより上述
の透明絶縁膜２２，２３にエッチングを行う。その後、
透明導電材料をスパッタリング法等によりコンタクトホ
ール２０ａ内および透明絶縁膜２３上に堆積し、フォト
リソグラフィー法によりパターニングする。この際透明
導電材料は前述した参考実施例と同様に個々の画素電極
２４ａ，２４ｂに分離される。このパターニングによ
り、透明導電材料は薄膜トランジスタの少なくともチャ
ンネル部の上面部分が除去され、透明絶縁膜の遮光膜を
形成するための部分が露出する。次に参考実施例と同様
に順次薄膜が積層された基板１１を黒色染料0.5 重量％
と酢酸を混合した70℃の染色液に10分間浸漬し、露出し
ている透明絶縁膜２３の一部分を染色する。その後、上
述の基板１１を水洗し、前述と同様に10分間防染処理す
ることによって透明絶縁膜２３の露出している部分には
黒色に染色された遮光膜２５が形成される。 【００１８】上述した実施例では遮光膜２５が前述の参
考実施例の場合と異なり、半導体膜１４と染色された遮
光膜２５とが接しないため、黒色染料中に含まれる重金
属類等が半導体層１４内に不純物として侵入することが
ない。また、この実施例の場合にも遮光膜２５は染色さ
れた黒色染料により可視光を充分（９９％以上）吸収す
る。 【００１９】以上の通り、この発明の薄膜トランジスタ
基板は、薄膜トランジスタおよび該薄膜トランジスタ外
の基板上を無機材料からなる透明絶縁膜で覆うと共に、
この透明絶縁膜上に、有機材料からなる遮光膜を、前記
薄膜トランジスタの少なくともチャンネル領域を覆い且
つ当該画素電極と隣接画素電極間に間隙が無いように設
けたので、従来の金属材料の遮光膜の如く、容量結合や
反射が無く、また、金属材料を形成して酸化するような
工程は必要がないから、生産性が極めて高いものであ
る。また、遮光膜は薄膜トランジスタを覆う無機材料で
形成された透明絶縁膜上に設けられているため、薄膜ト
ランジスタへの不純物の移行も無く、確実に薄膜トラン
ジスタの保護を図ることができる。さらに、画素電極
は、前記薄膜トランジスタを覆う前記透明絶縁膜上に設
けられているので、薄膜トランジスタのソース電極と平
面的に重ねて形成することがてき、画素電極の面積を増
大し、開口率を向上することができる。 【００２０】 【発明の効果】以上詳述した通り、本発明の薄膜トラン
ジスタ基板は、薄膜トランジスタおよび該薄膜トランジ
スタ外の基板面を無機材料からなる透明絶縁膜で覆うと
共に、この透明絶縁膜上に、有機材料からなる遮光膜
を、前記薄膜トランジスタの少なくともチャンネル領域
を覆い且つ当該画素電極と隣接画素電極間に間隙が無い
ように設けたので、従来の金属材料の遮光膜の如く、容
量結合や反射が無く、また、金属材料を形成して酸化す
るような工程は必要がないから、極めて能率的に生産す
ることができる、という効果を奏する。
型の液晶表示装置に用いられる薄膜トランジスタ基板に
関するものである。 【０００２】 【従来の技術】液晶テレビ等に使用される液晶表示装置
としては、高コントラストおよび高時分割駆動が要求さ
れるため、アクティブマトリクス型を用いることが提案
されている。このアクティブマトリクス型の液晶表示装
置は、透明電極およびこの透明電極に接続されたスイッ
チング素子をマトリクス状に複数配列した基板と、この
基板に配列された複数の透明電極を設けた対向基板と、
およびこれらの基板間に封入された液晶とを備えてい
る。そして、前記スイッチング素子として、薄膜トラン
ジスタを用いることが提案されている。 【０００３】ところで、従来、アクティブマトリクス型
の液晶表示装置に用いられる薄膜トランジスタは、半導
体膜に照射される光線によってオフ抵抗が低下するのを
防止するために、前記半導体膜を遮光する遮光部材が設
けられている。このような、遮光部材としては、従来
は、光線を完全に遮断する金属材料が用いられていた
が、遮光膜が金属導体であるため容量結合があったり、
遮光膜での反射光が半導体膜に入射するため遮光が不十
分であり、表示品質の低下が問題であった。この対応と
して、特開昭６２−４３１７７号公報に示されるごと
く、金属膜を陽極酸化した上、黒色染料を被着するよう
な方法をとっていた。 【０００４】 【発明が解決しようとする課題】しかしながら、従来の
方法は、金属膜を形成し、この金属膜を陽極酸化したり
このあと黒色染料中に浸漬して染色する等工程数の増大
をもたらすものであった。 【０００５】本発明は上記従来の課題を解決するため
に、遮光膜による容量結合や遮光膜での反射光の半導体
膜への入射を防止し、且つ能率的に生産を行うことが可
能な薄膜トランジスタ基板を提供することを目的とす
る。 【０００６】 【課題を解決するための手段】上記目的を達成するた
め、この発明の薄膜トランジスタ基板は、基板上に、ゲ
ート電極、半導体膜、ソース電極、ドレイン電極を有す
る薄膜トランジスタおよびこの薄膜トランジスタに接続
された画素電極が形成された薄膜トランジスタ基板にお
いて、前記薄膜トランジスタおよび該薄膜トランジスタ
外の基板上を無機材料からなる透明絶縁膜で覆うと共
に、この透明絶縁膜上に、有機材料からなる遮光膜を、
前記薄膜トランジスタの少なくともチャンネル領域を覆
い且つ当該画素電極と隣接画素電極間に間隙が無いよう
に設けたことを特徴とする。 【０００７】 【作用】上述のように構成した薄膜トランジスタ基板に
よれば、遮光膜は有機材料により形成されているため、
容量結合や遮光膜での反射が無い上、金属膜を形成し、
酸化および染色する方法に比し極めて能率的である。ま
た、遮光膜は薄膜トランジスタを覆う無機材料で形成さ
れた透明絶縁膜上に設けられているため、薄膜トランジ
スタへの不純物の移行も無く、確実に薄膜トランジスタ
の保護を図ることができる。 【０００８】 【実施例】［参考実施例］ 以下、本発明の参考実施例について図面を参照しながら
詳述する。この発明の薄膜トランジスタ基板は、図１の
拡大断面図に示される如く、薄膜トランジスタと、その
上に形成された遮光膜と、薄膜トランジスタに接続され
た画素電極を有している。 【０００９】同図において、ガラス基板１１上にはゲー
ト電極１２が形成され、このゲート電極１２を被って膜
厚が約3000Åの窒化シリコンからなるゲート絶縁膜１３
が積層されている。更にゲート絶縁膜１３上の前記ゲー
ト電極１２に対応する位置に、アモルファスシリコンか
らなる半導体膜１４が積層形成されている。この半導体
膜１４上には、リン（Ｐ）がドーピングされたｎ+ 型の
アモルファスシリコン膜１５、ドレイン電極１７が順次
堆積されたドレイン側形成部と、ｎ+ 型のアモルファス
シリコン膜１５、ソース電極１８が順次堆積されたソー
ス側形成部とが形成されている。また、この薄膜トラン
ジスタおよび該薄膜トランジスタ外の基板１１上には染
色可能な透明絶縁膜２０が形成され、この透明絶縁膜２
０上には画素電極１９ａ，１９ｂが形成されている。こ
の画素電極１９ａ，１９ｂは少なくともソース電極１８
の一部と平面的に重なるように延出され、透明絶縁膜２
０に形成されたコンタクトホール２０ａ内でソース電極
１８と接続されている。従って、当該画素の画素電極と
隣接画素の画素電極間の寸法は薄膜トランジスタの幅
（半導体膜１４の長さ）よりも小さくなっている。 【００１０】更に、前記薄膜トランジスタのソース電極
１８とドレイン電極１７との間の半導体膜１４にチャン
ネル部を形成しており、同図において、このチャンネル
部と、前記ドレイン電極１７の上方向の透明絶縁膜２０
は、黒色染料によって染色されて遮光膜を形成してい
る。この遮光膜の厚さは、その最も薄い部分でも１μｍ
以上の厚さで形成されている。 【００１１】次に、上述の薄膜トランジスタの製造方法
について説明する。図２(a) 〜(d) は上述の薄膜トラン
ジスタの製造工程を示す図である。なお、上述の図１に
対応する部分は同一符号を記す。 【００１２】先ず、図２(a) に示すようにガラス、石英
等からなる基板１１上に真空蒸着法、又はスパッタリン
グ法等を用いてアルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）等の電極配線材料を膜厚2000Å以
上堆積し、その後フォトリソグラフィー法によりパター
ン形成し、パターン幅が10μｍ程度のゲート電極１２を
形成する。次に、窒化シリコンのゲート絶縁膜１３をス
パッタリング法あるいはプラズマＣＶＤ法等により基板
１１および上述のゲート電極１２を覆うように形成す
る。その後、アモルファスシリコンからなる半導体膜１
４およびｎ+ アモルファスシリコン膜１５をそれぞれプ
ラズマＣＶＤ法によりゲート絶縁膜１３上に連続して堆
積しゲート電極１２の上方およびその近辺だけを覆うよ
うにフォトリソグラフィー法を用いてパターニングす
る。更にスパッタリング法によりｎ+アモルファスシリ
コン膜１５およびゲート絶縁膜１３を覆うようにアルミ
ニウム（Ａｌ）、クロム（Ｃｒ）等の導電性材料を堆積
する。その後、フォトリソグラフィー法により上記導電
性材料をパターニングして、ドレイン電極１７、ソース
電極１８を形成する。そして、このドレイン電極１７、
ソース電極１８をマスクとしてｎ+ アモルファスシリコ
ン膜１５をエッチングし、チャンネル部を形成する。次
に、以上のようにして形成した薄膜トランジスタ上に同
図(b) に示すように無機又は有機の透明物質、例えばア
クリル等の染色可能な高分子絶縁材料を塗布し熱処理に
よって重合させることにより透明絶縁膜２０を形成す
る。この透明絶縁膜２０の堆積される厚さは最も薄いド
レイン電極１７、およびソース電極１８上でも１μｍ以
上の厚さに堆積される。その後、フォトリソグラフィー
法等によりソース電極１８上の透明絶縁膜２０にコンタ
クトホール２０ａを形成する。 【００１３】次に同図(c) に示すように、透明導電材料
をスパッタリング法によりコンタクトホール２０ａ内お
よび透明絶縁膜２０上に堆積し、その後、フォトリソグ
ラフィー法によりパターニングする。すなわち、透明導
電材料は透明絶縁膜２０に遮光部を形成する部分および
各画素電極１９ａ，１９ｂの周線に沿った部分が除去さ
れ、個々の画素電極１９ａ，１９ｂに分離される。この
際、透明導電材料は、薄膜トランジスタの半導体膜１４
のチャンネル部の上方向に位置する透明絶縁膜２０の部
分、又は前記半導体膜１４のチャンネル部およびこのチ
ャンネル幅方向に延長されたソース電極１８、ドレイン
電極１７が積層されない部分の上方向に位置する前記透
明絶縁膜２０の部分が除去される。このようにして、透
明絶縁膜２０の遮光膜を形成するための部分は、その表
面が露出される。 【００１４】その後、上述のように順次薄膜が積層され
た基板１１を黒色染料0.5 重量％と酢酸を混合した70℃
の染色液に10分間浸漬する。この工程により、露出して
いる透明絶縁膜２０の一部は、黒色染料によって染色さ
れ同図(d) に示すように、透明絶縁膜２０内の一部分に
遮光部となる部分が形成される。その後、上述の基板１
１を水洗し、25℃のタンニン酸１wt％、酒石酸アンチモ
ニルカリウム１wt％の溶液に10分間浸漬して、防染処理
を施す。 【００１５】最後に基板１１の表面を水洗して、100 ℃
で約30分間乾燥する。以上のようにして形成された遮光
膜１６は当該画素電極および隣接画素電極と自己整合さ
れており、また、その最も薄い部分でも１μｍ以上の厚
さに形成され、波長が 400nm〜800nm の可視光を99％以
上吸収する。 【００１６】［実施例］ 図３は、本発明の薄膜トランジスタ基板の特徴を示す実
施例である。同図において、薄膜トランジスタの製造工
程は、図２（ａ）までは、参考実施例と同じである。 【００１７】本発明では、図２(a) の工程により薄膜ト
ランジスタを形成後、薄膜トランジスタおよび該薄膜ト
ランジスタ外の基板１１上に形成された無機材料からな
るゲート絶縁膜１３上に無機の透明絶縁材料をプラズマ
ＣＶＤ法等により堆積し、透明絶縁膜２２を形成する。
その後、染色可能な透明絶縁材料としてアクリル樹脂等
を１μｍ以上の厚さに塗布、焼成し、透明絶縁膜２３を
形成する。更にソース電極１８上にコンタクトホール２
０ａを形成するため、フォトリソグラフィーにより上述
の透明絶縁膜２２，２３にエッチングを行う。その後、
透明導電材料をスパッタリング法等によりコンタクトホ
ール２０ａ内および透明絶縁膜２３上に堆積し、フォト
リソグラフィー法によりパターニングする。この際透明
導電材料は前述した参考実施例と同様に個々の画素電極
２４ａ，２４ｂに分離される。このパターニングによ
り、透明導電材料は薄膜トランジスタの少なくともチャ
ンネル部の上面部分が除去され、透明絶縁膜の遮光膜を
形成するための部分が露出する。次に参考実施例と同様
に順次薄膜が積層された基板１１を黒色染料0.5 重量％
と酢酸を混合した70℃の染色液に10分間浸漬し、露出し
ている透明絶縁膜２３の一部分を染色する。その後、上
述の基板１１を水洗し、前述と同様に10分間防染処理す
ることによって透明絶縁膜２３の露出している部分には
黒色に染色された遮光膜２５が形成される。 【００１８】上述した実施例では遮光膜２５が前述の参
考実施例の場合と異なり、半導体膜１４と染色された遮
光膜２５とが接しないため、黒色染料中に含まれる重金
属類等が半導体層１４内に不純物として侵入することが
ない。また、この実施例の場合にも遮光膜２５は染色さ
れた黒色染料により可視光を充分（９９％以上）吸収す
る。 【００１９】以上の通り、この発明の薄膜トランジスタ
基板は、薄膜トランジスタおよび該薄膜トランジスタ外
の基板上を無機材料からなる透明絶縁膜で覆うと共に、
この透明絶縁膜上に、有機材料からなる遮光膜を、前記
薄膜トランジスタの少なくともチャンネル領域を覆い且
つ当該画素電極と隣接画素電極間に間隙が無いように設
けたので、従来の金属材料の遮光膜の如く、容量結合や
反射が無く、また、金属材料を形成して酸化するような
工程は必要がないから、生産性が極めて高いものであ
る。また、遮光膜は薄膜トランジスタを覆う無機材料で
形成された透明絶縁膜上に設けられているため、薄膜ト
ランジスタへの不純物の移行も無く、確実に薄膜トラン
ジスタの保護を図ることができる。さらに、画素電極
は、前記薄膜トランジスタを覆う前記透明絶縁膜上に設
けられているので、薄膜トランジスタのソース電極と平
面的に重ねて形成することがてき、画素電極の面積を増
大し、開口率を向上することができる。 【００２０】 【発明の効果】以上詳述した通り、本発明の薄膜トラン
ジスタ基板は、薄膜トランジスタおよび該薄膜トランジ
スタ外の基板面を無機材料からなる透明絶縁膜で覆うと
共に、この透明絶縁膜上に、有機材料からなる遮光膜
を、前記薄膜トランジスタの少なくともチャンネル領域
を覆い且つ当該画素電極と隣接画素電極間に間隙が無い
ように設けたので、従来の金属材料の遮光膜の如く、容
量結合や反射が無く、また、金属材料を形成して酸化す
るような工程は必要がないから、極めて能率的に生産す
ることができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す薄膜トランジスタ
基板の拡大断面図である。 【図２】(a) ，(b) ，(c) ，(d) はそれぞれ図１の薄膜
トランジスタの製造方法を示すための断面図である。 【図３】本発明の第２の実施例を示し、本発明の薄膜ト
ランジスタ基板の特徴を示す拡大断面図である。 【符号の説明】 １１ 基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ 半導体膜 １６，２５ 遮光膜 １７ ドレイン電極 １８ ソース電極 １９ａ，１９ｂ，２４ａ，２４ｂ 画素電極 ２０，２２、２３ 透明絶縁膜 ２０ａ コンタクトホール
基板の拡大断面図である。 【図２】(a) ，(b) ，(c) ，(d) はそれぞれ図１の薄膜
トランジスタの製造方法を示すための断面図である。 【図３】本発明の第２の実施例を示し、本発明の薄膜ト
ランジスタ基板の特徴を示す拡大断面図である。 【符号の説明】 １１ 基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ 半導体膜 １６，２５ 遮光膜 １７ ドレイン電極 １８ ソース電極 １９ａ，１９ｂ，２４ａ，２４ｂ 画素電極 ２０，２２、２３ 透明絶縁膜 ２０ａ コンタクトホール
Claims (1)
- (57)【特許請求の範囲】 １．基板上に、ゲート電極、半導体膜、ソース電極、ド
レイン電極を有する薄膜トランジスタおよびこの薄膜ト
ランジスタに接続された画素電極が形成された薄膜トラ
ンジスタ基板において、 前記薄膜トランジスタおよび該薄膜トランジスタ外の基
板上を無機材料からなる透明絶縁膜で覆うと共に、この
透明絶縁膜上に、有機材料からなる遮光膜を、前記薄膜
トランジスタの少なくともチャンネル領域を覆い且つ当
該画素電極と隣接画素電極間に間隙が無いように設けた
ことを特徴とする薄膜トランジスタ基板。 ２．前記画素電極は前記薄膜トランジスタを覆う透明絶
縁膜上に設けられていることを特徴とする請求項１記載
の薄膜トランジスタ。 ３．前記画素電極は、少なくとも前記薄膜トランジスタ
のソース電極の一部と平面的に重なって設けられている
ことを特徴とする請求項１または２記載の薄膜トランジ
スタ。 ４．当該画素電極と隣接画素電極間は前記薄膜トランジ
スタの幅よりも小さいことを特徴とする請求項１〜３記
載の薄膜トランジスタ基板。 ５．前記透明絶縁膜は、少なくとも薄膜トランジスタの
ゲート絶縁膜と、前記薄膜トランジスタおよび該薄膜ト
ランジスタ外の前記ゲート絶縁膜上を覆う上部絶縁膜と
の二層からなることを特徴とする請求項１〜４記載の薄
膜トランジスタ基板。 ６．前記遮光膜は、当該画素電極および隣接画素電極と
自己整合されていることを特徴とする請求項１〜５記載
の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241695A JP2666122B2 (ja) | 1995-01-30 | 1995-01-30 | 薄膜トランジスタ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241695A JP2666122B2 (ja) | 1995-01-30 | 1995-01-30 | 薄膜トランジスタ基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28393287A Division JP2594983B2 (ja) | 1987-11-10 | 1987-11-10 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07318979A JPH07318979A (ja) | 1995-12-08 |
| JP2666122B2 true JP2666122B2 (ja) | 1997-10-22 |
Family
ID=11804667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241695A Expired - Lifetime JP2666122B2 (ja) | 1995-01-30 | 1995-01-30 | 薄膜トランジスタ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666122B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436011B1 (ko) * | 1996-11-26 | 2004-11-06 | 삼성전자주식회사 | 유기절연막을이용한액정표시장치및그제조방법 |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3191745B2 (ja) | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
| TW486581B (en) * | 1998-01-06 | 2002-05-11 | Seiko Epson Corp | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus |
| JP4752499B2 (ja) * | 2005-12-26 | 2011-08-17 | セイコーエプソン株式会社 | 反射型液晶表示基板の製造方法及び反射型液晶表示装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143027A (ja) * | 1985-12-18 | 1987-06-26 | Casio Comput Co Ltd | 液晶表示装置 |
-
1995
- 1995-01-30 JP JP1241695A patent/JP2666122B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07318979A (ja) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| KR0171102B1 (ko) | 액정표시장치 구조 및 제조방법 | |
| KR100628679B1 (ko) | 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치 | |
| US7999906B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7995162B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US20050140858A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7439586B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2594983B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6682961B1 (en) | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| US7859605B2 (en) | Thin film transistor substrate and fabricating method thereof, liquid crystal display panel using the same and fabricating method thereof | |
| US7763480B2 (en) | Method for manufacturing thin film transistor array substrate | |
| KR100629174B1 (ko) | 박막트랜지스터 기판 및 그의 제조방법 | |
| JP2666122B2 (ja) | 薄膜トランジスタ基板 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100569715B1 (ko) | 평면 구동 방식 액정 표시 장치의 제조 방법 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100705629B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100601193B1 (ko) | 컬러패턴 온 어레이형 액티브 메트릭스 기판 및 이의 제조방법 | |
| KR19980067881A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH05134271A (ja) | 液晶表示装置 |