JP2594983B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2594983B2 JP2594983B2 JP28393287A JP28393287A JP2594983B2 JP 2594983 B2 JP2594983 B2 JP 2594983B2 JP 28393287 A JP28393287 A JP 28393287A JP 28393287 A JP28393287 A JP 28393287A JP 2594983 B2 JP2594983 B2 JP 2594983B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- transparent
- transparent insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、アクティブマトリクス型の液晶表示素子に
用いられる薄膜トランジスタの製造方法に関するもので
ある。
用いられる薄膜トランジスタの製造方法に関するもので
ある。
液晶テレビ等に使用される液晶表示装置としては、高
コントラスト及び高時分割駆動が要求されるため、アク
ティブマトリクス型を用いることが提案されている。こ
のアクティブマトリクス型の液晶表示装置は、透明電極
およびこの透明電極に接続されたスイッチイング素子を
マトリクス状に複数配列した基板と、この基板に配列さ
れた複数の透明電極に対向する他方の透明電極を設けた
対向基板と、およびこれらの基板間に封入された液晶と
を備えている。そして、前記スイッチング素子として、
薄膜トランジスタを用いることが提案されている。
コントラスト及び高時分割駆動が要求されるため、アク
ティブマトリクス型を用いることが提案されている。こ
のアクティブマトリクス型の液晶表示装置は、透明電極
およびこの透明電極に接続されたスイッチイング素子を
マトリクス状に複数配列した基板と、この基板に配列さ
れた複数の透明電極に対向する他方の透明電極を設けた
対向基板と、およびこれらの基板間に封入された液晶と
を備えている。そして、前記スイッチング素子として、
薄膜トランジスタを用いることが提案されている。
ところで、従来、アクティブイマトリクス型の液晶表
示装置に用いられる薄膜トランジスタは、半導体部に照
射される光線によってオフ抵抗が低下するのを防止する
ために、前記半導体部を遮光する遮光部材が設けられて
いる。この遮光部材を備えた薄膜トランジスタは、第４
図の断面図に示すように構成されている。即ち、基板１
に形成されたゲート電極２の上に、ゲート絶縁層３を介
してアモルファスシリコンよりなる導体膜４が形成さ
れ、この半導体膜４上にリン（Ｐ）がドーピングされた
n+アモルファスシリコン膜５が堆積され、さらにドレイ
ン電極６及びソース電極７が形成され、これらによって
１つの薄膜トランジスタの主要部を構成している。そし
て、この薄膜トランジスタの主要部上には透明絶縁膜８
が積層され、さらにこの透明絶縁膜８のソース電極７上
にはコンタクトホール8aが形成されている。そして、前
記透明絶縁膜８上には、コンタクトホール8a内でソース
電極と接続された画素電極９が形成されている。
示装置に用いられる薄膜トランジスタは、半導体部に照
射される光線によってオフ抵抗が低下するのを防止する
ために、前記半導体部を遮光する遮光部材が設けられて
いる。この遮光部材を備えた薄膜トランジスタは、第４
図の断面図に示すように構成されている。即ち、基板１
に形成されたゲート電極２の上に、ゲート絶縁層３を介
してアモルファスシリコンよりなる導体膜４が形成さ
れ、この半導体膜４上にリン（Ｐ）がドーピングされた
n+アモルファスシリコン膜５が堆積され、さらにドレイ
ン電極６及びソース電極７が形成され、これらによって
１つの薄膜トランジスタの主要部を構成している。そし
て、この薄膜トランジスタの主要部上には透明絶縁膜８
が積層され、さらにこの透明絶縁膜８のソース電極７上
にはコンタクトホール8aが形成されている。そして、前
記透明絶縁膜８上には、コンタクトホール8a内でソース
電極と接続された画素電極９が形成されている。
更に、ソース電極７とドレイン電極６との間の半導体
膜４の部分（以下チャンネル部という。）の上部に遮光
膜10が形成されている。そして、上述の様な従来の薄膜
トランジスタの遮光膜10は、薄膜トランジスタの主要部
及び画素電極９を形成した後に、更に、感光性を持った
染色可能な樹脂膜を被着させ、この樹脂膜に、マスクを
用いた露光、現像処理を行い、パターニングし、このパ
ターニングされた樹脂膜を染色するという工程によって
形成されていた。
膜４の部分（以下チャンネル部という。）の上部に遮光
膜10が形成されている。そして、上述の様な従来の薄膜
トランジスタの遮光膜10は、薄膜トランジスタの主要部
及び画素電極９を形成した後に、更に、感光性を持った
染色可能な樹脂膜を被着させ、この樹脂膜に、マスクを
用いた露光、現像処理を行い、パターニングし、このパ
ターニングされた樹脂膜を染色するという工程によって
形成されていた。
しかしながら、従来の薄膜トランジスタの製造方法で
は遮光膜を形成するために、マスクを用いて樹脂膜をパ
ターニングするので製造工程が増える。また樹脂膜をフ
ォトマスクを用いて露光、現像処理することによってパ
ターニングするので、このためマスクの位置決め誤差、
及びエッチング精度の影響により高精度のパターニング
が困難であり、そのパターニングは２μｍ程度の誤差を
生じる。例えば、前記樹脂膜端部を垂直にエッチングす
ることはできず第４図に示すように薄膜トランジスタの
端部よりも画素電極９の縁を２μｍ程度被った状態で形
成される。このため、実質的に画素の面積が小さくな
る。
は遮光膜を形成するために、マスクを用いて樹脂膜をパ
ターニングするので製造工程が増える。また樹脂膜をフ
ォトマスクを用いて露光、現像処理することによってパ
ターニングするので、このためマスクの位置決め誤差、
及びエッチング精度の影響により高精度のパターニング
が困難であり、そのパターニングは２μｍ程度の誤差を
生じる。例えば、前記樹脂膜端部を垂直にエッチングす
ることはできず第４図に示すように薄膜トランジスタの
端部よりも画素電極９の縁を２μｍ程度被った状態で形
成される。このため、実質的に画素の面積が小さくな
る。
本発明は上記従来の決定に鑑み、製造工程が少なく且
つ製造効率の高い薄膜トランジスタの製造方法を提供す
ることを目的とする。
つ製造効率の高い薄膜トランジスタの製造方法を提供す
ることを目的とする。
本発明は上記目的を達成するために、透明基板上に少
なくともゲート電極、ゲート絶縁膜、半導体膜を順次形
成し、この半導体膜上にドレイン電極及びソース電極を
形成して前記半導体膜の前記ドレイン電極及びソース電
極間にチャンネル部を形成する第１の工程と、前記透明
基板上全面に、染色可能な透明絶縁膜を形成する第２の
工程と、前記透明絶縁膜に、前記ソース電極と接続さ
れ、少なくとも前記チャンネル部の上方以外に所定形状
の透明導電膜を形成する第３の工程と、前記所定形状の
透明導電膜をマスクとして前記チャンネル部の上方を含
めた前記所定形状の透明導電膜の周囲の透明絶縁膜を染
色することにより前記透明絶縁膜に遮光部を形成する第
４の工程からなることを要点とするものである。
なくともゲート電極、ゲート絶縁膜、半導体膜を順次形
成し、この半導体膜上にドレイン電極及びソース電極を
形成して前記半導体膜の前記ドレイン電極及びソース電
極間にチャンネル部を形成する第１の工程と、前記透明
基板上全面に、染色可能な透明絶縁膜を形成する第２の
工程と、前記透明絶縁膜に、前記ソース電極と接続さ
れ、少なくとも前記チャンネル部の上方以外に所定形状
の透明導電膜を形成する第３の工程と、前記所定形状の
透明導電膜をマスクとして前記チャンネル部の上方を含
めた前記所定形状の透明導電膜の周囲の透明絶縁膜を染
色することにより前記透明絶縁膜に遮光部を形成する第
４の工程からなることを要点とするものである。
〔第１の実施例〕 以下本発明の実施例について図面を参照しながら詳述
する。
する。
この発明により製造された薄膜トランジスタは、薄膜
を順次積層して形成された薄膜トランジスタの主要部
と、その上に形成された遮光膜とからなっており、その
第１の実施例の具体的は構成を第１図の断面図に示す。
を順次積層して形成された薄膜トランジスタの主要部
と、その上に形成された遮光膜とからなっており、その
第１の実施例の具体的は構成を第１図の断面図に示す。
同図において、ガラス基板11上にはゲート電極12が形
成され、このゲート電極12を被って膜厚が約3000Åの窒
化シリコンからなるゲート絶縁膜13が積層されている。
更にゲート絶縁膜13上の前記ゲート電極12に対応する位
置に、アモルファスシリコンからなる半導体膜14が積層
形成されている。この半導体膜14上には、リン（Ｐ）が
ドーピングさらたn+型のアモルファスシリコン膜15、ド
レイン電極17が順次堆積されたドレイン側形成部と、n+
型のアモルファスシリコン膜15、ソース電極18が順次堆
積されたソース側形成部とが形成されている。また、こ
の薄膜トランジスタの主要部及び基板11上には染色可能
な透明絶縁膜20が形成され、この透明絶縁膜20上には画
素電極19a,19bが形成されている。この画素電極19a,19b
は透明絶縁膜20に形成されたコンタクトホール20a内で
ソース電極18と接続されている。
成され、このゲート電極12を被って膜厚が約3000Åの窒
化シリコンからなるゲート絶縁膜13が積層されている。
更にゲート絶縁膜13上の前記ゲート電極12に対応する位
置に、アモルファスシリコンからなる半導体膜14が積層
形成されている。この半導体膜14上には、リン（Ｐ）が
ドーピングさらたn+型のアモルファスシリコン膜15、ド
レイン電極17が順次堆積されたドレイン側形成部と、n+
型のアモルファスシリコン膜15、ソース電極18が順次堆
積されたソース側形成部とが形成されている。また、こ
の薄膜トランジスタの主要部及び基板11上には染色可能
な透明絶縁膜20が形成され、この透明絶縁膜20上には画
素電極19a,19bが形成されている。この画素電極19a,19b
は透明絶縁膜20に形成されたコンタクトホール20a内で
ソース電極18と接続されている。
更に、前記薄膜トランジスタの主要部のソース電極18
とドレイン電極17との間の半導体膜14にチャンネル部を
形成しており、同図において、このチャンネル部と、前
期ドレイン電極17の上方向の透明絶縁膜20は、黒色染料
によって染色されて遮光部を形成している。この遮光部
の厚さは、その最も薄い部分でも１μｍ以上の厚さで形
成されている。
とドレイン電極17との間の半導体膜14にチャンネル部を
形成しており、同図において、このチャンネル部と、前
期ドレイン電極17の上方向の透明絶縁膜20は、黒色染料
によって染色されて遮光部を形成している。この遮光部
の厚さは、その最も薄い部分でも１μｍ以上の厚さで形
成されている。
次に、上述の薄膜トランジスタの製造方法について説
明する。
明する。
第２図（ａ）〜（ｄ）は上述の薄膜トランジスタの製
造工程を示す図である。なお、上述の第１図に対応する
部分は同一符号を記す。
造工程を示す図である。なお、上述の第１図に対応する
部分は同一符号を記す。
先ず、第２図（ａ）に示すようにガラス、石英等から
なる基板11上に真空蒸着法、又はスパッタリング法等を
用いてアルミニウム（Al）、モリブデン（Mo）、クロム
（Cr）等の電極配線材料を膜厚2000Å以上堆積し、その
後フォトリソグラフィー法によりパターン形成し、パタ
ーン幅が10μｍ程度のゲート電極12を形成する。次に、
窒化シリコンのゲート絶縁膜13をスパッタリング法ある
いはプラズマCVD法等により基板11及び上述のゲート電
極12を覆うように形成する。その後、アモルファスシリ
コンからなる半導体層14及びn+アモルファスシリン膜15
をそれぞれプラズマCVD法によりゲート絶縁膜13上に連
続して堆積しゲート電極12の上方及びその近辺だけを覆
うようにフォトリソグラフィー法を用いてパターニング
する。更にスパッタリング法よりn+アモルファスシリコ
ン膜15及びゲート絶縁膜13を覆うようにアルミニウム
（Al）、クロム（Cr）等の導電性材料を堆積する。その
後、フォトリソグラフィー法により上記導電性材料をパ
ターニングして、ドレイン電極17、ソース電極18を形成
する。そして、このドレイン電極17、ソース電極18をマ
スクとしてn+アモルファスシリコン膜15をエッチング
し、チャンネル部を形成する。次に、以上のようにして
形成した薄膜トランジスタの主要部上に同図（ｂ）に示
すように無機又は有機の透明物質、例えばアクリル等の
染色可能な高分子絶縁材料を塗布し熱処理によって重合
させることにより透明絶縁膜20を形成する。この透明絶
縁膜20の堆積される厚さは最も薄いドレイン電極17、及
びソース電極18上でも１μｍ以上の厚さに堆積される。
その後、フォトリソグラフィー法等によりソース電極18
上の透明絶縁膜20にコンタクトホール20aを形成する。
なる基板11上に真空蒸着法、又はスパッタリング法等を
用いてアルミニウム（Al）、モリブデン（Mo）、クロム
（Cr）等の電極配線材料を膜厚2000Å以上堆積し、その
後フォトリソグラフィー法によりパターン形成し、パタ
ーン幅が10μｍ程度のゲート電極12を形成する。次に、
窒化シリコンのゲート絶縁膜13をスパッタリング法ある
いはプラズマCVD法等により基板11及び上述のゲート電
極12を覆うように形成する。その後、アモルファスシリ
コンからなる半導体層14及びn+アモルファスシリン膜15
をそれぞれプラズマCVD法によりゲート絶縁膜13上に連
続して堆積しゲート電極12の上方及びその近辺だけを覆
うようにフォトリソグラフィー法を用いてパターニング
する。更にスパッタリング法よりn+アモルファスシリコ
ン膜15及びゲート絶縁膜13を覆うようにアルミニウム
（Al）、クロム（Cr）等の導電性材料を堆積する。その
後、フォトリソグラフィー法により上記導電性材料をパ
ターニングして、ドレイン電極17、ソース電極18を形成
する。そして、このドレイン電極17、ソース電極18をマ
スクとしてn+アモルファスシリコン膜15をエッチング
し、チャンネル部を形成する。次に、以上のようにして
形成した薄膜トランジスタの主要部上に同図（ｂ）に示
すように無機又は有機の透明物質、例えばアクリル等の
染色可能な高分子絶縁材料を塗布し熱処理によって重合
させることにより透明絶縁膜20を形成する。この透明絶
縁膜20の堆積される厚さは最も薄いドレイン電極17、及
びソース電極18上でも１μｍ以上の厚さに堆積される。
その後、フォトリソグラフィー法等によりソース電極18
上の透明絶縁膜20にコンタクトホール20aを形成する。
次に同図（ｃ）に示すように、透明導電材料をスパッ
タリング法によりコンタクトホール20a内および透明絶
縁膜20上に堆積し、その後、フォトリソグラフィー法に
よりパターニングする。すなわち、透明導電材料は透明
絶縁膜20に遮光部を形成する部分及び各画素電極19a,19
bの周線に沿った部分が除去され、個々の画素電極19a,1
9bに分離される。この際、透明導電材料は、薄膜トラン
ジスタの主要部の半導体膜14のチャンネル部の上方向に
位置する透明絶縁膜20の部分、又は前記半導体膜14のチ
ャンネル部及びこのチャンネル幅方向に延長された半導
体膜14のソース電極18、ドレイン電極17が積層されない
部分の上方向に位置する前記透明絶縁膜20の部分が除去
される。このようにして、透明絶縁膜20の遮光部を形成
するための部分は、その表面が露出される。
タリング法によりコンタクトホール20a内および透明絶
縁膜20上に堆積し、その後、フォトリソグラフィー法に
よりパターニングする。すなわち、透明導電材料は透明
絶縁膜20に遮光部を形成する部分及び各画素電極19a,19
bの周線に沿った部分が除去され、個々の画素電極19a,1
9bに分離される。この際、透明導電材料は、薄膜トラン
ジスタの主要部の半導体膜14のチャンネル部の上方向に
位置する透明絶縁膜20の部分、又は前記半導体膜14のチ
ャンネル部及びこのチャンネル幅方向に延長された半導
体膜14のソース電極18、ドレイン電極17が積層されない
部分の上方向に位置する前記透明絶縁膜20の部分が除去
される。このようにして、透明絶縁膜20の遮光部を形成
するための部分は、その表面が露出される。
その後、上述のように順次薄膜が積層された基板11を
黒色染料0.5重量％と酢酸を混合した70℃の染色液に10
分間浸漬する。この工程により、露出している透明絶縁
膜20の一部は、黒色染料によって染色され同図（ｄ）に
示すように、透明絶縁膜20内の一部分に遮光部となる部
分が形成される。その後、上述の基板11を水洗し、25℃
のタンニン酸1wt％、酒石酸アンチモニルカリウム1wt％
の溶液に10分間浸漬して、防染処理を施す。
黒色染料0.5重量％と酢酸を混合した70℃の染色液に10
分間浸漬する。この工程により、露出している透明絶縁
膜20の一部は、黒色染料によって染色され同図（ｄ）に
示すように、透明絶縁膜20内の一部分に遮光部となる部
分が形成される。その後、上述の基板11を水洗し、25℃
のタンニン酸1wt％、酒石酸アンチモニルカリウム1wt％
の溶液に10分間浸漬して、防染処理を施す。
最後に基板11の表面を水洗して、100℃で約30分間乾
燥する。
燥する。
以上のようにして形成された遮光部16はその最も薄い
部分でも１μｍ以上の厚さに形成されており、波長が40
0nm〜800nmの可視光を99％以上吸収する。
部分でも１μｍ以上の厚さに形成されており、波長が40
0nm〜800nmの可視光を99％以上吸収する。
以上詳細に説明したように、従来の薄膜トランジスタ
は、その最上面に遮光膜が形成されるのに対して、本実
施例によって製造される薄膜トランジスタは、透明絶縁
膜上に画素電極を形成した後、この画素電極をマスクと
して前記透明絶縁膜の一部を染色することによって、遮
光部が形成される。従って、遮光膜を形成するためのパ
ターニング工程がないので工程数が減少し、また、マス
クの位置合わせ誤差及び感光性樹脂の低いエッチング精
度の影響により遮光膜の端部が画素電極を被し、画素の
面積を小さくすることもない。
は、その最上面に遮光膜が形成されるのに対して、本実
施例によって製造される薄膜トランジスタは、透明絶縁
膜上に画素電極を形成した後、この画素電極をマスクと
して前記透明絶縁膜の一部を染色することによって、遮
光部が形成される。従って、遮光膜を形成するためのパ
ターニング工程がないので工程数が減少し、また、マス
クの位置合わせ誤差及び感光性樹脂の低いエッチング精
度の影響により遮光膜の端部が画素電極を被し、画素の
面積を小さくすることもない。
〔第２の実施例〕 第３図は、本発明に基づく第２の実施例によって製造
された薄膜トランジスタの断面図である。同図におい
て、薄膜トランジスタの主要部の製造工程は上述の第２
図（ａ）の製造工程と同じであるのでこの説明は省略す
る。また第１図及び第２図（ａ）と同じ薄膜、及び電極
については同一番号を付す。
された薄膜トランジスタの断面図である。同図におい
て、薄膜トランジスタの主要部の製造工程は上述の第２
図（ａ）の製造工程と同じであるのでこの説明は省略す
る。また第１図及び第２図（ａ）と同じ薄膜、及び電極
については同一番号を付す。
本実施例では上述の第２図（ａ）の工程により薄膜ト
ランジスタ形成後、先ず無機の透明絶縁材料をプラズマ
CVD法等により堆積し、透明絶縁膜22を形成する。その
後、染色可能な透明絶縁材料としてアクリル樹脂等を１
μｍ以上の厚さに塗布、焼成し、透明絶縁膜23を形成す
る。更にソース電極18上にコンタクトホール20aを形成
するため、フォトリソグラフィーにより上述の透明絶縁
膜22,23にエッチングを行う。その後、透明導電材料を
スパッタリング法等によりコンタクトホール20a内及び
透明絶縁膜23上に堆積し、フォトリソグラフィー法によ
りパターニングする。この際透明導電材料は前述した第
１の実施例と同様に個々の画素電極24a,24bに分離され
る。このパターニングにより、透明導電材料は薄膜トラ
ンジスタの主要部の少なくともチャンネル部の上面部分
が除去され、透明絶縁膜の遮光部を形成するための部分
が露出する。次に第１の実施例と同様に順次薄膜が積層
された基板11を黒色染料0.5重量％と酢酸を混合した70
℃の染色液に10分間浸漬し、露出している透明絶縁膜23
の一部分を染色する。その後、上述の基板11を水洗し、
前述と同様に10分間防染処理することによって透明絶縁
膜23の露出している部分には黒色に染色された遮光部25
が形成される。
ランジスタ形成後、先ず無機の透明絶縁材料をプラズマ
CVD法等により堆積し、透明絶縁膜22を形成する。その
後、染色可能な透明絶縁材料としてアクリル樹脂等を１
μｍ以上の厚さに塗布、焼成し、透明絶縁膜23を形成す
る。更にソース電極18上にコンタクトホール20aを形成
するため、フォトリソグラフィーにより上述の透明絶縁
膜22,23にエッチングを行う。その後、透明導電材料を
スパッタリング法等によりコンタクトホール20a内及び
透明絶縁膜23上に堆積し、フォトリソグラフィー法によ
りパターニングする。この際透明導電材料は前述した第
１の実施例と同様に個々の画素電極24a,24bに分離され
る。このパターニングにより、透明導電材料は薄膜トラ
ンジスタの主要部の少なくともチャンネル部の上面部分
が除去され、透明絶縁膜の遮光部を形成するための部分
が露出する。次に第１の実施例と同様に順次薄膜が積層
された基板11を黒色染料0.5重量％と酢酸を混合した70
℃の染色液に10分間浸漬し、露出している透明絶縁膜23
の一部分を染色する。その後、上述の基板11を水洗し、
前述と同様に10分間防染処理することによって透明絶縁
膜23の露出している部分には黒色に染色された遮光部25
が形成される。
上述した第２の実施例に示す製造工程により遮光部25
を形成する場合には前述の第１の実施例の場合と異な
り、半導体層14と染色された遮光部25とが接しないた
め、黒色染料中に含まれる重金属類等が半導体層14内に
不純物として侵入することがない。また、この第２の実
施例の場合にも遮光部25は染色された黒色染料により可
視光を充分（99％以上）吸収する。
を形成する場合には前述の第１の実施例の場合と異な
り、半導体層14と染色された遮光部25とが接しないた
め、黒色染料中に含まれる重金属類等が半導体層14内に
不純物として侵入することがない。また、この第２の実
施例の場合にも遮光部25は染色された黒色染料により可
視光を充分（99％以上）吸収する。
以上述べたように、本発明は、薄膜トランジスタの遮
光部を、透明絶縁膜上に画素電極を形成した後、この画
素電極をマスクとして前記透明絶縁膜の一部を染色する
ことによって形成している。従って、従来の製造方法の
ように遮光膜をパターニングすることがないので製造工
程が減少し、歩留りが向上する。またパターニングの誤
差により画素電極の面積が小さくならず、画素電極を有
効に使用できる。
光部を、透明絶縁膜上に画素電極を形成した後、この画
素電極をマスクとして前記透明絶縁膜の一部を染色する
ことによって形成している。従って、従来の製造方法の
ように遮光膜をパターニングすることがないので製造工
程が減少し、歩留りが向上する。またパターニングの誤
差により画素電極の面積が小さくならず、画素電極を有
効に使用できる。
第１図は第１の実施例により製造された薄膜トランジス
タの断面図、 第２図（ａ）〜（ｄ）は第１の実施例の薄膜トランジス
タの製造工程図、 第３図は第２の実施例により製造された薄膜トランジス
タの断面図、 第４図は従来の薄膜トランジスタの断面図である。 11……基板、12……ゲート電極、13……ゲート絶縁膜、
14……半導体膜、15……n+アモルファスシリコン膜、1
6,25……遮光部、17……ドレイン電極、18……ソース、
19a,19b,24a,24b……画素電極、20,22,23……透明絶縁
膜、20a……コンタクトホール．
タの断面図、 第２図（ａ）〜（ｄ）は第１の実施例の薄膜トランジス
タの製造工程図、 第３図は第２の実施例により製造された薄膜トランジス
タの断面図、 第４図は従来の薄膜トランジスタの断面図である。 11……基板、12……ゲート電極、13……ゲート絶縁膜、
14……半導体膜、15……n+アモルファスシリコン膜、1
6,25……遮光部、17……ドレイン電極、18……ソース、
19a,19b,24a,24b……画素電極、20,22,23……透明絶縁
膜、20a……コンタクトホール．
Claims (1)
- 【請求項１】透明基板上に少なくともゲート電極、ゲー
ト絶縁膜、半導体膜を順次形成し、この半導体膜上にド
レイン電極及びソース電極を形成して前記半導体膜の前
記ドレイン電極及びソース電極間にチャンネル部を形成
する第１の工程と、 前記透明基板上全面に、染色可能な透明絶縁膜を形成す
る第２の工程と、 前記透明絶縁膜に、前記ソース電極と接続され、少なく
とも前記チャンネル部の上方以外に所定形状の透明導電
膜を形成する第３の工程と、 前記所定形状の透明導電膜をマスクとして前記チャンネ
ル部の上方を含めた前記所定形状の透明導電膜の周囲の
透明絶縁膜を染色することにより前記透明絶縁膜に遮光
部を形成する第４の工程を備えたことを特徴とする薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28393287A JP2594983B2 (ja) | 1987-11-10 | 1987-11-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28393287A JP2594983B2 (ja) | 1987-11-10 | 1987-11-10 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241695A Division JP2666122B2 (ja) | 1995-01-30 | 1995-01-30 | 薄膜トランジスタ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124824A JPH01124824A (ja) | 1989-05-17 |
| JP2594983B2 true JP2594983B2 (ja) | 1997-03-26 |
Family
ID=17672079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28393287A Expired - Fee Related JP2594983B2 (ja) | 1987-11-10 | 1987-11-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2594983B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2655941B2 (ja) * | 1991-01-30 | 1997-09-24 | シャープ株式会社 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JPH04257826A (ja) * | 1991-02-13 | 1992-09-14 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| US5994721A (en) | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| JP2001125510A (ja) * | 1995-11-17 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型ｅｌ表示装置 |
| JP2007298992A (ja) * | 1995-11-17 | 2007-11-15 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| CN1148600C (zh) | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR100264759B1 (ko) * | 1997-06-25 | 2000-09-01 | 가네꼬 히사시 | 단순 공정으로 신뢰성 있게 제조된 박막 트랜지스터 및 게이트 단자의 구조 |
| JPH1164882A (ja) * | 1997-08-12 | 1999-03-05 | Matsushita Electric Ind Co Ltd | 反射型液晶パネルおよびその製造方法 |
| JP4105261B2 (ja) * | 1997-08-20 | 2008-06-25 | 株式会社半導体エネルギー研究所 | 電子機器の作製方法 |
| KR100483385B1 (ko) * | 1997-09-09 | 2005-08-31 | 삼성전자주식회사 | 유기절연막을염색하여형성한블랙매트릭스를갖는박막트랜지스터기판및그제조방법 |
| US6449022B1 (en) | 1999-04-16 | 2002-09-10 | Nec Corporation | Liquid crystal display |
| JP3503685B2 (ja) * | 1999-08-30 | 2004-03-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP3564417B2 (ja) | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| KR100885013B1 (ko) * | 2002-01-03 | 2009-02-20 | 삼성전자주식회사 | 박막 트랜지스터 및 액정 표시 장치 |
| KR101251349B1 (ko) * | 2006-08-18 | 2013-04-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판, 이의 제조 방법 및 이를포함하는 표시 장치. |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61235816A (ja) * | 1985-04-11 | 1986-10-21 | Asahi Glass Co Ltd | 薄膜能動素子 |
| JPS61255816A (ja) * | 1985-05-08 | 1986-11-13 | Ohtsu Tire & Rubber Co Ltd | 農用車輪成形装置 |
| JPS6243177A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | 電界効果トランジスタ |
-
1987
- 1987-11-10 JP JP28393287A patent/JP2594983B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124824A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2594983B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6384882B1 (en) | Active matrix liquid crystal display device including wiring line with light blocking property columnar spacers and frame pattern around display area | |
| US7531372B2 (en) | Method for manufacturing array substrate for liquid crystal display device | |
| US8048598B2 (en) | Method of fabricating a halftone mask having a shielding pattern and plural overlapping halftone patterns of different widths | |
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| KR101522615B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2666122B2 (ja) | 薄膜トランジスタ基板 | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| KR100635943B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100237684B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH0488641A (ja) | 薄膜トランジスタの製造方法 | |
| JP2560602Y2 (ja) | 薄膜トランジスタ | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| KR100601193B1 (ko) | 컬러패턴 온 어레이형 액티브 메트릭스 기판 및 이의 제조방법 | |
| JP4467682B2 (ja) | 液晶表示装置 | |
| JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| KR20020056111A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPS60260020A (ja) | 液晶表示装置 | |
| KR101338713B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0850302A (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR20020038023A (ko) | 액정 디스플레이 패널 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |