JP2007298992A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007298992A
JP2007298992A JP2007118238A JP2007118238A JP2007298992A JP 2007298992 A JP2007298992 A JP 2007298992A JP 2007118238 A JP2007118238 A JP 2007118238A JP 2007118238 A JP2007118238 A JP 2007118238A JP 2007298992 A JP2007298992 A JP 2007298992A
Authority
JP
Japan
Prior art keywords
film
insulating film
thin film
film transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007118238A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007118238A priority Critical patent/JP2007298992A/ja
Publication of JP2007298992A publication Critical patent/JP2007298992A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】多数の画素のそれぞれにスイッチング用の薄膜トランジスタを配置し、各画素電極に出入りする電荷をこの薄膜トランジスタで制御する液晶表示装置、EL表示装置等の半導体装置において、良好な表示特性を有し、長期の信頼性を有する半導体装置を提供する。
【解決手段】基板上方にゲイト電極、ゲイト電極上方のゲイト絶縁膜、及びゲイト絶縁膜上方の活性層を有する薄膜トランジスタと、薄膜トランジスタ上方の窒化珪素でなる絶縁膜と、絶縁膜上方の樹脂膜と、樹脂膜上方に薄膜トランジスタに接続する画素電極とを有することにより、良好な表示特性を有し、長期の信頼性を有する半導体装置を提供する。
【選択図】図5

Description

本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置やEL型の表示装置に代表されるフラットパネルディスプレイに利用することができる構成に関する。
従来より、フラットパネルディスプレイとして、アクティブマトリクス型の液晶表示装置が知られている。これは、マトリクス状に配置された多数の画素のそれぞれにスイッチング用の薄膜トランジスタを配置し、各画素電極に出入りする電荷をこの薄膜トランジスタでもって制御する構成を有している。
このような構成においては、画素領域に配置された薄膜トランジスタに光が入射しないように遮光手段を配置する必要がある。
遮光手段としては、不純物の拡散や安定性の点から金属膜を用いているのが現状である。またこの薄膜トランジスタの遮光手段は画素電極の周囲の縁の領域を覆うブラックマトリクスを兼ねて配置されているのが一般的である。
このような構成においては、以下に示すような問題が生じる。まず、第1の問題として遮光膜と薄膜トランジスタとの間で容量が形成され、薄膜トランジスタの動作に悪影響を与えるという問題がある。
また、第2の問題として一般に凹凸を有する基体にこの遮光膜が形成されるので、その凹凸の関係で遮光機能が十分に得られないという問題がある。
またこの遮光機能の問題については、画素の縁に重なるように配置されるブラックマトリクスについても同様にいえることである。
本明細書で開示する発明は、薄膜トランジスタを遮光する遮光膜に関する問題を解決し、アクティブマトリクス型の表示装置として高い機能を有した構成を提供することを課題とする。
本明細書で開示する発明の構成は、その出力が画素電極に接続された薄膜トランジスタと、前記薄膜トランジスタの上方に配置された樹脂材料でなる層間絶縁膜と、前記層間絶縁膜上に配置された前記薄膜トランジスタを遮光するための遮光膜と、を有することを特徴とする。
他の発明の構成は、薄膜トランジスタ上に樹脂材料でなる層間絶縁膜が形成されており、 前記樹脂材料でなる層間絶縁膜上に前記薄膜トランジスタを遮光するための遮光膜が形成されていることを特徴とする。
他の発明の構成は、マトリクス状に配置された複数の画素電極と、前記画素電極の縁の領域の少なくとも一部を覆うブラックマトリクスと、を有し、前記ブラックマトリクスは樹脂材料でなる層間絶縁膜上に配置されていることを特徴とする。
本明細書で開示する発明を利用することにより、アクティブマトリクス型の表示装置の画素の構成において、効果的な遮光膜の配置を得ることができる。そしてアクティブマトリクス型の表示装置として高い機能を有した構成を得ることができる。本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置のみではなく、アクティブマトリクス型を有するEL型の表示装置等に利用することもできる。
図1及び図2に本実施例に示すアクティブマトリクス型の液晶表示装置の画素部分の作製工程を示す。
まず図1(A)に示すようにガラス基板101上に下地膜として酸化珪素膜102を3000Åの厚さにプラズマCVD法で成膜する。
次に後に薄膜トランジスタの活性層を構成する薄膜半導体の出発膜となる図示しない非晶質珪素膜を成膜する。ここではプラズマCVD法を用いて図示しない非晶質珪素膜を500Åの厚さに成膜する。
そして加熱処理またはレーザー光の照射、または加熱処理とレーザー光の照射とを組み合わせた方法を用いてこの非晶質珪素膜を結晶化させ、図示しない結晶性珪素膜を得る。
そしてこの図示しない結晶性珪素膜をパターニングして薄膜トランジスタの活性層103を得る。
次に図1(A)に示すように活性層103を覆ってゲイト絶縁膜として機能する酸化珪素膜104をプラズマCVD法で1000Åの厚さに成膜する。こうして図1(A)に示す状態を得る。
次にスカンジウムを0.1 重量%含有させた図示しないアルミニウム膜を4000Åの厚さにスパッタ法で成膜する。このアルミニウム膜は後にゲイト電極を構成する。
アルミニウム膜を成膜したら、その表面に図示しない緻密な陽極酸化膜を100Åの厚さに成膜する。この陽極酸化は、3%の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを電解溶液とし、この電解溶液中においてアルミニウム膜を陽極として用いることによって行われる。
さらに図示しないレジストマスクを配置し、パターニングを行う。このパターニングを行うことによって、ゲイト電極105が形成される。
ゲイト電極105の形成後、図示しないレジストマスクを残存させた状態で再び陽極酸化を行う。この陽極酸化は、電解溶液として3%のシュウ酸水溶液を電解溶液として用いることによって行われる。
この陽極酸化では、図示しないレジストマスクが残存する関係でゲイト電極105の側面のみにおいて選択的に陽極酸化が行われる。この工程で形成される陽極酸化膜は、多孔質状の構造を有したものが得られる。
こうしてゲイト電極105の側面に多孔質状の膜質を有する陽極酸化膜106が形成される。
この多孔質状の陽極酸化膜は数μm程度の厚さまで成長させることができる。
この成長距離の制御は陽極酸化時間によって制御することができる。
ここでは陽極酸化膜106の膜厚を6000Åとする。
次に再び3%の酒石酸を含んだエチレングリコール溶液をアンモニア水で中和したものを電解溶液とて陽極酸化を行う。この陽極酸化工程においては、電解溶液が多孔質状の陽極酸化膜106の内部にまで侵入するので、107で示されるようにゲイト電極105の周囲に緻密な陽極酸化膜107が形成される。
この緻密な陽極酸化膜107の膜厚は500Åとする。この緻密な陽極酸化膜107の主な役割は、ゲイト電極の表面を覆うことにより、後の工程においてヒロックやウィスカーが発生しないようにするためにある。
また、後に多孔質状の陽極酸化膜106を除去する際にゲイト電極105が同時にエッチングされないようにゲイト電極105を保護する役割もある。
また、後に多孔質状の陽極酸化膜106がマスクとなることによって形成されるオフセットゲイト領域の形成に寄与するという役割もある。
こうして図1(B)に示す状態を得る。
この状態で不純物イオンの注入を行う。ここでは、Nチャネル型の薄膜トランジスタを得るためにP(リン)イオンの注入を行う。
図1(B)の状態で不純物のイオン注入を行うと、108と111の領域に不純物イオンが選択的に注入される。即ち、108と111の領域が高濃度不純物領域となる。
また、ゲイト電極105直下の領域109はゲイト電極105がマスクとなり、不純物イオンが注入されない。そしてこの領域109がチャネル形成領域となる。
また、110の領域は多孔質状の陽極酸化膜105と緻密な陽極酸化膜107がマスクとなるので、やはり不純物イオンが注入されない。この107で示される領域は、ソース/ドレイン領域としても機能せず、またチャネル形成領域としても機能しないオフセットゲイト領域となる。
オフセットゲイト領域は特にチャネル形成領域とドレイン領域との間に形成される電界の強度を緩和させるために機能する。オフセットゲイト領域が存在することで、薄膜トランジスタのOFF電流値を低減させ、さらに劣化を抑制することができる。
こうして、108で示されるソース領域、109で示されるチャネル形成領域、110で示されるオフセットゲイト領域、111で示されるドレイン領域が自己整合的に形成される。
不純物イオンの注入が終了した後、多孔質状の陽極酸化膜106を選択的に除去する。そしてレーザー光の照射によるアニール処理を行う。この際、高濃度不純物領域とオフセットゲイト領域との界面近傍に対してレーザー光を照射できるので、不純物イオンの注入によって損傷したジャンクション部分を十分にアニールすることができる。
図1(B)に示す状態を得たら、第1の層間絶縁膜として、酸化珪素膜112を2000Åの厚さに成膜する。この第1の層間絶縁膜としては、窒化珪素膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよい。
次に第1の層間絶縁膜112にコンタクトホールの形成を行い、薄膜トランジスタのソース領域にコンタクトするソース電極113の形成を行う。こうして図1(C)に示す状態を得る。
次に透明なポリイミド樹脂やアクリル樹脂を用いて第2の層間絶縁膜114を形成する。この樹脂材料でなる層間絶縁膜114の表面は平坦になるようにする。こうして図1(D)に示す状態を得る。
次に図2(A)に示すように薄膜トランジスタの遮光膜とブラックマトリクスを兼ねるクロム膜でなる遮光膜115を成膜し、さらにそれをパターニングすることにより、遮光膜115を形成する。
ここで、第2の層間絶縁膜114を構成する樹脂材料は、その比誘電率として3以下のものを選択する。またその膜厚を数μmと厚くする。なお、樹脂材料の場合、その厚さを厚くしても作製工程時間が長くなるようなことはないので、このような目的のためには有用なものとなる。
このような構成とすることで、クロムでなる遮光膜115とその下の薄膜トランジスタとの間の容量の形成を抑制することができる。
また、第2の層間絶縁膜114を樹脂材料で構成した場合、その表面を平坦することが容易であるので、凹凸に起因する光漏れの問題を抑制できる。
図2(A)に示す状態を得たら、第3の層間絶縁膜116として樹脂材料、または酸化珪素膜か窒化珪素膜を形成する。ここでは第3の層間絶縁膜116として第2の層間絶縁膜114と同様の樹脂材料を用いる。
この第3の層間絶縁膜として樹脂材料を用いることは、後に形成される画素電極と遮光膜115との間に容量が形成されてしまう問題を解決でき、さらに画素電極が形成される下地を平坦化することができるという意味で有用である。
こうして図2(B)に示す状態を得る。次にコンタクトホールの形成を行い、画素電極を構成するためのITO電極をスパッタ法で形成し、さらにパターニングを行うことによって、画素電極117を形成する。
こうして図2(C)に示す構成を完成させる。図2(C)に示す構成は、薄膜トランジスタ(特にソース電極113)と遮光膜(および/またはブラックマトリクス)115との間に配置された層間絶縁膜の比誘電率を低くでき、またその厚さを厚くできるので、不要な容量が形成されることを抑制することができる。
前述したように樹脂膜を厚くすることは工業的に容易なことであり、プロセス時間が増大することがないので、上述のような構成を実現することができる。
本実施例は、実施例1に示す構成をさらに改良し、より高い信頼性を有する構成としたことを特徴とする。
前述したように遮光膜やブラックマトリクスとしては、クロム等の金属材料が利用される。しかし長期の信頼性を考えた場合、この金属材料からの不純物の拡散の問題や他の電極や配線との間に生じるショートの問題が憂慮される。
特に図2(C)に示すような状態において、層間絶縁膜116にピンホールが存在する場合、遮光膜(またはブラックマトリクスを兼ねる)115と画素電極117との間がショートしてしまうことが問題となる。
層間絶縁膜116に存在するピンホールの影響を排除するには、層間絶縁膜116を特殊な多層膜にしたりする方法が考えられる。
しかしこのような方法は、生産工程が増えたり生産コストが高くなってしまう要因となるので、好ましいものではない。
そこで本実施例に示す構成においては、実施例1に示す構成において薄膜トランジスタを遮光する遮光膜として陽極酸化可能な材料を用い、さらにその表面に陽極酸化膜を形成する。
陽極酸化可能な材料としては、アルミニウムやタンタルを利用することができる。特にアルミニウムを用いる場合には、アルミサッシ等の工業製品に利用されている陽極酸化技術を利用することにより、陽極酸化膜を黒またはそれに近い濃い色に着色することができるので、遮光膜として好適なものとなる。
図3に本実施例の作製工程の概略を示す。まず図1(A)〜(D)に示す工程に従って、図1(D)に示す状態を得る。次に図2(A)に示すように遮光膜115を形成する。
ここでは遮光膜115としてアルミニウムを用いる。そして電解溶液中において陽極酸化を行うことによって、図3(A)に示すように遮光膜115の表面に陽極酸化膜301を形成する。
図では遮光膜301は、薄膜トランジスタを遮光する遮光膜として記載されている。しかし、通常はさらに延在してブラックマトリクスをも構成している。
図3(A)に示す状態を得たら、図3(B)に示すように第3の層間絶縁膜116を酸化珪素膜や窒化珪素膜、または樹脂材料によって形成する。
さらに図3(C)に示すように画素電極117をITOでもって形成する。ここで層間絶縁膜116にピンホールが存在していても陽極酸化膜301が存在するおかげで画素電極117と遮光膜115とがショートしてしまうことを防止することができる。
また、陽極酸化膜115が化学的にも安定したものであるので、長期の信頼性を考えた場合に、遮光膜115から不純物が周囲に拡散したりすることを抑制することができる。
本実施例は、画素の開口率をさらに高めた構成に関する。一般に画素を開口率は極力高めた構成とすることが望まれている。この画素の開口率を高くするには、画素電極をなるべく広い面積で配置することが必要とされる。
しかし、画素電極と薄膜トランジスタや配線とが重なると、その間に容量が形成されてしまうので一般にこの点で大きな制限が存在する。
本実施例は、この容量が形成されてしまう問題を低減した構成を提供する。
図4に本実施例に示す構成の作製工程を示す。なお図4(A)と(B)は、図3(A)と(B)に示す工程と同じである。
まず図4(A)に示すようにアルミニウムでなる遮光膜115を形成する。そして301で示される陽極酸化膜を遮光膜115の表面に形成する。
さらに図4(B)に示すように第3の層間絶縁膜116を形成する。ここで層間絶縁膜116は樹脂材料を用いて形成する。
そして図4(C)に示すようにITOでもって画素電極117を形成する。ここで画素電極117が薄膜トランジスタ上に重なるようにする。このようにすることで、画素の開口率を最大限高めることができる。
図4(C)に示すような構成を採用した場合、層間絶縁膜114と116として比誘電率の低い(酸化珪素膜や窒化珪素膜に比較して低いという意味)樹脂材料を利用することができ、さらにその厚さを厚くすることができるので、前述の容量の問題を低減することができる。
そして、画素電極の面積を大きなものとすることができ、画素の開口率を高いものとすることができる。
上述した実施例では薄膜トランジスタの構造をトップゲイト型としたが、本実施例ではゲイト電極が活性層より基板側にあるボトムゲイト型と呼ばれる薄膜トランジスタの作製工程を示す。
図5に本実施例の作製工程を示す。まず図5(A)に示すように、ガラス基板201上に下地膜として酸化珪素膜202をスパッタ法で成膜する。次に203で示されるゲイト電極をアルミニウムでもって形成する。
この際、アルミニウム中にスカンジウムを0.18重量%含有させる。また、他の不純物はその濃度を極力低減させるべく努める。これらの工夫は、後の工程においてアルミニウムの異常成長により、ヒロックやウィスカーと呼ばれる突起物が形成されることを抑制するためである。
次にゲイト絶縁膜として機能する酸化珪素膜204をプラズマCVD法により、500Åの厚さに成膜する。
さらに薄膜トランジスタの活性層を構成する出発膜となる図示しない非晶質珪素膜(後に結晶性珪素膜205となる)をプラズマCVD法で成膜する。プラズマCVD法の他に減圧熱CVD法を用いるのでもよい。
次にレーザー光の照射を行うことにより、図示しない非晶質珪素膜を結晶化させる。こうして結晶性珪素膜205を得る。こうして図5(A)に示す状態を得る。
図5(A)に示す状態を得たら、パターニングを施すことにより、活性層206を形成する。次に図示しない窒化珪素膜を成膜し、ゲイト電極203を利用した基板201の裏面側からの露光を行うことにより、窒化珪素膜でなるマスクパターン207を形成する。このマスクパターン207の形成は、以下のようにして行う。
まずゲイト電極203のパターンを利用して基板201の裏面側からの露光によりレジストマスクのパターンを形成する。さらにアッシングを行い、このレジストマスクのパターンを後退させる。そしてこの後退したレジストマスクのパターン(図示せず)を利用して窒化珪素膜をパターニングすることにより、207で示すパターンを得る。こうして図5(B)に示す状態を得る。
次にマスクパターン207を利用した不純物のドーピングを行う。ここでは、ドーパントとしてP(リン)を用い、ドーピングを行う手段としてプラズマドーピング法を用いる。
この工程において、208と209の領域にPがドーピングされる。また210の領域にはPはドーピングされない。
ドーピングの終了後、レーザー光の照射を上面から行うことにより、被ドーピング領域の活性化とドーパントイオンの衝撃による損傷のアニールとを行う。
こうして、図5(C)に示すように208の領域がソース領域として形成される。また、209がドレイン領域として形成される。また、210がチャネル領域として画定する。
次に窒化珪素膜でなる第1の層間絶縁膜211として、窒化珪素膜をプラズマCVD法により2000Åの厚さに成膜する。
ここに用いる第1の層間絶縁膜としては、窒化珪素膜以外には、酸化珪素膜、または酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層膜(積層順序はどちらが先でもよい)を用いることができる。
次に第1の層間絶縁膜211にソース領域208に対するコンタクトホールを形成し、ソース領域208にコンタクトするソース電極212を形成する。こうして、図5(C)に示す状態を得る。
次に、図5(D)に示すように、平坦な表面を有する第2の層間絶縁膜213を透明なポリイミド樹脂やアクリル樹で形成する。成膜方法は例えば、スピンコート法を採用すればよい。
次に、第2の層間絶縁膜213の表面にクロム膜を形成し、パターニングして、薄膜トランジスタの遮光膜とブラックマトリクスを兼ねる遮光膜214を形成する。そして、第3の層間絶縁膜215として、第2の層間絶縁膜213と同一の樹脂材料膜を形成する。
エッチングによって、第1〜第3の層間絶縁膜211、213、215にドレイン領域209に達するコンタクトホールを形成する。次に、第3の層間絶縁膜215表面にITO膜を成膜し、パターニングして、薄膜トランジスタのドレイン領域209にコンタクトする画素電極216を形成する。
以上の工程を経て、図5(D)に示す薄膜トランジスタが完成する。
アクティブマトリクス回路の画素部分の作製工程を示す図。 アクティブマトリクス回路の画素部分の作製工程を示す図。 アクティブマトリクス回路の画素部分の作製工程を示す図。 アクティブマトリクス回路の画素部分の作製工程を示す図。 アクティブマトリクス回路の画素部分の作製工程を示す図。
符号の説明
101 ガラス基板(または石英基板)
102 下地膜(酸化珪素膜)
103 活性層(結晶性珪素膜)
104 ゲイト絶縁膜(酸化珪素膜)
105 ゲイト電極(アルミニウム電極)
106 多孔質状の陽極酸化膜
107 緻密な陽極酸化膜
108 ソース領域(高濃度不純物領域)
109 チャネル形成領域
110 オフセットゲイト領域
111 ドレイン領域(高濃度不純物領域)
112 第1の層間絶縁膜(酸化珪素膜または窒化珪素膜)
113 ソース電極
114 第2の層間絶縁膜(樹脂材料)
115 遮光膜(ブラックマトリクス)
116 第3の層間絶縁膜(例えば樹脂材料)
117 画素電極(ITO電極)

Claims (8)

  1. 基板上方に、ゲイト電極、前記ゲイト電極上方のゲイト絶縁膜、及び前記ゲイト絶縁膜上方の活性層を有する薄膜トランジスタと、
    前記薄膜トランジスタ上方の窒化珪素でなる絶縁膜と、
    前記絶縁膜上方の樹脂膜と、
    前記樹脂膜上方に、前記薄膜トランジスタに接続する画素電極と、を有することを特徴とする半導体装置。
  2. 基板上方に、ゲイト電極、前記ゲイト電極上方のゲイト絶縁膜、及び前記ゲイト絶縁膜上方の活性層を有する薄膜トランジスタと、
    前記薄膜トランジスタ上方の酸化珪素でなる絶縁膜と、
    前記絶縁膜上方の樹脂膜と、
    前記樹脂膜上方に、前記薄膜トランジスタに接続する画素電極と、を有することを特徴とする半導体装置。
  3. 基板上方に、ゲイト電極、前記ゲイト電極上方のゲイト絶縁膜、及び前記ゲイト絶縁膜上方の活性層を有する薄膜トランジスタと、
    前記薄膜トランジスタ上方の酸化窒化珪素でなる絶縁膜と、
    前記絶縁膜上方の樹脂膜と、
    前記樹脂膜上方に、前記薄膜トランジスタに接続する画素電極と、を有することを特徴とする半導体装置。
  4. 基板上方に、ゲイト電極、前記ゲイト電極上方のゲイト絶縁膜、及び前記ゲイト絶縁膜上方の活性層を有する薄膜トランジスタと、
    前記薄膜トランジスタ上方の酸化珪素膜と窒化珪素膜の積層膜でなる絶縁膜と、
    前記絶縁膜上方の樹脂膜と、
    前記樹脂膜上方に、前記薄膜トランジスタに接続する画素電極と、を有することを特徴とする半導体装置。
  5. 基板上方に、ゲイト電極、前記ゲイト電極上方のゲイト絶縁膜、前記ゲイト絶縁膜上方のソース領域、ドレイン領域及びチャネル領域、並びに前記チャネル領域上方の第1の絶縁膜を有する薄膜トランジスタと、
    前記薄膜トランジスタ上方の窒化珪素でなる第2の絶縁膜と、
    前記第2の絶縁膜上方の樹脂膜と、
    前記樹脂膜上方に、前記ソース領域および前記ドレイン領域のいずれか一に接続する画素電極と、を有することを特徴とする半導体装置。
  6. 請求項1乃至5のいずれか一において、前記画素電極はITOでなることを特徴とする半導体装置。
  7. 請求項1乃至6のいずれか一において、前記樹脂膜はポリイミド樹脂またはアクリル樹脂でなることを特徴とする半導体装置。
  8. 請求項1乃至7のいずれか一に記載の前記半導体装置は、液晶表示装置またはEL表示装置であることを特徴とする半導体装置。
JP2007118238A 1995-11-17 2007-04-27 半導体装置 Withdrawn JP2007298992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007118238A JP2007298992A (ja) 1995-11-17 2007-04-27 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32367495 1995-11-17
JP2007118238A JP2007298992A (ja) 1995-11-17 2007-04-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000251540A Division JP2001125510A (ja) 1995-11-17 2000-08-22 アクティブマトリクス型el表示装置

Publications (1)

Publication Number Publication Date
JP2007298992A true JP2007298992A (ja) 2007-11-15

Family

ID=38768467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118238A Withdrawn JP2007298992A (ja) 1995-11-17 2007-04-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2007298992A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009198853A (ja) * 2008-02-22 2009-09-03 Casio Comput Co Ltd 有機エレクトロルミネセンス表示装置及びその製造方法
JP2020161482A (ja) * 2020-04-30 2020-10-01 株式会社半導体エネルギー研究所 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292114A (ja) * 1987-05-25 1988-11-29 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH01124824A (ja) * 1987-11-10 1989-05-17 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH06177383A (ja) * 1992-10-09 1994-06-24 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JPH06275645A (ja) * 1993-03-24 1994-09-30 Sharp Corp 半導体装置の製造方法
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH07235490A (ja) * 1994-02-23 1995-09-05 Sony Corp 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
JPH086071A (ja) * 1994-06-20 1996-01-12 Canon Inc 表示装置
JPH08122824A (ja) * 1994-10-19 1996-05-17 Sony Corp カラー表示装置
JPH08279615A (ja) * 1995-04-04 1996-10-22 Sony Corp 表示用薄膜半導体装置の製造方法
JPH09197390A (ja) * 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292114A (ja) * 1987-05-25 1988-11-29 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH01124824A (ja) * 1987-11-10 1989-05-17 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH06177383A (ja) * 1992-10-09 1994-06-24 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JPH06275645A (ja) * 1993-03-24 1994-09-30 Sharp Corp 半導体装置の製造方法
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JPH07235490A (ja) * 1994-02-23 1995-09-05 Sony Corp 多結晶シリコン薄膜形成方法およびmosトランジスタのチャネル形成方法
JPH086071A (ja) * 1994-06-20 1996-01-12 Canon Inc 表示装置
JPH08122824A (ja) * 1994-10-19 1996-05-17 Sony Corp カラー表示装置
JPH08279615A (ja) * 1995-04-04 1996-10-22 Sony Corp 表示用薄膜半導体装置の製造方法
JPH09197390A (ja) * 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009198853A (ja) * 2008-02-22 2009-09-03 Casio Comput Co Ltd 有機エレクトロルミネセンス表示装置及びその製造方法
JP2020161482A (ja) * 2020-04-30 2020-10-01 株式会社半導体エネルギー研究所 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法

Similar Documents

Publication Publication Date Title
KR100446272B1 (ko) 반도체 장치
KR100309629B1 (ko) 표시장치
KR100305005B1 (ko) 반도체장치
US7361931B2 (en) Active matrix electro-luminescent display with an organic leveling layer
JP3383535B2 (ja) 半導体装置
JPH09197390A (ja) 表示装置
KR100427907B1 (ko) 반도체장치 및 그의 제작방법
JP2001125510A (ja) アクティブマトリクス型el表示装置
JP2007298992A (ja) 半導体装置
JP3141979B2 (ja) 半導体装置およびその作製方法
JP3431741B2 (ja) 半導体装置
JP3383616B2 (ja) 半導体装置
JP3383617B2 (ja) 液晶表示装置又はel型表示装置
JP3393834B2 (ja) 半導体装置の作製方法
JP2001109402A (ja) 表示装置
JP4479994B2 (ja) 半導体装置の作製方法
JP3360057B2 (ja) 半導体装置
JPH10142624A (ja) 電気光学装置
JP2006093745A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071217