JPH10142624A - 電気光学装置 - Google Patents

電気光学装置

Info

Publication number
JPH10142624A
JPH10142624A JP8314302A JP31430296A JPH10142624A JP H10142624 A JPH10142624 A JP H10142624A JP 8314302 A JP8314302 A JP 8314302A JP 31430296 A JP31430296 A JP 31430296A JP H10142624 A JPH10142624 A JP H10142624A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
black matrix
insulating film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8314302A
Other languages
English (en)
Inventor
Hideki Uoji
秀貴 魚地
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8314302A priority Critical patent/JPH10142624A/ja
Publication of JPH10142624A publication Critical patent/JPH10142624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 十分な遮光性を持つブラックマトリクスと画
素電極とを利用して、十分なキャパシティを持つ保持容
量を構成するための技術を提供する。 【解決手段】 薄膜トランジスタ101の上に第2の層
間絶縁膜102を介して、ブラックマトリクス103と
画素電極104とを用いて保持容量105を形成するに
際し、ブラックマトリクス103を複数層にする。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本明細書で開示する発明は、
半導体装置で制御する電気光学装置の構成に関する。特
に、アクティブマトリクス型液晶表示装置の画素領域の
構成に関する。
【0002】
【従来の技術】電気光学装置には、液晶、エレクトロル
ミネッセンス、エレクトロクロミックなどを用いたもの
がある。それらのうちの1つであるアクティブマトリク
ス型液晶表示装置は、マトリクス状に配置された数百万
個の各画素にそれぞれ薄膜トランジスタを配置し、各画
素電極に出入りする電荷を薄膜トランジスタのスイッチ
ング機能により制御し、各画素と対向電極に挟まれた液
晶の電気光学特性を変化させることで、液晶パネルを透
過する光を制御して画像表示を行うものである。
【0003】また、各画素には、薄膜トランジスタの他
に、表示信号を蓄えるための保持容量が設けられる。こ
の保持容量を設けるための構成として、本出願人により
出願された特願平8─72074号に開示された、次の
ような構成がある。
【0004】まず、図2(A)のようにゲート線20
1、データ線202、半導体層203を設ける。そし
て、図2(B)に示すように、それらの上に、第2の層
間絶縁膜を介して、ブラックマトリクス204と画素電
極205とを第3の層間絶縁膜を挟んで配置し、ブラッ
クマトリクス204と画素電極205とを利用して保持
容量206を設ける。
【0005】このような構成にすると、開口率が良好な
液晶表示装置を得ることができる。さらに、第3の層間
絶縁膜の膜厚を望みどおりに設定できる。したがって、
保持容量206のキャパシティは、保持容量部の面積が
同じ場合、第3の層間絶縁膜の比誘電率と膜厚で決定さ
れるので、その膜厚を調整することにより、必要なキャ
パシティを持つ保持容量206を得ることができる。
【0006】しかし、第3の層間絶縁膜の膜厚をあまり
薄くすると、層間絶縁膜のカバレッジが低下し、ブラッ
クマトリクス204と画素電極205との間でショート
を起こしやすくなる。したがって、層間絶縁膜の膜厚は
あまり薄くできない。
【0007】一方、第3の層間絶縁膜として比誘電率の
大きな材料を選択すれば、保持容量のキャパシティは大
きくなる。しかし、一般的に層間絶縁膜として、酸化珪
素、窒化珪素、ポリイミドなどの無機性材料や有機性樹
脂材料が用いられるが、これらは比誘電率が3.0〜
7.0ぐらいと、比誘電率の大きさにも限界がある。
【0008】したがって、上記構成で保持容量206を
設ける場合でも、十分なキャパシティを持つ保持容量が
得られない場合がある。
【0009】
【発明が解決しようとする課題】本明細書で開示する発
明は、上記問題点を解決するための技術を提供するもの
である。即ち、十分な遮光性を持つブラックマトリクス
と画素電極とを利用して、十分なキャパシティを持つ保
持容量を構成するための技術を提供することを課題とす
る。
【0010】
【課題を解決するための手段】本明細書で開示する第1
の発明の構成は、同一基板上にマトリクス状に配列され
た複数のゲート線およびデータ線と、前記ゲート線およ
びデータ線の各交点に配置される薄膜トランジスタと、
前記ゲート線を覆う第1の層間絶縁膜と、前記データ線
を覆う第2の層間絶縁膜と、前記第2の層間絶縁膜を介
して前記薄膜トランジスタの上方に形成されるブラック
マトリクスと、前記ブラックマトリクスを覆う第3の層
間絶縁膜と、前記第3の層間絶縁膜上に形成される画素
電極とを少なくとも有する電気光学装置において、前記
ブラックマトリクスは複数層で構成されていることを特
徴とする。
【0011】また、第2の発明の構成は、同一基板上に
マトリクス状に配列された複数のゲート線およびデータ
線と、前記ゲート線およびデータ線の各交点に配置され
る薄膜トランジスタと、前記ゲート線を覆う第1の層間
絶縁膜と、前記データ線を覆う第2の層間絶縁膜と、前
記第2の層間絶縁膜を介して前記薄膜トランジスタの上
方に形成されるブラックマトリクスと、前記ブラックマ
トリクスを覆う第3の層間絶縁膜と、前記第3の層間絶
縁膜上に形成される画素電極と、前記ブラックマトリク
スと接続される接地用電極とを少なくとも有する電気光
学装置において、前記ブラックマトリクスは、アルミニ
ウム膜と、チタン膜またはクロム膜の2層であり、前記
接地用電極は、前記チタン膜またはクロム膜と接続され
ていることを特徴とする。
【0012】さらに、第3の発明の構成は、同一基板上
にマトリクス状に配列された複数のゲート線およびデー
タ線と、前記ゲート線およびデータ線の各交点に配置さ
れる薄膜トランジスタと、前記ゲート線を覆う第1の層
間絶縁膜と、前記データ線を覆う第2の層間絶縁膜と、
前記第2の層間絶縁膜上に形成される画素電極および接
地用電極と、前記画素電極および前記接地用電極を覆う
第3の層間絶縁膜と、前記第3の層間絶縁膜を介して前
記薄膜トランジスタの上方に形成されるブラックマトリ
クスとを少なくとも有する電気光学装置において、前記
ブラックマトリクスは、アルミニウム膜と、チタン膜ま
たはクロム膜の2層であり、前記接地用電極は、前記チ
タン膜またはクロム膜と接続されていることを特徴とす
る。
【0013】本発明では、図1に示すように、薄膜トラ
ンジスタ101の上に第2の層間絶縁膜102を介し
て、ブラックマトリクス103と画素電極104とを用
いて保持容量105を形成するに際し、ブラックマトリ
クス103を複数層にする。そして、ブラックマトリク
ス103と画素電極104との間には第3の層間絶縁膜
108が形成されており、その第3の層間絶縁膜108
は単層または複数層の有機樹脂材料または無機材料から
なる。
【0014】図1には、ブラックマトリクスを2層にす
る場合が表されている。以下、ブラックマトリクスが2
層で、1層はアルミニウム膜106にし、もう1層10
7はチタン膜またはクロム膜にする場合について説明す
る。
【0015】従来の技術で説明した、第3の層間絶縁膜
のカバレッジの低下の問題を解決し、第3の層間絶縁膜
を薄くできるように、ブラックマトリクスの厚さをさら
に薄く設けることが考えられる。
【0016】しかし、チタンやクロムでブラックマトリ
クスを形成した場合、膜厚を薄く形成すると、遮光性が
損なわれる。
【0017】一方、アルミニウム膜は、チタン膜やクロ
ム膜に比べて遮光性も良い。したがって、アルミニウム
膜でブラックマトリクスを形成すれば、チタン膜やクロ
ム膜に比べてブラックマトリクスを薄くすることができ
る。
【0018】ブラックマトリクスを薄くできれば、第3
の層間絶縁膜のカバレッジの問題も解消され、第3の層
間絶縁膜を薄くすることができ、保持容量のキャパシテ
ィを十分確保できる。
【0019】さらに、アルミニウムはチタンやクロムよ
り低抵抗であるので、アルミニウムでブラックマトリク
スを形成した場合、ブラックマトリクスの面内での電位
分布のばらつきを少なくすることができ、特性のよい保
持容量を得ることができる。
【0020】しかし、ブラックマトリクスを接地するた
めに、接地された接地用電極とブラックマトリクスの一
部とを接続するのだが、アルミニウムと接地用電極の材
料となるITOとは化学的に反応し、電蝕を起こす(ア
ルミニウムが変質してしまう)という問題がある。した
がって、ブラックマトリクスと接地用電極との接触が不
良になり、保持容量の特性が低下してしまう。
【0021】そこで、ブラックマトリクスの2層のう
ち、もう一層はITOとは電蝕を起こしにくいチタン膜
やクロム膜にして、この膜とITOとを接続するように
する。
【0022】なお、アルミニウム膜は200〜2000
Å、チタン膜は200〜2000Åとする。また、アル
ミニウム膜とチタン膜はどちらが上になっても良いが、
ITOとブラックマトリクスとを接続するためには、チ
タンが上の方が望ましい。さらに、この場合、ブラック
マトリクス形成後の工程において、アルミニウム表面に
おけるヒロックやウィスカーといった突起物が発生する
ことを抑えることができる。
【0023】このように、ブラックマトリクスを2層に
し、そのうちの一層をアルミニウム膜にすれば、電荷の
ばらつきが少なく、遮光性の良い、膜厚の薄いブラック
マトリクス103を得ることができる。
【0024】また、もう一層にチタン膜またはクロム膜
を設け、これと接地用電極とを接続することにより、ア
ルミニウム膜と接地用の電極との電蝕を防ぎ、保持容量
の特性の低下を防ぐことができる。
【0025】なお、接地用電極は、ブラックマトリクス
を接地するために、コモン電極とブラックマトリクスと
を導通させるものである。また、ブラックマトリクス
は、基板上全てのゲート線、データ線および薄膜トラン
ジスタを覆うように設けられているので、各画素ごとに
設けられるブラックマトリクス103が左右上下につな
がって画素領域全体に設けられている格好になる。ゆえ
に、接地用電極はブラックマトリクスのどこか少なくと
も1ヵ所に設ければよく、各画素ごとに設ける必要はな
い。
【0026】こうして、従来ブラックマトリクスを20
00Åぐらいで形成していたため、カバレッジの問題か
ら第3の層間絶縁膜は0.5μm以上必要であり、保持
容量のキャパシティを十分得られないという問題は、本
発明により解消される。
【0027】すなわち、遮光性を損なうことなく、ブラ
ックマトリクスを200〜2000Åと薄くできるの
で、カバレッジ不良等の問題を起こすことなく、第3の
層間絶縁膜108を0.1〜0.5μmと薄くすること
ができる。したがって、保持容量105のキャパシティ
を十分得ることが可能となる。
【0028】以上、ブラックマトリクスが2層で、1層
はアルミニウム膜にし、もう1層はチタン膜またはクロ
ム膜にする場合について説明したが、ブラックマトリク
スを、アルミニウム膜、チタン膜、クロム膜のうち少な
くとも2つの膜を用いて2層以上の複数層にしてもよ
い。
【0029】また、以上、アクティブマトリクス型液晶
表示装置について説明をしたが、本発明は他の電気光学
装置(エレクトロルミネッセンス表示装置、エレクトロ
クロミック装置等)にも有効である。
【0030】
【実施例】
[実施例1]図3は本発明を適用した液晶表示装置の画
素部のTFTの作製工程図である。
【0031】まず、表面に下地膜として2000Åの絶
縁膜を有したガラス基板301の上に、非晶質珪素膜
(図示なし)を200〜500Åの厚さに形成する。絶
縁膜は酸化珪素、酸化窒素珪素、窒化珪素等をプラズマ
CVD法、減圧CVD法、スパッタ法等により成膜す
る。また、非晶質珪素膜も同様な方法で成膜すればよ
い。
【0032】次に、非晶質珪素膜を加熱またはレーザー
アニール、もしくは両者を併用することにより結晶化す
る。結晶化の際、結晶化を助長する金属元素を添加する
と効果的である。
【0033】その後、得られた結晶性珪素膜をパターニ
ングして島状半導体層302を形成する。次に、ゲイト
絶縁膜として、酸化珪素膜303を1200Åの厚さに
成膜する。酸化珪素膜の他に、酸化窒化珪素膜や窒化珪
素膜でも良い。ゲイト絶縁膜成膜後、その膜質を向上さ
せるため、熱アニールを行う。
【0034】そして、導電性被膜304を2000〜2
500Åの厚さに形成する。本実施例では2wt%のス
カンジウムを含有したアルミニウム膜を用いた。スカン
ジウムは加熱処置の際、アルミニウム表面に発生するヒ
ロックやウィスカーといった突起物を抑える効果があ
る。こうして、図3(A)の状態が得られる。
【0035】その後、電解溶液中で、アルミニウム膜3
04を陽極、白金を陰極として、陽極酸化を行う。電解
溶液としては、酒石酸を3%含むエチレングリコール溶
液をアンモニア水で中和したものを用いる。また、化成
電流5mA、到達電圧10Vとして処理する。また、電
圧印加時間を制御することにより、陽極酸化膜の厚さを
制御できる。
【0036】このようにして形成される薄く緻密な陽極
酸化膜は、アルミニウム膜304をパターニングする際
にフォトレジストとの密着性を高める効果がある。ま
た、電圧印加時間を制御することにより膜厚を制御でき
る。
【0037】次に、アルミニウム膜304をパターニン
グして、ゲイト電極を形成するためのパターンを形成す
る。
【0038】その後、2回目の陽極酸化を行い、多孔質
の陽極酸化膜305を形成する。電解溶液は3%のシュ
ウ酸水溶液を用い、白金を陰極として化成電流を2〜3
mA、到達電圧を8Vとして処理をする。
【0039】この陽極酸化は基板に対して平行な方向に
進行する。また、電圧印加時間を制御することにより、
多孔質の陽極酸化膜305の厚さを制御できる。
【0040】さらに、3回目の陽極酸化を行う。電解溶
液は、酒石酸を3%含むエチレングリコール溶液をアン
モニア水で中和したものを用いる。そして、白金を陰極
として化成電流を5〜6mA、到達電圧40〜100V
として処理をする。
【0041】このとき形成される陽極酸化膜306は、
非常に緻密で強固である。そのため、ドーピング工程な
どの後工程で生じるダメージや熱からゲイト電極307
を保護する効果がある。このようにして、図3(B)の
状態を得る。
【0042】次に、イオンドーピング法により、島状半
導体層302に不純物を注入する。例えば、Nチャネル
型TFTを作製するときは、不純物としてPイオンを、
Pチャネル型TFTを作製するときは、不純物としてB
イオンを注入すればよい。
【0043】まず、図3(B)の状態で1回目のイオン
ドーピングを行う。本実施例ではPイオンを加速電圧8
0kV、ドーズ量1E15原子/cm2 で行う。する
と、ゲイト電極307および多孔質の陽極酸化膜305
がマスクとなり、後にソース/ドレインとなる領域30
8、309が自己整合的に形成される。
【0044】次に、図3(C)に示すように、多孔質の
陽極酸化膜305を除去して、2回目のイオンドーピン
グを行う。なお、2回目のPイオンの注入は、加速電圧
を80kV、ドーズ量を1E14原子/cm2 で行う。
【0045】すると、緻密な陽極酸化膜306とゲイト
電極307がマスクとなり、ソース領域308、ドレイ
ン領域309と比較して不純物濃度の低い、低濃度不純
物領域310、311が自己整合的に形成される。
【0046】同時に、ゲイト電極307の直下は不純物
が注入されないため、チャネル領域312が自己整合的
に形成される。
【0047】このようにして形成される低濃度領域31
1は特にLDD領域と呼ばれ、チャネル領域312とド
レイン領域309との間に高電界が形成されることを抑
制する効果がある。
【0048】次に、KrFエキシマーレーザーを200
〜300mJ/cm2 のエネルギー密度で照射する。こ
れにより、イオン注入によりダメージを受けた島状半導
体層の結晶性を回復し、注入されたPイオンの活性化を
行う。なお、活性化は熱アニールで行っても良いし、レ
ーザーアニールと熱アニールを併用しても良い。
【0049】次に、第1の層間絶縁膜313をプラズマ
CVD法により成膜する。層間絶縁膜313としては、
酸化珪素膜、酸化窒素珪素膜、窒化珪素膜等を用いるこ
とができる。また、その膜厚は0.5〜1.0μmと
し、本実施例では0.6μmとする。
【0050】そして、ソース領域308およびドレイン
領域309にコンタクトホールを形成して、ソース電極
314およびドレイン電極315を形成する。(第3図
(D))
【0051】次に、ソース電極314およびドレイン電
極315を覆って第2の層間絶縁膜316を0.1〜
5.0μmの厚さに形成する。本実施例では、1.5μ
mの膜厚とする。この第2の層間絶縁膜316には有機
性樹脂材料や無機性材料を用いることができるが、本実
施例では有機性樹脂材料として透過性ポリイミドを用い
る。このポリイミドの比誘電率は2.8〜3.4であ
る。
【0052】また、このような有機性樹脂材料は被膜形
成が簡便であり、容易に膜厚を稼ぐことができるため、
デバイス形状による凹凸を緩和して優れた平坦表面を得
ることができる。
【0053】次に、第2の層間絶縁膜316の上にブラ
ックマトリクス317として、まずアルミニウム膜31
8を200〜2000Å(好ましくは500〜1500
Å)の厚さに形成する。さらに、アルミニウム膜318
上にチタン膜319を200〜2000Å(好ましくは
500〜1500Å)の厚さに形成する。(第4図
(A))本実施例では、アルミニウム膜318を500
Å、チタン膜319を1000Åとする。
【0054】チタン膜を上に形成することにより、後の
工程においてアルミニウム表面におけるヒロックやウィ
スカーといった突起物が発生することを抑えることがで
きる。また、チタン膜319の代わりにクロム膜でも良
い。
【0055】ブラックマトリクスを形成したら、第3の
層間絶縁膜320を0.1〜0.5μmの厚さに形成す
る。本実施例では0.4μmとする。この第3の層間絶
縁膜320は第2の層間絶縁膜316と同様に有機性樹
脂材料または無機性材料であるが、第2の層間絶縁膜3
16よりも比誘電率が大きいものを用いることが望まし
い。
【0056】そして、ドレイン電極315と接続するた
めのコンタクトホール321を形成する。また、ブラッ
クマトリクス317を接地するためのコンタクトホール
322も形成する。このコンタクトホール322は、先
に説明したとおり、ブラックマトリクス全体のうち、ど
こか少なくとも一カ所に設ければよい。
【0057】この場合、チタンはアルミニウムよりも強
度があるので、ブラックマトリクス317においてチタ
ン膜が上になっていると、コンタクトホール322を開
ける際に損傷が少なくなる。
【0058】次に、ITO等の透明導電性材料を用い
て、画素電極323、接地用電極324を形成する。画
素電極323と接地用電極324は同一材料で形成する
ことができるので、両電極を同時に形成することがで
き、工程数を減らすことができる。このとき、画素電極
323の膜厚は1000〜1500Åとし、ブラックマ
トリクス317とできるだけ広い面積でオーバーラップ
するように配置する。
【0059】また、アルミニウムとITOとは電蝕を起
こしやすいので、ブラックマトリクス317においてチ
タン膜が上になっているほうが好ましい。
【0060】接地用電極324はコモン電極に連結さ
れ、ブラックマトリクス317は接地される。
【0061】以上のようにして、図4(B)に示す画素
TFTが作製される。図4(B)において点線で囲む部
分領域325が保持容量として機能する。
【0062】また、第3の層間絶縁膜を0.1〜0.5
μmに薄くし、遮光性も十分にとることができる。さら
に、ブラックマトリクスの面内の電位のばらつきも抑え
ることができる。
【0063】また、図4(B)では示されていないが、
図4(B)で示す領域325を含めてブラックマトリク
ス317と画素電極323の縁部分が重ねる部分全ての
領域において保持容量が形成されている。
【0064】なお、第2の層間絶縁膜316はその比誘
電率が小さく、0.1〜5.0μmの範囲で膜厚を稼ぐ
ことができるので、ゲイト線やデータ線とブラックマト
リクスとの間に形成される寄生容量を無視できるレベル
に抑えることができる。
【0065】以上より、十分な遮光性を持つブラックマ
トリクスと画素電極とを利用して、十分なキャパシティ
を持つ保持容量を形成することができる。
【0066】また、本発明を適用した液晶表示装置を作
製するに当たり、必要とするパターニングマスクの枚数
が従来より増えることはない。
【0067】以上、本実施例では、ブラックマトリクス
を2層にする場合を説明したが、ブラックマトリクス
を、チタン膜、アルミニウム膜、クロム膜のうち少なく
とも2つの膜を用いて、3層以上の構成にしてもよい。
【0068】[実施例2]図5に示すのは、本発明の他
の実施例である。第2の層間絶縁膜501より下の部分
は、実施例1と同様である。
【0069】本実施例では、第2の層間絶縁膜501上
に、ITO等の透明導電性材料を用いて、画素電極50
2および接地用電極503を設ける。両電極は同一材料
で同時に形成することができ、工程数を減らすことがで
きる。
【0070】そして、両電極上に第3の層間絶縁膜50
4を設け、第3の層間絶縁膜504上にブラックマトリ
クス505を設ける。
【0071】このような構成にすると、画素電極の膜厚
は1000〜1500Åと薄くても十分なので、第3の
層間絶縁膜504を0.1〜0.5μmに薄くすること
ができる。
【0072】このとき、ブラックマトリクス505を低
抵抗のアルミニウム膜の1層で設けてもよいが、接地用
電極503はITO等の透明導電膜で形成されているの
で、接地用電極503とアルミニウム膜との接触部で電
蝕が起きる。
【0073】したがって、この場合、ブラックマトリク
スを、チタン膜またはクロム膜506と、アルミニウム
膜507の2層にする。こうすることにより、電蝕を防
ぐことができる。
【0074】こうして、保持容量508のキャパシティ
を十分得ることができる。
【0075】本実施例は、透過型液晶表示装置のみでは
なく、反射型液晶表示装置にも用いることができる。
【0076】[実施例3]本実施例は、ブラックマトリ
クスの面内の電位のばらつきをさらに抑えるために、複
数の箇所で接地用電極を設けたものである。
【0077】本実施例では、ブラックマトリクス全体の
四隅に接地用電極を設ける。こうすることにより、ブラ
ックマトリクスの面内の電位のばらつきをさらに抑える
ことができる。
【0078】
【発明の効果】本発明により、ブラックマトリクスと画
素電極とを保持容量として用いる場合、ブラックマトリ
クスと接地用電極との電蝕を防ぎ、ブラックマトリクス
の面内の電位のばらつきを抑え、第3の層間絶縁膜の膜
厚をさらに薄くすることができる。
【0079】すなわち、十分な遮光性を持つブラックマ
トリクスと画素電極とを利用して、十分なキャパシティ
を持つ保持容量を構成することができる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置における画素TFTの断
面図
【図2】従来の液晶表示装置における画素領域の構成図
【図3】本発明の液晶表示装置における画素TFTの作
製工程図
【図4】本発明の液晶表示装置における画素TFTの作
製工程図
【図5】本発明の液晶表示装置における画素TFTの断
面図
【符号の説明】
101 薄膜トランジスタ 102 第2の層間絶縁膜 103 ブラックマトリクス 104 画素電極 105 保持容量 106 アルミニウム膜 107 チタン膜またはクロム膜 108 第3の層間絶縁膜 201 ゲート線 202 データ線 203 半導体層 204 ブラックマトリクス 205 画素電極 206 保持容量

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】同一基板上にマトリクス状に配列された複
    数のゲート線およびデータ線と、 前記ゲート線およびデータ線の各交点に配置される薄膜
    トランジスタと、 前記ゲート線を覆う第1の層間絶縁膜と、 前記データ線を覆う第2の層間絶縁膜と、 前記第2の層間絶縁膜を介して前記薄膜トランジスタの
    上方に形成されるブラックマトリクスと、 前記ブラックマトリクスを覆う第3の層間絶縁膜と、 前記第3の層間絶縁膜上に形成される画素電極とを少な
    くとも有する電気光学装置において、 前記ブラックマトリクスは複数層で構成されていること
    を特徴とする電気光学装置。
  2. 【請求項2】請求項1において、ブラックマトリクス
    は、チタン膜、クロム膜およびアルミニウム膜のうちの
    少なくとも2つの膜で構成されていることを特徴とする
    電気光学装置。
  3. 【請求項3】請求項1において、ブラックマトリクスを
    構成する各層の厚さはそれぞれ200〜2000Åであ
    ることを特徴とする電気光学装置。
  4. 【請求項4】請求項1において、第3の層間絶縁膜の厚
    さは0.1〜0.5μmであることを特徴とする電気光
    学装置。
  5. 【請求項5】同一基板上にマトリクス状に配列された複
    数のゲート線およびデータ線と、 前記ゲート線およびデータ線の各交点に配置される薄膜
    トランジスタと、 前記ゲート線を覆う第1の層間絶縁膜と、 前記データ線を覆う第2の層間絶縁膜と、 前記第2の層間絶縁膜を介して前記薄膜トランジスタの
    上方に形成されるブラックマトリクスと、 前記ブラックマトリクスを覆う第3の層間絶縁膜と、 前記第3の層間絶縁膜上に形成される画素電極と、 前記ブラックマトリクスと接続される接地用電極とを少
    なくとも有する電気光学装置において、 前記ブラックマトリクスは、アルミニウム膜と、チタン
    膜またはクロム膜の2層であり、 前記接地用電極は、前記チタン膜またはクロム膜と接続
    されていることを特徴とする電気光学装置。
  6. 【請求項6】請求項5において、ブラックマトリクスを
    構成する各層の厚さはそれぞれ200〜2000Åであ
    ることを特徴とする電気光学装置。
  7. 【請求項7】請求項5において、第3の層間絶縁膜の厚
    さは0.1〜0.5μmであることを特徴とする電気光
    学装置。
  8. 【請求項8】同一基板上にマトリクス状に配列された複
    数のゲート線およびデータ線と、 前記ゲート線およびデータ線の各交点に配置される薄膜
    トランジスタと、 前記ゲート線を覆う第1の層間絶縁膜と、 前記データ線を覆う第2の層間絶縁膜と、 前記第2の層間絶縁膜上に形成される画素電極および接
    地用電極と、 前記画素電極および前記接地用電極を覆う第3の層間絶
    縁膜と、 前記第3の層間絶縁膜を介して前記薄膜トランジスタの
    上方に形成されるブラックマトリクスとを少なくとも有
    する電気光学装置において、 前記ブラックマトリクスは、アルミニウム膜と、チタン
    膜またはクロム膜の2層であり、 前記接地用電極は、前記チタン膜またはクロム膜と接続
    されていることを特徴とする電気光学装置。
JP8314302A 1996-11-11 1996-11-11 電気光学装置 Pending JPH10142624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8314302A JPH10142624A (ja) 1996-11-11 1996-11-11 電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8314302A JPH10142624A (ja) 1996-11-11 1996-11-11 電気光学装置

Publications (1)

Publication Number Publication Date
JPH10142624A true JPH10142624A (ja) 1998-05-29

Family

ID=18051732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8314302A Pending JPH10142624A (ja) 1996-11-11 1996-11-11 電気光学装置

Country Status (1)

Country Link
JP (1) JPH10142624A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008032780A (ja) * 2006-07-26 2008-02-14 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
JP2010140052A (ja) * 1999-03-05 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
JP2016048686A (ja) * 1999-02-23 2016-04-07 株式会社半導体エネルギー研究所 El表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048686A (ja) * 1999-02-23 2016-04-07 株式会社半導体エネルギー研究所 El表示装置
JP2017182084A (ja) * 1999-02-23 2017-10-05 株式会社半導体エネルギー研究所 液晶表示装置
US9910334B2 (en) 1999-02-23 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2018200467A (ja) * 1999-02-23 2018-12-20 株式会社半導体エネルギー研究所 液晶表示装置
JP2019174826A (ja) * 1999-02-23 2019-10-10 株式会社半導体エネルギー研究所 液晶表示装置
JP2010140052A (ja) * 1999-03-05 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
JP2008032780A (ja) * 2006-07-26 2008-02-14 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置、並びに電子機器

Similar Documents

Publication Publication Date Title
US8203147B2 (en) Display device
KR100446272B1 (ko) 반도체 장치
US6800873B2 (en) Semiconductor device and electronic device
US6927809B2 (en) Active matrix substrate and display device
US7206053B2 (en) Electro-optical device
US6815271B2 (en) Semiconductor display devices and applications
US7361931B2 (en) Active matrix electro-luminescent display with an organic leveling layer
US5523865A (en) Liquid-crystal display top gate thin film transistor with particular connection between the drain and the display electrode
JPH10153793A (ja) 液晶表示装置
KR100493976B1 (ko) 반도체장치,액티브매트릭스장치,및액티브매트릭스장치를구비한프로젝터
JPH09197390A (ja) 表示装置
JP2001125510A (ja) アクティブマトリクス型el表示装置
JPH10142624A (ja) 電気光学装置
JPH07153971A (ja) 半導体装置およびその作製方法
JP3153203B2 (ja) アクティブマトリクス型液晶表示装置
JP3537938B2 (ja) アクティブマトリクス表示装置の作製方法
JP3126654B2 (ja) アクティブマトリクス型液晶表示装置
JP2007298992A (ja) 半導体装置
JP3393834B2 (ja) 半導体装置の作製方法
JPH09197440A (ja) アクティブマトリクス型液晶表示装置
JPH1051005A (ja) 半導体装置およびその作製方法
JPH0511271A (ja) 半導体装置
JP2001109402A (ja) 表示装置