JP2001109402A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2001109402A
JP2001109402A JP2000251539A JP2000251539A JP2001109402A JP 2001109402 A JP2001109402 A JP 2001109402A JP 2000251539 A JP2000251539 A JP 2000251539A JP 2000251539 A JP2000251539 A JP 2000251539A JP 2001109402 A JP2001109402 A JP 2001109402A
Authority
JP
Japan
Prior art keywords
film
display device
substrate
interlayer insulating
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000251539A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000251539A priority Critical patent/JP2001109402A/ja
Publication of JP2001109402A publication Critical patent/JP2001109402A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型表示装置において、
画素電極の下地を平坦とすることで光漏れの問題を解決
する。 【解決手段】 薄膜トランジスタの上方の窒化珪素膜を
設け、さらに窒化珪素膜上の樹脂膜を設けて、薄膜トラ
ンジスタに起因する凹凸を平坦にし、平坦な表面に画素
電極を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
アクティブマトリクス型の液晶表示装置やEL型の表示
装置に代表されるフラットパネルディスプレイに利用す
ることができる構成に関する。
【0002】
【従来の技術】従来より、フラットパネルディスプレイ
として、アクティブマトリクス型の液晶表示装置が知ら
れている。これは、マトリクス状に配置された多数の画
素のそれぞれにスイッチング用の薄膜トランジスタを配
置し、各画素電極に出入りする電荷をこの薄膜トランジ
スタでもって制御する構成を有している。
【0003】このような構成においては、画素領域に配
置された薄膜トランジスタに光が入射しないように遮光
手段を配置する必要がある。
【0004】遮光手段としては、不純物の拡散や安定性
の点から金属膜を用いているのが現状である。またこの
薄膜トランジスタの遮光手段は画素電極の周囲の縁の領
域を覆うブラックマトリクスを兼ねて配置されているの
が一般的である。
【0005】このような構成においては、以下に示すよ
うな問題が生じる。まず、第1の問題として遮光膜と薄
膜トランジスタとの間で容量が形成され、薄膜トランジ
スタの動作に悪影響を与えるという問題がある。
【0006】また、第2の問題として一般に凹凸を有す
る基体にこの遮光膜が形成されるので、その凹凸の関係
で遮光機能が十分に得られないという問題がある。
【0007】またこの遮光機能の問題については、画素
の縁に重なるように配置されるブラックマトリクスにつ
いても同様にいえることである。
【0008】
【発明が解決しようとする課題】本明細書で開示する発
明は、薄膜トランジスタを遮光する遮光膜に関する問題
を解決し、アクティブマトリクス型の表示装置として高
い機能を有した構成を提供することを課題とする。
【0009】
【課題を解決するための手段】本明細書で開示する発明
の構成は、その出力が画素電極に接続された薄膜トラン
ジスタと、前記薄膜トランジスタの上方に配置された樹
脂材料でなる層間絶縁膜と、前記層間絶縁膜上に配置さ
れた前記薄膜トランジスタを遮光するための遮光膜と、
を有することを特徴とする。
【0010】他の発明の構成は、薄膜トランジスタ上に
樹脂材料でなる層間絶縁膜が形成されており、前記樹脂
材料でなる層間絶縁膜上に前記薄膜トランジスタを遮光
するための遮光膜が形成されていることを特徴とする。
【0011】他の発明の構成は、マトリクス状に配置さ
れた複数の画素電極と、前記画素電極の縁の領域の少な
くとも一部を覆うブラックマトリクスと、を有し、前記
ブラックマトリクスは樹脂材料でなる層間絶縁膜上に配
置されていることを特徴とする。
【0012】
【実施例】〔実施例1〕図1及び図2に本実施例に示す
アクティブマトリクス型の液晶表示装置の画素部分の作
製工程を示す。
【0013】まず図1(A)に示すようにガラス基板1
01上に下地膜として酸化珪素膜102を3000Åの
厚さにプラズマCVD法で成膜する。
【0014】次に後に薄膜トランジスタの活性層を構成
する薄膜半導体の出発膜となる図示しない非晶質珪素膜
を成膜する。ここではプラズマCVD法を用いて図示し
ない非晶質珪素膜を500Åの厚さに成膜する。
【0015】そして加熱処理またはレーザー光の照射、
または加熱処理とレーザー光の照射とを組み合わせた方
法を用いてこの非晶質珪素膜を結晶化させ、図示しない
結晶性珪素膜を得る。
【0016】そしてこの図示しない結晶性珪素膜をパタ
ーニングして薄膜トランジスタの活性層103を得る。
【0017】次に図1(A)に示すように活性層103
を覆ってゲイト絶縁膜として機能する酸化珪素膜104
をプラズマCVD法で1000Åの厚さに成膜する。こ
うして図1(A)に示す状態を得る。
【0018】次にスカンジウムを0.1 重量%含有させた
図示しないアルミニウム膜を4000Åの厚さにスパッ
タ法で成膜する。このアルミニウム膜は後にゲイト電極
を構成する。
【0019】アルミニウム膜を成膜したら、その表面に
図示しない緻密な陽極酸化膜を100Åの厚さに成膜す
る。この陽極酸化は、3%の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とし、この電解溶液中においてアルミニウム膜を陽極と
して用いることによって行われる。
【0020】さらに図示しないレジストマスクを配置
し、パターニングを行う。このパターニングを行うこと
によって、ゲイト電極105が形成される。
【0021】ゲイト電極105の形成後、図示しないレ
ジストマスクを残存させた状態で再び陽極酸化を行う。
この陽極酸化は、電解溶液として3%のシュウ酸水溶液
を電解溶液として用いることによって行われる。
【0022】この陽極酸化では、図示しないレジストマ
スクが残存する関係でゲイト電極105の側面のみにお
いて選択的に陽極酸化が行われる。この工程で形成され
る陽極酸化膜は、多孔質状の構造を有したものが得られ
る。
【0023】こうしてゲイト電極105の側面に多孔質
状の膜質を有する陽極酸化膜106が形成される。
【0024】この多孔質状の陽極酸化膜は数μm程度の
厚さまで成長させることができる。この成長距離の制御
は陽極酸化時間によって制御することができる。
【0025】ここでは陽極酸化膜106の膜厚を600
0Åとする。
【0026】次に再び3%の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とて陽極酸化を行う。この陽極酸化工程においては、電
解溶液が多孔質状の陽極酸化膜106の内部にまで侵入
するので、107で示されるようにゲイト電極105の
周囲に緻密な陽極酸化膜107が形成される。
【0027】この緻密な陽極酸化膜107の膜厚は50
0Åとする。この緻密な陽極酸化膜107の主な役割
は、ゲイト電極の表面を覆うことにより、後の工程にお
いてヒロックやウィスカーが発生しないようにするため
にある。
【0028】また、後に多孔質状の陽極酸化膜106を
除去する際にゲイト電極105が同時にエッチングされ
ないようにゲイト電極105を保護する役割もある。
【0029】また、後に多孔質状の陽極酸化膜106が
マスクとなることによって形成されるオフセットゲイト
領域の形成に寄与するという役割もある。
【0030】こうして図1(B)に示す状態を得る。
【0031】この状態で不純物イオンの注入を行う。こ
こでは、Nチャネル型の薄膜トランジスタを得るために
P(リン)イオンの注入を行う。
【0032】図1(B)の状態で不純物のイオン注入を
行うと、108と111の領域に不純物イオンが選択的
に注入される。即ち、108と111の領域が高濃度不
純物領域となる。
【0033】また、ゲイト電極105直下の領域109
はゲイト電極105がマスクとなり、不純物イオンが注
入されない。そしてこの領域109がチャネル形成領域
となる。
【0034】また、110の領域は多孔質状の陽極酸化
膜105と緻密な陽極酸化膜107がマスクとなるの
で、やはり不純物イオンが注入されない。この107で
示される領域は、ソース/ドレイン領域としても機能せ
ず、またチャネル形成領域としても機能しないオフセッ
トゲイト領域となる。
【0035】オフセットゲイト領域は特にチャネル形成
領域とドレイン領域との間に形成される電界の強度を緩
和させるために機能する。オフセットゲイト領域が存在
することで、薄膜トランジスタのOFF電流値を低減さ
せ、さらに劣化を抑制することができる。
【0036】こうして、108で示されるソース領域、
109で示されるチャネル形成領域、110で示される
オフセットゲイト領域、111で示されるドレイン領域
が自己整合的に形成される。
【0037】不純物イオンの注入が終了した後、多孔質
状の陽極酸化膜106を選択的に除去する。そしてレー
ザー光の照射によるアニール処理を行う。この際、高濃
度不純物領域とオフセットゲイト領域との界面近傍に対
してレーザー光を照射できるので、不純物イオンの注入
によって損傷したジャンクション部分を十分にアニール
することができる。
【0038】図1(B)に示す状態を得たら、第1の層
間絶縁膜として、酸化珪素膜112を2000Åの厚さ
に成膜する。この第1の層間絶縁膜としては、窒化珪素
膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよ
い。
【0039】次に第1の層間絶縁膜112にコンタクト
ホールの形成を行い、薄膜トランジスタのソース領域に
コンタクトするソース電極113の形成を行う。こうし
て図1(C)に示す状態を得る。
【0040】次に透明なポリイミド樹脂やアクリル樹脂
を用いて第2の層間絶縁膜114を形成する。この樹脂
材料でなる層間絶縁膜114の表面は平坦になるように
する。こうして図1(D)に示す状態を得る。
【0041】次に図2(A)に示すように薄膜トランジ
スタの遮光膜とブラックマトリクスを兼ねるクロム膜で
なる遮光膜115を成膜し、さらにそれをパターニング
することにより、遮光膜115を形成する。
【0042】ここで、第2の層間絶縁膜114を構成す
る樹脂材料は、その比誘電率として3以下のものを選択
する。またその膜厚を数μmと厚くする。なお、樹脂材
料の場合、その厚さを厚くしても作製工程時間が長くな
るようなことはないので、このような目的のためには有
用なものとなる。
【0043】このような構成とすることで、クロムでな
る遮光膜115とその下の薄膜トランジスタとの間の容
量の形成を抑制することができる。
【0044】また、第2の層間絶縁膜114を樹脂材料
で構成した場合、その表面を平坦することが容易である
ので、凹凸に起因する光漏れの問題を抑制できる。
【0045】図2(A)に示す状態を得たら、第3の層
間絶縁膜116として樹脂材料、または酸化珪素膜か窒
化珪素膜を形成する。ここでは第3の層間絶縁膜116
として第2の層間絶縁膜114と同様の樹脂材料を用い
る。
【0046】この第3の層間絶縁膜として樹脂材料を用
いることは、後に形成される画素電極と遮光膜115と
の間に容量が形成されてしまう問題を解決でき、さらに
画素電極が形成される下地を平坦化することができると
いう意味で有用である。
【0047】こうして図2(B)に示す状態を得る。次
にコンタクトホールの形成を行い、画素電極を構成する
ためのITO電極をスパッタ法で形成し、さらにパター
ニングを行うことによって、画素電極117を形成す
る。
【0048】こうして図2(C)に示す構成を完成させ
る。図2(C)に示す構成は、薄膜トランジスタ(特に
ソース電極113)と遮光膜(および/またはブラック
マトリクス)115との間に配置された層間絶縁膜の比
誘電率を低くでき、またその厚さを厚くできるので、不
要な容量が形成されることを抑制することができる。
【0049】前述したように樹脂膜を厚くすることは工
業的に容易なことであり、プロセス時間が増大すること
がないので、上述のような構成を実現することができ
る。
【0050】〔実施例2〕本実施例は、実施例1に示す
構成をさらに改良し、より高い信頼性を有する構成とし
たことを特徴とする。
【0051】前述したように遮光膜やブラックマトリク
スとしては、クロム等の金属材料が利用される。しかし
長期の信頼性を考えた場合、この金属材料からの不純物
の拡散の問題や他の電極や配線との間に生じるショート
の問題が憂慮される。
【0052】特に図2(C)に示すような状態におい
て、層間絶縁膜116にピンホールが存在する場合、遮
光膜(またはブラックマトリクスを兼ねる)115と画
素電極117との間がショートしてしまうことが問題と
なる。
【0053】層間絶縁膜116に存在するピンホールの
影響を排除するには、層間絶縁膜116を特殊な多層膜
にしたりする方法が考えられる。
【0054】しかしこのような方法は、生産工程が増え
たり生産コストが高くなってしまう要因となるので、好
ましいものではない。
【0055】そこで本実施例に示す構成においては、実
施例1に示す構成において薄膜トランジスタを遮光する
遮光膜として陽極酸化可能な材料を用い、さらにその表
面に陽極酸化膜を形成する。
【0056】陽極酸化可能な材料としては、アルミニウ
ムやタンタルを利用することができる。特にアルミニウ
ムを用いる場合には、アルミサッシ等の工業製品に利用
されている陽極酸化技術を利用することにより、陽極酸
化膜を黒またはそれに近い濃い色に着色することができ
るので、遮光膜として好適なものとなる。
【0057】図3に本実施例の作製工程の概略を示す。
まず図1(A)〜(D)に示す工程に従って、図1
(D)に示す状態を得る。次に図2(A)に示すように
遮光膜115を形成する。
【0058】ここでは遮光膜115としてアルミニウム
を用いる。そして電解溶液中において陽極酸化を行うこ
とによって、図3(A)に示すように遮光膜115の表
面に陽極酸化膜301を形成する。
【0059】図では遮光膜301は、薄膜トランジスタ
を遮光する遮光膜として記載されている。しかし、通常
はさらに延在してブラックマトリクスをも構成してい
る。
【0060】図3(A)に示す状態を得たら、図3
(B)に示すように第3の層間絶縁膜116を酸化珪素
膜や窒化珪素膜、または樹脂材料によって形成する。
【0061】さらに図3(C)に示すように画素電極1
17をITOでもって形成する。ここで層間絶縁膜11
6にピンホールが存在していても陽極酸化膜301が存
在するおかげで画素電極117と遮光膜115とがショ
ートしてしまうことを防止することができる。
【0062】また、陽極酸化膜115が化学的にも安定
したものであるので、長期の信頼性を考えた場合に、遮
光膜115から不純物が周囲に拡散したりすることを抑
制することができる。
【0063】〔実施例3〕本実施例は、画素の開口率を
さらに高めた構成に関する。一般に画素を開口率は極力
高めた構成とすることが望まれている。この画素の開口
率を高くするには、画素電極をなるべく広い面積で配置
することが必要とされる。
【0064】しかし、画素電極と薄膜トランジスタや配
線とが重なると、その間に容量が形成されてしまうので
一般にこの点で大きな制限が存在する。
【0065】本実施例は、この容量が形成されてしまう
問題を低減した構成を提供する。
【0066】図4に本実施例に示す構成の作製工程を示
す。なお図4(A)と(B)は、図3(A)と(B)に
示す工程と同じである。
【0067】まず図4(A)に示すようにアルミニウム
でなる遮光膜115を形成する。そして301で示され
る陽極酸化膜を遮光膜115の表面に形成する。
【0068】さらに図4(B)に示すように第3の層間
絶縁膜116を形成する。ここで層間絶縁膜116は樹
脂材料を用いて形成する。
【0069】そして図4(C)に示すようにITOでも
って画素電極117を形成する。ここで画素電極117
が薄膜トランジスタ上に重なるようにする。このように
することで、画素の開口率を最大限高めることができ
る。
【0070】図4(C)に示すような構成を採用した場
合、層間絶縁膜114と116として比誘電率の低い
(酸化珪素膜や窒化珪素膜に比較して低いという意味)
樹脂材料を利用することができ、さらにその厚さを厚く
することができるので、前述の容量の問題を低減するこ
とができる。
【0071】そして、画素電極の面積を大きなものとす
ることができ、画素の開口率を高いものとすることがで
きる。
【0072】〔実施例4〕上述した実施例では薄膜トラ
ンジスタの構造をトップゲイト型としたが、本実施例で
はゲイト電極が活性層より基板側にあるボトムゲイト型
と呼ばれる薄膜トランジスタの作製工程を示す。
【0073】図5に本実施例の作製工程を示す。まず図
5(A)に示すように、ガラス基板201上に下地膜と
して酸化珪素膜202をスパッタ法で成膜する。次に2
03で示されるゲイト電極をアルミニウムでもって形成
する。
【0074】この際、アルミニウム中にスカンジウムを
0.18重量%含有させる。また、他の不純物はその濃度を
極力低減させるべく努める。これらの工夫は、後の工程
においてアルミニウムの異常成長により、ヒロックやウ
ィスカーと呼ばれる突起物が形成されることを抑制する
ためである。
【0075】次にゲイト絶縁膜として機能する酸化珪素
膜204をプラズマCVD法により、500Åの厚さに
成膜する。
【0076】さらに薄膜トランジスタの活性層を構成す
る出発膜となる図示しない非晶質珪素膜(後に結晶性珪
素膜205となる)をプラズマCVD法で成膜する。プ
ラズマCVD法の他に減圧熱CVD法を用いるのでもよ
い。次にレーザー光の照射を行うことにより、図示しな
い非晶質珪素膜を結晶化させる。こうして結晶性珪素膜
205を得る。こうして図5(A)に示す状態を得る。
【0077】図5(A)に示す状態を得たら、パターニ
ングを施すことにより、活性層206を形成する。次に
図示しない窒化珪素膜を成膜し、ゲイト電極203を利
用した基板201の裏面側からの露光を行うことによ
り、窒化珪素膜でなるマスクパターン207を形成す
る。このマスクパターン207の形成は、以下のように
して行う。
【0078】まずゲイト電極203のパターンを利用し
て基板201の裏面側からの露光によりレジストマスク
のパターンを形成する。さらにアッシングを行い、この
レジストマスクのパターンを後退させる。そしてこの後
退したレジストマスクのパターン(図示せず)を利用し
て窒化珪素膜をパターニングすることにより、207で
示すパターンを得る。こうして図5(B)に示す状態を
得る。
【0079】次にマスクパターン207を利用した不純
物のドーピングを行う。ここでは、ドーパントとしてP
(リン)を用い、ドーピングを行う手段としてプラズマ
ドーピング法を用いる。この工程において、208と2
09の領域にPがドーピングされる。また210の領域
にはPはドーピングされない。
【0080】ドーピングの終了後、レーザー光の照射を
上面から行うことにより、被ドーピング領域の活性化と
ドーパントイオンの衝撃による損傷のアニールとを行
う。こうして、図5(C)に示すように208の領域が
ソース領域として形成される。また、209がドレイン
領域として形成される。また、210がチャネル領域と
して画定する。
【0081】次に窒化珪素膜でなる第1の層間絶縁膜2
11として、窒化珪素膜をプラズマCVD法により20
00Åの厚さに成膜する。ここに用いる第1の層間絶縁
膜としては、窒化珪素膜以外には、酸化珪素膜、または
酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層
膜(積層順序はどちらが先でもよい)を用いることがで
きる。
【0082】次に第1の層間絶縁膜211にソース領域
208に対するコンタクトホールを形成し、ソース領域
208にコンタクトするソース電極212を形成する。
こうして、図5(C)に示す状態を得る。
【0083】次に、図5(D)に示すように、平坦な表
面を有する第2の層間絶縁膜213を透明なポリイミド
樹脂やアクリル樹で形成する。成膜方法は例えば、スピ
ンコート法を採用すればよい。
【0084】次に、第2の層間絶縁膜213の表面にク
ロム膜を形成し、パターニングして、薄膜トランジスタ
の遮光膜とブラックマトリクスを兼ねる遮光膜214を
形成する。そして、第3の層間絶縁膜215として、第
2の層間絶縁膜213と同一の樹脂材料膜を形成する。
【0085】エッチングによって、第1〜第3の層間絶
縁膜211、213、215にドレイン領域209に達
するコンタクトホールを形成する。次に、第3の層間絶
縁膜215表面にITO膜を成膜し、パターニングし
て、薄膜トランジスタのドレイン領域209にコンタク
トする画素電極216を形成する。
【0086】以上の工程を経て、図5(D)に示す薄膜
トランジスタが完成する。
【0087】
【発明の効果】本明細書で開示する発明を利用すること
により、アクティブマトリクス型の表示装置の画素の構
成において、効果的な遮光膜の配置を得ることができ
る。そしてアクティブマトリクス型の表示装置として高
い機能を有した構成を得ることができる。本明細書で開
示する発明は、アクティブマトリクス型の液晶表示装置
のみではなく、アクティブマトリクス型を有するEL型
の表示装置等に利用することもできる。
【図面の簡単な説明】
【図1】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
【図2】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
【図3】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
【図4】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
【図5】 アクティブマトリクス回路の画素部分の作製
工程を示す図。
【符号の説明】
101 ガラス基板(または石英基板) 102 下地膜(酸化珪素膜) 103 活性層(結晶性珪素膜) 104 ゲイト絶縁膜(酸化珪素膜) 105 ゲイト電極(アルミニウム電極) 106 多孔質状の陽極酸化膜 107 緻密な陽極酸化膜 108 ソース領域(高濃度不純物領域) 109 チャネル形成領域 110 オフセットゲイト領域 111 ドレイン領域(高濃度不純物領域) 112 第1の層間絶縁膜(酸化珪素膜または
窒化珪素膜) 113 ソース電極 114 第2の層間絶縁膜(樹脂材料) 115 遮光膜(ブラックマトリクス) 116 第3の層間絶縁膜(例えば樹脂材料) 117 画素電極(ITO電極)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板と、 一対の不純物領域と、該一対の不純物領域の間にチャネ
    ル領域とが設けられた結晶性珪素膜、ゲイト絶縁膜、お
    よびゲイト電極を有し、前記基板上方に設けられた薄膜
    トランジスタと、 前記結晶性珪素膜および前記ゲイト電極上方の窒化珪素
    膜と、 前記窒化珪素膜上の樹脂膜と、 前記樹脂膜上方にあって、前記不純物領域の一方に電気
    的に接続された画素電極と、を有することを特徴とする
    表示装置。
  2. 【請求項2】 基板と、 一対の不純物領域と該一対の不純物領域の間のチャネル
    領域とが設けられた結晶性珪素膜、ゲイト絶縁膜及びゲ
    イト電極を有し、前記基板上方に設けられた薄膜トラン
    ジスタと、 前記結晶性珪素膜および前記ゲイト電極上方の酸化珪素
    膜と、 前記酸化珪素膜上の窒化珪素膜と、 前記窒化珪素膜上の樹脂膜と、 前記樹脂膜上方にあって、前記不純物領域の一方に電気
    的に接続された画素電極と、を有することを特徴とする
    表示装置。
  3. 【請求項3】 基板と、 一対の不純物領域と該一対の不純物領域の間のチャネル
    領域とが設けられた結晶性珪素膜、ゲイト絶縁膜及びゲ
    イト電極を有し、前記基板上方に設けられた薄膜トラン
    ジスタと、 前記結晶性珪素膜および前記ゲイト電極上方の酸化珪素
    膜と、 前記酸化珪素膜上の樹脂膜と、 前記樹脂膜上方にあって、前記不純物領域の一方に電気
    的に接続された画素電極と、を有することを特徴とする
    表示装置。
  4. 【請求項4】 請求項1乃至3のいずれか1項において、 前記樹脂膜はポリイミド樹脂膜またはアクリル樹脂膜で
    あることを特徴とする装置。
  5. 【請求項5】 請求項1乃至4のいずれか1項に記載の表
    示装置は液晶表示装置であることを特徴とする表示装
    置。
  6. 【請求項6】 請求項1乃至4のいずれか1項に記載の表
    示装置はEL表示装置であることを特徴とする表示装
    置。
JP2000251539A 1995-11-17 2000-08-22 表示装置 Pending JP2001109402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000251539A JP2001109402A (ja) 1995-11-17 2000-08-22 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-323674 1995-11-17
JP32367495 1995-11-17
JP2000251539A JP2001109402A (ja) 1995-11-17 2000-08-22 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31714196A Division JPH09197390A (ja) 1995-11-17 1996-11-13 表示装置

Publications (1)

Publication Number Publication Date
JP2001109402A true JP2001109402A (ja) 2001-04-20

Family

ID=26571266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000251539A Pending JP2001109402A (ja) 1995-11-17 2000-08-22 表示装置

Country Status (1)

Country Link
JP (1) JP2001109402A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720778A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS582871A (ja) * 1981-06-29 1983-01-08 株式会社東芝 液晶表示装置
JPH02234134A (ja) * 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH04125683A (ja) * 1990-09-18 1992-04-27 Toshiba Corp El表示装置
JPH06175156A (ja) * 1992-12-03 1994-06-24 Seiko Epson Corp 液晶表示装置
JPH09197390A (ja) * 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720778A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS582871A (ja) * 1981-06-29 1983-01-08 株式会社東芝 液晶表示装置
JPH02234134A (ja) * 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH04125683A (ja) * 1990-09-18 1992-04-27 Toshiba Corp El表示装置
JPH06175156A (ja) * 1992-12-03 1994-06-24 Seiko Epson Corp 液晶表示装置
JPH09197390A (ja) * 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置

Similar Documents

Publication Publication Date Title
KR100309629B1 (ko) 표시장치
KR100446272B1 (ko) 반도체 장치
US7361931B2 (en) Active matrix electro-luminescent display with an organic leveling layer
JPH07106594A (ja) 半導体装置およびその作製方法
JP3383535B2 (ja) 半導体装置
JPH09311342A (ja) 表示装置
JPH09197390A (ja) 表示装置
JP2001125510A (ja) アクティブマトリクス型el表示装置
JP2840812B2 (ja) 半導体装置およびその作製方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JP2007298992A (ja) 半導体装置
JP3383616B2 (ja) 半導体装置
JP3383617B2 (ja) 液晶表示装置又はel型表示装置
KR100645036B1 (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법
JP2001109402A (ja) 表示装置
JP3393834B2 (ja) 半導体装置の作製方法
JP2000150907A (ja) 半導体装置の作製方法
JP4479994B2 (ja) 半導体装置の作製方法
JP3360057B2 (ja) 半導体装置
JP2004064056A (ja) 半導体集積回路の作製方法