JPH086071A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH086071A
JPH086071A JP6137319A JP13731994A JPH086071A JP H086071 A JPH086071 A JP H086071A JP 6137319 A JP6137319 A JP 6137319A JP 13731994 A JP13731994 A JP 13731994A JP H086071 A JPH086071 A JP H086071A
Authority
JP
Japan
Prior art keywords
film
display device
silicon
hydrogen
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6137319A
Other languages
English (en)
Other versions
JP3155886B2 (ja
Inventor
Shunsuke Inoue
俊輔 井上
Takanori Watanabe
高典 渡辺
Tetsunobu Kouchi
哲伸 光地
Mamoru Miyawaki
守 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13731994A priority Critical patent/JP3155886B2/ja
Priority to EP95304240A priority patent/EP0689085B1/en
Priority to DE69529493T priority patent/DE69529493T2/de
Priority to KR1019950016374A priority patent/KR100214097B1/ko
Publication of JPH086071A publication Critical patent/JPH086071A/ja
Priority to US08/940,944 priority patent/US5815223A/en
Application granted granted Critical
Publication of JP3155886B2 publication Critical patent/JP3155886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 キャリア移動度が十分高く、電流の立ち上が
り特性の良好なp−SiTFTを用いて、高画素、高精
細な画像表示が可能な表示装置を提供すること。 【構成】 アクティブマトリクス基板は、水素の拡散を
抑制する第一の膜と、水素を前記多結晶シリコンに供給
する第二の膜とを有し、前記第一の膜と前記第二の膜と
が、多結晶シリコンを挟む上下の位置に配されているこ
とを特徴とする表示装置。 【効果】 極めて高精細な液晶画像表示が可能、また、
ソースドレイン間のリーク電流が小さいために、画素電
極の電荷の保持時間が長く、コントラスト比に優れた表
示画像が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶を用いた表示装
置、とりわけ薄膜スイッチング素子を有するアクティブ
マトリクス基板を用いた表示装置に関する。
【0002】
【従来の技術】近年、液晶を用いた表示装置について
は、より高精細な表示画像が求められてきている。なか
でも画素の駆動に薄膜スイッチング素子を用いる所謂ア
クティブマトリクス型の表示パネルは、他の方式の液晶
表示パネルに比べて多画素化、高諧調化が比較的容易に
図れるため、急速に技術開発が進められつつある。
【0003】アクティブマトリクス型の表示パネルに用
いられる薄膜スイッチング素子については、一般的に5
インチ以上の大型パネルには主にアモルファスシリコン
(a−Si)、それ以下の小型パネルには主にポリシリ
コン(p−Si)を用いた薄膜トランジスタ(TFT)
が用いられている。p−SiTFTを用いた液晶表示パ
ネルの模式図を図3に示す。マトリクス状に配置された
p−SiTFTをスイッチング素子とするパネル表示回
路305には垂直シフトレジスタ303及び、水平シフ
トレジスタ304が接続され、ビデオ信号回路301よ
り送られるTV画像信号が垂直シフトレジスタ303及
び、水平シフトレジスタ304を介して表示回路305
中の画素に書き込まれる。302は2つのシフトレジス
タ303、304のタイミングをとるための同期回路で
ある。最近はシフトレジスタ303、304をp−TF
Tを用いて形成し、これらを同じパネル内に集積化する
ようになってきている。p−SiTFTの断面図を図1
4に示す。石英またはガラス基板1401上の薄膜ポリ
シリコン中に、例えばn+ 型拡散層1403、及びn-
型拡散層1407よりなるソース、ドレイン領域があ
り、ゲート絶縁膜1405を介してポリシリコンよりな
るゲート電極1406に電圧を印加することによりOn
/Offの制御がされている。n- 型拡散層1407は
特にドレイン近傍でのゲート電極直下の電界を緩和する
目的で形成されており、TFTのドレイン・ソース間の
リーク電流、及び耐圧を改善する上で有効である。14
08は、例えばアルミニウムからなるソース・ドレイン
電極、1410は、例えばシリコン酸化膜よりなる層間
絶縁膜、1409は、例えばシリコン窒化膜よりなる表
面保護膜である。この液晶パネルの等価回路は図4に示
すとおりである。複数の信号線401a〜401dと複
数の走査線402a〜402dの交点に対応して画素電
極406が配され、該画素電極にはTFT403のドレ
インが接続されている。TFT403のソースには信号
線401a〜401dが接続され、ゲートには走査線4
02a〜402dがそれぞれ接続されている。画素電極
106には信号線401a〜401dからのビデオ信号
が書き込まれる。TFT403のドレインは、書き込ん
だ電荷を十分長い間保持するための保持容量404にも
接続され、容量の電極のもう一端405は全画素、また
は1行方向ずつの画素について共通の電位に接続され
る。
【0004】TFTについては、数μ秒の間に画素に電
荷を書き込む必要があるため、高速性が要求される。こ
のような動作に十分使用できるp−Si薄膜を得るため
の技術としては、つぎのものがある。即ち、(1)減圧
下でシランガスを熱分解して堆積したp−Siを600
C程度で長時間アニールして数ミクロン程度のグレイン
のp−Siとし、キャリア移動度を向上させる所謂長時
間アニール法。(2)減圧下でシランガスを熱分解して
堆積したp−Siに、水素を豊富に含む膜(例えばプラ
ズマCVD法にて形成した窒化膜等)を堆積し、熱処理
によって、膜中の水素をポリシリコン粒界のトラップに
結合させることにより、キャリア移動度を向上させる所
謂水素化法である。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た従来法には以下に述べる解決すべき技術的課題があっ
た。即ち、(1)の長時間アニール法については、長時
間の処理を必要とするため、スループットが悪いため、
量産時には必然的にコスト高となってしまう。(2)の
水素化法については、例えば図14に示すように、表面
保護膜として用いるプラズマ窒化膜1409を水素の供
給源として用いることができる。この方法では、窒化膜
を堆積した後、水素ガス中でたとえば450℃、30分
間程度熱処理することで、水素拡散を行う。しかしなが
ら、このような工程を経て得られるp−SiTFTのキ
ャリア移動度は十分高いとはいえず、サブスレッシュホ
ールド領域の電流の立ち上がり特性も不十分なものであ
った。また、p−Siのグレインサイズのばらつき、プ
ロセス条件の変動で、キャリア移動度や立ち上がり特性
についても、ばらつきが大きく、十分納得のゆく特性を
有するp−SiTFTは得られ難く、このようなp−S
iTFTを用いて画素部を駆動するシフトレジスタなど
の回路を構成するには特性的に限界があった。
【0006】本発明の主たる目的は、キャリア移動度が
十分高く、電流の立ち上がり特性の良好なp−SiTF
Tを用いて、高画素、高精細な画像表示が可能な表示装
置を提供することにある。本発明の別の目的は、強固な
メンブレン構造を有する表示装置を提供することにあ
る。本発明の更に別の目的は、高画素、高精細な表示が
可能な透過型液晶表示装置を提供することにある。本発
明の更に別の目的は、光利用効率が高く、高画素、高精
細な画像表示が可能な投射型表示装置、あるいは眼鏡型
表示装置を提供することにある。
【0007】
【課題を解決するための手段及び作用】本発明は、上述
した課題を解決するために鋭意検討を行って成されたも
のであり、下述する構成のものである。即ち、本発明の
表示装置は、複数の信号線と複数の走査線の交点に対応
して多結晶シリコンを半導体層に用いた薄膜トランジス
タを配して構成したアクティブマトリクス基板と、該ア
クティブマトリクス基板に対向する対向基板と、の間に
液晶を挟持してなる液晶を用いた表示装置において、前
記アクティブマトリクス基板は、水素の拡散を抑制する
第一の膜と、水素を前記多結晶シリコンに供給する第二
の膜とを有し、前記第一の膜と前記第二の膜とが、前記
多結晶シリコンを挟む上下の位置に配されていることを
特徴とするものである。
【0008】本発明の表示装置は、透過型、反射型、投
射型あるいは眼鏡型等の種々の液晶表示装置に適用可能
である。
【0009】本発明の表示装置においては、アクティブ
マトリクス基板は、水素の拡散を抑制する第一の薄膜
と、水素を多結晶シリコンに供給する第二の薄膜を有
し、第一の膜と第二の膜とが多結晶シリコンを挟んで上
下にはいされていることから、多結晶シリコンのシリコ
ン原子に結合する水素は、一方の膜から供給され、いっ
たん結合した水素は、他方の膜により拡散が抑制され
る。これにより、水素を安定的に多結晶シリコン内に留
まらせることができる。その結果、多結晶シリコンの移
動度、立ち上がり特性が向上し、特性のばらつきも抑え
ることができる。
【0010】本発明においては、第1の膜と第2の膜と
を、ともに窒化シリコンで構成することができる。例え
ば、水素を供給する膜としてプラズマCVD法により形
成した窒化シリコン膜、水素の拡散を抑制する膜として
減圧CVD法により形成した窒化シリコン膜を用いるこ
とで、既存の半導体材料を利用しながら、極めて高い効
果を発揮することができる。
【0011】本発明においては、該第1の膜をシリコン
にたいして引っ張り応力を有するもので構成し、第2の
膜をシリコンにたいして圧縮応力を有するもので構成す
ることができる。例えば、メンブレン構造を使用する透
過型液晶表示パネルにおいて、プラズマCVD法で形成
した窒化膜により生ずる圧縮応力、あるいは他の膜(他
とえば、酸化シリコン膜)により生ずる圧縮性応力を相
殺するために減圧CVD法で形成した窒化シリコン膜を
用いることで、メンブレンのシワやたるみを抑制するこ
とができ、TFTの優れた特性を維持させることができ
る。
【0012】本発明においては、アクティブマトリクス
基板をガラス、石英基板を用いて構成することができ
る。また、本発明においては、アクティブマトリクス基
板を単結晶シリコン基板を用いて構成することができ
る。この場合、単結晶シリコンを用いたスイッチング素
子と、多結晶シリコンを用いた画素スイッチング用TF
Tを集積することにより、高速の駆動回路を有する液晶
表示パネルに、従来に比べてより特性の改善されたTF
Tを装備させることができ、パネルの高精細化が図れ
る。
【0013】本発明においては、単結晶シリコン基板の
一部を除去したものを光透過型の基板として用いること
が可能であり、これにより透過型パネルとしての適用が
可能となる。
【0014】本発明においては、アクティブマトリクス
基板として走査回路を含み、該走査回路の少なくとも一
部は単結晶シリコンよりなるスイッチング素子により構
成されているものを用いることができる。この場合、単
結晶シリコン基板上に、バルクシリコンを用いた駆動回
路と、多結晶シリコンを用いた画素スイッチング用TF
Tを集積することにより、高速の駆動回路を有する液晶
表示パネルが提供できる。
【0015】本発明においては、第1の膜及び第2の膜
として概略次の関係を満足するものを用いることができ
る。即ち、第1の膜及び第2の膜は、光学的屈折率がそ
れぞれ、n1、n 2、であり、厚さがそれぞれd1 、d
2 、であり、波長λの光に対し、 n11 = N1 λ/2 n22 = N2 λ/2 (ただし、N1,N2、は共に0でない自然数である。) この関係を満足する第1の膜及び第2の膜を採用する
と、画素領域に入射する可視光が第1の膜と上下に隣接
する膜の界面での反射が十分抑制される結果、パネルの
光透過率が向上する。
【0016】
【実施例】以下、具体的な実施例を挙げて本発明を詳細
に説明するが、本発明はこれら実施例により限定される
ものではない。
【0017】(実施例1)図1は本発明の表示装置に適
用可能なn+ p−SiTFTの模式的断面図である。図
1において、半導体または石英基板101上にシリコン
窒化膜102が配されており、その上にTFTのチャネ
ル、ソース・ドレインが形成されている。103は高濃
度ソース・ドレイン、107は電界を緩和するための低
濃度のソース・ドレインである。105は、例えばシリ
コン酸化膜などで構成されるゲート絶縁膜、106は例
えばn型にドープされた多結晶シリコンであり、2つの
同電位のゲート電極がソース・ドレインの間に直列に存
在するい所謂“デュアルゲートTFT”を構成してい
る。106’は例えばPSG(Phospho-Silicate Glas
s) などで構成される層間絶縁膜、108は例えばアル
ミニウムなどで構成されるソース・ドレイン電極であ
る。109は水素化のための水素供給源であり、例えば
窒化シリコン膜が用いられる。窒化シリコン膜109は
本例では表面保護膜も兼ねており、外部からの水分、不
純物などの浸入を防ぎ、TFTの信頼性を確保してい
る。水素化の促進のため、窒化シリコン膜102は、減
圧下、600〜900℃の温度の下、シランガスを熱に
より分解する熱CVD法を用いて形成した。水素供給源
としての窒化シリコン膜109は、減圧下200〜40
0℃の温度で励起したシランガスとアンモニアガス、ま
たはシランガスとN2 O(笑気ガス)の混合ガスをプラ
ズマ中で分解、堆積させて形成した。また層間絶縁膜1
06は水素の拡散速度が早い膜になっていることが重要
である。水素化は窒化シリコン膜109の堆積時にある
程度進行するが、十分な効果を得るためには、堆積後に
350〜500℃の温度で、水素ガス、または水素ガス
と窒素などの不活性ガスとの混合ガス中で、10〜12
0分間、熱処理すると良い。この時の処理温度の上限は
アルミニウム電極の融点または水素の脱離反応で決ま
る。アルミニウムを用いた場合、500℃以上の熱処理
は望ましくない。また、水素化の効果も500℃以上で
はかえって減少する。これはいったん多結晶シリコンの
粒界に取り込まれた水素が再び脱離するためである。
【0018】図1に示したTFTの製造方法は以下のと
おりである。まず、表面を酸化したシリコン基板(また
は石英基板)101上に1mm〜760mmTorrの
減圧下で、シランガス、アンモニアガスを反応させ、シ
リコン窒化膜102を100〜400nmの厚みで堆積
させる。次に0.1〜1.0Torrの圧力下、600
〜700℃で、窒素で希釈したシランガスを熱分解し、
多結晶シリコン膜を50〜400nmの厚みで堆積させ
た後、パターニングしソース・ドレイン103の領域と
なる部分を形成する。これはソース・ドレイン領域の寄
生抵抗の低減と、ソース・ドレインコンタクトホールエ
ッチング時のオーバーエッチングによる2層目の多結晶
シリコン104の消失を防止するために有効な構成であ
る。また、多結晶シリコンのパターニングに下のシリコ
ン窒化膜102がエッチングされないようにシリコン窒
化膜102上に例えば10〜200nm程度のシリコン
酸化膜を形成しても良い。次に、表面の自然酸化膜を除
去し、減圧CVD法を用いて2層目の多結晶シリコン膜
を50〜200nmの厚みで堆積させる。多結晶シリコ
ンの厚さは薄いほどTFTのリーク電流が抑制され、望
ましい。本例では、次に1150℃での熱酸化膜を80
nmの厚みで形成することと、プロセスのバラツキを考
慮して、多結晶シリコンの堆積膜厚を80nmとした。
ゲート酸化膜の形成法としては、他に酸化膜を形成した
のち窒化酸化を連続して行うONO(Oxidized-Nitride
d Oxide)膜を使用する方法などの方法がある。ゲート酸
化膜を形成した後、ゲート電極となる多結晶シリコンを
100〜500nmの厚みで堆積させ、高濃度にドーピ
ングした後、パータニングを行い、ゲート電極106を
形成する。ゲート電極のドーピングとして、本例では気
相中でのリンイオンのドーピングを行ったが、他にも、
ヒ素やリンをイオン注入、イオンドーピングする方法な
どがあり、周知の技術を適宜用いることができる。次い
で、シランガス、酸素ガス、PH3 (ホスフィン)を原
料ガスに用いてCVD法によりPSG膜層間絶縁膜10
6を600nmの厚みで堆積させた。他にNSG(Non-D
oped Silicate Glass)、BPSG(Boron-Phospho Silic
ate Glass)などの膜を用いることができる。コンタクト
ホールを開口し、シリコンが0.5−2.0%ドープさ
れたアルミニウムをマグネトロンスパッタ法により60
0nmの厚みで堆積させた。電極材料として通常の半導
体、TFTプロセスで使用される材料、例えば他のAl
合金、W、Ta,Ti,Cu,Cr,Moまはたこれら
のシリサイド等は適宜使用できる。電極材料をパターニ
ングしてソースドレイン電極108を形成した後、20
0〜400℃でシランガスとN2 Oガスの混合ガスをプ
ラズマ中で分解し600nmの窒化シリコン膜を堆積さ
せた。その後、水素ガス中、450℃で30分間熱処理
した。このようにして形成したTFTを液晶表示パネル
に応用した。
【0019】本例による液晶表示パネルの模式図は、図
3に示すとおりである。マトリクス状に配置されたp−
SiTFTをスイッチング素子とするパネル表示回路3
05には垂直シフトレジスタ303及び、水平シフトレ
ジスタ304が接続され、ビデオ信号回路301より送
られるTV画像信号が垂直シフトレジスタ303及び、
水平シフトレジスタ304を介して表示回路305中の
画素に書き込まれる。302は2つのシフトレジスタ3
03、304のタイミングをとるための同期回路であ
る。
【0020】この液晶パネルの等価回路は図4に示すと
おりである。複数の信号線401a〜401dと複数の
走査線402a〜402dの交点に対応して画素電極4
06が配され、該画素電極にはTFT403のドレイン
が接続されている。TFT403のソースには信号線4
01a〜401dが接続され、ゲートには走査線402
a〜402dがそれぞれ接続されている。画素電極10
6には信号線401a〜401dからのビデオ信号が書
き込まれる。TFT403のドレインは、書き込んだ電
荷を十分長い間保持するための保持容量404にも接続
され、容量の電極のもう一端405は全画素、または1
行方向ずつの画素について共通の電位に接続される。
【0021】図5は、画素部の平面構造を示した模式図
である。1つの画素は隣接する2本の信号線501a,
501b、及び、2本の走査線502a,502bに囲
まれている。多結晶シリコン膜503で形成されたTF
Tのソースはコンタクトホール504により信号線50
1aと接続され、2枚のゲートを介してドレインに信号
電荷を書き込む。505はTFTと金属電極506を結
ぶコンタクトであり、この金属電極506はスルーホー
ル507を介して、透明な画素電極508と結ばれてい
る。図で509は遮光膜の開口部分であり、TFTに不
要な光が当たるのを防止する。
【0022】図6は図5中のAA’線に添った断面図で
ある。図6においては、シリコン基板、または石英基板
101上にシリコン窒化膜102が配されている。シリ
コン窒化膜102上には10〜100nmのシリコン酸
化膜202が設けられており、TFTとシリコン窒化膜
102とを隔てている。TFTは電界緩和のための低濃
度n型層107、および高濃度ソース・ドレイン103
を有しており、これらはゲート酸化膜105を介して2
枚のポリシリコン電極106と対峙している。ソース電
極、ドレイン電極108はAl膜108aとTi膜10
8bの積層膜よりなり、画素電極603とのオーミック
接続を容易にしている。遮光膜602は、例えばTiN
膜で構成され、ソース・ドレイン電極とは、例えばPS
G膜601により隔てられ、TFTとは例えばBPSG
膜106により隔てられている。本例では水素化ための
プラズマ窒化膜を遮光膜と画素電極の間に設けている。
これは画素電極603と遮光膜602との間で保持容量
を形成するためにできるだけ比誘電率の大きな膜を用い
たためである。このように遮光膜上でも水素化の効果を
十分得ることができる。また、601を水素化のための
窒化膜としても良いことは言うまでもない。610は液
晶配向のための配向膜であり、例えばPIQ膜を用い
る。図6に示した基板101乃至配向膜610をもって
アクティブマトリクス基板が構成されている。TN液晶
611ををはさんで対向基板621側には配向膜62
6、保護膜625透明電極624が設けられている。遮
光膜602が開口している部分に対応して例えば顔料を
用いたカラーフィルター623が設けられ、遮光部に対
応してCrなどのブラックマトリクス622が設けられ
ている。
【0023】このようにして構成した本例の液晶表示パ
ネルによれば、画素サイズが20μm角以下の高精細な
液晶画像表示が可能となった。またソースドレイン間の
リーク電流が小さいために、画素電極の電荷の保持時間
が長く、コントラスト比のすぐれたパネルが得られた。
更に、白点、黒点などの欠陥も少なく、製造の際には歩
留を著しく向上させることができた。このような効果が
得られる背景には上述の特定のTFTを用いたため次の
TFTについての効果がある。即ち、i)多結晶シリコ
ンの水素化が促進されたため、TFTのキャリア移動度
が従来の1.2〜2倍に向上し、移動度のばらつきが従
来の半分以下になった。その結果、同じTFTサイズで
より高速動作に対応できるTFTが得られた。ii) TF
Tのソースドレイン間のリーク電流が従来の100分の
1以下に減少した。また突発的にリークが増加するTF
Tがなくなった。
【0024】(実施例2)図2は本発明の表示装置に適
用可能なチャネルポリシリコンがゲート電極より上側に
位置している「ボトムゲートTFT」の模式的断面図で
ある。半導体または石英、またはガラス基板101上に
は窒化シリコン膜102が配されており、その上にエッ
チングストップ用シリコン酸化膜202が設けられてい
る。上述の実施例1と同様にシリコン酸化膜202を設
けない構成も可能である。106はTFTのゲート電極
であり、たとえばn+ 型多結晶シリコンを用いることが
できる。ゲート電極として、AlやCr、Ta,Ta
N,Tiなどの金属を使用することはむろん可能であ
る。105は例えばシリコン酸化膜で構成されるゲート
絶縁膜、201は多結晶シリコンのチャネル部であり、
他にもAl23 やSiN膜またはこれらの積層膜など
で構成することが可能である。107は例えば低濃度の
n型電界緩和領域、103は高濃度ソースドレイン領域
である。もちろんp型TFTも構成可能である。106
は例えばBPSGなどの層間絶縁膜、108はソース・
ドレインの金属電極である。104はポリシリコンであ
り、109はシリコン窒化膜である。
【0025】実施例1と同様に2つのシリコン窒化膜1
02及び109は本発明における特徴点である水素の供
給と水素の拡散抑制を行う。実施例1で示したように2
つのシリコン窒化膜の内の少なくとも一方は水素の供給
源として有効なプラズマCVD法により作成したシリコ
ン窒化膜であることが望ましい。また水素の拡散を有効
に抑制する膜としてはプラズマCVD法によるシリコン
窒化膜のほか熱CVD法で作成したシリコン窒化膜が有
効である。
【0026】本例のTFT構造を用いて実施例1と同様
の液晶表示パネルを作製したところ、実施例1と同様の
効果が確認された。さらに本例においては、水素の供給
源として有効なプラズマCVD法によるシリコン窒化膜
が表面保護膜を兼ねることができ、同時にチャネル部が
プラズマCVD法によるシリコン窒化膜に近いために水
素化の効果が顕著となり、製造プロセスの整合性が良好
となった。
【0027】(実施例3)図11は本発明の表示装置に
適用可能なTFTの模式図であり、これは水素化のため
の水素供給源を金属電極の下に設けた例である。ここで
のTFTの断面構造は実施例1のものと同じである。従
って、基板101、シリコン窒化膜102、高濃度ソー
スドレイン領域103、電界緩和領域107、ゲート電
極106、ゲート絶縁膜105、ソースドレイン金属電
極108など、実施例1で述べた材料、製法等を適宜採
用できる。
【0028】実施例1と異なる点は、ゲート電極とAl
金属電極の間の層間絶縁膜1106として水素の供給源
を用いたことである。ここでは、例えば800nm厚の
プラズマCVD法による窒化膜を用いた。この厚さは、
配線間の寄生容量と短絡不良の発生確率から決めたもの
であり、自由度はある。水素供給源としては、10nm
厚以上あれば十分である。また、電極としてアルミニウ
ムを用いた場合、パターニング時に選択比が取れない場
合には、シリコン窒化膜(PCVD)の上に50nm厚
以上のエッチングストップ層、例えば、シリコン酸化膜
を設けることもできる。また、109は表面保護膜であ
り、PSG、BPSG、SiON,NSGのほか、プラ
ズマCVD法によるシリコン窒化膜を設けると良い。
【0029】本例のTFT構造を用いて実施例1と同様
の液晶表示パネルを作製したところ、実施例1と同様の
効果が確認された。さらに本例においては、TFTが水
素の供給源、または水素の拡散抑制層でほぼ完全に覆わ
れているために、水素化の効果が極めて顕著にでた。ま
た、本例で採用したTFTについては水素化のための熱
処理を長時間行っても特性が極めて安定していた。
【0030】(実施例4)図12は本発明の表示装置に
適用可能なTFTの模式図であり、これは水素供給源ま
たは水素拡散抑制層をゲート絶縁膜として使用する例で
ある。TFTの断面構造は実施例1と同じである。従っ
て、基板101、シリコン窒化膜102、高濃度ソース
ドレイン領域103、電界緩和領域107、ゲート電極
106、層間絶縁膜106、ソースドレイン金属電極1
08等、実施例1で述べた材料、製法等を適宜採用でき
る。ここでゲート絶縁膜1105として、ONO膜を用
いることができることは、すでに実施例1で述べた。こ
こでは102を熱CVD法によるシリコン窒化膜とし、
ゲート絶縁膜としてプラズマCVD法によるシリコン窒
素膜を用いた。厚さは10nm〜200nmとするのが
好ましい。TFTのしきい値を合わせ込むために一例と
して150nmを選んだ。ここで、シリコン酸化膜との
積層膜を用いても良い。特に、ゲート電極106として
多結晶シリコンを用いる場合、パターニング時のエッチ
ングストッパーとしてゲート電極の直下には例えば薄い
シリコン酸化を設けると良い。
【0031】本例の構造はP−チャネル型TFTにも、
N−チャネル型TFTにも適用可能であり、実施例2の
ようなボトムゲート型にも適用できる。
【0032】本例のTFT構造を用いて実施例1と同様
の液晶表示パネルを作製したところ、実施例1と同様の
効果が確認された。さらに本例においては、TFTがほ
ぼ完全に水素供給源と水素拡散抑制膜でおおわれ、水素
化の効果が顕著であると同時に、層間絶縁膜として誘電
率が高い窒化膜を用いる必要がないため、回路がより高
速駆動可能となった。
【0033】(実施例5)図7を用いて説明する。図7
は実施例1に示したTFTを画素の駆動スイッチとして
用い、シフトレジスタを含む信号線駆動回路及び走査線
駆動回路をバルクシリコンに集積して構成した透過型液
晶表示装置のアクティブマトリクス基板(TFT基板)
の断面図である。バルクシリコン中の回路はCMOS構
成であるが、これに限られるものではない。図7におい
て、701はシリコン基板、702は素子分離のための
厚い酸化膜、703aはNMOSトランジスタの低濃度
ソースドレインであり、703bはNMOSトランジス
タ高濃度のソースドレインである。704はNMOSト
ランジスタのp型ウエル、705はゲート酸化膜、70
6はポリシリコンゲート電極であり、708はソースド
レイン電極である。710aはPMOSトランジスタの
低濃度ソースドレイン、710bはPMOSトランジス
タ高濃度のソースドレインであり、712は裏面の酸化
膜である。TFT部については、図6に示したのと同じ
構造を用いており、ここでの説明は省略する。透過型の
表示パネルとするために、TFT部の基板シリコンを除
去してある。711はエッチング端であり、表示領域の
大きさを決めている。712は基板シリコンを除去する
際のエッチングマスクである。厚い酸化膜702の下方
部分がエッチングにより除去された部分である。
【0034】図7のTFT基板を液晶表示装置として実
装したものの断面図を図8に示す。図8において、72
0は基板シリコンを有する支持体、721は基板シリコ
ンが除去された透明な領域で、パネルの表示部となる部
分である。図7と同一の部分は同一の番号で示されてい
るので、説明は省略する。図7に示したTFT基板は、
対向基板621と平行に設置され、両者の間には液晶物
質611が封入されている。液晶の光学特性を考慮して
設計される液晶611の厚みを維持するためにスペーサ
724が置かれている。画素電極603に対抗する位置
には全部の画素に共通あるいは多数の画素に共通な透明
共通電極625があり、液晶に電圧を印加する。本例で
はフルカラーの表示パネルの例を示しているので、対向
基板621上には染料または顔料を用いたカラーフィル
ター623が配置され、画素間及び周辺の駆動回路上は
Crなどのブラックマトリクス622で遮光されてい
る。液晶物質611としては主にTN(ツイストネマチ
ック)型の液晶が有効であるが、構造上はSTN(Su
per Twist−Nematic)型やFLC(F
erroelectric Liquid Cryst
al:強誘電液晶)、PDLC(Polymer-Diffused Liq
uid Crystal:高分子分散型液晶) を用いることもでき
る。TN、STN、FLCを用いる場合には表示装置の
上下に直交ニコルの偏光版を設ける必要がある。表示に
必要なバックライトは図の上から照射しても下から照射
しても良い。但し、遮光性を十分確保するためには、本
構造では上から照射するほうが有利である。本例のパネ
ルの特性をより高めるために、図7で示す表示部の膜構
成には以下のような工夫がしてある。
【0035】即ち、(i)ある膜がその膜の上下の膜と
屈折率が異なるために生じる光の反射を最小限抑える工
夫:一般的に図13で示すように、屈折率の異なる層1
301、1302、1303、1304が重なる時、そ
れぞれ界面で反射が生じる。この反射は各層の屈折率n
1,2 ,n3 ,及び、膜厚d1 ,d2 ,d3 ,を適正に
選ぶことで最小限に抑えられることが知られている。そ
の条件としてn11 = N1 λ/2 (ただし、N1
は自然数)が適切であることがわかった。各層は独立に
厚さを決めることができれば、同様に n22 = N2 λ/2 n33 = N3 λ/2 (N2 、N3 は自然数) λは、例えば人間の目の比視感度が最も高い波長550
nm光を選ぶとよい。本例で用いた熱CVD法による窒
化膜102、プラズマCVD法によるシリコン窒化膜1
09は共に、n=2.0であった。λ=550(nm)
とし、前述の式より、 d=Nx550/(2X2.0)=Nx137.5(n
m) となる。本例では熱CVD法による窒化膜102はN=
3とした412.5(nm)に近い400(nm),プ
ラズマCVD法によるシリコン窒化膜109はN=2と
した275(nm)に近い270(nm)と設定した。
計算値からの誤差は10(%)程度あっても十分効果は
あり、またNを上記の設計値以外の値とすることもでき
る。
【0036】(ii)メンブレンの張りを最適化するための
工夫:メンブレンの張りはメンブレンを構成する各膜の
シリコン基板に対するし圧縮性の応力と、引っ張り応力
のバランスで決まる。本例の構成で圧縮性応力の寄与の
最も大きいのはLOCOS酸化膜702であり、例え
ば、800(nm)の時、5インチウエハで45μmの
そりを生じる。一方引っ張り応力の最も大きいのは熱C
VD法によるシリコン窒化膜で400(nm)の時、6
0μmである。その他の膜のそりの合計は圧縮性で約1
5μmの大きさであるのでそりの総和をほぼ0μmにし
ている。シリコン除去工程の際のLOCSO酸化膜の膜
減りを考慮すると、最終的に若干の引っ張り応力が残留
するのでメンブレンを高信頼で張らせるのに好適とな
る。もちろん設計例は上記に限らず、LOCOS酸化膜
の厚さを200(nm)〜1500(nm)の範囲で変
化させて設計することも可能であり、窒化膜の厚さを1
0(nm)〜60(nm)程度の範囲で設計することが
できる。
【0037】本例では、従来にない高諧調、高コントラ
ストを有す液晶表示装置が得られた。特に駆動回路とし
て高品質の単結晶のシリコン基板を用いることができる
ので、表示装置の小型化が可能となったのみならず、歩
留の向上も達成した。更にメンブレン工程の歩留、信頼
性も高く、光の反射が少ないために透過率が高く、表示
品質の優れた表示装置が得られた。
【0038】(実施例6)図9に示すアクティブマトリ
クス基板を用いて、反射型の液晶表示装置を構成した。
図9のアクティブマトリクス基板は、図7に示したアク
ティブマトリクス基板とは、エッチングによるくりぬき
部がないことと、入射光を反射させるための不透明金属
電極908が設けられていること以外は類似の構成をし
ている。909は、プラズマCVD法により作製したシ
リコン窒化膜であり、ここではパッシベーション膜の機
能をも果たしている。このようなアクティブマトリクス
基板を用いて、図10に示す構成の反射型液晶表示装置
を作製した。図10の液晶表示装置は図8に示した透過
型の液晶表示装置のように光を透過させるためのくりぬ
き部がなく、不透明電極908で入射光を反射させて画
像表示するようになっている。図10において911
は、液晶であり、912は偏向子である。本例では、液
晶としてTN液晶を用いて液晶パネルを作製し、偏向ビ
ームスプリッターを用いて集光して画像表示を行った。
得られた画像は、高諧調、高コントラストを有する優れ
たものであった。
【0039】(実施例7)図10に示した液晶表示装置
から偏向子912を取り除いた形態の液晶表示装置を作
製した。本例では、液晶としてPDLC(高分子分散型
液晶)を用いて液晶パネルを作製し、シュリーレン光学
系を用いて画像表示を行った。得られた画像は、高諧
調、高コントラストを有する優れたものであった。
【0040】(実施例8)図8及び図10に示した液晶
表示装置を拡大光学系を用いて、投射型の液晶表示装置
に応用した。ここでも優れた画像が得られた。
【0041】(実施例9)図8及び図10に示した液晶
表示装置を眼鏡に組み込み所謂眼鏡型液晶表示装置を作
製した。ここでは、左右のパネルに同じ画像を表示する
ことも可能であり、左右のパネルに立体画像を表示する
ことも可能であった。ここで得られた画像は優れたもの
であった。
【0042】
【発明の効果】以上説明したとおり、本発明の表示装置
においては、アクティブマトリクス基板が、水素の拡散
を抑制する第一の薄膜と、水素を多結晶シリコンに供給
する第二の薄膜を有し、第一の膜と第二の膜とが多結晶
シリコンを挟んで上下にはいされていることから、多結
晶シリコンのシリコン原子に結合する水素は、一方の膜
から供給され、いったん結合した水素は、他方の膜によ
り拡散が抑制される。これにより、水素を安定的に多結
晶シリコン内に留まらせることができる。その結果、多
結晶シリコンの移動度、立ち上がり特性が向上し、特性
のばらつきも抑えることができる。さらに、本発明の表
示装置によれば極めて高精細な液晶画像表示が可能とな
る。またソースドレイン間のリーク電流が小さいため
に、画素電極の電荷の保持時間が長く、コントラスト比
に優れた表示画像が得られる。
【図面の簡単な説明】
【図1】本発明の表示装置に適用可能なTFTの1例を
示す模式図である。
【図2】本発明の表示装置に適用可能なTFTの1例を
示す模式図である。
【図3】本発明の表示装置の1例を示す模式図である。
【図4】本発明の表示装置の等価回路図の1例である。
【図5】本発明の表示装置における画素部の1例を示す
模式図である。
【図6】本発明の表示装置の1例を示す模式図である。
【図7】本発明の表示装置に適用可能なアクティブマト
リクス基板の1例を示す模式図である。
【図8】本発明の表示装置の1例を示す模式図である。
【図9】本発明の表示装置に適用可能なアクティブマト
リクス基板の1例を示す模式図である。
【図10】本発明の表示装置の1例を示す模式図であ
る。
【図11】本発明の表示装置に適用可能なTFTの1例
を示す模式図である。
【図12】本発明の表示装置に適用可能なTFTの1例
を示す模式図である。
【図13】本発明の表示装置に適用可能なアクティブマ
トリクス基板の膜構成を説明するための模式図である。
【図14】従来のTFTの構成の1例を示す模式図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮脇 守 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 複数の信号線と複数の走査線の交点に対
    応して多結晶シリコンを半導体層に用いた薄膜トランジ
    スタを配して構成したアクティブマトリクス基板と、該
    アクティブマトリクス基板に対向する対向基板と、の間
    に液晶を挟持してなる液晶を用いた表示装置において、
    前記アクティブマトリクス基板は、水素の拡散を抑制す
    る第一の膜と、水素を前記多結晶シリコンに供給する第
    二の膜とを有し、前記第一の膜と前記第二の膜とが、前
    記多結晶シリコンを挟む上下の位置に配されていること
    を特徴とする表示装置。
  2. 【請求項2】 前記第一の膜と前記第二の膜が、ともに
    窒化シリコンで構成された請求項1に記載の表示装置。
  3. 【請求項3】 前記第一の膜はシリコンに対して引っ張
    り応力を有し、前記第二の膜はシリコンに対して圧縮応
    力を有する請求項1に記載の表示装置。
  4. 【請求項4】 前記アクティブマトリクス基板はガラス
    基板、または石英基板を含む請求項1に記載の表示装
    置。
  5. 【請求項5】 前記アクティブマトリクス基板は単結晶
    シリコン基板を含む請求項1に記載の表示装置。
  6. 【請求項6】 前記単結晶シリコン基板はその一部が除
    去されることにより、光透過型基板となる請求項5に記
    載の表示装置。
  7. 【請求項7】 前記アクティブマトリクス基板は走査回
    路を含み、該走査回路の一部は単結晶シリコンを半導体
    層として用いたスイッチング素子により構成されている
    請求項5に記載の表示装置。
  8. 【請求項8】 前記第一の膜と前記第二の膜は、光学的
    屈折率がそれぞれ、n1、n2、であり、厚さがそれぞれ
    1 、d2 、であり、波長λの光に対し、概略以下の関
    係を有する請求項1に記載の表示装置。 n11 = N1 λ/2 n22 = N2 λ/2 (ただし、N1,N2、は共に0でない自然数である。)
  9. 【請求項9】 入射光を透過させて画像表示を行う請求
    項1に記載の表示装置。
  10. 【請求項10】 入射光を反射させて画像表示を行う請
    求項1に記載の表示装置。
  11. 【請求項11】 入射光を投射して画像表示を行う請求
    項1に記載の表示装置。
  12. 【請求項12】 眼鏡に組み込んだ請求項1に記載の表
    示装置。
JP13731994A 1994-06-20 1994-06-20 表示装置及びその製造法 Expired - Fee Related JP3155886B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13731994A JP3155886B2 (ja) 1994-06-20 1994-06-20 表示装置及びその製造法
EP95304240A EP0689085B1 (en) 1994-06-20 1995-06-19 Display device and manufacture method for the same
DE69529493T DE69529493T2 (de) 1994-06-20 1995-06-19 Anzeigevorrichtung und Verfahren zu ihrer Herstellung
KR1019950016374A KR100214097B1 (ko) 1994-06-20 1995-06-20 표시장치 및 이 표시장치의 제조방법
US08/940,944 US5815223A (en) 1994-06-20 1997-09-30 Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13731994A JP3155886B2 (ja) 1994-06-20 1994-06-20 表示装置及びその製造法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000253970A Division JP3227452B2 (ja) 2000-08-24 2000-08-24 表示装置の製造法

Publications (2)

Publication Number Publication Date
JPH086071A true JPH086071A (ja) 1996-01-12
JP3155886B2 JP3155886B2 (ja) 2001-04-16

Family

ID=15195906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13731994A Expired - Fee Related JP3155886B2 (ja) 1994-06-20 1994-06-20 表示装置及びその製造法

Country Status (1)

Country Link
JP (1) JP3155886B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298992A (ja) * 1995-11-17 2007-11-15 Semiconductor Energy Lab Co Ltd 半導体装置
US7425743B2 (en) 1998-02-25 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Projection television set
JP2013152494A (ja) * 1999-07-06 2013-08-08 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶モジュール及び電子機器
JP2015109465A (ja) * 1999-06-02 2015-06-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9373292B2 (en) 1999-03-26 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2017224862A (ja) * 2003-02-24 2017-12-21 株式会社半導体エネルギー研究所 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298992A (ja) * 1995-11-17 2007-11-15 Semiconductor Energy Lab Co Ltd 半導体装置
US7425743B2 (en) 1998-02-25 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Projection television set
US9373292B2 (en) 1999-03-26 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9704444B2 (en) 1999-03-26 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2018207113A (ja) * 1999-06-02 2018-12-27 株式会社半導体エネルギー研究所 半導体装置
JP2015109465A (ja) * 1999-06-02 2015-06-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2014225044A (ja) * 1999-07-06 2014-12-04 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9069215B2 (en) 1999-07-06 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9395584B2 (en) 1999-07-06 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US9052551B2 (en) 1999-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2013152494A (ja) * 1999-07-06 2013-08-08 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶モジュール及び電子機器
JP2019133180A (ja) * 1999-07-06 2019-08-08 株式会社半導体エネルギー研究所 液晶表示装置
JP2017224862A (ja) * 2003-02-24 2017-12-21 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP3155886B2 (ja) 2001-04-16

Similar Documents

Publication Publication Date Title
US5815223A (en) Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film
JP3184771B2 (ja) アクティブマトリックス液晶表示装置
US6703997B2 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
KR100289776B1 (ko) 표시장치의 제조방법
US6569717B1 (en) Semiconductor device production method, electro-optical device production method, semiconductor device, and electro-optical device
US6912020B2 (en) Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film
US6358759B1 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
US6594064B2 (en) Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment
JP2001356709A (ja) 電気光学装置及びその製造方法
US20090147203A1 (en) Active matrix type liquid crystal display having aluminum and silver metal layers
JP3219685B2 (ja) 液晶表示装置およびその製造方法
JPH11218781A (ja) 液晶装置及びその製造方法並びに電子機器
JPH1184422A (ja) 液晶表示パネル
JP3155886B2 (ja) 表示装置及びその製造法
US7045398B2 (en) Manufacturing method for electro-optical device, electro-optical device, manufacturing method for semiconductor device, semiconductor device, projection-type display apparatus, and electronic apparatus
JP2002131778A (ja) 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器
JP3690119B2 (ja) 液晶装置及び投射型表示装置
JP3227452B2 (ja) 表示装置の製造法
JP4206595B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP3769970B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP3767204B2 (ja) 電気光学装置
JPH0980412A (ja) 液晶表示装置の製造方法
JP2000098407A (ja) 電気光学装置の製造方法及び電気光学装置
JP3109956B2 (ja) 表示装置
JP2000214482A (ja) 電気光学装置およびそれを用いた電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees