JP2001356709A - 電気光学装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶装置等の電気光学装置において、耐光性
を高めると同時に蓄積容量を効率良く作り込む。 【解決手段】 電気光学装置は、ＴＦＴアレイ基板（１
０）上に、走査線（３ａ）及びデータ線（６ａ）と、こ
れらに接続されたＴＦＴ（３０）と、これに接続された
画素電極（９ａ）と、画素電位側容量電極（７１）と固
定電位側容量電極（７２）とを含む蓄積容量（７０）
と、ＴＦＴを構成する半導体層（１ａ）の少なくともチ
ャネル領域（１ａ’）を平面的に見て覆う位置に積層さ
れたカバー層（８０）とを備える。画素電位側容量電極
及び固定電位側容量電極のうち一方の電極と、カバー層
とは、同一シリコン層から形成されている。そして、係
る一方の電極は、製造工程中にドープされることで、低
抵抗化されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置の技術分野に属し、特に画
素電極に書き込まれた電位を保持するための蓄積容量
と、画素スイッチング用の薄膜トランジスタ（Thin Fil
m Transistor:以下適宜、ＴＦＴと称す）とを、基板上
の積層構造中に備えた形式の電気光学装置及びその製造
方法の技術分野に属する。

【０００２】

【背景技術】ＴＦＴアクティブマトリクス駆動形式の電
気光学装置では、各画素に設けられた画素スイッチング
用ＴＦＴのチャネル領域に入射光が照射されると光によ
る励起で電流が発生してＴＦＴの特性が変化する。特
に、プロジェクタのライトバルブ用の電気光学装置の場
合には、入射光の強度が高いため、ＴＦＴのチャネル領
域やその周辺領域に対する入射光の遮光を行うことは重
要となる。そこで従来は、対向基板に設けられた各画素
の開口領域を規定する遮光膜により、或いはＴＦＴの上
を通過すると共にＡｌ等の金属膜からなるデータ線によ
り、係るチャネル領域やその周辺領域を遮光するように
構成されている。また特開平９−３３９４４号公報に
は、屈折率が大きいａ−Ｓｉ（アモルファスシリコン）
から形成された遮光膜で、チャネル領域に入射する光を
減少させる技術が開示されている。更に、ＴＦＴアレイ
基板上において画素スイッチング用ＴＦＴに対向する位
置（即ち、ＴＦＴの下側）にも、例えば高融点金属から
なる遮光膜を設けることがある。このようにＴＦＴの下
側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏
面反射や、複数の電気光学装置をプリズム等を介して組
み合わせて一つの光学系を構成する場合に他の電気光学
装置からプリズム等を突き抜けてくる投射光が、当該電
気光学装置のＴＦＴに入射するのを未然に防ぐことがで
きる。

【０００３】他方、一般にこの種の電気光学装置におい
ては、ＴＦＴのゲート電極に走査線を介して走査信号が
供給されると、ＴＦＴはオン状態とされ、半導体層のソ
ース領域にデータ線を介して供給される画像信号が当該
ＴＦＴのソース−ドレイン間を介して画素電極に供給さ
れる。このような画像信号の供給は、各ＴＦＴを介して
画素電極毎に極めて短時間しか行われないので、ＴＦＴ
を介して供給される画像信号の電圧を、このオン状態と
された時間よりも遥かに長時間に亘って保持するため
に、各画素電極には（液晶容量等と並列に）蓄積容量が
付加されるのが一般的である。そして、このような蓄積
容量は一般に、画素電極に接続されたＴＦＴのドレイン
領域を構成する導電性のポリシリコン膜等から延設され
画素電極電位とされる容量電極と、この容量電極に誘電
体膜を介して対向配置された電極部分を含み固定電位と
される容量線とを備えて構成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た各種遮光技術によれば、以下の問題点がある。即ち、
先ず対向基板上やＴＦＴアレイ基板上に遮光膜を形成す
る技術によれば、遮光膜とチャネル領域との間は、３次
元的に見て例えば液晶層、電極、層間絶縁膜等を介して
かなり離間しており、両者間へ斜めに入射する光に対す
る遮光が十分ではない。加えて、遮光膜のない領域から
電気光学装置内に侵入した光が、遮光膜やデータ線の内
面（即ち、チャネル領域に面する側の面）で反射された
後に、係る反射光或いはこれが更に遮光膜やデータ線の
内面で反射された多重反射光が最終的にＴＦＴのチャネ
ル領域に到達してしまう場合もある。またデータ線で遮
光する技術によれば、データ線は平面的に見て走査線に
直交して伸びるストライプ状に形成されており且つデー
タ線とチャネル領域との容量カップリングの悪影響が無
視できる程度に両者間に厚い層間絶縁膜を配置する必要
があるため、十分に遮光することは、基本的に困難であ
る。また特開平９−３３９４４号公報に記載の技術によ
れば、ゲート線上にａ−Ｓｉ膜を形成するため、ゲート
電極とａ−Ｓｉ膜との容量カップリングの悪影響を低減
するために両者間に比較的厚い層間絶縁膜を積むことが
必要となる。この結果、追加的に形成されるａ−Ｓｉ膜
や層間絶縁膜等により積層構造が複雑肥大化すると共に
やはり斜めの入射光や内面反射光に対して十分な遮光を
行うことは困難である。特に近年の表示画像の高品位化
という一般的要請に沿うべく電気光学装置の高精細化或
いは画素ピッチの微細化を図るに連れて、上述した従来
の各種遮光技術によれば、十分な遮光を施すのがより困
難となり、ＴＦＴのトランジスタ特性の変化により、フ
リッカ等が生じて、表示画像の品位が低下してしまうと
いう問題点がある。

【０００５】他方、上述した蓄積容量を付加する技術に
よれば、以下の問題点がある。即ち、この種の電気光学
装置においては、表示画像の高品位化のために画素ピッ
チを微細化しつつ画素開口率を高める（即ち、各画素に
おいて、表示光が透過しない各画素における非開口領域
に対して、表示光が透過する開口領域を広げる）ことが
重要となるが、このように微細ピッチな画素の高開口率
化に伴い走査線や容量線を配線可能な各画素の非開口領
域は狭くなる。このため、画素ピッチの微細化が進む
程、十分な大きさの蓄積容量を作り込むことや、走査線
や容量線に十分な導電性を与えることが困難になる。そ
して、十分な蓄積容量が得られなかったり、走査線や容
量線に十分な導電性が得られなかったりすると、最終的
には、表示画像中におけるクロストークやゴーストが増
大して画質劣化するという問題点が生じる。

【０００６】本発明は上述の問題点に鑑みなされたもの
であり、耐光性に優れ且つ蓄積容量を効率良く作り込む
ことが可能な電気光学装置及びその製造方法を提供する
ことを課題とする。

【０００７】

【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、基板上に、相交差する走査
線及びデータ線と、該走査線及びデータ線に接続された
薄膜トランジスタと、該薄膜トランジスタに接続された
画素電極と、該画素電極に接続され画素電極電位とされ
る画素電位側容量電極と該画素電位側容量電極に誘電体
膜を介して対向配置され固定電位とされる固定電位側容
量電極とを含む蓄積容量と、前記薄膜トランジスタを構
成する半導体層の少なくともチャネル領域を平面的に見
て覆う位置に積層されたカバー層とを備えており、前記
画素電位側容量電極及び前記固定電位側容量電極のうち
一方の電極と前記カバー層とは同一シリコン層から形成
されている。

【０００８】本発明の電気光学装置によれば、ｐ−Ｓｉ
（ポリシリコン膜）、ａ−Ｓｉ（アモルファスシリコン
膜）或いはドープトシリコン、ノンドープトシリコン等
の各種のシリコン層からなるカバー層により、薄膜トラ
ンジスタは平面的に見て（即ち、基板上において上側か
ら又は下側から）覆われている。このようなシリコン層
は、一般に褐色味を帯びており、層間絶縁膜を構成する
ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリ
ケートガラス）等のガラス材料と比べて光吸収率が高く
（即ち透過率が低く）、光を吸収する性質を持つ。ここ
でシリコン層であれば、Ｔｉ（チタン）、Ｃｒ（クロ
ム）等の金属層で遮光する場合と異なり、薄膜トランジ
スタを構成する半導体層やゲート電極層等との間で発生
するストレスが小さくて済む分だけ薄膜トランジスタに
近接して配置可能である。即ち、薄膜トランジスタ上に
薄い層間絶縁膜を介して当該シリコン層からなるカバー
層を配置しても、製造中や製品完成後に発生するストレ
スが問題となることは殆どない。特に光強度を高める
と、このような遮光用の金属層の場合でも、より厚くす
る必要があり、これに伴うストレス緩和のためにより遠
くへ離して配置する必要が出てくるので、シリコン層か
らなるカバー層は非常に有利である。更に、カバー層
を、導電性を持たないノンドープトシリコン層から形成
することにより、或いは導電性を持つシリコン層から形
成すると共に固定電位に落とすことにより、カバー層と
薄膜トランジスタ（特にそのゲート電極や半導体層）と
を相互に近接配置しても、両者間における容量カップリ
ングが問題となることは殆どない。従って、本発明によ
れば、ストレス及び容量カップリングに係る問題を引き
起こすこと無く近接配置可能なカバー層により、チャネ
ル領域に入射しようとする光（例えば、斜めの入射光、
内面反射光、多重反射光、裏面からの戻り光等）に対す
る遮光を当該チャネル領域の近くで行える。このため本
発明によれば、前述した背景技術の如く相対的に遠くに
配置された遮光膜によって斜めの入射光等を十分に遮光
できないことはないので大変有利である。

【０００９】しかも、本発明によれば、このようにカバ
ー層と同一シリコン層から一方の電極が形成された蓄積
容量により、データ線及び薄膜トランジスタを介して画
素電極に書き込まれた電位を比較的長時間に渡って保持
できる。即ち、専ら蓄積容量の電極としてのみ用いられ
る導電層を追加的に積層することによる積層構造の複雑
化或いは肥大化を避けつつ当該蓄積容量を構築できる。
この際、一方の電極が固定電位側容量電極であれば、カ
バー層を形成するシリコン層部分を導電性の無いノンド
ープトシリコンとするか導電性のあるドープトシリコン
とするかに拘わらず、カバー層と一方の電極とを分離し
てパターニングする必要はない。また一方の電極が画素
電位側容量電極であれば、カバー層を形成するシリコン
層部分を導電性の無いノンドープトシリコン層とすれば
よい（この場合、カバー層の電位は、浮遊電位でもよ
い）。或いは、カバー層を形成するシリコン層部分を導
電性のあるドープトシリコン層とすると共にカバー層と
一方の電極とを分離してパターニングすればよく、この
場合には好ましくはカバー層を固定電位に落とすとよ
い。尚、固定電位としては、接地電位でもよいし、対向
電極電位でもよい。いずれにせよカバー層は、チャネル
領域に近接配置可能なように、導電性を持たせて固定電
位に落とすのか或いは導電性を持たせない方がよい。こ
のように本発明によれば、カバー層における光吸収のた
めに望ましい条件を満足させつつカバー層と同一シリコ
ン層を蓄積容量の一方の電極として利用できるので、全
体として積層構造が複雑化或いは肥大化するのを防止し
つつ、限られた基板上の領域内に効率的に蓄積容量を作
り込める。

【００１０】以上の結果本発明によれば、耐光性に優れ
且つ蓄積容量を効率良く作り込むことが可能であり、特
に優れた耐光性によって薄膜トランジスタのトランジス
タ特性の変化によりフリッカ等が生じて表示画像の品位
が低下してしまうという問題を回避しつつ、同時に効率
的に作り込まれる蓄積容量によって特に微細ピッチな画
素の高開口率化を図りつつ表示画像中におけるクロスト
ークやゴーストを低減して画質を向上できる。

【００１１】尚、このような薄膜トランジスタとして
は、走査線の一部からなるゲート電極がチャネル領域の
上側に位置する所謂トップゲート型でもよいし、走査線
の一部からなるゲート電極がチャネル領域の下側に位置
する所謂ボトムゲート型でもよい。また、蓄積容量の層
間位置は、基板上で走査線の上方でも下方でもよい。加
えて画素電極の層間位置も、基板上で走査線の上方でも
下方でもよい。また、カバー層の積層位置としても、薄
膜トランジスタの上側でもよいし下側でもよい。更に、
画素電位側容量電極と固定電位側容量電極との基板上に
おける上下関係についてはどちらでもよく、他方の電極
は、半導体層、走査線、データ線、遮光膜、画素電極等
の各導電膜と同一膜から構成可能である。加えて、以上
の如く構成される本発明の電気光学装置は、透過型の電
気光学装置でもよいし、反射型の電気光学装置でもよ
い。

【００１２】本発明の電気光学装置の一態様では、前記
カバー層の膜厚は、１００ｎｍ〜３００ｎｍである。

【００１３】この態様によれば、カバー層の膜厚を、１
００ｎｍ〜３００ｎｍ、好ましくは２００ｎｍ程度とす
ることにより、その光吸収率を実用上十分に高められ
る。しかも、この程度の膜厚であれば、当該カバー層の
存在により発生するストレスも実用上殆ど問題となら
ず、更にカバー層の存在に起因して発生する画素電極の
下地面における段差も実用上殆ど問題とならない程度に
抑えられる。

【００１４】本発明の電気光学装置の他の態様では、前
記一方の電極をなすシリコン層部分は、不純物がドープ
されることにより導電性があり、前記カバー層をなすシ
リコン層部分は、前記不純物がドープされないことによ
り前記一方の電極よりも導電性が小さい。

【００１５】この態様によれば、一方の電極は、不純物
がドープされることにより導電性がある（即ち、ドープ
トシリコンからなる）ので、蓄積容量の電極として良好
に機能し得る。これに対して、カバー層は、不純物がド
ープされないことにより導電性が小さい（即ち、ノンド
ープトシリコンからなる）。このため、カバー層を薄膜
トランジスタ（特にそのゲート電極や半導体層）に近接
配置しても容量カップリングは殆ど問題とならないの
で、チャネル領域に近接配置されたカバー層により、チ
ャネル領域に入射しようとする斜めの入射光等を吸収で
きる。特に、導電性のあるカバー層と一方の電極とをパ
ターン的に分離しておく場合と比較して、ドープの有無
で両者を分ける本態様によれば、より高い信頼性が得ら
れる。

【００１６】このカバー層の導電性が小さい態様では、
前記カバー層は、前記一方の電極からパターン的に分離
されていなくてもよい。

【００１７】即ち、このように構成すれば、一方の電極
からパターン的に分離されていなくてもカバー層は（ノ
ンドープトシリコンからなり）導電性が小さいため、一
方の電極が画素電位側容量電極の場合にも、カバー層の
電位が画素電極電位に従って振れることはない。従っ
て、カバー層の電位変動がチャネル領域に対して悪影響
を及ぼすことは殆ど無い。或いは、一方の電極が固定電
位側容量電極であれば、やはりカバー層の電位変動がチ
ャネル領域に対して悪影響を及ぼすことは殆ど無い。従
って、同一シリコン層からなるカバー層と一方の電極と
をパターン的に分離することによる積層構造の複雑化や
装置の信頼性低下を招かなくて済む。同時に、分離する
場合と比較して蓄積容量の一方の電極の面積を広げられ
るため、蓄積容量の増加を図れる。

【００１８】或いは本発明の他の態様では、前記カバー
層をなすシリコン層部分及び前記一方の電極をなすシリ
コン層部分は、不純物がドープされることにより導電性
がある。

【００１９】この態様によれば、一方の電極は、不純物
がドープされることにより導電性がある（即ち、ドープ
トシリコンからなる）ので、蓄積容量の電極として良好
に機能し得る。そしてカバー層も同様に、不純物がドー
プされることにより導電性がある（即ち、ドープトシリ
コンからなる）。従って、この場合には、カバー層を固
定電位に落とすことにより、薄膜トランジスタ（特にそ
のゲート電極や半導体層）に近接配置しても容量カップ
リングは殆ど問題とならないので、チャネル領域に近接
配置されたカバー層により、チャネル領域に入射しよう
とする斜めの入射光等を吸収できる。

【００２０】このカバー層に導電性がある態様では、前
記一方の電極は前記固定電位側容量電極であり、前記カ
バー層は、前記一方の電極からパターン的に分離されて
いなくてもよい。

【００２１】このように構成すれば、一方の電極は固定
電位側容量電極であるので、この一方の電極からパター
ン的に分離されていないカバー層は、固定電位とされ
る。従って、カバー層を薄膜トランジスタ（特にそのゲ
ート電極や半導体層）に近接配置しても容量カップリン
グは殆ど問題とならない。同時に、分離する場合と比較
して蓄積容量の一方の電極の面積を広げられるため、蓄
積容量の増加を図れる。

【００２２】或いはこれらのカバー層の導電性が小さい
態様やカバー層に導電性がある態様では、前記カバー層
は、前記一方の電極からパターン的に分離されていても
よい。

【００２３】このように構成すれば、先ずカバー層の導
電性が小さい態様の場合には、一方の電極が固定電位側
容量電極であるか画素電位側容量電極であるかによら
ず、より確実にカバー層の電位変動を低減できる。ま
た、カバー層に導電性がある態様の場合には、一方の電
極が固定電位側容量電極であるか画素電位側容量電極で
あるかによらず、一方の電極からパターン的に分離され
ている導電性のあるカバー層を固定電位にすれば、カバ
ー層を薄膜トランジスタ（特にそのゲート電極や半導体
層）に近接配置しても容量カップリングは殆ど問題とな
らない。加えて、両者を分離することにより、両者を積
層構造内に追加的に作り込むことに起因するストレスの
緩和が図れる。尚、このようなカバー層は、画素毎に島
状に分離されていてもよい。

【００２４】本発明の電気光学装置の他の態様では、前
記固定電位側容量電極は、固定電位配線に接続されてい
る。

【００２５】この態様によれば、固定電位側容量電極
は、例えば画像表示領域内に格子状或いはストライプ状
に張り巡らされ且つ画像表示領域外に延設されて接地電
位又は対向電極電位に落とされる容量線などの固定電位
配線に接続されているので、確実且つ安定的に固定電位
とされる。

【００２６】或いは本発明の電気光学装置の他の態様で
は、前記基板上における前記薄膜トランジスタの上側に
積層されており画素の非開口領域を少なくとも部分的に
規定する導電性の上層遮光膜を更に備えており、前記固
定電位側容量電極は、前記上層遮光膜に接続され、前記
上層遮光膜を介して固定電位に落とされている。

【００２７】この態様によれば、各画素の非開口領域
は、トランジスタの上側に積層された格子状、ストライ
プ状又は島状などの上層遮光膜により少なくとも部分的
に規定される。しかも、係る上層遮光膜には導電性があ
り、遮光機能のみならず個定電位配線としての機能も有
するので、積層構造の複雑化を低減しつつ、このような
二つの機能を果たすことが可能となる。そして特にこの
ように薄膜トランジスタの上側に積層された上層遮光膜
を固定電位配線として利用することにより、基板上で平
面的に見て半導体層が存在する個所でも、上層遮光膜と
固定電位側容量電極との間のコンタクトをとれる。更に
このように薄膜トランジスタの上側に積層された上層遮
光膜を固定電位配線として利用することにより、蓄積容
量の誘電体膜形成後に直ちに、シリコン層を積めるの
で、製造工程上も大変有利である。

【００２８】或いは本発明の電気光学装置の他の態様で
は、前記基板上における前記薄膜トランジスタの下側に
積層されており前記チャネル領域を該下側から覆う導電
性の下層遮光膜を更に備えており、前記固定電位側容量
電極は、前記下層遮光膜に接続され、前記下層遮光膜を
介して固定電位に落とされている。

【００２９】この態様によれば、各画素の非開口領域
は、トランジスタの下側に積層された格子状、ストライ
プ状又は島状などの下層遮光膜により少なくとも部分的
に規定される。しかも、係る下層遮光膜には導電性があ
り、遮光機能のみならず個定電位配線としての機能も有
するので、積層構造の複雑化を低減しつつ、このような
二つの機能を果たすことが可能となる。

【００３０】本発明の電気光学装置の他の態様では、前
記画素電位側容量電極及び前記固定電位側容量電極のう
ち他方の電極は、前記薄膜トランジスタを構成するゲー
ト電極層と同一層から形成されている。

【００３１】この態様によれば、一方の電極は、カバー
層と同一シリコン層からなり、他方の電極は、例えば導
電性のポリシリコン膜からなるゲート電極層と同一層か
らなるので、積層構造の複雑化や肥大化を避けつつ蓄積
容量を構築可能となる。尚この場合、ゲート電極層と他
方の電極とはパターン的に分離しておけばよい。

【００３２】本発明の電気光学装置の他の態様では、前
記画素電位側容量電極及び前記固定電位側容量電極のう
ち他方の電極は、前記半導体層と同一層から形成されて
いる。

【００３３】この態様によれば、一方の電極は、カバー
層と同一シリコン層からなり、他方の電極は、例えばポ
リシリコン膜からなる半導体層と同一層からなるので、
積層構造の複雑化や肥大化を避けつつ蓄積容量を構築可
能となる。尚この場合、半導体層のドレイン領域から他
方の電極を形成すればよい（即ち、半導体層と他方の電
極とはパターン的に分離しておく必要はない）。

【００３４】本発明の電気光学装置の他の態様では、前
記画素電位側容量電極及び前記固定電位側容量電極のう
ち他方の電極は、前記画素電極と同一層から形成されて
いる。

【００３５】この態様によれば、一方の電極は、カバー
層と同一シリコン層からなり、他方の電極は、例えばＩ
ＴＯ（Indium Tin Oxide）膜からなる画素電極と同一層
からなるので、積層構造の複雑化や肥大化を避けつつ蓄
積容量を構築可能となる。尚この場合、他方の電極を画
素電位側容量電極とすれば、他方の電極と画素電極とを
パターン的に分離しないだけで、両差間の電気的接続が
得られるので有利である。

【００３６】本発明の電気光学装置の製造方法は上記課
題を解決するために、基板上に、相交差する走査線及び
データ線を形成する工程と、該走査線及びデータ線に接
続される薄膜トランジスタを形成する工程と、該薄膜ト
ランジスタに接続される画素電極を形成する工程と、前
記画素電極に接続され画素電極電位とされる画素電位側
容量電極と該画素電位側容量電極に誘電体膜を介して対
向配置され固定電位とされる固定電位側容量電極とを含
む蓄積容量を形成する工程と、前記薄膜トランジスタを
構成する半導体層の少なくともチャネル領域を平面的に
見て覆う位置に積層されるカバー層を形成する工程とを
備えており、前記蓄積容量を形成する工程及び前記カバ
ー層を形成する工程では、同一シリコン層から前記画素
電位側容量電極及び前記固定電位側容量電極のうち一方
の電極と前記カバー層とを形成する。

【００３７】本発明の電気光学装置の製造方法によれ
ば、走査線及びデータ線を形成する工程と、薄膜トラン
ジスタを形成する工程と、画素電極を形成する工程と、
蓄積容量を形成する工程と、カバー層を形成する工程と
が、当該電気光学装置の積層構造に応じた順序で相前後
して或いは同時に行われる。ここで特に、蓄積容量を形
成する工程及びカバー層を形成する工程では、同一シリ
コン層から、画素電位側容量電極及び固定電位側容量電
極のうち一方の電極とカバー層とを形成するので、前述
した本発明の電気光学装置を比較的容易に製造できる。

【００３８】本発明の電気光学装置の製造方法の他の態
様では、前記蓄積容量を形成する工程では、前記カバー
層をなすシリコン層部分をマスクしてのイオン打ち込み
により、前記一方の電極をなすシリコン層部分に導電性
を与える。

【００３９】この態様によれば、一方の電極からパター
ン的に分離されていないカバー層であって薄膜トランジ
スタとの容量カップリングが問題とならないカバー層
を、比較的容易に製造できる。

【００４０】本発明の他の電気光学装置は上記課題を解
決するために、基板上に、相交差する走査線及びデータ
線と、該走査線及びデータ線に接続された薄膜トランジ
スタと、該薄膜トランジスタに接続された画素電極と、
該画素電極に接続され画素電極電位とされる画素電位側
容量電極と該画素電位側容量電極に誘電体膜を介して対
向配置され固定電位とされる固定電位側容量電極とを含
む蓄積容量と、前記薄膜トランジスタを構成する半導体
層の少なくともチャネル領域を平面的に見て覆う位置に
積層されたシリコンでなる遮光層とを備えており、前記
蓄積容量の一方の電極は前記遮光層と同層で形成されて
いる。

【００４１】従って、耐光性に優れ且つ蓄積容量を効率
良く作り込むことが可能であり、特に優れた耐光性によ
って薄膜トランジスタのトランジスタ特性の変化により
フリッカ等が生じて表示画像の品位が低下してしまうと
いう問題を回避しつつ、同時に効率的に作り込まれる蓄
積容量によって特に微細ピッチな画素の高開口率化を図
りつつ表示画像中におけるクロストークやゴーストを低
減して画質を向上できる。

【００４２】このような本発明の他の電気光学装置で
は、前記遮光層と同層で形成された前記蓄積容量の一方
の電極は、前記遮光層を覆う第２の遮光層に接続されて
もよい。或いは、前記遮光層と同層で形成された前記蓄
積容量の一方の電極は、前記半導体層の下層で前記半導
体層を覆う第３の遮光層を備えてもよい。

【００４３】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。

【００４４】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の各実施形態は、本発明の電気
光学装置を液晶装置に適用したものである。

【００４５】（第１実施形態）本発明の第１実施形態に
おける電気光学装置の構成について、図１から図４を参
照して説明する。図１は、電気光学装置の画像表示領域
を構成するマトリクス状に形成された複数の画素におけ
る各種素子、配線等の等価回路である。図２は、データ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。図３は、図
２のＡ−Ａ’断面図であり、図４は、図２のＢ−Ｂ’断
面図である。尚、図３及び図４においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。

【００４６】図１において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素は、画素電極９ａと当該画素電極９aを
スイッチング制御するためのＴＦＴ３０が形成されてお
り、画像信号が供給されるデータ線６ａが当該ＴＦＴ３
０のソースに電気的に接続されている。データ線６ａに
書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線
順次に供給しても構わないし、相隣接する複数のデータ
線６ａ同士に対して、グループ毎に供給するようにして
も良い。また、ＴＦＴ３０のゲートに走査線３ａが電気
的に接続されており、所定のタイミングで、走査線３ａ
にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順
に線順次で印加するように構成されている。画素電極９
ａは、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
そのスイッチを閉じることにより、データ線６ａから供
給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミ
ングで書き込む。画素電極９ａを介して電気光学物質の
一例としての液晶に書き込まれた所定レベルの画像信号
Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成
された対向電極（後述する）との間で一定期間保持され
る。液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示
を可能にする。ノーマリーホワイトモードであれば、各
画素の単位で印加された電圧に応じて入射光に対する透
過率が減少し、ノーマリーブラックモードであれば、各
画素の単位で印加された電圧に応じて入射光に対する透
過率が増加され、全体として電気光学装置からは画像信
号に応じたコントラストを持つ光が出射する。ここで、
保持された画像信号がリークするのを防ぐために、画素
電極９ａと対向電極との間に形成される液晶容量と並列
に蓄積容量７０を付加する。

【００４７】本実施形態では特に、蓄積容量７０は、Ｔ
ＦＴ３０のドレイン（及び画素電極９ａ）に接続された
画素電位側容量電極７１と、後述の如く遮光膜からなる
固定電位配線の一例たる容量線３００に接続された固定
電位側容量電極７２とが、誘電体膜を介して対向配置さ
れることにより形成されている。そして、画素電位側容
量電極７１及び固定電位側容量電極７２のうちいずれか
一方は、後述の如くＴＦＴ３０を構成する半導体層のチ
ャネル領域を覆うカバー層と同一シリコン層から形成さ
れている。

【００４８】図２において、電気光学装置のＴＦＴアレ
イ基板上には、マトリクス状に複数の透明な画素電極９
ａ（点線部９ａ’により輪郭が示されている）が設けら
れており、画素電極９ａの縦横の境界に各々沿ってデー
タ線６ａ、走査線３ａが設けられている。

【００４９】また、半導体層１ａのうち図中右上がりの
斜線領域で示したチャネル領域１ａ’に対向するように
走査線３ａが配置されており、走査線３ａはゲート電極
として機能する（特に、本実施形態では、走査線３ａ
は、当該ゲート電極となる部分において幅広に形成され
ている）。このように、走査線３ａとデータ線６ａとの
交差する個所には夫々、チャネル領域１ａ’に走査線３
ａがゲート電極として対向配置された画素スイッチング
用のＴＦＴ３０が設けられている。尚、図２では、４つ
の画素の内、右上の画素についてのみ、ＴＦＴ３０、蓄
積容量７０等を詳細に図示しているが、実際にはこれと
同様に各画素にＴＦＴ３０、蓄積容量７０等が作り込ま
れている。

【００５０】本実施形態では、図１に示した容量線３０
０を構成する導電性の上層遮光膜９０が（後述のように
基板上においてＴＦＴ３０の上層側に）各画素電極の間
隙に沿って格子状に設けられており、下層遮光膜１１ａ
も（後述のように基板上においてＴＦＴ３０の下層側
に）同様に格子状に設けられている。これらの上層遮光
膜９０及び下層遮光膜１１ａは夫々、例えば、Ｔｉ（チ
タン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ
（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高
融点金属のうちの少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド、これらを積層し
たもの等からなる。本実施形態では、特に上層遮光膜９
０が容量線３００としての機能も兼ねるので、これら遮
光膜のうち少なくとも上層遮光膜９０は導電性材料から
形成する必要があるが、下層遮光膜１１ａが容量線３０
０としての機能を兼ねるように構成するのであれば、逆
に少なくとも下層遮光膜１１ａを導電性材料から形成す
る必要がある。

【００５１】図２から図４に示すように、本実施形態で
は特に、ＴＦＴ３０のゲート電極付近の上層側に、シリ
コン層からなるカバー層８０が設けられており、チャネ
ル領域１ａ’を上側から覆っている。更に走査線３ａと
同一層から蓄積容量７０の画素電位側容量電極７１が形
成されており、カバー層８０と同一シリコン層から蓄積
容量７０の固定電位側容量電極７２が形成されている。
これらの画素電位側容量電極７１と固定電位側容量電極
７２とが誘電体膜７４を介して対向配置されることによ
り、平面的に見て主にデータ線６ａに重なる領域及び走
査線３ａに重なる領域に、データ線６ａ及び走査線３ａ
に沿って伸びる部分を含む略Ｌ字型の蓄積容量７０が構
築されている。また、誘電体膜７４は、例えば膜厚５〜
２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜等の酸
化シリコン膜、あるいは窒化シリコン膜等から構成され
る。蓄積容量７０を増大させる観点からは、膜厚の信頼
性が十分に得られる限りにおいて、誘電体膜７４は薄い
程良い。

【００５２】また本実施形態では特に、固定電位側容量
電極７２をなすシリコン層部分は、不純物がドープされ
ることにより導電性があり、これと同一シリコン層から
なるカバー層８０をなすシリコン層部分は、不純物がド
ープされないことにより導電性がない。そして、これら
の同一シリコン層からなるカバー層８０と固定電位側容
量電極７２とは、パターン的に分離されていない。

【００５３】図２及び図３に示すように、データ線６ａ
は、コンタクトホール８１を介して例えばポリシリコン
膜からなる半導体層１ａのうち高濃度ソース領域１ｄに
電気的に接続されている。

【００５４】また図２及び図４に示すように、固定電位
側容量電極７２は、図１の容量線３００を構成する上層
遮光膜９０にコンタクトホール８４を介して接続されて
いる。容量線３００として機能する上層遮光膜９０は、
画素電極９ａが配置された画像表示領域からその周囲に
延設され、定電位源と電気的に接続されて、固定電位と
される。定電位源としては、ＴＦＴ３０を駆動するため
の走査信号を走査線３ａに供給するための走査線駆動回
路（後述する）や画像信号をデータ線６ａに供給するサ
ンプリング回路を制御するデータ線駆動回路（後述す
る）に供給される正電源や負電源の定電位源でも良い
し、対向基板の対向電極に供給される定電位でも構わな
い。

【００５５】尚、ＴＦＴ３０の下側に設けられる下層遮
光膜１１ａについても、その電位変動がＴＦＴ３０に対
して悪影響を及ぼすことを避けるために、上層遮光膜９
０と同様に、画像表示領域からその周囲に延設して定電
位源に接続するとよい。

【００５６】更に図２から図４に示すように、画素電極
９ａは、画素電位側容量電極７１を中継することによ
り、コンタクトホール８３及び８５を介して半導体層１
ａのうち高濃度ドレイン領域１ｅに電気的に接続されて
いる。

【００５７】尚、図３においてコンタクトホール８１
は、比較的その深度が深いので、中間にある他の導電層
（例えば、画素電位側容量電極７１と同一層、固定電位
側容量電極７２と同一層、上層遮光膜９０と同一層）を
中継層として利用して、２つ以上の直列なコンタクトホ
ールから構成してもよい。同様に図４においてコンタク
トホール８５は、比較的その深度が深いので、中間にあ
る他の導電層（例えば、固定電位側容量電極７２と同一
層、上層遮光膜９０と同一層、データ線６ａと同一層）
を中継層として利用して、２つ以上の直列なコンタクト
ホールから構成してもよい。このように中間にある他の
導電層を中継層として利用すれば、例えば層間距離が例
えば１０００ｎｍ程度に長くても、両者間を一つのコン
タクトホールで接続する技術的困難性を回避しつつ比較
的小径の二つ以上の直列なコンタクトホールで両者間を
良好に接続でき、画素開口率を高めること可能となり、
コンタクトホール開孔時におけるエッチングの突き抜け
防止にも役立つ。加えて、このように深度の深いコンタ
クトホール８１や８５については、エッチングの深度制
御の困難性に鑑み、エッチング突き抜け防止用の膜を半
導体層１ａの下側（コンタクトホール８１の場合）や画
素電位側容量電極７１の下側（コンタクトホール８５の
場合）に、島状に設けるようにしてもいよい。

【００５８】図３及び４に示すように、電気光学装置
は、透明なＴＦＴアレイ基板１０と、これに対向配置さ
れる透明な対向基板２０とを備えている。ＴＦＴアレイ
基板１０は、例えば石英基板、ガラス基板、シリコン基
板からなり、対向基板２０は、例えばガラス基板や石英
基板からなる。ＴＦＴアレイ基板１０には、画素電極９
ａが設けられており、その上側には、ラビング処理等の
所定の配向処理が施された配向膜１６が設けられてい
る。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxid
e）膜などの透明導電性薄膜からなる。また配向膜１６
は例えば、ポリイミド薄膜などの有機薄膜からなる。

【００５９】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性薄膜からなる。また配向膜２２は、ポリイミ
ド薄膜などの有機薄膜からなる。

【００６０】対向基板２０には、更に図３及び図４に示
すように、格子状又はストライプ状の第２遮光膜２３を
設けるようにしてもよい。このような構成を採ること
で、上層遮光膜９０と共に、対向基板２０側から入射光
がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃
度ドレイン領域１ｃに侵入するのを確実に阻止する。更
に、第２遮光膜２３は、少なくとも入射光が照射される
面を高反射な膜で形成することにより、電気光学装置の
温度上昇を防ぐ働きをする。加えて、本実施形態では、
Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮
光領域のうちデータ線６ａに沿った部分を遮光してもよ
い。

【００６１】このように構成された、画素電極９ａと対
向電極２１とが対面するように配置されたＴＦＴアレイ
基板１０と対向基板２０との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層５０が形成される。液晶層５０は、画素
電極９ａからの電界が印加されていない状態で配向膜１
６及び２２により所定の配向状態をとる。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、ＴＦＴアレイ基板１０及
び対向基板２０をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。

【００６２】更に、画素スイッチング用ＴＦＴ３０の下
には、下地絶縁膜１２が設けられている。下地絶縁膜１
２は、ＴＦＴアレイ基板１０の全面に形成されることに
より、ＴＦＴアレイ基板１０の表面の研磨時における荒
れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ
３０の特性の劣化を防止する機能を有する。

【００６３】図３において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高
濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備
えている。

【００６４】固定電位側容量電極７２上には、高濃度ソ
ース領域１ｄへ通じるコンタクトホール８１、固定電位
側容量電極７２へ通じるコンタクトホール８４及び画素
電位側容量電極７１へ通じるコンタクトホール８５が各
々開孔された第１層間絶縁膜４１が形成されている。

【００６５】第１層間絶縁膜４１上には上層遮光膜９０
が形成されており、これらの上には、高濃度ソース領域
１ｄへ通じるコンタクトホール８１及び画素電位側容量
電極７１へ通じるコンタクトホール８５が各々開孔され
た第２層間絶縁膜４２が形成されている。

【００６６】第２層間絶縁膜４２上にはデータ線６ａが
形成されており、これらの上には、画素電位側容量電極
７１へ通じるコンタクトホール８５が形成された第３層
間絶縁膜４３が形成されている。画素電極９ａは、この
ように構成された第３層間絶縁膜４３の上面に設けられ
ている。

【００６７】以上のように構成された本実施形態によれ
ば、対向基板２０側からＴＦＴ３０のチャネル領域１
ａ’及びその付近に入射光が入射しようとすると、第２
遮光膜２３、データ線６ａ及び上層遮光膜９０で遮光を
行う。他方、ＴＦＴアレイ基板１０側から、ＴＦＴ３０
のチャネル領域１ａ’及びその付近に戻り光が入射しよ
うとすると、下層遮光膜１１ａで遮光を行う（特に、複
板式のカラー表示用のプロジェクタ等で複数の電気光学
装置をプリズム等を介して組み合わせて一つの光学系を
構成する場合には、他の電気光学装置からプリズム等を
突き抜けて来る投射光部分からなる戻り光は強力である
ので、有効である。）。そして、斜めの入射光、内面反
射光、多重反射光などのＴＦＴ３０から層間距離を隔て
て遮光するのでは、遮光効果が薄い光成分については、
ＴＦＴ３０に近接して積層されたカバー層８０により吸
収する。これらの結果、ＴＦＴ３０の特性が光リークに
より劣化することは殆ど無くなり、当該電気光学装置で
は、非常に高い耐光性が得られる。即ち、本実施形態で
は、ストレス及び容量カップリングに係る問題を引き起
こすこと無くカバー層８０をＴＦＴ３０に近接配置可能
であるので、当該カバー層８０により、耐光性を十分に
高められる。

【００６８】しかも本実施形態では特に、前述の如く固
定電位側容量電極７２をなすシリコン層部分は、不純物
がドープされることにより導電性があるドープドシリコ
ンからなり、カバー層８０をなすシリコン層部分は、不
純物がドープされないことにより導電性がないノンドー
プトシリコンからなる。このため、カバー層８０をＴＦ
Ｔ３０に近接配置しても容量カップリングは、より一層
問題とならないので、チャネル領域１ａ’に対してカバ
ー層８０を、より一層近接配置できるので大変有利であ
る。

【００６９】このようなカバー層の膜厚を、１００ｎｍ
〜３００ｎｍ、好ましくは２００ｎｍ程度とすることに
より、その光吸収率を実用上十分に高められる。同時に
カバー層８０の存在により発生するストレスも実用上殆
ど問題とならず更にカバー層８０の存在に起因して発生
する画素電極９ａの下地面（第３層間絶縁膜４３の表
面）における段差も実用上殆ど問題とならない。また、
固定電位側容量電極７２としても、この程度の膜厚があ
れば支障はない。そして、より具体的な膜厚について
は、装置仕様に応じて求められる透過率（光吸収率）、
段差、ストレス等の影響を総合的に勘案して設定すれば
よい。

【００７０】更に本実施形態によれば、カバー層８０と
同一シリコン層から固定電位側容量電極７２が形成され
た蓄積容量７０により、データ線６ａ及びＴＦＴ３０を
介して画素電極９ａに書き込まれた電位を比較的長時間
に渡って保持できる。即ち、専ら蓄積容量７０の電極と
してのみ用いられる導電層を追加的に積層することによ
る積層構造の複雑化或いは肥大化を避けつつ、限られた
ＴＦＴアレイ基板１０上の領域内に効率的に蓄積容量７
０を作り込める。

【００７１】本実施形態では特に、固定電位側容量電極
７２は、ＴＦＴ３０の上層側に積層された上層遮光膜９
０に接続されることにより、固定電位に落とされている
ので、基板上で平面的に見て半導体層１ａが存在する個
所でも、上層遮光膜９０と固定電位側容量電極７２との
間のコンタクトをとれる（即ち、コンタクトホール８４
を避けるために、平面的に見て半導体層１ａを括れさせ
たり小さくする必要はない）。更にこのようにＴＦＴ３
０の上層側に積層された上層遮光膜９０を容量線３００
（図１参照）として利用することにより、後述する当該
電気光学装置の製造プロセスにおいて、蓄積容量７０の
誘電体膜７４を形成後に直ちに（即ち、下側にある固定
電位配線に接続するためのコンタクトホールを開孔する
作業を挟むこと無く）、カバー層８０及び固定電位側容
量電極７２となるシリコン層を積めるという利益も得ら
れる。

【００７２】加えて本実施形態では特に、同一シリコン
層からなるカバー層８０と固定電位側容量電極７２とは
パターン的に分離されていないため、これらをパターン
的に分離することによる積層構造の複雑化や装置の信頼
性低下を招かなくて済むと同時に、分離する場合と比較
して蓄積容量７０の構築面積を広げられるため、蓄積容
量７０の増加を図れる。

【００７３】以上説明した実施形態では、多数の導電層
を積層することにより、画素電極９ａの下地面（即ち、
第３層間絶縁膜４３の表面）におけるデータ線６ａや走
査線３ａに沿った領域に段差が生じるが、ＴＦＴアレイ
基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２
層間絶縁膜４２、第３層間絶縁膜４３に溝を掘って、デ
ータ線６ａ等の配線やＴＦＴ３０等を埋め込むことによ
り平坦化処理を行ってもよいし、第３層間絶縁膜４３や
第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical M
echanical Polishing）処理等で研磨することにより、
或いは有機ＳＯＧを用いて平らに形成することにより、
当該平坦化処理を行ってもよい。

【００７４】更に以上説明した実施形態では、画素スイ
ッチング用ＴＦＴ３０は、好ましくは図３に示したよう
にＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃
度ドレイン領域１ｃに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線３ａの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のＴＦＴであってもよい。また本実施
形態では、画素スイッチング用ＴＦＴ３０のゲート電極
を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間
に１個のみ配置したシングルゲート構造としたが、これ
らの間に２個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でＴＦ
Ｔを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。

【００７５】（製造プロセス）次に、上述の如き構成を
持つ第１実施形態における電気光学装置の製造プロセス
について、図５及び図６を参照して説明する。ここに図
５及び図６は、第１実施形態の電気光学装置の製造プロ
セスにおける各工程におけるＴＦＴアレイ基板側の各層
を、図４及び図５と同様に図２のＡ−Ａ’断面及びＢ−
Ｂ’断面に対応させて示す工程図である。

【００７６】先ず図５の工程（１）に示すように、石英
基板、ハードガラス、シリコン基板等のＴＦＴアレイ基
板１０を用意する。ここで、好ましくはＮ₂（窒素）等
の不活性ガス雰囲気且つ約９００〜１３００℃の高温で
アニール処理し、後に実施される高温プロセスにおける
ＴＦＴアレイ基板１０に生じる歪みが少なくなるように
前処理しておく。そして、このように処理されたＴＦＴ
アレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ
及びＰｄ等の金属や金属シリサイド等の金属合金膜を、
スパッタリングにより、１００〜５００ｎｍ程度の膜
厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成す
る。そしてフォトリソグラフィ及びエッチングにより、
図２に示した如き所定パターンの下層遮光膜１１ａを形
成する。

【００７７】続いて、下層遮光膜１１ａ上に、例えば、
常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチ
ル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチ
ル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・
オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２
を形成する。この下地絶縁膜１２の膜厚は、例えば約５
００〜２０００ｎｍとする。

【００７８】続いて、下地絶縁膜１２上に、約４５０〜
５５０℃、好ましくは約５００℃の比較的低温環境中
で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガ
ス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力
約２０〜４０ＰａのＣＶＤ）により、アモルファスシリ
コン膜を形成する。その後、窒素雰囲気中で、約６００
〜７００℃にて約１〜１０時間、好ましくは、４〜６時
間のアニール処理を施することにより、ポリシリコン膜
１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎ
ｍの厚さとなるまで固相成長させる。固相成長させる方
法としては、ＲＴＡ（Rapid Thermal Anneal)を使った
アニール処理でも良いし、エキシマレーザー等を用いた
レーザーアニールでも良い。この際、画素スイッチング
用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型
にするかに応じて、Ｖ族元素やIII族元素のドーパント
を僅かにイオン注入等によりドープしても良い。そし
て、フォトリソグラフィ及びエッチングにより、図２に
示した如き所定パターンを有する半導体層１ａを形成す
る。

【００７９】次に工程（２）に示すように、ＴＦＴ３０
を構成する半導体層１ａを約９００〜１３００℃の温
度、好ましくは約１０００℃の温度により熱酸化するこ
とにより、又は減圧ＣＶＤ法等により、若しくは両者を
続けて行うことにより、単層又は多層の高温酸化シリコ
ン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶
縁膜を含む）絶縁薄膜２を形成する。この結果、半導体
層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましく
は約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さ
は、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１
００ｎｍの厚さとなる。

【００８０】続いて、絶縁薄膜２に対する反応性イオン
エッチング、反応性イオンビームエッチング等のドライ
エッチングにより、コンタクトホール８３を開孔する。
更に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、
更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電
化する。又は、Ｐイオンをこのポリシリコン膜の成膜と
同時に導入したドープトシリコン膜を用いてもよい。こ
のポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚
さ、好ましくは約３００ｎｍである。そして、フォトリ
ソグラフィ及びエッチングにより、図２に示した如き所
定パターンの走査線３ａと画素電位側容量電極７１とを
同時形成する。

【００８１】続いてＴＦＴ３０をＬＤＤ構造を持つｎチ
ャネル型のＴＦＴとする場合、半導体層１ａに、先ず低
濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成
するために、走査線３ａ（ゲート電極）をマスクとし
て、ＰなどのＶ族元素のドーパントを低濃度で（例え
ば、Ｐイオンを１〜３×１０¹³／ｃｍ²のドーズ量に
て）ドープする。これにより走査線３ａ下の半導体層１
ａはチャネル領域１ａ’となる。この不純物のドープに
より画素電位側容量電極７１及び走査線３ａも低抵抗化
される。更に、画素スイッチング用ＴＦＴ３０を構成す
る高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを
形成するために、走査線３ａよりも幅の広いマスクでレ
ジスト層６００を走査線３ａ上に形成した後、同じくＰ
などのＶ族元素のドーパントを高濃度で（例えば、Ｐイ
オンを１〜３×１０¹⁵／ｃｍ²のドーズ量にて）ドープ
する。また、画素スイッチング用ＴＦＴ３０をｐチャネ
ル型とする場合、半導体層１ａに、低濃度ソース領域１
ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域
１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｂ
などのIII族元素のドーパントを用いてドープする。
尚、例えば、低濃度のドープを行わずに、オフセット構
造のＴＦＴとしてもよく、走査線３ａをマスクとして、
Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセ
ルフアライン型のＴＦＴとしてもよい。この不純物のド
ープにより画素電位側容量電極７１及び走査線３ａも更
に低抵抗化される。

【００８２】尚、これらのＴＦＴ３０の素子形成工程と
並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ
から構成される相補型構造を持つデータ線駆動回路、走
査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の
周辺部に形成してもよい。

【００８３】次に工程（３）に示すように、画素電位側
容量電極７１及び走査線３ａ並びに絶縁薄膜２上に、減
圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコ
ン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７
４を２５ｎｍ以上５０ｎｍ以下の比較的薄い厚さに堆積
する。但し、誘電体膜７４は、絶縁薄膜２の場合と同様
に、単層膜或いは多層膜のいずれから構成してもよく、
一般にＴＦＴのゲート絶縁膜を形成するのに用いられる
各種の公知技術により形成可能である。そして、誘電体
膜７４を薄くする程、蓄積容量７０は大きくなるので、
結局、膜破れなどの欠陥が生じないことを条件に、膜厚
５０ｎｍ以下の極薄い絶縁膜となるように誘電体膜７４
を形成すると本実施形態の効果を増大させることができ
る。

【００８４】続いて、誘電体膜７４上に導電性のないポ
リシリコン層を減圧ＣＶＤ法等により堆積した後、フォ
トリソグラフィ及びエッチングにより、図２に示した如
きカバー層８０及び固定電位側容量電極７２’（導電性
が付与される前の電極）を含む所定パターンのシリコン
層とする。この際のシリコン層の膜厚としては、１００
ｎｍ以上３００ｎｍ以下程度が好ましいが、前述の如く
装置仕様に応じて求められる透過率（光吸収率）、段
差、ストレス等の影響を総合的に勘案して設定する。

【００８５】次に、工程（４）では、フォトリソグラフ
ィ及びエッチングにより、カバー層８０となるシリコン
層部分をマスクするレジスト６０１を形成した後に、矢
印６００で示した方向からイオン打ち込みを行って、固
定電位側容量電極７２’を低抵抗化する。即ち、ドープ
トシリコンからなる固定電位側容量電極７２が完成す
る。この際、カバー層８０についてはドープされない。
即ち、カバー層８０は、ノンドープトシリコンからな
る。

【００８６】次に、図６の工程（５）に示すように、レ
ジスト５００を除去した後に、例えば、常圧又は減圧Ｃ
ＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、Ｂ
ＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコ
ン膜や酸化シリコン膜等からなる第１層間絶縁膜４１を
形成する。第１層間絶縁膜４１の膜厚は、例えば５００
〜１５００ｎｍ程度である。

【００８７】更に、第１層間絶縁膜４１に対する反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングにより、コンタクトホール８４を開孔
する。その後、第１層間絶縁膜４１上の全面に、Ｔｉ、
Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイ
ド等の金属合金膜を、スパッタリングにより例えば１０
０〜５００ｎｍ程度の膜厚に形成した後に、フォトリソ
グラフィ及びエッチングを行って、図２に示した如き所
定パターンを有する上層遮光膜９０を形成する。

【００８８】次に、工程（６）では、上層遮光膜９０上
に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を
用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリ
ケートガラス膜、窒化シリコン膜や酸化シリコン膜等か
らなる第２層間絶縁膜４２を形成する。第２層間絶縁膜
４２の膜厚は、例えば５００〜１５００ｎｍ程度であ
る。

【００８９】続いて、第２層間絶縁膜４２に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、コンタクトホール８１を開
孔する。この際、走査線３ａや上層遮光膜９０を基板周
辺領域において図示しない配線と接続するためのコンタ
クトホールも、コンタクトホール８１と同一の工程によ
り第２層間絶縁膜４２に開孔することができる。その
後、第１層間絶縁膜４１上の全面に、スパッタリング等
により、遮光性のＡｌ等の低抵抗金属や金属シリサイド
等を金属膜として、約１００〜５００ｎｍの厚さ、好ま
しくは約３００ｎｍに堆積する。そして、フォトリソグ
ラフィ及びエッチングにより、図２に示した如き所定パ
ターンを有するデータ線６ａを形成する。

【００９０】次に工程（７）に示すように、データ線６
ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴ
ＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰ
ＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第３層間絶縁膜４３を形成する。
第３層間絶縁膜４３の膜厚は、例えば５００〜１５００
ｎｍ程度である。

【００９１】続いて、第３層間絶縁膜４３に対する反応
性イオンエッチング、反応性イオンビームエッチング等
のドライエッチングにより、コンタクトホール８５を開
孔する。

【００９２】続いて、第３層間絶縁膜４３上に、スパッ
タ処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５
０〜２００ｎｍの厚さに堆積する。そして、フォトリソ
グラフィ及びエッチングにより、図２に示した如き所定
パターンを有する画素電極９ａを形成する。尚、当該液
晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の
反射率の高い不透明な材料から画素電極９ａを形成して
もよい。

【００９３】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図３及び図４参照）が形成され
る。

【００９４】他方、図３及び図４に示した対向基板２０
については、ガラス基板等が先ず用意され、第２遮光膜
２３及び額縁としての遮光膜（図１４及び図１５参照）
が、例えば金属クロムをスパッタした後、フォトリソグ
ラフィ及びエッチングを経て形成される。尚、これらの
遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌ
などの金属材料の他、カーボンやＴｉをフォトレジスト
に分散した樹脂ブラックなどの材料から形成してもよ
い。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、カ
バー層８０、下層遮光膜１１ａ等で遮光領域を規定すれ
ば、対向基板２０上の第２遮光膜２３を省くことができ
る。

【００９５】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図３及び図４参照）が形成される。

【００９６】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材（図１４及び図１５参
照）により貼り合わされ、真空吸引等により、両基板間
の空間に、例えば複数種類のネマティック液晶を混合し
てなる液晶が吸引されて、所定層厚の液晶層５０が形成
される。

【００９７】以上説明したように本製造プロセスでは、
図５の工程（３）及び（４）で、同一シリコン層から、
カバー層８０及び固定電位側容量電極７２を形成するの
で、前述した第１実施形態の電気光学装置を比較的容易
に製造できる。特に、工程（４）で、カバー層８０をな
すシリコン層部分をマスクしてのイオン打ち込みによ
り、カバー層８０に導電性を与えることなく、固定電位
側容量電極７２をなすシリコン層部分にのみ導電性の与
えることができる。これにより、パターン的に分離され
ていないカバー層８０であって、ＴＦＴ３０に近接配置
してもＴＦＴ３０との容量カップリングが問題とならな
い導電性のないカバー層８０を、比較的容易に製造でき
る。

【００９８】（第２実施形態）次に、図７から図９を参
照して本発明の電気光学装置の第２実施形態について説
明する。ここに、図７は、データ線、走査線、画素電極
等が形成されたＴＦＴアレイ基板の画素の平面図であ
り、図８は、図７におけるカバー層を中心とする主な積
層構造を示すＡ−Ａ’断面図であり、図９は、その変形
例におけるＡ−Ａ’断面図である。尚、図８及び図９に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を適宜異ならし
めてある。また、図７から図９において、図１から図３
（第１実施形態）と同様の構成要素には、同様の参照符
号を付し、その説明は省略する。

【００９９】図７及び図８に示すように、第２実施形態
では、第１実施形態と異なり、上層遮光膜９０が存在し
ておらず（更に、これに伴って第２層間絶縁膜４２及び
コンタクトホール８４が存在しておらず）、代りに、カ
バー層８０と同一シリコン層からなる固定電位側容量電
極１７２が、コンタクトホール８６を介して下層遮光膜
１１ａに接続されて、固定電位に落とされている。ま
た、走査線３ａと同一層からではなく、半導体層１ａの
高濃度ドレイン領域１ａから延設された導電性ポリシリ
コン膜部分から、画素電位側容量電極１７１が形成され
ており、この画素電位側容量電極１７１と固定電位側容
量電極１７２とが誘電体膜１７４を介して対向配置され
ることで蓄積容量１７０が構築されている。更に、半導
体層１ａの平面形状については、コンタクトホール８６
が開孔可能なように、図８における上端付近が若干短く
され、蓄積容量１７０を増大させるように画素電位側容
量電極１７１をなす部分が、走査線に沿った領域にも
（図８中、右側に）延設されている。また、半導体層１
ａの図８中の右端付近に画素電極９ａからのコンタクト
ホール８５が開孔されている。他方、蓄積容量１７０の
誘電体膜を厚くしないように、この領域におけるゲート
絶縁膜２を含む絶縁薄膜２がエッチングにより除去され
ている。その他の構成については、図８で省略されてい
る画素電極９ａ、対向基板２０等の構成を含めて、図２
から図４に示した第１実施形態の場合と同様である。

【０１００】従って第２実施形態によれば、各画素の非
開口領域を少なくとも部分的に規定する下層遮光膜１１
ａは、遮光機能のみならず図１に示した容量線３００と
しての機能も有する。そして、このような下層遮光膜１
１ａは好ましくは、第１実施形態における上層遮光膜９
０の場合と同様に、画素電極９ａが配置された画像表示
領域からその周囲に延設され、定電位源と電気的に接続
される。

【０１０１】尚、図９に示したように蓄積容量１７０
を、走査線３ａに重なる領域にまで（Ｌ字型に）作り込
むことなく、データ線６ａに重なる領域にのみに（矩形
に）作り込んでもよい。この場合、走査線３ａに沿った
画素非開口領域を不必要に広げないように、半導体層１
ａの高濃度ドレイン領域１ｅから延設された角状部を画
素電極９ａ下に突出させおき、この部分に画素電極９ａ
からのコンタクトホール１８５が開孔されている。

【０１０２】（第３実施形態）次に、図１０から図１２
を参照して本発明の電気光学装置の第３実施形態につい
て説明する。ここに、図１０は、データ線、走査線、画
素電極等が形成されたＴＦＴアレイ基板の画素の平面図
であり、図１１は、図１０におけるカバー層を中心とす
る主な積層構造を示すＡ−Ａ’断面図であり、図１２
は、その変形例におけるＡ−Ａ’断面図である。尚、図
１１及び図１２においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を適宜異ならしめてある。また、図１０から図１３に
おいて、図１から図３（第１実施形態）或いは図と同様
の構成要素には、同様の参照符号を付し、その説明は省
略する。

【０１０３】図１０及び図１１に示すように、第３実施
形態では、第２実施形態と比べて、同一シリコン層から
なるカバー層８０’と固定電位側容量電極１７２’と
が、パターン的に分離されている。その他の構成につい
ては、第２実施形態の場合と同様である。

【０１０４】従って第３実施形態によれば、各画素の非
開口領域を少なくとも部分的に規定する下層遮光膜１１
ａは、遮光機能のみならず図１に示した容量線３００と
しての機能も有する。そして特にカバー層８０’と固定
電位側容量電極１７２’とが分離されているため、これ
らを積層構造内に追加的に作り込むことに起因するスト
レスの緩和が図れる。更に固定電位側容量電極７２にお
ける微弱な電位変動がカバー層８０を介してＴＦＴ３０
に悪影響を及ぼす事態を防止できる。

【０１０５】尚、図１２に示したように蓄積容量１７０
を、走査線３ａに重なる領域にまで（Ｌ字型に）作り込
むことなく、データ線６ａに重なる領域にのみに（矩形
に）作り込んでもよい。この場合、走査線３ａに沿った
画素非開口領域を不必要に広げないように、半導体層１
ａの高濃度ドレイン領域１ｅから延設された角状部を画
素電極９ａ下に突出させおき、この部分に画素電極９ａ
からのコンタクトホール１８５が開孔されている。

【０１０６】以上説明した第２及び第３実施形態では、
第１実施形態の場合とは異なり、下層遮光膜１１ａに図
１における容量線３００としての機能を与えるが故に、
容量線３００としての機能を持たない上層遮光膜を省略
しているが、第２及び第３実施形態でも、第１実施形態
の上層遮光膜９０の如き遮光膜を専ら遮光の目的で設け
るようにしてもよい。即ち、耐光性を高めるためには、
ＴＦＴ３０の上下に上層遮光膜及び下層遮光膜が夫々配
置されている方がより好ましい。

【０１０７】ここで、図１３を参照して本発明の各実施
形態の電気光学装置における下層遮光膜と上層遮光膜と
の形状についての好ましい関係について説明を加える。
ここに、図１３は、下層遮光膜及び上層遮光膜のみを抽
出して示すＴＦＴアレイ基板の画素の平面図である。

【０１０８】図１３に示すように、各実施形態では、下
層遮光膜１１ａ及び上層遮光膜９０共に格子状に形成さ
れており、下層遮光膜１１ａは、平面的に見て上層遮光
膜９０の形成領域からはみ出さないように（即ち、一回
り小さく）構成されている。従って上層遮光膜９０によ
り各画素の開口領域の輪郭が規定される。また、両者間
にある不図示の走査線、データ線及びＴＦＴ等は、平面
的に見て下層遮光膜１１ａの形成領域からはみ出さない
ように構成されている。

【０１０９】従って、対向基板２０側からの入射光が上
層遮光膜９０の形成領域からはみ出した下層遮光膜１１
ａ（更に、走査線、データ線等）で反射することで、当
該電気光学装置の内部における内面反射光や多重反射光
が発生することを効果的に未然防止できる。尚、ＴＦＴ
アレイ基板１０側からの戻り光が下層遮光膜１１ａの形
成領域からはみ出した上層遮光膜９０部分で反射するこ
とで、当該電気光学装置の内部における内面反射光や多
重反射光は若干発生する。しかしながら、戻り光は入射
光に比べて遥かに光強度が低いために、戻り光による内
面反射や多重反射光の悪影響は入射光のそれに比べて軽
微である。そして、このような軽微な内面反射光や多重
反射光であれば、ＴＦＴ３０に近接配置されたシリコン
層からなるカバー層８０によって十分に吸収可能であ
る。従って本実施形態の構成は有利である。

【０１１０】（その他の変形形態）以上説明した各実施
形態では、カバー層８０をなすシリコン層部分は、ノン
ドープトシリコンからなり導電性がないが、カバー層８
０も、同一シリコン層から形成される固定電位側容量電
極７２と同様に、不純物がドープされることにより導電
性があるドープトシリコンから形成されてもよい。この
場合には、カバー層８０を固定電位に落とすことによ
り、ＴＦＴ３０に近接配置しても容量カップリングは殆
ど問題とならない。このようにカバー層８０を導電性の
ドープトシリコンから構成する場合には、ＴＦＴ３０と
の寄生容量を確実に抑制する観点からは、カバー層８０
とＴＦＴ３０（即ち、ゲート電極を構成する走査線３
ａ）との間に介在する層間絶縁膜（誘電体膜）の膜厚を
４００ｎｍ以上とするのが好ましい。従って、このよう
な比較的厚い層間絶縁膜を蓄積容量の誘電体膜をとして
そのまま用いることは望ましくない（即ち、誘電体膜の
膜厚に反比例して容量が小さくなってしまう）ので、当
該層間絶縁膜を誘電体膜となる部分において局所的にエ
ッチングして、２５ｎｍ〜５０ｎｍの薄い誘電体膜にす
ればよい。尚、このような電気光学装置は、例えば図５
の工程（４）において、カバー層８０となる部分をマス
クすることなく、カバー層８０及び固定電位側容量電極
７２をなすシリコン層に対してイオン打ち込みを行っ
て、低抵抗のドープトシリコン層とすればよい。更に、
このようにカバー層８０に導電性を持たせる場合には、
これと同一シリコン層からなる電極からパターン的に分
離して、更に別途コンタクトホールを介して上層遮光
膜、下層遮光膜等からなる固定電位配線に接続しても、
導電性のあるカバー層８０を固定電位に落とせる。特
に、カバー層８０と同一シリコン層からなる電極を画素
電位電極として用いる場合にはこのような構成を採ると
よい。

【０１１１】以上説明した各実施形態においては、固定
電位側容量電極７２がカバー層８０と同一シリコン膜か
ら形成されているが、画素電位側容量電極７１がカバー
層８０と同一シリコン膜から形成されてもよい。また、
以上説明した各実施形態では、カバー層８０と同一シリ
コン層から形成されない方の電極については、導電性の
ポリシリコン膜からなる走査線３ａや半導体層１ａと同
一層から形成されているが、例えばＩＴＯ膜からなる画
素電極９ａと同一層、上層又は下層遮光膜と同一層、デ
ータ線と同一層等から形成されてもよい。更に、固定電
位側容量電極は、ＴＦＴ３０の上側（例えば、走査線３
ａと画素電位側容量電極７１との間やデータ線６ａと画
素電位側容量電極７１との間）に積層されてもよいし、
ＴＦＴ３０の下側に積層されてもよい。但し、容量線３
００として機能する遮光膜と固定電位側容量電極との層
間距離が短いほど両者をコンタクトホール等により接続
するのが容易となり積層構造の複雑化を招かないで済む
と共に装置信頼性が高まる。

【０１１２】加えて、上述した各実施形態は、画素電極
等が透明であり入射光を透過する透過型の電気光学装置
として構築されているが、画素電極が反射膜であるか或
いは反射膜が画素電極下に配置されており入射光を反射
する反射型の電気光学装置として構築されてもよい。

【０１１３】（電気光学装置の全体構成）以上のように
構成された各実施形態における電気光学装置の全体構成
を図１４及び図１５を参照して説明する。尚、図１４
は、ＴＦＴアレイ基板１０をその上に形成された各構成
要素と共に対向基板２０の側から見た平面図であり、図
１５は、図１４のＨ−Ｈ’断面図である。

【０１１４】図１５において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る画像表示領域１０ａの周辺を
規定する額縁としての第３遮光膜５３が設けられてい
る。シール材５２の外側の領域には、データ線６ａに画
像信号を所定タイミングで供給することによりデータ線
６ａを駆動するデータ線駆動回路１０１及び外部回路接
続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設
けられており、走査線３ａに走査信号を所定タイミング
で供給することにより走査線３ａを駆動する走査線駆動
回路１０４が、この一辺に隣接する２辺に沿って設けら
れている。走査線３ａに供給される走査信号遅延が問題
にならないのならば、走査線駆動回路１０４は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路１０１を画像表示領域１０ａの辺に沿って両側に配列
してもよい。更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域１０ａの両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れている。また、対向基板２０のコーナー部の少なくと
も１箇所においては、ＴＦＴアレイ基板１０と対向基板
２０との間で電気的に導通をとるための導通材１０６が
設けられている。そして、図１５に示すように、図１４
に示したシール材５２とほぼ同じ輪郭を持つ対向基板２
０が当該シール材５２によりＴＦＴアレイ基板１０に固
着されている。

【０１１５】尚、ＴＦＴアレイ基板１０上には、これら
のデータ線駆動回路１０１、走査線駆動回路１０４等に
加えて、複数のデータ線６ａに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線６ａ
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。

【０１１６】以上図１から図１５を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated bonding)基板上に
実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
２０の投射光が入射する側及びＴＦＴアレイ基板１０の
出射光が出射する側には各々、例えば、ＴＮモード、Ｖ
Ａ（Vertically Aligned）モード、ＰＤＬＣ(Polymer D
ispersed Liquid Crystal)モード等の動作モードや、ノ
ーマリーホワイトモード／ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。

【０１１７】以上説明した各実施形態における電気光学
装置は、プロジェクタに適用されるため、３枚の電気光
学装置がＲＧＢ用のライトバルブとして各々用いられ、
各ライトバルブには各々ＲＧＢ色分解用のダイクロイッ
クミラーを介して分解された各色の光が投射光として各
々入射されることになる。従って、各実施形態では、対
向基板２０に、カラーフィルタは設けられていない。し
かしながら、第２遮光膜２３の形成されていない画素電
極９ａに対向する所定領域にＲＧＢのカラーフィルタを
その保護膜と共に、対向基板２０上に形成してもよい。
このようにすれば、プロジェクタ以外の直視型や反射型
のカラー電気光学装置について、各実施形態における電
気光学装置を適用できる。また、対向基板２０上に１画
素1個対応するようにマイクロレンズを形成してもよ
い。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向
する画素電極９ａ下にカラーレジスト等でカラーフィル
タ層を形成することも可能である。このようにすれば、
入射光の集光効率を向上することで、明るい電気光学装
置が実現できる。更にまた、対向基板２０上に、何層も
の屈折率の相違する干渉層を堆積することで、光の干渉
を利用して、ＲＧＢ色を作り出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
対向基板によれば、より明るいカラー電気光学装置が実
現できる。

【０１１８】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう電気光学装置及びその
製造方法もまた本発明の技術的範囲に含まれるものであ
る。

【図面の簡単な説明】

【図１】本発明の第１実施形態の電気光学装置における
画像表示領域を構成するマトリクス状の複数の画素に設
けられた各種素子、配線等の等価回路である。

【図２】第１実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図３】図２のＡ−Ａ’断面図である。

【図４】図２のＢ−Ｂ’断面図である。

【図５】第１実施形態の電気光学装置の製造プロセスに
おける各工程におけるＴＦＴアレイ基板側の各層を、図
４及び図５と同様に図２のＡ−Ａ’断面及びＢ−Ｂ’断
面に対応させて示す工程図（その１）である。

【図６】第１実施形態の電気光学装置の製造プロセスに
おける各工程におけるＴＦＴアレイ基板側の各層を、図
４及び図５と同様に図２のＡ−Ａ’断面及びＢ−Ｂ’断
面に対応させて示す工程図（その２）である。

【図７】第２実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図８】第２実施形態におけるカバー層を中心とする主
な積層構造を示す図７のＡ−Ａ’断面図である。

【図９】第２実施形態の変形例における図７のＡ−Ａ’
断面図である。

【図１０】第３実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。

【図１１】第３実施形態におけるカバー層を中心とする
主な積層構造を示す図１０のＡ−Ａ’断面図である。

【図１２】第３実施形態の変形例における図１０のＡ−
Ａ’断面図である。

【図１３】各実施形態における上層遮光膜及び下層遮光
膜を抽出して示すＴＦＴアレイ基板の画素の平面図であ
る。

【図１４】各実施形態の電気光学装置におけるＴＦＴア
レイ基板をその上に形成された各構成要素と共に対向基
板の側から見た平面図である。

【図１５】図１４のＨ−Ｈ’断面図である。

【符号の説明】

１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 ２…絶縁薄膜 ３ａ…走査線 ６ａ…データ線 ９ａ…画素電極 １０…ＴＦＴアレイ基板 １１ａ…下層遮光膜 １２…下地絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ２３…第２遮光膜 ３０…ＴＦＴ ５０…液晶層 ７０…蓄積容量 ７１…画素電位側容量電極 ７２…固定電位側容量電極 ７４…誘電体膜 ８０…カバー層 ９０…上層遮光膜 ８１、８３、８５…コンタクトホール ３００…容量線

フロントページの続き Ｆターム(参考） 2H092 GA29 JA24 JA37 JA41 JA46 JB22 JB31 JB51 JB69 KA04 KA05 KA10 KB25 MA05 MA07 MA13 MA17 MA27 MA29 MA30 NA01 PA03 RA05 5C094 AA02 AA09 AA31 BA03 BA43 CA19 EA04 EA05 EB02 5F110 AA30 BB02 BB04 CC02 DD02 DD03 DD05 DD12 DD13 DD14 DD25 EE09 EE45 FF02 FF03 FF09 FF23 FF32 GG02 GG13 GG25 GG47 GG52 HJ01 HJ04 HL03 HL05 HL23 HM14 HM15 NN03 NN04 NN23 NN24 NN25 NN26 NN27 NN35 NN42 NN44 NN45 NN46 NN48 NN54 NN55 NN72 PP02 PP03 PP10 PP13 QQ08 QQ11 QQ19

Claims (18)

【特許請求の範囲】
1. 【請求項１】 基板上に、相交差する走査線及びデータ
   線と、該走査線及びデータ線に接続された薄膜トランジ
   スタと、該薄膜トランジスタに接続された画素電極と、
   該画素電極に接続され画素電極電位とされる画素電位側
   容量電極と該画素電位側容量電極に誘電体膜を介して対
   向配置され固定電位とされる固定電位側容量電極とを含
   む蓄積容量と、前記薄膜トランジスタを構成する半導体
   層の少なくともチャネル領域を平面的に見て覆う位置に
   積層されたカバー層とを備えており、 前記画素電位側容量電極及び前記固定電位側容量電極の
   うち一方の電極と前記カバー層とは同一シリコン層から
   形成されていることを特徴とする電気光学装置。
2. 【請求項２】 前記カバー層の膜厚は、１００ｎｍ〜３
   ００ｎｍであることを特徴とする請求項１に記載の電気
   光学装置。
3. 【請求項３】 前記一方の電極をなすシリコン層部分
   は、不純物がドープされることにより導電性があり、 前記カバー層をなすシリコン層部分は、前記不純物がド
   ープされないことにより前記一方の電極よりも導電性が
   小さいことを特徴とする請求項１又は２に記載の電気光
   学装置。
4. 【請求項４】 前記カバー層は、前記一方の電極からパ
   ターン的に分離されていないことを特徴とする請求項３
   に記載の電気光学装置。
5. 【請求項５】 前記カバー層をなすシリコン層部分及び
   前記一方の電極をなすシリコン層部分は、不純物がドー
   プされることにより導電性があることを特徴とする請求
   項１又は２に記載の電気光学装置。
6. 【請求項６】 前記一方の電極は前記固定電位側容量電
   極であり、 前記カバー層は、前記一方の電極からパターン的に分離
   されていないことを特徴とする請求項５に記載の電気光
   学装置。
7. 【請求項７】 前記カバー層は、前記一方の電極からパ
   ターン的に分離されていることを特徴とする請求項３又
   は６に記載の電気光学装置。
8. 【請求項８】 前記固定電位側容量電極は、固定電位配
   線に接続されていることを特徴とする請求項１から７の
   いずれか一項に記載の電気光学装置。
9. 【請求項９】 前記基板上における前記薄膜トランジス
   タの上側に積層されており画素の非開口領域を少なくと
   も部分的に規定する導電性の上層遮光膜を更に備えてお
   り、 前記固定電位側容量電極は、前記上層遮光膜に接続さ
   れ、前記上層遮光膜を介して固定電位に落とされている
   ことを特徴とする請求項１から７のいずれか一項に記載
   の電気光学装置。
10. 【請求項１０】 前記基板上における前記薄膜トランジ
    スタの下側に積層されており前記チャネル領域を該下側
    から覆う導電性の下層遮光膜を更に備えており、 前記固定電位側容量電極は、前記下層遮光膜に接続さ
    れ、前記下層遮光膜を介して固定電位に落とされている
    ことを特徴とする請求項１から７のいずれか一項に記載
    の電気光学装置。
11. 【請求項１１】 前記画素電位側容量電極及び前記固定
    電位側容量電極のうち他方の電極は、前記薄膜トランジ
    スタを構成するゲート電極層と同一層から形成されてい
    ることを特徴とする請求項１から１０のいずれか一項に
    記載の電気光学装置。
12. 【請求項１２】 前記画素電位側容量電極及び前記固定
    電位側容量電極のうち他方の電極は、前記半導体層と同
    一層から形成されていることを特徴とする請求項１から
    １０のいずれか一項に記載の電気光学装置。
13. 【請求項１３】 前記画素電位側容量電極及び前記固定
    電位側容量電極のうち他方の電極は、前記画素電極と同
    一層から形成されていることを特徴とする請求項１から
    １０のいずれか一項に記載の電気光学装置。
14. 【請求項１４】 基板上に、相交差する走査線及びデー
    タ線を形成する工程と、 該走査線及びデータ線に接続される薄膜トランジスタを
    形成する工程と、 該薄膜トランジスタに接続される画素電極を形成する工
    程と、 前記画素電極に接続され画素電極電位とされる画素電位
    側容量電極と該画素電位側容量電極に誘電体膜を介して
    対向配置され固定電位とされる固定電位側容量電極とを
    含む蓄積容量を形成する工程と、 前記薄膜トランジスタを構成する半導体層の少なくとも
    チャネル領域を平面的に見て覆う位置に積層されるカバ
    ー層を形成する工程とを備えており、 前記蓄積容量を形成する工程及び前記カバー層を形成す
    る工程では、同一シリコン層から前記画素電位側容量電
    極及び前記固定電位側容量電極のうち一方の電極と前記
    カバー層とを形成することを特徴とする電気光学装置の
    製造方法。
15. 【請求項１５】 前記蓄積容量を形成する工程では、前
    記カバー層をなすシリコン層部分をマスクしてのイオン
    打ち込みにより、前記一方の電極をなすシリコン層部分
    に導電性の与えることを特徴とする請求項１４に記載の
    電気光学装置の製造方法。
16. 【請求項１６】 基板上に、相交差する走査線及びデー
    タ線と、 該走査線及びデータ線に接続された薄膜トランジスタ
    と、 該薄膜トランジスタに接続された画素電極と、 該画素電極に接続され画素電極電位とされる画素電位側
    容量電極と該画素電位側容量電極に誘電体膜を介して対
    向配置され固定電位とされる固定電位側容量電極とを含
    む蓄積容量と、 前記薄膜トランジスタを構成する半導体層の少なくとも
    チャネル領域を平面的に見て覆う位置に積層されたシリ
    コンでなる遮光層とを備えており、 前記蓄積容量の一方の電極は前記遮光層と同層で形成さ
    れていることを特徴とする電気光学装置。
17. 【請求項１７】 前記遮光層と同層で形成された前記蓄
    積容量の一方の電極は、前記遮光層を覆う第２の遮光層
    に接続されることを特徴とする請求項１６記載の電気光
    学装置。
18. 【請求項１８】 前記遮光層と同層で形成された前記蓄
    積容量の一方の電極は、前記半導体層の下層で前記半導
    体層を覆う第３の遮光層を備えることを特徴とする請求
    項１６又は１７に記載の電気光学装置。