JP3799943B2

JP3799943B2 - 電気光学装置およびプロジェクタ

Info

Publication number: JP3799943B2
Application number: JP2000077177A
Authority: JP
Inventors: 正夫村出
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-03-17
Filing date: 2000-03-17
Publication date: 2006-07-19
Anticipated expiration: 2020-03-17
Also published as: JP2001265253A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素電極に対し蓄積容量を付加するための容量線を備えると共に画素電極と画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）との間で、電気導通を良好にとるための中間導電層を基板上の積層構造中に備えた形式の電気光学装置の技術分野に属する。
【０００２】
【背景技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置において、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴを介して画素電極に供給される。このような画像信号の供給は、画素電極毎に極めて短時間しか行われないので、画像信号の電圧をオン状態とされた時間よりも遥かに長時間に亘って保持するために、各画素電極には蓄積容量が付加されるのが一般的である。
【０００３】
他方、この種の電気光学装置では、画素電極を構成するＩＴＯ（Indium Tin Oxide）膜等の導電膜と画素スイッチング用のＴＦＴを構成する半導体層との間には、走査線、データ線等を構成する各種導電膜及びこれらの導電膜を相互から電気的に絶縁するためのゲート絶縁膜や層間絶縁膜が複数積層されており、これらの画素電極と半導体層との間の距離は例えば１０００ｎｍ程度に長い。従って、これらの画素電極と半導体層とを一つのコンタクトホールによって電気的に接続するのは技術的に困難である。そこで、層間絶縁膜間に画素電極と半導体層とを電気的に接続する中間導電層を形成する技術が開発されている。また、このような中間導電層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つとされている。
【０００４】
【発明が解決しようとする課題】
この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画素ピッチを微細化しつつ、画素開口率を高める（即ち、各画素において、表示光が透過する開口領域を広げる）と同時に、データ線、走査線、容量線等の各種配線の配線抵抗を低くすることが重要となる。
【０００５】
しかしながら、微細ピッチな画素の高開口率化により、データ線や走査線の線幅自体も狭められることになるが、(i)走査線や容量線を形成後に高温の熱処理工程が必要なこと、(ii)走査線は、薄膜トランジスタのゲート電極としても使用されることなどを理由に、走査線や容量線は導電性のポリシリコン膜から一般に形成されている。従って、このように微細ピッチな画素の高開口率化に伴い走査線幅や容量線幅が狭められたり、高精細化に伴い駆動周波数が高められたりすると、容量線における時定数の大きさが問題となってくる。即ち、容量線の配線抵抗により走査線に沿った方向である横方向のクロストークやゴーストの発生、コントラスト比の低下等の表示画像の画質劣化が、画素の高開口率化に伴って顕在化してくるという問題点がある。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、画素開口率を高めると同時に容量線の低抵抗化を図ることができ、クロストークやゴーストが低減された高品位の画像表示が可能な電気光学装置を提供することを課題とする。
【０００７】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に、薄膜トランジスタと、画素電極と、該画素電極と前記薄膜トランジスタを構成する半導体層とを中継接続する中間導電層と、前記薄膜トランジスタに接続された走査線と、該走査線と交差すると共に前記薄膜トランジスタに接続されたデータ線と、前記半導体層と同層なる第１容量電極に絶縁薄膜を介して対向配置された第２容量電極と、前記中間導電層と同一膜からなり、前記第２容量電極と接続された前記第１容量線とを備える。
【０００８】
本発明の電気光学装置によれば、その動作時に、データ線及び走査線を介して画像信号及び走査信号が薄膜トランジスタに夫々供給されて、各画素電極が駆動される。この際、第１容量電極と第２容量電極とが絶縁薄膜を介して対向配置されることにより構築された蓄積容量により、画素電極における画像信号の電圧保持特性が格段に向上するので、当該電気光学装置によるコントラスト比を高めることが可能となる。
【０００９】
本発明では、半導体層と画素電極とは、中間導電層により中継接続されているので、両者間にある走査線、データ線、層間絶縁膜等の合計膜厚が大きくても、両者間を比較的小径の２つのコンタクトホールによって良好に接続することが可能となり、画素開口率の向上にも繋がる。しかも、このような中間導電層を用いれば、中間導電層と画素電極を接続するためのコンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。ここで、中間導電層と同一膜で第２容量電極に接続された第１容量線が設けられているので、容量線の低抵抗化を図ることができる。これにより、走査線と同一膜で容量線を形成する必要がなく、別層で第１容量線を形成するので、画素ピッチが微細化しても画素開口率を向上することができる。また、配線幅も太く形成できるので、容量線の低抵抗化が図れ、クロストークやゴーストを効果的に低減することができる。これにより、画素ピッチを微細化しつつ表示品位を向上できる。しかも、上述の如き中継機能等を持つ中間導電層と同一膜から、このような第１容量線を構成できるので、製造プロセスにおいて容量線を形成するための追加工程が不要であり、大変有利である。
【００１０】
本発明の電気光学装置の一の態様では、前記第２容量電極と前記走査線とは、同一導電膜からなる。
【００１１】
この態様によれば、第２容量電極と走査線とは、例えばポリシリコン膜等の同一導電膜からなり、この上に層間絶縁膜を介して中間導電層や第１容量線を構成する例えば高融点金属膜等の導電膜が積層された積層構造が得られる。このように、比較的単純な積層構造中に、走査線及び第２容量電極を作り込むことができる。
【００１２】
本発明の電気光学装置の他の態様では、前記第１容量線と前記第２容量電極との間には、第１層間絶縁膜が形成されており、前記第１容量線と前記第２容量電極とは、前記画素電極毎に前記第１層間絶縁膜に開孔されたコンタクトホールを介して接続されている。
【００１３】
この態様によれば、第１層間絶縁膜を介して積層された第１容量線と第２容量電極とが画素電極毎にコンタクトホールを介して電気的に接続されている。従って、前述の如く第１層間絶縁膜の膜厚を、第１容量線の電位が薄膜トランジスタの動作に悪影響を与えない程度の大きさに設定しつつ、容量線の抵抗を効率良く下げることが可能となる。
【００１４】
或いは本発明の電気光学装置の他の態様では、第１層間絶縁膜を介して積層された第１容量線と第２容量電極とが複数の画素電極毎にコンタクトホールを介して接続されている。
【００１５】
従って、前述の如く第１層間絶縁膜の膜厚を、第１容量線の電位が薄膜トランジスタの動作に悪影響を与えない程度の厚さに設定しつつ、容量線の抵抗を下げることが可能となる。
【００１６】
本発明の電気光学装置の他の態様では、前記中間導電層及び前記第１容量線は、前記第１層間絶縁膜を介して前記走査線の上方且つ第２層間絶縁膜を介して前記データ線の下方の積層位置に形成されている。
【００１７】
この態様によれば、基板上には、走査線が形成され、この上に第１層間絶縁膜を介して中間導電層及び第１容量線が形成され、更にこの上に第２層間絶縁膜を介してデータ線が形成された積層構造が得られる。このように、走査線とデータ線の積層間に導電層を設けることにより、対向基板側から入射した光に対して、薄膜トランジスタの直近に形成された導電層が光を遮光する役目をするので、大変有利である。
【００１８】
この態様では、前記第１容量線と前記第２容量電極とは、前記第１層間絶縁膜に開孔されたコンタクトホールを介して接続されており、前記コンタクトホールは、平面的に見て前記データ線の形成された領域内に位置するように構成してもよい。
【００１９】
このように構成すれば、第１容量線と第２容量電極を接続するコンタクトホールは、データ線下に配置されているので、データ線に沿った遮光領域を利用して、コンタクトホールの存在により各画素の開口率を低めないようにしながら第１容量線と第２容量電極とを電気的に接続できる。
【００２０】
本発明の電気光学装置の他の態様では、前記第１容量線は、平面的に見て少なくとも部分的に前記走査線に重ねられており、前記走査線に沿って前記画素電極が配置された画像表示領域からその周囲に延設されている。
【００２１】
この態様によれば、平面的に見て走査線が形成された各画素の遮光領域を利用して第１容量線を配線することにより、各画素の開口率を低めないようにしながら、画像表示領域内から画像表示領域の周囲まで至る第１容量線を設けることが可能となる。この際、第１容量線を第１層間絶縁膜を介して走査線上に設けることができるため、第１容量線の配線幅を太く形成することができ、更に容量線の低抵抗化が実現できる。
【００２２】
本発明の電気光学装置の他の態様では、前記第１容量線は、平面的に見て少なくとも部分的に前記第２容量電極に重ねられており、前記走査線方向に沿って前記画像表示領域からその周囲に延設されている。
【００２３】
この態様によれば、平面的に見て第２容量電極が形成された各画素の遮光領域を利用して第１容量線を配線することにより、各画素の開口率を低めないようにしながら、画像表示領域内から画像表示領域の周囲まで至る第１容量線を設けることが可能となる。この際、第１容量線を第１層間絶縁膜を介して第２容量電極上に設けることができるため、第１容量線の配線幅を太く形成することができ、更に容量線の低抵抗化が実現できる。尚、このような第１容量線は、平面的に見て走査線及び第２容量電極の両方に重ねられていてもよい。
【００２４】
本発明の電気光学装置の他の態様では、前記中間導電層及び前記第１容量線は、遮光性の導電膜からなり、前記第１容量線は、平面的に見て前記半導体層の少なくともチャネル領域を覆う。
【００２５】
このような中間導電層及び第１容量線は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。このように例えば第２容量電極を走査線と同一のポリシリコン膜から形成した場合にも、この材質と関係なく第１容量線を低抵抗な金属膜から形成することにより、容量線の低抵抗化を図ることが可能となる。更に、遮光性の第１容量線により、半導体層の少なくともチャネル領域を覆うので、チャネル領域に対向基板からの光が入射することで生じるリーク電流を防ぐことができる。これにより、薄膜トランジスタのオフ状態でのトランジスタ特性が変化する等の不具合を防止できる。更に、各画素の開口領域の輪郭を少なくとも部分的に規定することも可能となる。加えて、このようにデータ線と比べて薄膜トランジスタに近い積層位置にある第１容量線により遮光を行うことにより、データ線で遮光するよりも、より確実な遮光を行うことが可能となる。
【００２６】
本発明の電気光学装置の他の態様では、前記中間導電層は、多層膜からなる。
【００２７】
この態様によれば、例えば、下層にポリシリコン膜、上層に高融点金属或いはその合金からなる導電膜といった多層膜から中間導電層や第１容量線を構成することにより、中間導電層や第１容量線として要求される抵抗値や遮光性を満足させるために用いる材料や構造についての自由度が増す。この結果、装置信頼性の向上や製造工程の容易化を図ることができ、更にコスト削減にも繋がる。
【００２８】
本発明の電気光学装置の他の態様では、前記第１層間絶縁膜の膜厚は、５００ｎｍ以上である。
【００２９】
この態様によれば、第１容量線と第２容量電極との間には、膜厚５００ｎｍ以上の第１層間絶縁膜が形成されているので、第２容量電極が形成されておらず且つ半導体層が形成されている平面領域に第１容量線の一部が形成されても、第１容量線の電位が薄膜トランジスタの動作に悪影響を及ぼすことは殆ど又は全くない。逆に、第１容量線で半導体層を覆うことにより、薄膜トランジスタに対する遮光を効果的に施すことが可能となる。
【００３０】
本発明の電気光学装置の他の態様では、前記第１層間絶縁膜の膜厚は、５００ｎｍ以下であり、平面的に見て少なくとも前記半導体層のチャネル領域及びその隣接領域には、前記第１容量線は重ねられていない。
【００３１】
この態様によれば、第１容量線と第２容量電極との間には、膜厚５００ｎｍ以下の第１層間絶縁膜が形成されているので、仮に第２容量電極が形成されておらず且つ半導体層が形成されている平面領域に第１容量線の一部が形成されていたとすれば、第１容量線の電位が薄膜トランジスタの動作に悪影響を及ぼしかねない。しかるに本発明では、少なくとも半導体層のチャネル領域及びその隣接領域には、第１容量線は重ねられていないので、このように第１層間絶縁膜の膜厚が比較的薄くても、第１容量線の電位が薄膜トランジスタの動作に悪影響を及ぼすことは殆ど又は全くない。
【００３２】
本発明の電気光学装置の他の態様では、前記中間導電層及び前記第１容量線と同一膜からなり前記第１層間絶縁膜を介して前記容量線と対向配置された第３容量電極を更に備える。
【００３３】
この態様によれば、中間導電層及び第１容量線と同一膜からなる第３容量電極と第２容量電極とが、第１層間絶縁膜を介して対向配置されているので、これら両者間にも蓄積容量を構築可能となる。即ち、第１及び第２容量電極を用いて構築された蓄積容量に加えて他の蓄積容量を立体的に構築し、全体として画素電極に付与される蓄積容量を増大することが可能となる。即ち、この場合には、第１層間絶縁膜の一部が蓄積容量の誘電体膜としても機能するので、蓄積容量を増加させる観点からは、第１層間絶縁膜の膜厚を薄膜トランジスタの動作に影響を与えないレベルで、できるだけ薄く形成した方が良い。このように本発明によれば、中間導電層、第１容量線及び第３容量電極を構成する導電膜を用いて、蓄積容量の増大と容量線の低抵抗化とを同時に図ることができるので、高精細で高開口率の電気光学装置を実現する上で大変有利である。
【００３４】
本発明の電気光学装置の他の態様では、前記第２容量電極は、前記走査線に沿って前記画像表示領域からその周囲に延設されてなる第２容量線からなり、前記第２容量線は前記第１容量線と接続されてなる。
【００３５】
この態様によれば、第２容量電極を走査線に沿って延設して第２容量線を形成する。これにより、第１容量線と第２容量線といった別層での多層配線が可能になり、冗長構造になるばかりか、容量線の配線抵抗を更に低減することができる。
【００３６】
本発明の電気光学装置の他の態様では、前記基板上に、少なくとも前記半導体層のチャネル領域を前記基板側から見て覆う遮光膜を更に備える。
【００３７】
この態様によれば、半導体層の下側に配置された遮光膜により、当該電気光学装置における裏面反射や、特にカラー表示用プロジェクタのライトバルブとして複数の電気光学装置を組み合わせて用いる場合、合成光学系を突き抜けてくる光や反射光に対してチャネル領域を遮光できる。この結果、入射光のみならず反射光によっても薄膜トランジスタの特性が変化する事態を効果的に阻止可能となる。
【００３８】
本発明の電気光学装置の他の態様では、前記遮光膜は、前記画素電極毎に前記第１容量線と接続され、前記画像表示領域からその周囲に延設されて定電位源に接続されてなる。
【００３９】
この態様によれば、薄膜トランジスタを遮光するための遮光膜を画像表示領域の周囲まで延設して周辺回路等の定電位源に接続し、更に画素電極毎に第１容量線と遮光膜を接続することにより、容量線の冗長構造を実現する。即ち、遮光膜の配線を第３容量線として機能させることにより、更に容量線を低抵抗化することができる。
【００４０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４２】
（第１実施形態）
本発明の第１実施形態における液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４３】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９aを制御するためのＴＦＴ３０が形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａに走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光が通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光が通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、画素電極９ａと電気的に接続された容量電極と、定電位を供給する容量線３００と電気的に接続された容量電極との間に誘電体膜を介して形成されている。
【００４４】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。データ線６ａは、コンタクトホール５を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気的に接続されている。画素電極９ａは、中間導電層の一例として図中右上がりの斜線領域で示した島状のバリア層８０を中継することにより、コンタクトホール８３及び８４を介して半導体層１ａのうち後述のドレイン領域に電気的に接続されている。また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００４５】
本実施形態では特に、第１容量線８２が、図中右上がりの斜線領域で示した領域にバリア層８０と同一膜から形成されている。第１容量線８２には、島状のバリア層８０を避けるように設けられており、第１容量線８２はバリア層８０から分離されている。ストライプ状の第１容量線８２は、ＴＦＴ３０に対向する位置からコンタクトホール５の手前まで図中下方に幅広に形成されており、チャネル領域１ａ’に加えて、その隣接領域の入射光に対する遮光を確実に行う。また、走査線３ａと同一膜で第２容量線３ｂを形成する。第２容量線３ｂは半導体層１ａから延設された第１容量電極１ｆと絶縁薄膜（後述する）を介して重なっている部分（第２容量電極）において図１の蓄積容量７０を形成する。ここで、第１容量線８２と第２容量線３ｂを各画素電極９ａ毎にコンタクトホール８５にて電気的に接続することにより、図１で示した容量線３００を低抵抗化することができる。あるいは、走査線３ａに沿って配置される複数の画素電極９ａ毎にコンタクトホール８５にて電気的に接続しても良い。第１容量線８２は、画素電極９ａが配置された画像表示領域からその周囲に延設されて、定電位源と電気的に接続される。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位源でも構わない。第２容量線３ｂも同様に画像表示領域からその周囲に延設して定電位源に電気的に接続することで、第１容量線８２と第２容量線３ｂとで冗長構造の容量線３００を形成することができ、配線抵抗を更に低減することができる。また、第１容量線８２と第２容量線３ｂを接続するコンタクトホール８５は、データ線６ａ下に配置するようにすると良い。これにより、データ線６ａに沿った遮光領域を利用することで、画素開口率を低めないようにすることができる。
【００４６】
更に、本実施形態では第２容量線３ｂの一部である第２容量電極を各画素電極９ａ毎に島状に独立に形成しても良い。この場合は、容量線３００の配線として機能しないが、定電位を供給する配線として第１容量線８２と第２容量電極を各画素電極９ａ毎にコンタクトホール８５にて電気的に接続すれば良い。これにより、走査線３ａと同一層で容量線３００を形成する必要がないため、画素開口率を向上させることができ、有利である。
【００４７】
また図２において、太線で囲んだ走査線３ｂに沿った各領域には、ＴＦＴ３０をＴＦＴアレイ基板側から覆う部分を含む第１遮光膜１１ａが走査線３ａ及び第２容量線３ｂに沿ってストライプ状に形成されている。第１遮光膜１１ａは、ＴＦＴ３０に対向する位置からコンタクトホール５を覆う位置まで図中下方に突出している。第１遮光膜１１ａは、ＴＦＴアレイ基板の裏面や投射光学系からの戻り光を遮光し、この光に基づく光励起によりＴＦＴ３０のオフ時のリーク電流が原因でＴＦＴ３０の特性が変化するのを有効に防止する。このような第１遮光層１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等やポリシリコン膜かなる。特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けてくる戻り光の影響を受けるため、ＴＦＴ３０の下側に第１遮光膜１１ａを設けることは大変有効である。第１遮光膜１１ａは、走査線３ａに沿った方向やデータ線６ａに沿った方向にストライプ状あるいはマトリクス状に配線を形成し、画素電極９ａが配置された画像表示領域からその周囲に延設されて、定電位源と電気的に接続される。定電位源としては、第１容量線８２に供給される定電位と同じでも構わないし、異なっていても良い。ここで、画素電極９ａ毎に第１容量線８２と第１遮光膜１１ａをコンタクトホールを介して電気的に接続することにより、第１遮光膜１１ａを第３遮光膜として機能させることもできる。このような構成を採れば、容量線３００を冗長構造で構築できるばかりでなく、更に配線抵抗を低減することが可能になる。第１容量線８２と第１遮光膜１１ａを接続するためのコンタクトホールは、データ線６ａの下方に容易に設けることができる。
【００４８】
次に図３の断面図に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４９】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５０】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００５１】
対向基板２０には、更に図３に示すように、第２遮光膜２３を設けるようにしても良い。このような構成を採ることで、対向基板２０側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【００５２】
尚、本実施形態では、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよいし、第１容量線８２を遮光性の膜で形成することにより、コンタクトホール５の形成領域を除いたデータ線６ａ下方において遮光することができる。
【００５３】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００５４】
更に、第１遮光膜１１ａと画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、第１遮光膜１１ａによるＴＦＴ３０の汚染を防止し、ＴＦＴアレイ基板１０表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の変化を防止する機能を有する。
【００５５】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１容量電極１ｆとし、これに対向する第２容量線３ｂの一部を第２容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を誘電体膜とすることにより、蓄積容量７０が構成されている。図２及び図３に示すように、データ線６ａの下にも、第２容量線３ｂを延設して蓄積容量７０が形成されており、非開口領域の有効利用が図られている。
【００５６】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが、コンタクトホール８３及び８４を介してバリア層８０により中継接続されている。また、走査線３ａ及び第２容量線３ｂの上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々形成された第１層間絶縁膜８１が形成されている。
【００５７】
第１層間絶縁膜８１上には、ＴＦＴ３０と画素電極９ａとをコンタクトホール８３及び８４を介して中継接続するバリア層８０及びこれと同一膜からなる第１容量線８２が形成されている。このように、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８３及び８４を介してバリア層８０を経由して電気的に接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８３及びコンタクトホール８４の径を夫々小さくできる。更に、バリア層８０及び第１容量線８２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属等を少なくとも一つ含む、金属単体、合金、金属シリサイド等から形成することができ、遮光領域を規定するための遮光膜として代用できる。また、ポリシリコン膜等の導電膜で形成しても良いことは言うまでもない。これにより、コンタクトホール８４を介してバリア層８０及び画素電極９ａ間で良好に電気的な接続がとれる。
【００５８】
バリア層８０及び第１容量線８２上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８４が各々形成された第２層間絶縁膜４が形成されている。
【００５９】
第２層間絶縁膜４上には、データ線６ａが形成されており、これらの上には更に、バリア層８０へのコンタクトホール８４が形成された第３層間絶縁膜７が形成されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００６０】
本実施形態では特に、第１容量線８２が低抵抗な高融点金属を含んだ膜で構成できるため、図１における容量線３００の低抵抗化を図ることができる。よって、本実施形態の電気光学装置の動作時に、走査線３ａに沿った方向のクロストークやゴーストを効果的に低減でき、コントラスト比を向上できる。しかも、上述の如き中継機能等を持つバリア層８０と同一膜から、第１容量線８２を構成しているので、後述する製造プロセスにおいて第１容量線８２を形成するための追加工程が不要であり、コスト面で非常に有利である。
【００６１】
本実施形態で、第１容量線８２と第２容量線３ｂとの間にある第１層間絶縁膜８１の膜厚を５００ｎｍ以上で形成すれば、走査線３ａやＴＦＴ３０の上方に第１容量線８２が形成されても、第１容量線８２の電位がＴＦＴ３０の動作に悪影響を及ぼすことは殆ど又は全くない。これにより、走査線３ａとデータ線６ａの積層間に第１層間絶縁膜８１及び第２層間絶縁膜４を介して第１容量線８２を形成できるので、この第１容量線８２を遮光膜として代用し、ＴＦＴ３０の少なくともチャネル領域１ａ’や走査線３ａ，第２容量線３ｂと平面的にみて部分的に重ねることで、対向基板２０側からの入射光に対して確実に遮光できる。したがって、ＴＦＴアレイ基板１０側の第１遮光膜１１ａ及び第１容量線８２による遮光で、チャネル領域１ａ’及びその隣接領域に光が入射することによりＴＦＴ３０のトランジスタ特性が変化するのを防止できる。このように、第１容量線８２で、遮光領域の大部分を規定することができるため、対向基板２０上の第２遮光膜２３を取り除くことができる。これにより、ＴＦＴアレイ基板１０と対向基板２０の貼り合わせズレによる透過率ばらつきを大幅に低減することができる。更に、第１容量線８２は、Ａｌ膜と比べて、反射率が低い高融点金属膜から形成することができるので、斜めの入射光や、データ線６ａの裏面からの多重反射光がＴＦＴ３０に至る事態を効率的に未然防止できる。尚、このような５００ｎｍ以上である第１層間絶縁膜８１の膜厚の具体的な値としては、ＴＦＴ３０に要求されるトランジスタ特性や画像品位或いは装置仕様に応じて、経験的又は実験的に若しくは理論計算やシミュレーション等により個別具体的に設定すればよい。
【００６２】
以上説明した実施形態では、ＴＦＴアレイ基板１０、下地絶縁膜１２、第１層間絶縁膜８１、第２層間絶縁膜４に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜７や第２層間絶縁膜４の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧ膜を用いて平坦化処理を行ってもよい。
【００６３】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００６４】
（第１実施形態の製造プロセス）
次に、以上のような構成を持つ第１実施形態の電気光学装置の製造プロセスについて、図４及び図５を参照して説明する。ここに、図４及び図５は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて順を追って示す工程図である。
【００６５】
先ず図４の工程（１）に示すように、石英基板、ガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ₂（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で熱処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の第１遮光膜１１ａを形成する。尚、第１遮光膜１１ａ上には、好ましくは表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００６６】
次に図４の工程（２）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンドープト・シリケート・ガラス）、ＰＳＧ（リン・シリケート・ガラス）、ＢＳＧ（ボロン・シリケート・ガラス）、ＢＰＳＧ（ボロンリン・シリケート・ガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００ｍ〜２０００ｎｍとする。
【００６７】
次に図４の工程（３）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成して、フォトリソグラフィ工程、エッチング工程等により、半導体層１ａを形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間の熱処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使った熱処理でも良いし、エキシマレーザー等を用いても良い。
【００６８】
この際、画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物を僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後、熱処理等により再結晶化させてポリシリコン膜を形成しても良い。
【００６９】
次に図４の工程（４）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、更に、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に１０ｃｍ以上の大型基板を使用する場合に熱によるそりを防止することができる。但し、半導体層１ａを熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【００７０】
次に図４の工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０¹²／ｃｍ²でドープして、第1容量電極１ｆを低抵抗化しても良い。
【００７１】
次に図４の工程（６）に示すように、先ずレジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、走査線３ａ及び第２容量電極を含んだ第２容量線３ｂを形成する。更に、画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａをマスクとして、ＰなどのＶ族元素の不純物を低濃度で（例えば、Ｐイオンを１〜３×１０¹³／ｃｍ²のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００７２】
次に図５の工程（７）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で（例えば、Ｐイオンを１〜３×１０¹⁵／ｃｍ²のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物を用いてドープする。
【００７３】
次に図５の工程（８）に示すように、レジスト層６００を除去した後、走査線３ａ及び第２容量線３ｂ上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００ｎｍ以上の比較的厚い膜厚に堆積することにより、第１層間絶縁膜８１を形成する。但し、このように絶縁膜を堆積する前に、石英基板等からなるＴＦＴアレイ基板１０上における高温プロセスを利用して、高耐圧であり比較的薄くて欠陥の少ない酸化膜を形成して、係る酸化膜を含めて吹く複数層構造を有する第１層間絶縁膜８１を形成してもよい。
【００７４】
次に図５の工程（１０）に示すように、バリア層８０と高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８３を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより第１層間絶縁膜８１に開孔する。これと同時に第１容量線８２と第２容量線３ｂとを接続するためのコンタクトホール８５を開孔することができる。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８３や８５を開孔可能である。或いは、ウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８３に対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。
【００７５】
次に図５の工程（１０）に示すように、第１層間絶縁膜８１及びコンタクトホール８３や８５を介して覗く高濃度ドレイン領域１ｅの全面に、第１遮光膜１１ａと同じく、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜あるいはポリシリコン膜をスパッタリングやＣＶＤ法により堆積した後、フォトリソグラフィ及びエッチング処理により、バリア層８０を形成する。これと同時に第１層間絶縁膜８１及びコンタクトホール８５を介して覗く第２容量線３ｂの少なくとも第２容量電極上に、第１容量線８２を形成する。尚、これらのバリア層８０及び第１容量線８２上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。あるいは、下層にポリシリコン膜，上層に高融点金属膜というようにバリア層８０及び第１容量線８２を多層膜から形成しても良い。このように、下層にポリシリコン膜を形成すれば、半導体層１ａと更に良好に電気的な接続をとることができる。
【００７６】
次に図５の工程（１１）に示すように、第１容量線８２、第１層間絶縁膜８１及び下地絶縁膜１２からなる積層体における段差のある上面を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。尚、この熱焼成と並行して或いは相前後して、半導体層１ａを活性化するために約１０００℃の熱処理を行ってもよい。
【００７７】
次に図５の工程（１３）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、Ａｌ膜等の低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎｍの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、データ線６ａを形成する。次に、データ線６ａに対するコンタクトホール５を第２層間絶縁膜４、第１層間絶縁膜８１及び絶縁薄膜２に開孔し、その上にデータ線６ａをスパッタリング等により約１００〜５００ｎｍの厚さのＡｌ膜等の低抵抗金属膜や金属シリサイド膜から形成し、その上に第３層間絶縁膜７を前述した第２層間絶縁膜４と同様にＣＶＤ法等により形成する。
【００７８】
続いて、第３層間絶縁膜７及び第２層間絶縁膜４に第２コンタクトホール８４をエッチングにより開孔し、最後にＩＴＯ膜からなる画素電極９ａを第２コンタクトホール８４を介してバリア層８０と電気的な接続がとれるように形成する。特にこの工程（１２）においては、コンタクトホール５の開孔時に、走査線３ａや第２容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、第３層間絶縁膜７や第２層間絶縁膜４に同時に開孔するとよい。また、データ線６ａは、約１００〜５００ｎｍ、好ましくは約３００ｎｍ程度に堆積し、第３層間絶縁膜７は、約５００〜１５００ｎｍ程度に堆積するとよい。また、コンタクトホール８ｂは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成すればよいが、テーパー状にするためにウェットエッチングを用いても良い。更に、画素電極９ａは、約５０〜２００ｎｍ程度の厚さに堆積するとよい。尚、当該電気光学装置を反射型で用いる場合には、Ａｌ膜等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００７９】
以上説明したように本実施形態の製造プロセスによれば、上述した本実施形態の電気光学装置を比較的容易に製造できる。加えて、画素スイッチング用ＴＦＴ３０は半導体層１ａをポリシリコン膜で形成することができるので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することも可能である。
【００８０】
尚、以上説明した製造プロセスでは、データ線６ａが形成される第２層間絶縁膜４あるいは画素電極９ａが形成される第３層間絶縁膜７の表面を平坦化するためのＣＭＰ処理等を行ってもよい。或いはＴＦＴアレイ基板１０の所定領域にエッチングを予め施して凹状の窪みを形成して、その後の工程を同様に行うことにより結果的に第３層間絶縁膜７の表面が平坦化されるようにしてもよいし、第２層間絶縁膜４又は下地絶縁膜１２を凹状に窪めて形成してもよい。
【００８１】
以上のように本実施形態の製造方法によれば、図１における容量線３００を低抵抗化する機能及び遮光膜としての機能を有する第１容量線８２と、ＴＦＴ３０及び画素電極９ａ間を中継接続する機能を有するバリア層８０とは、同一膜からなるので、両者を同一工程により同時に形成できる。
【００８２】
（第２実施形態）
次に、図６及び図７を参照して本発明の電気光学装置の第２実施形態について説明する。ここに、図６は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図７は、図６のＡ−Ａ’断面図である。尚、図７においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、図６及び図７において、図２及び図３と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【００８３】
図６及び図７に示すように、第２実施形態では、第１実施形態と比べて、島状のバリア層１８０は、比較的大きく形成されており、第２容量線３ｂと対向配置された第３容量電極として機能する部分を含む。そして、第１容量電極１ｆと第２容量線３ｂと当該第３容量電極とから、立体的な蓄積容量７０が構築されている。また、バリア層１８０と同一の高融点金属膜等からなる第１容量線１８２は、バリア層１８０が大きくなったのに対応して小さく形成されている。更に蓄積容量７０を増大するには、第１層間絶縁膜８１の膜厚を５００ｎｍ以下となるように設定しても良い。このように容量電極を積層させることで、小さい領域で効率的に蓄積容量７０を増大させることができ、画素の高開口率化が可能となる。更に、第１容量線８２により容量線が低抵抗化できるため、蓄積容量７０が大きくなってもクロストーク等の発生が無く、高いコントラスト比を示す電気光学装置が実現できる。尚、第１層間絶縁膜８１を薄膜化した場合に、第１容量線１８０がチャネル領域１ａ’付近に形成されると、ＴＦＴ３０の動作に影響を与えるため、チャネル領域１ａ’付近に平面的に見て重ならないように配線すればよい。その他の構成については、第１実施形態の場合と同様である。
【００８４】
以上説明した各実施形態では、第１容量線８２（あるいは１８２）は、走査線３ａ方向に伸長しているが、データ線６ａ方向にも突出させて、データ線６ａ下方において、第１容量線８２（あるいは１８２）との間で蓄積容量７０を形成しても良い。
【００８５】
以上説明した各実施形態では、第１容量線１８０又は１８２を、第２容量線３ｂに代えて又は加えて走査線３ａの冗長配線として構成することも可能である。
【００８６】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図８及び図９を参照して説明する。尚、図８は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図９は、図８のＨ−Ｈ’断面図である。
【００８７】
図８において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域１０ａの周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域１０ａの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図９に示すように、図８に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００８８】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００８９】
以上図１から図９を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００９０】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【００９１】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図５】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図６】本発明の第２実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図７】図６のＡ−Ａ’断面図である。
【図８】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図９】図８のＨ−Ｈ’断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…第２容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
８０、１８０…バリア層
８１…第１層間絶縁膜
８２、１８２…第１容量線
８３、８４、８５…コンタクトホール
３００…容量線

Claims

基板上に、薄膜トランジスタと、画素電極と、
該画素電極と前記薄膜トランジスタを構成する半導体層とを中継接続する中間導電層と、
前記薄膜トランジスタに接続された走査線と、
該走査線と交差すると共に前記薄膜トランジスタに接続されたデータ線と、
前記半導体層と同層からなる第１容量電極に絶縁薄膜を介して対向配置された第２容量電極と、
前記中間導電層と同一膜からなり、前記第２容量電極と接続された第１容量線と、
前記第1容量線と前記第２容量電極との間に形成された第１層間絶縁膜と、を備え、
前記第１層間絶縁膜の膜厚は、５００ｎｍ以下であり、平面的に見て少なくとも前記半導体層のチャネル領域及びその隣接領域に、前記第１容量線が重ねられていないことを特徴とする電気光学装置。
基板上に、薄膜トランジスタと、画素電極と、
該画素電極と前記薄膜トランジスタを構成する半導体層とを中継接続する中間導電層と、
前記薄膜トランジスタに接続された走査線と、
該走査線と交差すると共に前記薄膜トランジスタに接続されたデータ線と、
前記半導体層と同層からなる第１容量電極に絶縁薄膜を介して対向配置された第２容量電極と、第２容量電極を含む第２容量線と、
前記中間導電層と同一膜からなり、前記第２容量電極と接続された第１容量線と、
前記第1容量線と前記第２容量電極との間に形成された第１層間絶縁膜と、
前記中間導電層及び前記第１容量線と同一膜からなり前記第１層間絶縁膜を介して前記第２容量電極と対向配置された第３容量電極を更に備えたことを特徴とする電気光学装置。
基板上に、薄膜トランジスタと、画素電極と、
該画素電極と前記薄膜トランジスタを構成する半導体層とを中継接続する中間導電層と、
前記薄膜トランジスタに接続された走査線と、
該走査線と交差すると共に前記薄膜トランジスタに接続されたデータ線と、
前記半導体層と同層からなる第１容量電極に絶縁薄膜を介して対向配置された第２容量電極と、
前記中間導電層と同一膜からなり、前記第２容量電極と接続され、前記走査線に部分的に重なって形成された第１容量線と、
前記第1容量線と前記第２容量電極との間に形成された第１層間絶縁膜と、
を備え、
前記中間導電層は、前記第２容量電極と前記第１層間絶縁膜を介して対向していることを特徴とする電気光学装置。
前記第２容量電極と前記走査線とは、同一導電膜からなることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
前記第１容量線と前記第２容量電極との間には、第１層間絶縁膜が形成されており、
前記第１容量線と前記第２容量電極とは、前記画素電極毎に前記第１層間絶縁膜に開孔されたコンタクトホールを介して接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
前記第１容量線と前記第２容量電極との間には、第１層間絶縁膜が形成されており、
前記第１容量線と前記第２容量電極とは、複数の画素電極毎に前記第１層間絶縁膜に開孔されたコンタクトホールを介して接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
前記中間導電層及び前記第１容量線は、前記第１層間絶縁膜を介して前記走査線の上方且つ第２層間絶縁膜を介して前記データ線の下方の積層位置に形成されていることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
前記第１容量線は、平面的に見て少なくとも部分的に前記走査線に重ねられており、前記走査線に沿って前記画素電極が配置された画像表示領域からその周囲に延設されていることを特徴とする請求項１乃至７のいずれか一項に記載の電気光学装置。
前記第１容量線は、平面的に見て少なくとも部分的に前記第２容量電極に重ねられており、前記走査線方向に沿って前記画像表示領域からその周囲に延設されていることを特徴とする請求項１乃至８のいずれか一項に記載の電気光学装置。
前記中間導電層及び前記第１容量線は、遮光性の導電膜からなり、
前記第１容量線は、平面的に見て前記半導体層の少なくともチャネル領域を覆うことを特徴とする請求項１乃至９のいずれか一項に記載の電気光学装置。
前記中間導電層は、多層膜からなることを特徴とする請求項１乃至１０のいずれか一項に記載の電気光学装置。
前記第１層間絶縁膜の膜厚は、５００ｎｍ以上であることを特徴とする請求項２又は３のいずれか一項に記載の電気光学装置。
前記第２容量電極は、前記走査線に沿って前記画像表示領域からその周囲に延設されてなる第２容量線からなり、前記第２容量線は前記第１容量線と接続されてなることを特徴とする請求項１乃至１２のいずれか一項に記載の電気光学装置。
前記基板上に、少なくとも前記半導体層のチャネル領域を前記基板側から見て覆う遮光膜を更に備えたことを特徴とする請求項１乃至１３のいずれか一項に記載の電気光学装置。
前記遮光膜は、前記画素電極毎に前記第１容量線と接続され、前記画像表示領域からその周囲に延設されて定電位源に接続されてなることを特徴とする請求項１乃至１４のいずれか一項に記載の電気光学装置。
請求項１乃至１５のいずれか一項に記載の電気光学装置を内臓したことを特徴とするプロジェクタ。