JP3743273B2 - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP3743273B2 JP3743273B2 JP2000294325A JP2000294325A JP3743273B2 JP 3743273 B2 JP3743273 B2 JP 3743273B2 JP 2000294325 A JP2000294325 A JP 2000294325A JP 2000294325 A JP2000294325 A JP 2000294325A JP 3743273 B2 JP3743273 B2 JP 3743273B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- data line
- film
- opening
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置を製造する方法の技術分野に属する。
【０００２】
【従来の技術】
この種の電気光学装置の製造方法では、基板上に、複数の画素電極、各画素電極をスイッチング制御するための薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）、各薄膜トランジスタに接続されたデータ線及び走査線、画素電極に接続された蓄積容量等を構成する各種導電膜や、ＴＦＴを遮光する遮光膜或いは各画素の非開口領域を規定する遮光膜などの多数の膜を、絶縁膜を介して積層形成する。そして、相異なる導電膜から構成された配線や回路素子間の接続は、各絶縁膜にコンタクトホールを開孔して行うのが一般的である。
【０００３】
更に、基板上で画素電極が配置されており画像表示が行われる画像表示領域の周辺に位置する周辺領域に、データ線、走査線、遮光膜からなる配線、蓄積容量の容量線などの各種配線と接続されたデータ線駆動回路、走査線駆動回路等の周辺回路を作り込み、周辺回路内蔵型の電気光学装置を製造する技術も一般的である。
【０００４】
更にまた、画像表示領域或いは周辺領域に形成される配線や回路素子が製造中に発生する静電気により破壊されないように、短絡配線により配線間や回路素子間を短絡しておく技術も一般的である。但し、係る短絡配線がそのまま装置完成後まで残ったのでは当該装置は機能しないため、このような配線や回路素子の形成と同時に或いは層前後して形成した短絡配線は、その後における製造工程のいずれかの段階でカットしなければならない。そして、このカットは、一般には、短絡配線のカットすべき部分に達するコンタクトホールを開孔して、当該コンタクトホール内に露出した短絡線部分をエッチングにより除去することにより行なわれる。
【０００５】
特に最近では、高品位の画像表示を可能ならしめる高機能の電気光学装置を製造するために、基板上にはより多数の且つ複雑なパターンを有する導電層を積層形成するようになってきている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した電気光学装置の製造方法によれば、基板上における積層構造が複雑化してくると、画像表示領域や周辺領域で、各絶縁膜に開孔すべきコンタクトホールの数が増加し更に各コンタクトホールの深度制御や開孔個所の確保等が困難となり、製造工程が複雑高度化して、コスト上昇や歩留まり或いは装置信頼性の低下を招くという実用上大きな問題点が生じる。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、比較的複雑な積層構造を持つ電気光学装置を効率良く製造可能な電気光学装置の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の第１製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量と、前記薄膜トランジスタの少なくともチャネル領域を下方から覆う所定パターンを有する下方遮光膜を含む遮光膜配線とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記遮光膜配線を形成する遮光膜配線形成工程と、前記遮光膜配線上に下地絶縁膜を介して前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、前記周辺領域で、前記遮光膜配線、前記半導体層、前記走査線、前記容量線及び前記データ線から構成される前記周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔するコンタクトホール開孔工程とを含み、前記コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の前記遮光膜配線、前記半導体層、前記走査線、前記データ線中継層、前記容量線及び前記データ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【０００９】
本発明の第１製造方法によれば、遮光膜配線形成工程により、基板上に遮光膜配線を形成し、半導体層形成工程により、遮光膜配線上に下地絶縁膜を介して薄膜トランジスタの半導体層を形成する。次に、積層形成工程により、半導体層上に走査線、容量線及びデータ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する。ここで、コンタクトホール開孔工程では、周辺領域で、遮光膜配線、半導体層、走査線、容量線及びデータ線から構成される周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔する。そして、コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成する。この際特に、複数回のコンタクトホール開孔工程の少なくとも一回は、画像表示領域の遮光膜配線、半導体層、走査線、容量線及びデータ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われるので、画像表示領域と周辺領域とで、配線や素子間を接続するためのコンタクトホールを少なくとも部分的に同時開孔できる。このため、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成することも可能となるので製造工程及び積層構造を簡略化する上で大変有利である。
【００１０】
本発明の第１製造方法の一態様では、前記周辺領域のコンタクトホール開孔工程における前記遮光膜配線と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記半導体層と前記データ線間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含む。
【００１１】
この態様によれば、周辺領域で、遮光膜配線とデータ線間を接続するコンタクトホールと、画像表示領域で、半導体層とデータ線間を接続するコンタクトホールとを同時に開孔でき、製造工程の簡略化を図れる。
【００１２】
本発明の第１製造方法の他の態様では、前記周辺領域の複数回によるコンタクトホール開孔工程では、最終回のコンタクトホール開孔径を他のコンタクトホール開孔径より小さくする。
【００１３】
この態様によれば、最終回のコンタクトホール開孔径を小さくするので、複数回によるコンタクトホール開孔工程により最終的に安定した穴形状を持つコンタクトホールが得られる。よって当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスを低減できる。このため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜にクラックが発生する事態を阻止できる。
【００１４】
本発明の第１製造方法の他の態様では、前記周辺領域の複数回によるコンタクトホール開孔工程は、最後のコンタクトホール開孔形状を円あるいは楕円に形成する。
【００１５】
この態様によれば、周辺領域でコンタクトホールのうち最終回に開孔するコンタクトホール開孔形状が、円或いは楕円であるため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスが当該コンタクトホールの周囲に分散される。このため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜にクラックが発生する事態を阻止できる。
【００１６】
本発明の第１製造方法の他の態様では、前記周辺領域のコンタクトホール開孔工程における前記半導体層と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記前記データ線中継層と前記データ線間コンタクトホール開孔工程と同時に行なわれる開孔工程を含む。
【００１７】
この態様によれば、周辺領域で、半導体層とデータ線間を接続するコンタクトホールと、画像表示領域で、データ線中継層とデータ線間を接続するコンタクトホールとを同時に開孔でき、製造工程の簡略化を図れる。
【００１８】
本発明の第１製造方法の他の態様では、前記周辺領域の複数回によるコンタクトホール開孔工程は、平面的に見て一つのコンタクトホール開孔が他のコンタクトホール開孔の内側に形成する開孔工程を含む。
【００１９】
この態様によれば、周辺領域では、一つのコンタクトホール開孔が他のコンタクトホール開孔の内側に形成されるので、複数回によるコンタクトホール開孔工程により最終的に安定した穴形状を持つコンタクトホールが得られる。よって当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスを低減できる。このため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜にクラックが発生する事態を阻止できる。
【００２０】
本発明の第１製造方法の他の態様では、前記周辺領域のコンタクトホール開孔工程は、ドライエッチングとウエットエッチングを用いてコンタクトホールの開口部分にテーパを形成する。
【００２１】
この態様によれば、指向性があるドライエッチングと指向性がないウエットエッチングとを用いることで、コンタクトホールの開口部分にテーパが形成されるので、当該一のコンタクトホール内に積層される導電膜の付き回りを向上できると共に、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスを低減できる。このため信頼性の高いコンタクトホールを構築できる。
【００２２】
本発明の第２製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に画素電極中継層を介して接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、該積層形成工程中に、前記走査線と同層の膜からなる静電破壊防止用の短絡配線を前記周辺領域に形成する短絡配線形成工程と、前記短絡配線形成工程後に複数のコンタクトホール開孔工程を用いて前記短絡配線をカットするためのカット用コンタクトホール開孔工程とを含み、前記複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【００２３】
本発明の第２製造方法によれば、半導体層形成工程により、基板上に薄膜トランジスタの半導体層を形成する。次に、積層形成工程により、半導体層上に走査線、容量線及びデータ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する。この積層形成工程中に、短絡配線形成工程により、走査線と同層の膜からなる静電破壊防止用の短絡配線を周辺領域に形成する。その後、カット用コンタクトホール開孔工程により、複数のコンタクトホール開孔工程を用いて短絡配線をカットする。そして、複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成する。この際特に、複数回のコンタクトホール開孔工程の少なくとも一回は、画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われるので、周辺領域におけるカット用コンタクトホールと画像表示領域における配線や素子間を接続するためのコンタクトホールとを、少なくとも部分的に同時開孔できる。このため、両領域で別々にこれらのコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成することも可能となるので製造工程及び積層構造を簡略化する上で大変有利である。
【００２４】
本発明の第２製造方法の一態様では、前記データ線のパターニング形成時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線中継層と前記データ線間の層間絶縁膜にコンタクトホールを開孔する工程と同時に行なわれる工程を含む。
【００２５】
この態様によれば、周辺領域におけるカット用コンタクトホールを、画像表示領域における容量線上の層間絶縁膜にコンタクトホールを開孔するのと同時に開孔できるので、製造工程の簡略化を図れる。
【００２６】
本発明の第２製造方法の他の態様では、前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記データ線のパターニング形成時の前記データ線のエッチングに連続して行う。特に、周辺領域で、コンタクトホールの開孔完了後にデータ線をエッチングで形成した後に、短絡配線部分をカットするまでを、レジストを除去することなく連続したエッチング（例えば、ポリシリコン用のエッチング）で行うこと、製造工程の簡略化を図れる。
【００２７】
本発明の第２製造方法の他の態様では、前記周辺領域での電極を露出させるパッドオープン工程時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線と前記データ線中継層間のコンタクトホール開孔工程及び前記画素電極と前記画素電極中継層間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含む。
【００２８】
この態様によれば、周辺領域において電極パッドのパターン形成工程に短絡配線のカットが行われるカット用コンタクトホールは、画像表示領域においてデータ線とデータ線中継層間のコンタクトホールや画素電極と画素電極中継層間のコンタクトホールと同時に開孔できるので、製造工程の簡略化を図れる。
【００２９】
本発明の第２製造方法の他の態様では、前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記周辺領域での電極を露出させるパッドオープン工程のエッチングに前後して行う。
【００３０】
この態様によれば、周辺領域で電極パッドをエッチング形成するのと相前後して、コンタクトホール内に露出した短絡配線部分をカットできるので、製造工程の簡略化を図れる。
【００３１】
本発明の第３製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記画素電極に電気的に接続された蓄積容量と備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記半導体層と前記データ線とを中継接続するデータ線中継層、前記蓄積容量及び前記データ線を夫々構成する複数の導電膜をこの順に各層間絶線膜を介して積層形成する積層形成工程とを備えており、該積層形成工程は、前記半導体層上の第１層間絶縁膜に前記半導体層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線中継層を形成する工程と、前記データ線中継層上の第２層間絶縁膜に前記データ線中継層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線を形成する工程とを含み、前記半導体層と前記データ線を前記データ線中継層を介して電気的に接続する。
【００３２】
本発明の第３製造方法によれば、半導体層形成工程により、基板上に薄膜トランジスタの半導体層を形成する。次に、積層形成工程により、半導体層上に走査線、データ線中継層、蓄積容量及びデータ線を夫々構成する複数の導電膜を、この順に各層間絶線膜を介して積層形成する。ここで特に、積層形成工程では、第１層間絶縁膜に半導体層に達するコンタクトホールを開孔し、その上にデータ線中継層を形成した後に、第２層間絶縁膜にデータ線中継層に達するコンタクトホールを開孔し、更にその上にデータ線を形成するので、画像表示領域内で、データ線中継層を介して半導体層とデータ線とを電気的に接続できる。このため、データ線及び半導体層の間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を避けつつ、比較的小径且つ深度の浅い二つのコンタクトホールにより両者間を高信頼性で比較的容易に接続できる。
【００３３】
本発明の第３製造方法の一態様では、前記コンタクトホール開孔工程では、平面的に見て同一位置に、前記データ線中継層から前記半導体層に達するコンタクトホール部分と前記データ線から前記データ線中継層に達するコンタクトホール部分とを開孔する。
【００３４】
この態様によれば、データ線中継層により高信頼性で中継接続された構造を比較的容易に得られる。
【００３５】
本発明の第３製造方法の他の態様では、前記積層形成工程では、前記データ線中継層を光吸収層から形成すると共に前記データ線を金属膜から形成し、前記データ線中継層から前記半導体層に達するコンタクトホール部分が、前記データ線から前記データ線中継層に達するコンタクトホール部分より穴径が小さくなるように前記一連のコンタクトホールを開孔する。
【００３６】
この態様によれば、基板の裏面反射光や当該電気光学装置をライトバルブとして複数組み合わせた複板式のプロジェクタにおける他の電気光学装置から合成光学系を突き抜けてくる光などの戻り光が、データ線から半導体層に達するコンタクトホールの付近で、金属膜からなるデータ線で反射されて内面反射光となる事態を（データ線に到達する前にこれを吸収除去する）光吸収層により効果的に防止できる。この結果、係る内面反射光が半導体層に到達して、薄膜トランジスタで光リーク電流が生じ、そのトランジスタ特性が変化する事態を効果的に防止できるので、より高品位の画像表示が可能な電気光学装置を製造できる。
【００３７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置の製造方法を液晶装置の製造方法に適用したものである。
【００３９】
（電気光学装置の構成）
先ず本発明の製造方法の実施形態により製造される電気光学装置の基本的な構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４０】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００４１】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００４２】
また、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する（特に、本実施形態では、走査線３ａは、当該ゲート電極となる部分において幅広に形成されている）。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００４３】
図２及び図３に示すように、本実施形態では特に、内蔵遮光膜の一例としての容量線３００は、導電性のポリシリコン膜等からなる第１膜７２と高融点金属を含む金属シリサイド膜等からなる第２膜７３とが積層された多層構造を持つ。このうち第２膜７３は、容量線３００或いは蓄積容量７０の固定電位側容量電極としての機能の他、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能を持つ。また第１膜７２は、容量線３００或いは蓄積容量７０の固定電位側容量電極としての機能の他、遮光層としての第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持つ。他方、容量線３００に対して、誘電体膜７５を介して対向配置される画素電極中継層７１ａは、蓄積容量７０の画素電位側容量電極としての機能の他、遮光層としての第２膜７３とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。
【００４４】
本実施形態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ（及び画素電極９ａ）に接続された画素電位側容量電極としての画素電極中継層７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００４５】
容量線３００は平面的に見て、走査線３ａに沿ってストライプ状に伸びる本線部分を含み、この本線部分からＴＦＴ３０に重なる個所が図２中上下に突出している。そして、図２中縦方向に夫々伸びるデータ線６ａと図２中横方向に夫々伸びる容量線３００とが交差する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３０が配置されている。そして、このように相交差するデータ線６ａと容量線３００とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。
【００４６】
他方、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。
【００４７】
これらの遮光層の一例を構成する第２膜７３及び下側遮光膜１１ａは夫々、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。また、このような第２膜７３を含んでなる内蔵遮光膜の一例たる容量線３００は、多層構造を有し、その第１膜７２が導電性のポリシリコン膜であるため、係る第２膜７３については、導電性材料から形成する必要はないが、第１膜７２だけでなく第２膜７３をも導電膜から形成すれば、容量線３００をより低抵抗化できる。
【００４８】
また図３において、容量電極としての画素電極中継層７１ａと容量線３００との間に配置される誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、窒化酸化膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄い程良い。
【００４９】
光吸収層として機能するのみならず容量線３００の一部を構成する第１膜７２は、例えば膜厚１５０ｎｍ程度のポリシリコン膜からなる。また、遮光層として機能するのみならず容量線３００の他の一部を構成する第２膜７３は、例えば膜厚１５０ｎｍ程度のタングステンシリサイド膜からなる。このように誘電体膜７５に接する側に配置される第１膜７２をポリシリコン膜から構成し、誘電体膜７５に接する画素電極中継層７１ａをポリシリコン膜から構成することにより、誘電体膜７５の劣化を阻止できる。例えば、仮に金属シリサイド膜を誘電体膜７５に接触させる構成を採ると、誘電体膜７５に重金属等の金属が入り込んで、誘電体膜７５の性能を劣化させてしまう。更に、このような容量線３００を誘電体膜７５上に形成する際に、誘電体膜７５の形成後にフォトレジスト工程を入れることなく、連続で容量線３００を形成すれば、誘電体膜７５の品質を高められるので、当該誘電体膜７５を薄く成膜することが可能となり、最終的に蓄積容量７０を増大できる。
【００５０】
図２及び図３に示すように、データ線６ａは、コンタクトホール８１を介して中継接続用のデータ線中継層７１ｂに接続されており、更にデータ線中継層７１ｂは、コンタクトホール８２を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。
【００５１】
本実施形態ではコンタクトホール８１及び８２は、同一平面位置に開孔されているが、これらは若干ずれて開孔されていてもよい。尚、データ線中継層７１ｂは、前述した諸機能を持つ画素電極中継層７１ａと同一膜から同時形成される。
【００５２】
また容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５３】
画素電極９ａは、画素電極中継層７１ａを中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。このように画素電極中継層７１ａ及びデータ線中継層７１ｂを中継層として利用すれば、層間距離が例えば２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００５４】
図２及び図３において、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００５５】
ＴＦＴアレイ基板１０には、平面的に見て格子状の溝１０ｃｖが掘られている（図２中右下がりの斜線領域で示されている）。走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等は、この溝１０ｃｖ内に埋め込まれている。これにより、配線、素子等が存在する領域と存在しない領域との間における段差が緩和されており、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。
【００５６】
図３に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００５７】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００５８】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く遮光層を構成する容量線３００及びデータ線６ａと共に当該対向基板２０上の遮光膜により、対向基板２０側からの入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００５９】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６０】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の変化を防止する機能を有する。
【００６１】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６２】
走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００６３】
第１層間絶縁膜４１上には画素電極中継層７１ａ及びデータ線中継層７１ｂ並びに容量線３００が形成されており、これらの上には、データ線中継層７１ｂ及び画素電極中継層７１ａへ夫々通じるコンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００６４】
尚、本実施形態では、第１層間絶縁膜４１に対しては、１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００６５】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、画素電極中継層７１ａへ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００６６】
以上のように構成された本実施形態によれば、対向基板２０側からＴＦＴ３０のチャネル領域１ａ’及びその付近に入射光が入射しようとすると、データ線６ａ及び内蔵遮光膜の一例たる容量線３００（特に、その第２膜７３）で遮光を行う。他方、ＴＦＴアレイ基板１０側から、ＴＦＴ３０のチャネル領域１ａ’及びその付近に戻り光が入射しようとすると、下側遮光膜１１ａで遮光を行う（特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、有効である。）。そして、高反射率のＡｌ膜からなるデータ線６ａや、反射率の比較的高い高融点金属膜からなる第２膜７３の内面（即ち、ＴＦＴ３０に面する側の表面）に斜めの戻り光が入射することにより発生する内面反射光、多重反射光などは、光吸収層としての第１膜７２及び画素電極中継層７１ａにより吸収除去される。これらの結果、ＴＦＴ３０の特性が光リークにより変化することは殆ど無くなり、当該電気光学装置では、非常に高い耐光性が得られる。
【００６７】
以上説明した実施形態では、蓄積容量７０の固定電位側電極を含む容量線３００を、内蔵遮光膜とする構成を採用しているが、蓄積容量７０の画素電位側電極を内蔵遮光膜として構成することも可能であり、或いは画素電極９ａとＴＦＴ３０とを中継接続する画素電極中継層を内蔵遮光膜として構成することも可能である。いずれの場合にも、高融点金属膜等の導電性の遮光膜から画素電位側容量電極或いは画素電極中継層を形成すればよい。または、第１膜７２と第２膜７３を共にポリシリコンから形成し、光吸収層の機能のみを併せ持つ容量線としても良い。
【００６８】
以上説明した実施形態では、図３に示したように多数の導電層を積層することにより、画素電極９ａの下地面（即ち、第３層間絶縁膜４３の表面）におけるデータ線６ａや走査線３ａに沿った領域に段差が生じるのを、ＴＦＴアレイ基板１０に溝１０ｃｖを掘ることで緩和しているが、これに変えて又は加えて、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００６９】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部の光リーク電流を防止でき、オフ時の電流を低減することができる。
【００７０】
（電気光学装置の全体構成）
以上のように構成された電気光学装置の全体構成を図４及び図５を参照して説明する。尚、図４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図５は、図４のＨ−Ｈ’断面図である。
【００７１】
図５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図５に示すように、図４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００７２】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００７３】
以上図１から図５を参照して説明した電気光学装置では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７４】
以上説明した電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【００７５】
（電気光学装置の製造方法）
次に、本発明における上述の如き構成を持つ電気光学装置の製造方法の全体について、図６から図１２を参照して説明する。ここに図６から図９は、本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板１０側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。他方、図１０から図１２は、図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。即ち、図１０から図１２では、図６から図９と同様の工程には、同様の工程番号（工程（１）、工程（２）、…）が付されている。
【００７６】
先ず図６の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意し、フォトリソグラフィ並びにドライ及びウエットエッチングにより、図１０の工程(１)に示した如き平面パターンを有する、例えば深度８７０ｎｍ程度の溝１０ＣＶを掘る。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００７７】
次に図６の工程（２）では、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、図１０の工程（２）に示した如き所定パターンの下側遮光膜１１ａを形成する。
【００７８】
次に図６の工程（３）では、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００７９】
次に図６の工程（４）では、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal）を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。そして、フォトリソグラフィ及びエッチングにより、図１０の工程（４）に示した如き所定パターンを有する半導体層１ａを形成する。
【００８０】
次に図６の工程（５）及び工程（６）では、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜２ａを形成し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、上層ゲート絶縁膜２ｂを形成する、これにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００８１】
続いて、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープしてもよい。
【００８２】
次に図６の工程（７）では、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図１０の工程（７）に示した如きＴＦＴ３０のゲート電極を含む所定パターンの走査線３ａを形成する。
【００８３】
次に図７の工程（８）では、画素部をレジスト６００で覆って、周辺領域で後述の如く周辺回路を構成する、ＰチャネルＴＦＴの半導体層の所定領域に、例えばＢＦ2ガスを用いてＢイオンを３×１０14／ｃｍ2程度のドーズ量にてドープする。これにより周辺領域におけるＰチャネルＴＦＴのソース及びドレイン領域を形成する。
【００８４】
より具体的には、本実施形態では特に、ＴＦＴ３０の素子形成工程と並行して、Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成する。
【００８５】
次に図７の工程（９）では、ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００８６】
更に図７の工程（１０）では、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い図１１の工程（１０）に示した平面パターンを有するレジスト層６０１を走査線３ａ上に形成する。その後、ＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００８７】
次に図７の工程（１１）では、レジスト６０１を剥離後、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜４１の膜質を向上させておく。
【００８８】
次に図７の工程（１２）では、層間絶縁薄膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１１の工程（１２）に示した平面位置にコンタクトホール８２及び８３を同時開孔する。
【００８９】
次に図７の工程（１３）では、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図１１の工程（１３）に示した如き画素電極中継層７１ａ及びデータ線中継層７１ｂを形成する。
【００９０】
次に図８の工程（１４）では、画素電位側容量電極を兼ねる画素電極中継層７１ａ及び第１層間絶縁膜４１上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７５を膜厚５０ｎｍ程度の比較的薄い厚さに堆積する。但し、誘電体膜７５は、絶縁膜２の場合と同様に、単層膜或いは多層膜のいずれから構成してもよく、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜７５を薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下の極薄い絶縁膜となるように誘電体膜７５を形成すると有利である。
【００９１】
次に図８の工程（１５）では、誘電体膜７５上に減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化して第１膜７２を形成する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。この上に更に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚の第２膜７３を形成する。そしてフォトリソグラフィ及びエッチングにより、図１１の工程（１５）に示した如き所定パターンを持つ第１膜７２及び第２膜７３からなる容量線３００が完成する。
【００９２】
次に図８の工程（１６）では、レジスト５００を除去した後に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。第１層間絶縁膜４２の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００９３】
次に図８の工程（１７）では、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１２の工程（１２）に示した平面個所にコンタクトホール８１を開孔する。
【００９４】
次に図９の工程（１８）では、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１２の工程（１８）に示した如き所定パターンを有するデータ線６ａを形成する。この時、図示しないが、図４及び図５に示す外部接続端子１０２等の電極パッド９ｄも同時形成される。
【００９５】
次に図９の工程（１９）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。第３層間絶縁膜４３の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００９６】
次に図９の工程（２０）に示すように、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１２の工程（２０）に示した平面位置に、コンタクトホール８５を開孔する。
【００９７】
次に図９の工程（２１）に示すように、第３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１２の工程（２１）に示した平面パターンを有する画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００９８】
次に図示しないが、図４及び図５に示す外部接続端子１０２等の電極パッド９ｄを露出させるパッドオープン工程を行う。そのためにフォトリソグラフィ及びエッチングにより露出させる部分の第３層間絶縁膜４３の除去を行う。
【００９９】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１００】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、額縁としての遮光膜５３（図４及び図５参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。尚、これらの遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１０１】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【０１０２】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図４及び図５参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１０３】
（データ線及び半導体層間のコンタクトホール）
次に、上述の製造方法のうちデータ線６ａ及び半導体層１ａの高濃度ソース領域１ｄ間を接続する一連のコンタクトホール８１及び８２の開孔プロセスについて、図１３及び図１４を参照して更に説明を加える。ここに図１３は、図３に示した当該開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。図１３では、図６から図９と同様の工程には、同様の工程番号（工程（１１）、工程（１３）、…）が付されている。他方、図１４は、変形形態における一連のコンタクトホールを拡大して示す断面図である。
【０１０４】
図１３に示すように、本実施形態では特に、工程（１１）で積層された第１層間絶縁膜４１に対して、工程（１３）において先ず、データ線６ａから半導体層１ａに達する一連のコンタクトホールの一部をなすコンタクトホール８２を開孔する。そして、この開孔のためのエッチングは、画素電極中継層７１ａから半導体層１ａ（高濃度ドレイン領域１ｅ）に達するコンタクトホール８３（図７参照）と同時開孔される。更に、このように開孔されたコンタクトホール８２内には、データ線中継層７１ｂが形成される。
【０１０５】
その後、工程（１６）で積層された第２層間絶縁膜４２に対して、工程（１７）において、データ線６ａから半導体層１ａに達する一連のコンタクトホールの他の部分をなすコンタクトホール８１を開孔する。更に、このように開孔されたコンタクトホール８１内には、工程（１８）でデータ線６ａの一部をなすアルミニウム層が形成される。
【０１０６】
加えて本実施形態では、このような一連のコンタクトホールをなすコンタクトホール８１及び８２を、平面的に見て同一位置に開孔するので、当該データ線６ａを半導体層１ａに接続するためのコンタクトホールに必要な基板上面積が小さくて済む。従って、その分だけ、各画素における開口率を高めることができ、更に蓄積容量７０の増大を図れる。しかも、データ線中継層７１ｂにより高信頼性で中継接続できる。
【０１０７】
但し、図１４に示した変形形態の如く、このような一連のコンタクトホールを、コンタクトホール８１’と８２として、平面的に見て異なる位置に開孔しても、データ線中継層７１ｂを介して中継接続可能である。
【０１０８】
尚、図１３に示したように、データ線中継層７１ｂを光吸収層から形成し且つデータ線６ａを高反射率のＡｌ膜から形成する場合には、下側のコンタクトホール８２を、上側のコンタクトホール８１より穴径が小さくなるように開孔してもよい。このように製造すれば、コンタクトホール８１の付近に到達する戻り光を、データ線中継層７１ｂの下面で吸収できるので、この付近で戻り光がデータ線６ａで反射されて内面反射光となる事態を効果的に防止できる。
【０１０９】
（周辺回路におけるＡｌ膜及び半導体層間のコンタクトホール）
次に、上述の製造方法と並行して行なわれる周辺回路におけるＡｌ膜及び半導体層間のコンタクトホールの開孔プロセスについて、図１５から図１７を参照して説明を加える。ここに図１５は、周辺回路を構成する相補型トランジスタの断面図であり、図１６は、このようなＡｌ膜から半導体層に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。また、図１７は、変形形態における一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。尚、図１６及び図１７では、図６から図９と同時に行なわれる工程には、同様の工程番号（工程（１６）、工程（１７）、…）が付されている。更に、図１５において、図２及び図３に示した第１実施形態と同様の構成要素には同様の参照符号を付しそれらの説明は省略する。
【０１１０】
先ず図１５には、前述の如く、ＴＦＴアレイ基板１０上の周辺領域に作り込まれるデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路等を構成するＴＦＴの構成が示されている。
【０１１１】
図１５において、ＴＦＴは、相補型ＴＦＴであり、Ｐチャネル型ＴＦＴ４０２ｐとＮチャネル型ＴＦＴ４０２ｎとが組み合わされてなる。
【０１１２】
Ｐチャネル型ＴＦＴ４０２ｐは、画素部における半導体層１ａと同一膜（即ち、ポリシリコン膜）からなる半導体層４２０中に、Ｐチャネル領域４２０ｐを有し、更に、画素部における走査線３ａと同一膜（即ち、導電性のポリシリコン膜）からなるゲート電極１１６、並びに画素部におけるデータ線６ａと同一膜（即ち、Ａｌ膜）からなるソース電極４２２及びドレイン電極４０６を有する。
【０１１３】
Ｎチャネル型ＴＦＴ４０２ｎは、半導体層４２０中に、Ｎチャネル領域４２０ｎを有し、更に、Ｐチャネル型ＴＦＴ４０２ｐと共通のゲート電極１１６及びドレイン電極４０６を有し、更に、画素部におけるデータ線６ａと同一膜からなるソース電極４２１を有する。
【０１１４】
そして各ＴＦＴでは、Ａｌ膜からなる電極部分たるソース電極４２１及び４２２並びにドレイン電極４０６は、第１層間絶縁膜４１、誘電体膜７５及び第２層間絶縁膜４２に開孔された一連のコンタクトホール１８３を介して半導体層４２０に夫々接続されている。尚、このようなＰチャネル型ＴＦＴ４０２ｐ及びＮチャネル型ＴＦＴ４０２ｎは夫々好ましくは、画素スイッチング用ＴＦＴ３０と同様にＬＤＤ構造を有する。
【０１１５】
次に、このような一連のコンタクトホール１８３の開孔プロセスについて図１６を参照して説明する。
【０１１６】
図１６に示すように、本実施形態では特に、工程（１６）で積層された第２層間絶縁膜４２（及び誘電体膜７５）に対して、工程（１７）において先ず、Ａｌ膜（ソース電極４２２）から半導体層４２０に達する一連のコンタクトホールの一部をなすコンタクトホール１８１を開孔する。そして、この開孔のためのエッチングは、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１（図８参照）と同時に行なわれる。この際、コンタクトホール１８１の穴径は、例えば１×１μｍ程度である。
【０１１７】
その後、工程（１７’）において、第１層間絶縁膜４１に対して、Ａｌ膜（ソース電極４２２）から半導体層４２０に達する一連のコンタクトホールの他の部分をなすコンタクトホール１８２を開孔する。そして、この開孔のためのエッチングは独自に行なわれる（即ち、画素部におけるどのコンタクトホールの開孔とも別個に行なわれる）。この際、コンタクトホール１８２の穴径は、例えば２．５×２．５μｍ程度である。このようにコンタクトホール１８２をコンタクトホール１８１より大きく設定し且つ第２層間絶線膜４２のエッチングレートを第１層間絶線膜４１のエッチングレートよりも高く設定することにより、穴形状が一様なテーパが得られる。
【０１１８】
続いて、工程（１８）で、このように開孔されたコンタクトホール１８２及び１８１からなる一連のコンタクトホール１８３内に、データ線６ａと同一Ａｌ膜を形成し、ソース電極４２２が完成する。
【０１１９】
従って本製造プロセスによれば、画像表示領域と周辺領域とで、配線や素子間を接続するためのコンタクトホール１８３の一部分たるコンタクトホール１８１とコンタクトホール８１とを同時開孔できるので、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成できる。
【０１２０】
加えて本実施形態では、このような一連のコンタクトホール１８３をなすコンタクトホール１８１及び１８２を、平面的に見て同一位置に開孔するので、Ａｌ膜を利用して高信頼性で接続できる。
【０１２１】
但し、図１７に示した変形形態の如く、このような一連のコンタクトホール１８３に代えて、コントホール２８１を開孔してもよい。
【０１２２】
即ち、図１７の工程（１１）で示すように、工程（１１）で積層した第１層間絶縁膜４１に対して、コンタクトホール２８２を、画素部におけるデータ線中継層７１ｂから半導体層１ａに達するコンタクトホール８２と同時開孔する。その後、工程（１６）でこのコンタクトホール２８２上に第２層間絶縁膜４２を積層した後、更に工程（１７）でコンタクトホール２８１を、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔する。続いて、工程（１８）で、このように開孔されたコンタクトホール２８１内に、データ線６ａと同一Ａｌ膜を形成し、ソース電極４２２が完成する。
【０１２３】
（周辺領域におけるＡｌ膜及び下方遮光膜間のコンタクトホール）
次に、上述の製造方法と並行して行なわれる周辺領域におけるＡｌ膜及び下側遮光膜１１ａ間のコンタクトホールの開孔プロセスについて、図１８を参照して説明を加える。ここに図１８は、このようなＡｌ膜から下側遮光膜に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。尚、図１８では、図６から図９と同時に行なわれる工程には、同様の工程番号（工程（１２）、工程（１６）、…）が付されている。
【０１２４】
図１８に示すように、本実施形態では特に、工程（１２）で、第１層間絶縁膜４１に対して、コンタクトホール３８２を、画素部におけるデータ線中継層７１ｂから半導体層１ａに達するコンタクトホール８２と同時開孔する。この際、コンタクトホール３８２の穴径は、例えば１５×１５μｍ程度である。
【０１２５】
その後、工程（１６）でこのコンタクトホール３８２上に第２層間絶縁膜４２を積層した後、更に工程（１７）でコンタクトホール３８１を、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔する。この際、コンタクトホール３８１の穴径は、例えば１２×１２μｍ程度である。
【０１２６】
その後、工程（１８’）において、下地絶縁膜１２に対して、コンタクトホール３８１の底から下側遮光膜１１ａに達する一連のコンタクトホールの他の部分をなすコンタクトホール３８３を開孔する。そして、この開孔のためのエッチングは独自に行なわれる（即ち、画素部におけるどのコンタクトホールの開孔とも別個に行なわれる。また、これは先のコンタクトホール１８２と同一工程で形成してもよい）。この際、コンタクトホール３８３の穴径は、例えば直径２μｍ程度である。このように小径で円形のコンタクトホール３８３を最後に開孔することにより、下側遮光膜１１ａの応力でコンタクトホール３８３の周囲における下地絶縁膜１２等にクラックが発生に事態を効果的に防止できる。
【０１２７】
続いて、このように開孔されたコンタクトホール３８１及び３８３内に、データ線６ａと同一Ａｌ膜からなる周辺配線６ｃを形成する。
【０１２８】
本実施形態では、下側遮光膜１１ａは、画像表示領域１０ａから周辺領域まで伸びる遮光膜配線の一例を構成しており、例えば定電位配線として機能する。この場合、一連のコントホール３８１及び３８３は、例えば、画像表示領域１０ａの四隅に開孔される。
【０１２９】
従って本製造プロセスによれば、画像表示領域と周辺領域とで、配線や素子間を接続するための一連のコンタクトホールの一部分たるコンタクトホール３８２とコンタクトホール８２とを同時開孔でき、更に一連のコンタクトホールの一部分たるコンタクトホール３８１とコンタクトホール８１とを同時開孔できるので、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成できる。更に、コンタクトホール３８１の底にある下地絶縁膜１２に対し、コンタクトホール１８２と同一工程でコンタクトホール３８３を開孔して、Ａｌ膜（配線６ｃ）から下側遮光膜１１ａに達する当該一連のコンタクトホールを完成させる。このため、係る一連のコンタクトホールの深度制御や積層構造の設計自由度が向上する。
【０１３０】
（周辺領域におけるＡｌ膜及び容量線間のコンタクトホール）
次に、上述の製造方法と並行して行なわれる周辺回路におけるＡｌ膜及び容量線間のコンタクトホールの構造及び開孔プロセス等について、図１９から図２１を参照して説明を加える。ここに図１９は、周辺領域における容量線とＡｌ膜からなる周辺配線との接続の様子を示す図式的な平面図であり、図２０は、このような接続個所の拡大断面図である。また、図２１は、変形形態における接続個所の拡大断面図である。尚、図１９から図２１において、図１から図５に示した第１実施形態と同様の構成要素には同様の参照符号を付しそれらの説明は省略する。
【０１３１】
先ず図１９において、容量線３００は、画像表示領域１０ａでは、ストライプ状に形成されており、周辺領域では左右夫々一つにまとめられている。この纏められた容量線３００の連結部３００ｃには、複数のコンタクトホール５０２が縦方向に複数配列されており、これらのコンタクトホール５０２により、データ線６ａと同一Ａｌ膜からなる周辺配線６ｄに接続されている。
【０１３２】
図２０に示すように、連結部３００ｃは、画素部における第１膜７２及び第２膜７３と夫々同一膜からなる第１膜７２ｃ及び第２膜７３ｃとを含む積層構造を有する。コンタクトホール５０２は、第２層間絶縁膜４２に開孔されており、周辺配線６ｄから連結部３００ｃに達している。本実施形態では特に、このようなコンタクトホール５０２は、図８に示した工程（１７）に示したコンタクトホール８１と同時開孔されるものである。
【０１３３】
従って本実施形態によれば、画像表示領域と周辺領域とで、コンタクトホールを同時開孔できるので、これらを別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における容量電極と、周辺領域における周辺配線や周辺回路とを、同一導電膜を用いて少なくとも部分的に同時形成することも可能となる。
【０１３４】
尚、図１９では、容量線３００と同一膜からその連結部３００ｃを形成するという比較的単純な例を示したが、図２０に示したコンタクトホールの構造は、より一般に、容量線３００と同一膜（例えば、高融点金属を含有する導電膜）及びデータ線６ａと同一膜（例えば、Ａｌ膜）とを組み合わせて、各種の周辺回路素子や配線を構成することを可能ならしめるものである。従って、本実施形態のコンタクトホール構造を採用することで特に、微細ピッチの周辺回路や周辺配線を周辺領域に作り込むことができるので、高精細度の画像表示が可能な電気光学装置を製造可能となる。
【０１３５】
更に図２１に示した変形形態のように、容量線３００に代えて、画素部における画素電位側容量電極（画素電極中継層７１ａ）と同一膜（例えば、導電性ポリシリコン膜）からなる周辺配線７１ｃとＡｌ膜からなる周辺配線６ｄ’とを接続するコンタクトホール５０３を、図８に示した工程（１７）に示したコンタクトホール８１と同時開孔してもよい。このように構成しても、容易にコンタクトホールを開孔でき、微細ピッチの周辺回路や周辺配線を周辺領域に作り込むことができる。
【０１３６】
（短絡配線のカッティングプロセス）
次に、上述の製造方法と並行して行なわれる周辺領域における短絡配線のカッティングプロセスについて、図２２から図２４を参照して説明を加える。ここに図２２は、走査線と同一膜からなる短絡配線の基板上レイアウトを示す図式的な平面図であり、図２３及び図２４は夫々、このような短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す工程図である。尚、図２３及び図２４では、図６から図９と同時に行なわれる工程には、同様の工程番号（工程（１６）、工程（１７）、…）が付されている。更に、図２２において、図１から図５に示した第１実施形態と同様の構成要素には同様の参照符号を付しそれらの説明は省略する。
【０１３７】
図２２に示すように、本実施形態に係る電気光学装置は、ＴＦＴ等の回路素子や各種配線が、製造中に発生する静電気により破壊されないように、走査線３ａと同一膜からなる短絡配線４０１により配線間や回路素子間が短絡される。但し、係る短絡配線４０１がそのまま装置完成後まで残ったのでは当該電気光学装置は機能しない。このため、本実施形態では、短絡配線４０１を走査線３ａと同時に形成し、配線個所に応じて図９に示した工程（１８）或いは工程（２１）の後にカットする。即ち、本実施形態で製造される電気光学装置は、図６に示した工程（７）から図９に示した工程（１８）或いは工程（２１）までの製造中には、短絡配線４０１により静電気により装置不良となる可能性が低減されている。
【０１３８】
図２２には、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔されるコンタクトホール４８１と、周辺回路のＴＦＴに係るコンタクトホール１８２（図１６の工程（１７’）参照）と同時に開孔されるコンタクトホール４８２とを含む一連のコンタクトホールを介してカットされる短絡配線４０１の各個所は、図中○印で示してある。また画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔されるコンタクトホール５８１と、画素部における画素電極９ａから画素電極中継層７１ａに達するコンタクトホール８５（図９の工程（２０）参照）と同時に開孔されるコンタクトホール５８５とを含む一連のコンタクトホールを介してカットされる短絡配線４０１の各個所は、図中×印で示してある。
【０１３９】
次に、このような周辺領域における短絡配線４０１のカッティングプロセスについて図２３及び図２４を参照して説明する。
【０１４０】
図２３は、図２２で○印で示した短絡配線４０１をカットする個所における断面を示しており、図２３に示すように、本実施形態では特に、工程（１６）で積層された第２層間絶縁膜４２（及び誘電体膜７５）に対して、工程（１７）において先ず、Ａｌ膜（周辺配線６ｂ’）から短絡配線４０１に達する一連のコンタクトホールの一部をなすコンタクトホール４８１を開孔する。そして、この開孔のためのエッチングは、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１（図８参照）と同時に行なわれる。この際、コンタクトホール４８１の穴径は、例えば２×３μｍ程度である。
【０１４１】
その後、図２３の工程（１８）では、コンタクトホール４８２を第１層間絶縁膜４１に対して、周辺回路のＴＦＴに係るコンタクトホール１８２（図１６の工程（１７’）参照）と同時形成し、更にデータ線６ａと同一のＡｌ膜を形成する。この際、コンタクトホール４８２の穴径は、例えば５×５μｍ程度である。
【０１４２】
そして、図２３の工程（１８”）では、続いて、Ａｌ膜に対するフォトリソグラフィ及びエッチングにより、データ線６aと同時に、周辺配線６ｂを形成する。そして、Ａｌ膜をエッチングした後、Ａｌ膜に対するレジストを剥離することなくこれに引き続いて、ポリシリコン膜用のエッチングを行って、短絡配線４０１を除去する。即ち、短絡配線のカッティングをＡｌ膜に対するパターニングに引き続いて行う。このカットする個所における短絡配線４０１の幅は、例えば２μｍ程度である。
【０１４３】
他方、図２４は、図２２で×印で示した短絡配線４０１をカットする個所における断面を示しており、図２４に示すように、本実施形態では特に、工程（１６）で積層された第２層間絶縁膜４２（及び誘電体膜７５）に対して、工程（１７）において先ず、Ａｌ膜（周辺配線６ｂ’）から容量線３００に達する一連のコンタクトホールの一部をなすコンタクトホール５８１を開孔する。そして、この開孔のためのエッチングは、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１（図８参照）と同時に行なわれる。この際、コンタクトホール５８１の穴径は、例えば４０×６０μｍ程度である。
【０１４４】
その後、図２４の工程（１９）では、コンタクトホール５８１上に、第３層間絶線膜４３を形成する。
【０１４５】
その後、図２４の工程（２０）では、第３層間絶縁膜４３に対して、コンタクトホール５８５を、画素部における画素電極９ａに係るコンタクトホール８５（図９の工程（２０）参照）と同時形成する。この際、コンタクトホール５８５の穴径は、例えば５０×７０μｍ程度である。
【０１４６】
続いて、工程（２２）では、図４及び図５に示した外部回路接続端子１０２等の電極パッド９ｄを露出させるために第３層間絶縁膜４３に開孔を形成するためのパッドオープン工程のフォトリソグラフィ及びエッチングを利用して短絡配線４０１を除去する。即ち、短絡配線のカッティングを第３層間絶縁膜４３に対するエッチングからレジストを剥離することなく連続で行う。または両者のエッチングの順序を逆にしても良い。このカットする個所における短絡配線４０１の幅は、例えば１０μｍ程度であり、電極パッド９ｄの大きさは、例えば６０×８０μｍ程度である。
【０１４７】
従って本製造プロセスによれば、画像表示領域と周辺領域とで、配線や素子間を接続するためのコンタクトホールと短絡配線４０１をカットするためのコンタクトホールとを部分的に同時開孔できるので、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。
【０１４８】
以上説明した各実施形態における製造方法では、一連のコンタクトホールのうち最後に開孔するコンタクトホールの穴形状を円或いは楕円にするのが好ましい。このようにすれば、当該一連のコンタクトホール付近における各層間絶縁膜や下地絶縁膜に作用するストレスが当該一連のコンタクトホールの周囲に分散される。このため、当該一連のコンタクトホール付近における第２層間絶縁膜４２、第１層間絶縁膜４１、下地絶縁膜１２等にクラックが発生する事態を阻止できる。
【０１４９】
更に各実施形態では、一連のコンタクトホールのうち最後に開孔するコンタクトホール部分の穴径が他のコンタクトホール部分小さくなるように開孔するのが好ましい。このようにすれば、一連のコンタクトホールの形状を全体としてテーパ状にできるので、当該一連のコンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスをより一層低減できる。この場合には更に、平面的に見て最後に開孔するコンタクトホール部分の開孔領域が他のコンタクトホール部分の開孔領域内に位置するように開孔するのが、より好ましい。これにより、当該一連のコンタクトホールの形状を安定させることができ、一層確実で信頼性の高い電気的接続が得られる。
【０１５０】
更にまた各実施形態では、コンタクトホール開孔工程では、ドライエッチング及びウエットエッチングを組み合わせて行うことにより少なくとも一つのコンタクトホール部分にテーパを持たせるのが、より好ましい。コンタクトホール部分にテーパを持たせることで、コンタクトホール内に積層される導電膜の付き回りを向上できる。これに代えて又は加えて、複数の層間絶縁膜を、上方に積層されるもの（例えば、第３層間絶縁膜や第２層間絶縁膜）程、エッチングレートが高くなるように形成することによってもコンタクトホールにテーパを持たせることが可能となる。
【０１５１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】 本発明の製造方法の実施形態で製造される電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】 図１の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’断面図である。
【図４】 本発明の製造方法の実施形態で製造される電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図５】 図４のＨ−Ｈ’断面図である。
【図６】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その１）である。
【図７】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その２）である。
【図８】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その３）である。
【図９】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その４）である。
【図１０】 図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。
【図１１】 図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。
【図１２】 図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。
【図１３】 図３に示した当該開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１４】 変形形態における一連のコンタクトホールを拡大して示す断面図である。
【図１５】 周辺回路を構成する相補型トランジスタの断面図である。
【図１６】 Ａｌ膜から半導体層に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１７】 変形形態における一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１８】 Ａｌ膜から下側遮光膜に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１９】 周辺領域における容量線とＡｌ膜からなる周辺配線との接続の様子を示す図式的な平面図である。
【図２０】 図１９のような電気光学装置における接続個所の拡大断面図である。
【図２１】 変形形態における接続個所の拡大断面図である。
【図２２】 走査線と同一膜からなる短絡配線の基板上レイアウトを示す図式的な平面図である。
短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す工程図である。
【図２３】 短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す一の工程図である。
【図２４】 短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す他の工程図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁薄膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１０ｃｖ…溝
１１ａ…下側遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７１ａ…画素電極中継層
７１ｂ…データ線中継層
７２…容量線の第１膜
７３…容量線の第２膜
７５…誘電体膜
８１、８２、８３、８５…コンタクトホール
３００…容量線
４０２ｐ…ＰチャネルＴＦＴ
４０２ｎ…ＮチャネルＴＦＴ
４２２…周辺配線
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置を製造する方法の技術分野に属する。
【０００２】
【従来の技術】
この種の電気光学装置の製造方法では、基板上に、複数の画素電極、各画素電極をスイッチング制御するための薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）、各薄膜トランジスタに接続されたデータ線及び走査線、画素電極に接続された蓄積容量等を構成する各種導電膜や、ＴＦＴを遮光する遮光膜或いは各画素の非開口領域を規定する遮光膜などの多数の膜を、絶縁膜を介して積層形成する。そして、相異なる導電膜から構成された配線や回路素子間の接続は、各絶縁膜にコンタクトホールを開孔して行うのが一般的である。
【０００３】
更に、基板上で画素電極が配置されており画像表示が行われる画像表示領域の周辺に位置する周辺領域に、データ線、走査線、遮光膜からなる配線、蓄積容量の容量線などの各種配線と接続されたデータ線駆動回路、走査線駆動回路等の周辺回路を作り込み、周辺回路内蔵型の電気光学装置を製造する技術も一般的である。
【０００４】
更にまた、画像表示領域或いは周辺領域に形成される配線や回路素子が製造中に発生する静電気により破壊されないように、短絡配線により配線間や回路素子間を短絡しておく技術も一般的である。但し、係る短絡配線がそのまま装置完成後まで残ったのでは当該装置は機能しないため、このような配線や回路素子の形成と同時に或いは層前後して形成した短絡配線は、その後における製造工程のいずれかの段階でカットしなければならない。そして、このカットは、一般には、短絡配線のカットすべき部分に達するコンタクトホールを開孔して、当該コンタクトホール内に露出した短絡線部分をエッチングにより除去することにより行なわれる。
【０００５】
特に最近では、高品位の画像表示を可能ならしめる高機能の電気光学装置を製造するために、基板上にはより多数の且つ複雑なパターンを有する導電層を積層形成するようになってきている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した電気光学装置の製造方法によれば、基板上における積層構造が複雑化してくると、画像表示領域や周辺領域で、各絶縁膜に開孔すべきコンタクトホールの数が増加し更に各コンタクトホールの深度制御や開孔個所の確保等が困難となり、製造工程が複雑高度化して、コスト上昇や歩留まり或いは装置信頼性の低下を招くという実用上大きな問題点が生じる。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、比較的複雑な積層構造を持つ電気光学装置を効率良く製造可能な電気光学装置の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の第１製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量と、前記薄膜トランジスタの少なくともチャネル領域を下方から覆う所定パターンを有する下方遮光膜を含む遮光膜配線とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記遮光膜配線を形成する遮光膜配線形成工程と、前記遮光膜配線上に下地絶縁膜を介して前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、前記周辺領域で、前記遮光膜配線、前記半導体層、前記走査線、前記容量線及び前記データ線から構成される前記周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔するコンタクトホール開孔工程とを含み、前記コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の前記遮光膜配線、前記半導体層、前記走査線、前記データ線中継層、前記容量線及び前記データ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【０００９】
本発明の第１製造方法によれば、遮光膜配線形成工程により、基板上に遮光膜配線を形成し、半導体層形成工程により、遮光膜配線上に下地絶縁膜を介して薄膜トランジスタの半導体層を形成する。次に、積層形成工程により、半導体層上に走査線、容量線及びデータ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する。ここで、コンタクトホール開孔工程では、周辺領域で、遮光膜配線、半導体層、走査線、容量線及びデータ線から構成される周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔する。そして、コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成する。この際特に、複数回のコンタクトホール開孔工程の少なくとも一回は、画像表示領域の遮光膜配線、半導体層、走査線、容量線及びデータ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われるので、画像表示領域と周辺領域とで、配線や素子間を接続するためのコンタクトホールを少なくとも部分的に同時開孔できる。このため、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成することも可能となるので製造工程及び積層構造を簡略化する上で大変有利である。
【００１０】
本発明の第１製造方法の一態様では、前記周辺領域のコンタクトホール開孔工程における前記遮光膜配線と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記半導体層と前記データ線間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含む。
【００１１】
この態様によれば、周辺領域で、遮光膜配線とデータ線間を接続するコンタクトホールと、画像表示領域で、半導体層とデータ線間を接続するコンタクトホールとを同時に開孔でき、製造工程の簡略化を図れる。
【００１２】
本発明の第１製造方法の他の態様では、前記周辺領域の複数回によるコンタクトホール開孔工程では、最終回のコンタクトホール開孔径を他のコンタクトホール開孔径より小さくする。
【００１３】
この態様によれば、最終回のコンタクトホール開孔径を小さくするので、複数回によるコンタクトホール開孔工程により最終的に安定した穴形状を持つコンタクトホールが得られる。よって当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスを低減できる。このため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜にクラックが発生する事態を阻止できる。
【００１４】
本発明の第１製造方法の他の態様では、前記周辺領域の複数回によるコンタクトホール開孔工程は、最後のコンタクトホール開孔形状を円あるいは楕円に形成する。
【００１５】
この態様によれば、周辺領域でコンタクトホールのうち最終回に開孔するコンタクトホール開孔形状が、円或いは楕円であるため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスが当該コンタクトホールの周囲に分散される。このため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜にクラックが発生する事態を阻止できる。
【００１６】
本発明の第１製造方法の他の態様では、前記周辺領域のコンタクトホール開孔工程における前記半導体層と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記前記データ線中継層と前記データ線間コンタクトホール開孔工程と同時に行なわれる開孔工程を含む。
【００１７】
この態様によれば、周辺領域で、半導体層とデータ線間を接続するコンタクトホールと、画像表示領域で、データ線中継層とデータ線間を接続するコンタクトホールとを同時に開孔でき、製造工程の簡略化を図れる。
【００１８】
本発明の第１製造方法の他の態様では、前記周辺領域の複数回によるコンタクトホール開孔工程は、平面的に見て一つのコンタクトホール開孔が他のコンタクトホール開孔の内側に形成する開孔工程を含む。
【００１９】
この態様によれば、周辺領域では、一つのコンタクトホール開孔が他のコンタクトホール開孔の内側に形成されるので、複数回によるコンタクトホール開孔工程により最終的に安定した穴形状を持つコンタクトホールが得られる。よって当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスを低減できる。このため、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜にクラックが発生する事態を阻止できる。
【００２０】
本発明の第１製造方法の他の態様では、前記周辺領域のコンタクトホール開孔工程は、ドライエッチングとウエットエッチングを用いてコンタクトホールの開口部分にテーパを形成する。
【００２１】
この態様によれば、指向性があるドライエッチングと指向性がないウエットエッチングとを用いることで、コンタクトホールの開口部分にテーパが形成されるので、当該一のコンタクトホール内に積層される導電膜の付き回りを向上できると共に、当該コンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスを低減できる。このため信頼性の高いコンタクトホールを構築できる。
【００２２】
本発明の第２製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に画素電極中継層を介して接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、該積層形成工程中に、前記走査線と同層の膜からなる静電破壊防止用の短絡配線を前記周辺領域に形成する短絡配線形成工程と、前記短絡配線形成工程後に複数のコンタクトホール開孔工程を用いて前記短絡配線をカットするためのカット用コンタクトホール開孔工程とを含み、前記複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われる。
【００２３】
本発明の第２製造方法によれば、半導体層形成工程により、基板上に薄膜トランジスタの半導体層を形成する。次に、積層形成工程により、半導体層上に走査線、容量線及びデータ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する。この積層形成工程中に、短絡配線形成工程により、走査線と同層の膜からなる静電破壊防止用の短絡配線を周辺領域に形成する。その後、カット用コンタクトホール開孔工程により、複数のコンタクトホール開孔工程を用いて短絡配線をカットする。そして、複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成する。この際特に、複数回のコンタクトホール開孔工程の少なくとも一回は、画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われるので、周辺領域におけるカット用コンタクトホールと画像表示領域における配線や素子間を接続するためのコンタクトホールとを、少なくとも部分的に同時開孔できる。このため、両領域で別々にこれらのコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成することも可能となるので製造工程及び積層構造を簡略化する上で大変有利である。
【００２４】
本発明の第２製造方法の一態様では、前記データ線のパターニング形成時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線中継層と前記データ線間の層間絶縁膜にコンタクトホールを開孔する工程と同時に行なわれる工程を含む。
【００２５】
この態様によれば、周辺領域におけるカット用コンタクトホールを、画像表示領域における容量線上の層間絶縁膜にコンタクトホールを開孔するのと同時に開孔できるので、製造工程の簡略化を図れる。
【００２６】
本発明の第２製造方法の他の態様では、前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記データ線のパターニング形成時の前記データ線のエッチングに連続して行う。特に、周辺領域で、コンタクトホールの開孔完了後にデータ線をエッチングで形成した後に、短絡配線部分をカットするまでを、レジストを除去することなく連続したエッチング（例えば、ポリシリコン用のエッチング）で行うこと、製造工程の簡略化を図れる。
【００２７】
本発明の第２製造方法の他の態様では、前記周辺領域での電極を露出させるパッドオープン工程時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線と前記データ線中継層間のコンタクトホール開孔工程及び前記画素電極と前記画素電極中継層間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含む。
【００２８】
この態様によれば、周辺領域において電極パッドのパターン形成工程に短絡配線のカットが行われるカット用コンタクトホールは、画像表示領域においてデータ線とデータ線中継層間のコンタクトホールや画素電極と画素電極中継層間のコンタクトホールと同時に開孔できるので、製造工程の簡略化を図れる。
【００２９】
本発明の第２製造方法の他の態様では、前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記周辺領域での電極を露出させるパッドオープン工程のエッチングに前後して行う。
【００３０】
この態様によれば、周辺領域で電極パッドをエッチング形成するのと相前後して、コンタクトホール内に露出した短絡配線部分をカットできるので、製造工程の簡略化を図れる。
【００３１】
本発明の第３製造方法は上記課題を解決するために、基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記画素電極に電気的に接続された蓄積容量と備えた電気光学装置を製造する電気光学装置の製造方法であって、前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、前記半導体層上に前記走査線、前記半導体層と前記データ線とを中継接続するデータ線中継層、前記蓄積容量及び前記データ線を夫々構成する複数の導電膜をこの順に各層間絶線膜を介して積層形成する積層形成工程とを備えており、該積層形成工程は、前記半導体層上の第１層間絶縁膜に前記半導体層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線中継層を形成する工程と、前記データ線中継層上の第２層間絶縁膜に前記データ線中継層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線を形成する工程とを含み、前記半導体層と前記データ線を前記データ線中継層を介して電気的に接続する。
【００３２】
本発明の第３製造方法によれば、半導体層形成工程により、基板上に薄膜トランジスタの半導体層を形成する。次に、積層形成工程により、半導体層上に走査線、データ線中継層、蓄積容量及びデータ線を夫々構成する複数の導電膜を、この順に各層間絶線膜を介して積層形成する。ここで特に、積層形成工程では、第１層間絶縁膜に半導体層に達するコンタクトホールを開孔し、その上にデータ線中継層を形成した後に、第２層間絶縁膜にデータ線中継層に達するコンタクトホールを開孔し、更にその上にデータ線を形成するので、画像表示領域内で、データ線中継層を介して半導体層とデータ線とを電気的に接続できる。このため、データ線及び半導体層の間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を避けつつ、比較的小径且つ深度の浅い二つのコンタクトホールにより両者間を高信頼性で比較的容易に接続できる。
【００３３】
本発明の第３製造方法の一態様では、前記コンタクトホール開孔工程では、平面的に見て同一位置に、前記データ線中継層から前記半導体層に達するコンタクトホール部分と前記データ線から前記データ線中継層に達するコンタクトホール部分とを開孔する。
【００３４】
この態様によれば、データ線中継層により高信頼性で中継接続された構造を比較的容易に得られる。
【００３５】
本発明の第３製造方法の他の態様では、前記積層形成工程では、前記データ線中継層を光吸収層から形成すると共に前記データ線を金属膜から形成し、前記データ線中継層から前記半導体層に達するコンタクトホール部分が、前記データ線から前記データ線中継層に達するコンタクトホール部分より穴径が小さくなるように前記一連のコンタクトホールを開孔する。
【００３６】
この態様によれば、基板の裏面反射光や当該電気光学装置をライトバルブとして複数組み合わせた複板式のプロジェクタにおける他の電気光学装置から合成光学系を突き抜けてくる光などの戻り光が、データ線から半導体層に達するコンタクトホールの付近で、金属膜からなるデータ線で反射されて内面反射光となる事態を（データ線に到達する前にこれを吸収除去する）光吸収層により効果的に防止できる。この結果、係る内面反射光が半導体層に到達して、薄膜トランジスタで光リーク電流が生じ、そのトランジスタ特性が変化する事態を効果的に防止できるので、より高品位の画像表示が可能な電気光学装置を製造できる。
【００３７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００３８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置の製造方法を液晶装置の製造方法に適用したものである。
【００３９】
（電気光学装置の構成）
先ず本発明の製造方法の実施形態により製造される電気光学装置の基本的な構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４０】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００４１】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００４２】
また、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する（特に、本実施形態では、走査線３ａは、当該ゲート電極となる部分において幅広に形成されている）。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００４３】
図２及び図３に示すように、本実施形態では特に、内蔵遮光膜の一例としての容量線３００は、導電性のポリシリコン膜等からなる第１膜７２と高融点金属を含む金属シリサイド膜等からなる第２膜７３とが積層された多層構造を持つ。このうち第２膜７３は、容量線３００或いは蓄積容量７０の固定電位側容量電極としての機能の他、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能を持つ。また第１膜７２は、容量線３００或いは蓄積容量７０の固定電位側容量電極としての機能の他、遮光層としての第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持つ。他方、容量線３００に対して、誘電体膜７５を介して対向配置される画素電極中継層７１ａは、蓄積容量７０の画素電位側容量電極としての機能の他、遮光層としての第２膜７３とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。
【００４４】
本実施形態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ（及び画素電極９ａ）に接続された画素電位側容量電極としての画素電極中継層７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００４５】
容量線３００は平面的に見て、走査線３ａに沿ってストライプ状に伸びる本線部分を含み、この本線部分からＴＦＴ３０に重なる個所が図２中上下に突出している。そして、図２中縦方向に夫々伸びるデータ線６ａと図２中横方向に夫々伸びる容量線３００とが交差する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３０が配置されている。そして、このように相交差するデータ線６ａと容量線３００とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。
【００４６】
他方、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。
【００４７】
これらの遮光層の一例を構成する第２膜７３及び下側遮光膜１１ａは夫々、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。また、このような第２膜７３を含んでなる内蔵遮光膜の一例たる容量線３００は、多層構造を有し、その第１膜７２が導電性のポリシリコン膜であるため、係る第２膜７３については、導電性材料から形成する必要はないが、第１膜７２だけでなく第２膜７３をも導電膜から形成すれば、容量線３００をより低抵抗化できる。
【００４８】
また図３において、容量電極としての画素電極中継層７１ａと容量線３００との間に配置される誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、窒化酸化膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄い程良い。
【００４９】
光吸収層として機能するのみならず容量線３００の一部を構成する第１膜７２は、例えば膜厚１５０ｎｍ程度のポリシリコン膜からなる。また、遮光層として機能するのみならず容量線３００の他の一部を構成する第２膜７３は、例えば膜厚１５０ｎｍ程度のタングステンシリサイド膜からなる。このように誘電体膜７５に接する側に配置される第１膜７２をポリシリコン膜から構成し、誘電体膜７５に接する画素電極中継層７１ａをポリシリコン膜から構成することにより、誘電体膜７５の劣化を阻止できる。例えば、仮に金属シリサイド膜を誘電体膜７５に接触させる構成を採ると、誘電体膜７５に重金属等の金属が入り込んで、誘電体膜７５の性能を劣化させてしまう。更に、このような容量線３００を誘電体膜７５上に形成する際に、誘電体膜７５の形成後にフォトレジスト工程を入れることなく、連続で容量線３００を形成すれば、誘電体膜７５の品質を高められるので、当該誘電体膜７５を薄く成膜することが可能となり、最終的に蓄積容量７０を増大できる。
【００５０】
図２及び図３に示すように、データ線６ａは、コンタクトホール８１を介して中継接続用のデータ線中継層７１ｂに接続されており、更にデータ線中継層７１ｂは、コンタクトホール８２を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。
【００５１】
本実施形態ではコンタクトホール８１及び８２は、同一平面位置に開孔されているが、これらは若干ずれて開孔されていてもよい。尚、データ線中継層７１ｂは、前述した諸機能を持つ画素電極中継層７１ａと同一膜から同時形成される。
【００５２】
また容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５３】
画素電極９ａは、画素電極中継層７１ａを中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。このように画素電極中継層７１ａ及びデータ線中継層７１ｂを中継層として利用すれば、層間距離が例えば２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００５４】
図２及び図３において、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００５５】
ＴＦＴアレイ基板１０には、平面的に見て格子状の溝１０ｃｖが掘られている（図２中右下がりの斜線領域で示されている）。走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等は、この溝１０ｃｖ内に埋め込まれている。これにより、配線、素子等が存在する領域と存在しない領域との間における段差が緩和されており、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。
【００５６】
図３に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００５７】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００５８】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く遮光層を構成する容量線３００及びデータ線６ａと共に当該対向基板２０上の遮光膜により、対向基板２０側からの入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０上の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０上の遮光膜は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる遮光層の内側に位置するように形成する。これにより、対向基板２０上の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００５９】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６０】
更に、画素スイッチング用ＴＦＴ３０の下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の変化を防止する機能を有する。
【００６１】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６２】
走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００６３】
第１層間絶縁膜４１上には画素電極中継層７１ａ及びデータ線中継層７１ｂ並びに容量線３００が形成されており、これらの上には、データ線中継層７１ｂ及び画素電極中継層７１ａへ夫々通じるコンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００６４】
尚、本実施形態では、第１層間絶縁膜４１に対しては、１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００６５】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、画素電極中継層７１ａへ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００６６】
以上のように構成された本実施形態によれば、対向基板２０側からＴＦＴ３０のチャネル領域１ａ’及びその付近に入射光が入射しようとすると、データ線６ａ及び内蔵遮光膜の一例たる容量線３００（特に、その第２膜７３）で遮光を行う。他方、ＴＦＴアレイ基板１０側から、ＴＦＴ３０のチャネル領域１ａ’及びその付近に戻り光が入射しようとすると、下側遮光膜１１ａで遮光を行う（特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、有効である。）。そして、高反射率のＡｌ膜からなるデータ線６ａや、反射率の比較的高い高融点金属膜からなる第２膜７３の内面（即ち、ＴＦＴ３０に面する側の表面）に斜めの戻り光が入射することにより発生する内面反射光、多重反射光などは、光吸収層としての第１膜７２及び画素電極中継層７１ａにより吸収除去される。これらの結果、ＴＦＴ３０の特性が光リークにより変化することは殆ど無くなり、当該電気光学装置では、非常に高い耐光性が得られる。
【００６７】
以上説明した実施形態では、蓄積容量７０の固定電位側電極を含む容量線３００を、内蔵遮光膜とする構成を採用しているが、蓄積容量７０の画素電位側電極を内蔵遮光膜として構成することも可能であり、或いは画素電極９ａとＴＦＴ３０とを中継接続する画素電極中継層を内蔵遮光膜として構成することも可能である。いずれの場合にも、高融点金属膜等の導電性の遮光膜から画素電位側容量電極或いは画素電極中継層を形成すればよい。または、第１膜７２と第２膜７３を共にポリシリコンから形成し、光吸収層の機能のみを併せ持つ容量線としても良い。
【００６８】
以上説明した実施形態では、図３に示したように多数の導電層を積層することにより、画素電極９ａの下地面（即ち、第３層間絶縁膜４３の表面）におけるデータ線６ａや走査線３ａに沿った領域に段差が生じるのを、ＴＦＴアレイ基板１０に溝１０ｃｖを掘ることで緩和しているが、これに変えて又は加えて、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００６９】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部の光リーク電流を防止でき、オフ時の電流を低減することができる。
【００７０】
（電気光学装置の全体構成）
以上のように構成された電気光学装置の全体構成を図４及び図５を参照して説明する。尚、図４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図５は、図４のＨ−Ｈ’断面図である。
【００７１】
図５において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図５に示すように、図４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００７２】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００７３】
以上図１から図５を参照して説明した電気光学装置では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７４】
以上説明した電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【００７５】
（電気光学装置の製造方法）
次に、本発明における上述の如き構成を持つ電気光学装置の製造方法の全体について、図６から図１２を参照して説明する。ここに図６から図９は、本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板１０側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。他方、図１０から図１２は、図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。即ち、図１０から図１２では、図６から図９と同様の工程には、同様の工程番号（工程（１）、工程（２）、…）が付されている。
【００７６】
先ず図６の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意し、フォトリソグラフィ並びにドライ及びウエットエッチングにより、図１０の工程(１)に示した如き平面パターンを有する、例えば深度８７０ｎｍ程度の溝１０ＣＶを掘る。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００７７】
次に図６の工程（２）では、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、図１０の工程（２）に示した如き所定パターンの下側遮光膜１１ａを形成する。
【００７８】
次に図６の工程（３）では、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００７９】
次に図６の工程（４）では、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal）を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。そして、フォトリソグラフィ及びエッチングにより、図１０の工程（４）に示した如き所定パターンを有する半導体層１ａを形成する。
【００８０】
次に図６の工程（５）及び工程（６）では、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜２ａを形成し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、上層ゲート絶縁膜２ｂを形成する、これにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００８１】
続いて、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープしてもよい。
【００８２】
次に図６の工程（７）では、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図１０の工程（７）に示した如きＴＦＴ３０のゲート電極を含む所定パターンの走査線３ａを形成する。
【００８３】
次に図７の工程（８）では、画素部をレジスト６００で覆って、周辺領域で後述の如く周辺回路を構成する、ＰチャネルＴＦＴの半導体層の所定領域に、例えばＢＦ2ガスを用いてＢイオンを３×１０14／ｃｍ2程度のドーズ量にてドープする。これにより周辺領域におけるＰチャネルＴＦＴのソース及びドレイン領域を形成する。
【００８４】
より具体的には、本実施形態では特に、ＴＦＴ３０の素子形成工程と並行して、Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成する。
【００８５】
次に図７の工程（９）では、ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００８６】
更に図７の工程（１０）では、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い図１１の工程（１０）に示した平面パターンを有するレジスト層６０１を走査線３ａ上に形成する。その後、ＰなどのＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００８７】
次に図７の工程（１１）では、レジスト６０１を剥離後、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜４１の膜質を向上させておく。
【００８８】
次に図７の工程（１２）では、層間絶縁薄膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１１の工程（１２）に示した平面位置にコンタクトホール８２及び８３を同時開孔する。
【００８９】
次に図７の工程（１３）では、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図１１の工程（１３）に示した如き画素電極中継層７１ａ及びデータ線中継層７１ｂを形成する。
【００９０】
次に図８の工程（１４）では、画素電位側容量電極を兼ねる画素電極中継層７１ａ及び第１層間絶縁膜４１上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜７５を膜厚５０ｎｍ程度の比較的薄い厚さに堆積する。但し、誘電体膜７５は、絶縁膜２の場合と同様に、単層膜或いは多層膜のいずれから構成してもよく、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。そして、誘電体膜７５を薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下の極薄い絶縁膜となるように誘電体膜７５を形成すると有利である。
【００９１】
次に図８の工程（１５）では、誘電体膜７５上に減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化して第１膜７２を形成する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。この上に更に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚の第２膜７３を形成する。そしてフォトリソグラフィ及びエッチングにより、図１１の工程（１５）に示した如き所定パターンを持つ第１膜７２及び第２膜７３からなる容量線３００が完成する。
【００９２】
次に図８の工程（１６）では、レジスト５００を除去した後に、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する。第１層間絶縁膜４２の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００９３】
次に図８の工程（１７）では、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１２の工程（１２）に示した平面個所にコンタクトホール８１を開孔する。
【００９４】
次に図９の工程（１８）では、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１２の工程（１８）に示した如き所定パターンを有するデータ線６ａを形成する。この時、図示しないが、図４及び図５に示す外部接続端子１０２等の電極パッド９ｄも同時形成される。
【００９５】
次に図９の工程（１９）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。第３層間絶縁膜４３の膜厚は、例えば５００〜１５００ｎｍ程度である。
【００９６】
次に図９の工程（２０）に示すように、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１２の工程（２０）に示した平面位置に、コンタクトホール８５を開孔する。
【００９７】
次に図９の工程（２１）に示すように、第３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１２の工程（２１）に示した平面パターンを有する画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００９８】
次に図示しないが、図４及び図５に示す外部接続端子１０２等の電極パッド９ｄを露出させるパッドオープン工程を行う。そのためにフォトリソグラフィ及びエッチングにより露出させる部分の第３層間絶縁膜４３の除去を行う。
【００９９】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【０１００】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、額縁としての遮光膜５３（図４及び図５参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。尚、これらの遮光膜は、導電性である必要はなく、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１０１】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【０１０２】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図４及び図５参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１０３】
（データ線及び半導体層間のコンタクトホール）
次に、上述の製造方法のうちデータ線６ａ及び半導体層１ａの高濃度ソース領域１ｄ間を接続する一連のコンタクトホール８１及び８２の開孔プロセスについて、図１３及び図１４を参照して更に説明を加える。ここに図１３は、図３に示した当該開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。図１３では、図６から図９と同様の工程には、同様の工程番号（工程（１１）、工程（１３）、…）が付されている。他方、図１４は、変形形態における一連のコンタクトホールを拡大して示す断面図である。
【０１０４】
図１３に示すように、本実施形態では特に、工程（１１）で積層された第１層間絶縁膜４１に対して、工程（１３）において先ず、データ線６ａから半導体層１ａに達する一連のコンタクトホールの一部をなすコンタクトホール８２を開孔する。そして、この開孔のためのエッチングは、画素電極中継層７１ａから半導体層１ａ（高濃度ドレイン領域１ｅ）に達するコンタクトホール８３（図７参照）と同時開孔される。更に、このように開孔されたコンタクトホール８２内には、データ線中継層７１ｂが形成される。
【０１０５】
その後、工程（１６）で積層された第２層間絶縁膜４２に対して、工程（１７）において、データ線６ａから半導体層１ａに達する一連のコンタクトホールの他の部分をなすコンタクトホール８１を開孔する。更に、このように開孔されたコンタクトホール８１内には、工程（１８）でデータ線６ａの一部をなすアルミニウム層が形成される。
【０１０６】
加えて本実施形態では、このような一連のコンタクトホールをなすコンタクトホール８１及び８２を、平面的に見て同一位置に開孔するので、当該データ線６ａを半導体層１ａに接続するためのコンタクトホールに必要な基板上面積が小さくて済む。従って、その分だけ、各画素における開口率を高めることができ、更に蓄積容量７０の増大を図れる。しかも、データ線中継層７１ｂにより高信頼性で中継接続できる。
【０１０７】
但し、図１４に示した変形形態の如く、このような一連のコンタクトホールを、コンタクトホール８１’と８２として、平面的に見て異なる位置に開孔しても、データ線中継層７１ｂを介して中継接続可能である。
【０１０８】
尚、図１３に示したように、データ線中継層７１ｂを光吸収層から形成し且つデータ線６ａを高反射率のＡｌ膜から形成する場合には、下側のコンタクトホール８２を、上側のコンタクトホール８１より穴径が小さくなるように開孔してもよい。このように製造すれば、コンタクトホール８１の付近に到達する戻り光を、データ線中継層７１ｂの下面で吸収できるので、この付近で戻り光がデータ線６ａで反射されて内面反射光となる事態を効果的に防止できる。
【０１０９】
（周辺回路におけるＡｌ膜及び半導体層間のコンタクトホール）
次に、上述の製造方法と並行して行なわれる周辺回路におけるＡｌ膜及び半導体層間のコンタクトホールの開孔プロセスについて、図１５から図１７を参照して説明を加える。ここに図１５は、周辺回路を構成する相補型トランジスタの断面図であり、図１６は、このようなＡｌ膜から半導体層に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。また、図１７は、変形形態における一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。尚、図１６及び図１７では、図６から図９と同時に行なわれる工程には、同様の工程番号（工程（１６）、工程（１７）、…）が付されている。更に、図１５において、図２及び図３に示した第１実施形態と同様の構成要素には同様の参照符号を付しそれらの説明は省略する。
【０１１０】
先ず図１５には、前述の如く、ＴＦＴアレイ基板１０上の周辺領域に作り込まれるデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路等を構成するＴＦＴの構成が示されている。
【０１１１】
図１５において、ＴＦＴは、相補型ＴＦＴであり、Ｐチャネル型ＴＦＴ４０２ｐとＮチャネル型ＴＦＴ４０２ｎとが組み合わされてなる。
【０１１２】
Ｐチャネル型ＴＦＴ４０２ｐは、画素部における半導体層１ａと同一膜（即ち、ポリシリコン膜）からなる半導体層４２０中に、Ｐチャネル領域４２０ｐを有し、更に、画素部における走査線３ａと同一膜（即ち、導電性のポリシリコン膜）からなるゲート電極１１６、並びに画素部におけるデータ線６ａと同一膜（即ち、Ａｌ膜）からなるソース電極４２２及びドレイン電極４０６を有する。
【０１１３】
Ｎチャネル型ＴＦＴ４０２ｎは、半導体層４２０中に、Ｎチャネル領域４２０ｎを有し、更に、Ｐチャネル型ＴＦＴ４０２ｐと共通のゲート電極１１６及びドレイン電極４０６を有し、更に、画素部におけるデータ線６ａと同一膜からなるソース電極４２１を有する。
【０１１４】
そして各ＴＦＴでは、Ａｌ膜からなる電極部分たるソース電極４２１及び４２２並びにドレイン電極４０６は、第１層間絶縁膜４１、誘電体膜７５及び第２層間絶縁膜４２に開孔された一連のコンタクトホール１８３を介して半導体層４２０に夫々接続されている。尚、このようなＰチャネル型ＴＦＴ４０２ｐ及びＮチャネル型ＴＦＴ４０２ｎは夫々好ましくは、画素スイッチング用ＴＦＴ３０と同様にＬＤＤ構造を有する。
【０１１５】
次に、このような一連のコンタクトホール１８３の開孔プロセスについて図１６を参照して説明する。
【０１１６】
図１６に示すように、本実施形態では特に、工程（１６）で積層された第２層間絶縁膜４２（及び誘電体膜７５）に対して、工程（１７）において先ず、Ａｌ膜（ソース電極４２２）から半導体層４２０に達する一連のコンタクトホールの一部をなすコンタクトホール１８１を開孔する。そして、この開孔のためのエッチングは、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１（図８参照）と同時に行なわれる。この際、コンタクトホール１８１の穴径は、例えば１×１μｍ程度である。
【０１１７】
その後、工程（１７’）において、第１層間絶縁膜４１に対して、Ａｌ膜（ソース電極４２２）から半導体層４２０に達する一連のコンタクトホールの他の部分をなすコンタクトホール１８２を開孔する。そして、この開孔のためのエッチングは独自に行なわれる（即ち、画素部におけるどのコンタクトホールの開孔とも別個に行なわれる）。この際、コンタクトホール１８２の穴径は、例えば２．５×２．５μｍ程度である。このようにコンタクトホール１８２をコンタクトホール１８１より大きく設定し且つ第２層間絶線膜４２のエッチングレートを第１層間絶線膜４１のエッチングレートよりも高く設定することにより、穴形状が一様なテーパが得られる。
【０１１８】
続いて、工程（１８）で、このように開孔されたコンタクトホール１８２及び１８１からなる一連のコンタクトホール１８３内に、データ線６ａと同一Ａｌ膜を形成し、ソース電極４２２が完成する。
【０１１９】
従って本製造プロセスによれば、画像表示領域と周辺領域とで、配線や素子間を接続するためのコンタクトホール１８３の一部分たるコンタクトホール１８１とコンタクトホール８１とを同時開孔できるので、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成できる。
【０１２０】
加えて本実施形態では、このような一連のコンタクトホール１８３をなすコンタクトホール１８１及び１８２を、平面的に見て同一位置に開孔するので、Ａｌ膜を利用して高信頼性で接続できる。
【０１２１】
但し、図１７に示した変形形態の如く、このような一連のコンタクトホール１８３に代えて、コントホール２８１を開孔してもよい。
【０１２２】
即ち、図１７の工程（１１）で示すように、工程（１１）で積層した第１層間絶縁膜４１に対して、コンタクトホール２８２を、画素部におけるデータ線中継層７１ｂから半導体層１ａに達するコンタクトホール８２と同時開孔する。その後、工程（１６）でこのコンタクトホール２８２上に第２層間絶縁膜４２を積層した後、更に工程（１７）でコンタクトホール２８１を、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔する。続いて、工程（１８）で、このように開孔されたコンタクトホール２８１内に、データ線６ａと同一Ａｌ膜を形成し、ソース電極４２２が完成する。
【０１２３】
（周辺領域におけるＡｌ膜及び下方遮光膜間のコンタクトホール）
次に、上述の製造方法と並行して行なわれる周辺領域におけるＡｌ膜及び下側遮光膜１１ａ間のコンタクトホールの開孔プロセスについて、図１８を参照して説明を加える。ここに図１８は、このようなＡｌ膜から下側遮光膜に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。尚、図１８では、図６から図９と同時に行なわれる工程には、同様の工程番号（工程（１２）、工程（１６）、…）が付されている。
【０１２４】
図１８に示すように、本実施形態では特に、工程（１２）で、第１層間絶縁膜４１に対して、コンタクトホール３８２を、画素部におけるデータ線中継層７１ｂから半導体層１ａに達するコンタクトホール８２と同時開孔する。この際、コンタクトホール３８２の穴径は、例えば１５×１５μｍ程度である。
【０１２５】
その後、工程（１６）でこのコンタクトホール３８２上に第２層間絶縁膜４２を積層した後、更に工程（１７）でコンタクトホール３８１を、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔する。この際、コンタクトホール３８１の穴径は、例えば１２×１２μｍ程度である。
【０１２６】
その後、工程（１８’）において、下地絶縁膜１２に対して、コンタクトホール３８１の底から下側遮光膜１１ａに達する一連のコンタクトホールの他の部分をなすコンタクトホール３８３を開孔する。そして、この開孔のためのエッチングは独自に行なわれる（即ち、画素部におけるどのコンタクトホールの開孔とも別個に行なわれる。また、これは先のコンタクトホール１８２と同一工程で形成してもよい）。この際、コンタクトホール３８３の穴径は、例えば直径２μｍ程度である。このように小径で円形のコンタクトホール３８３を最後に開孔することにより、下側遮光膜１１ａの応力でコンタクトホール３８３の周囲における下地絶縁膜１２等にクラックが発生に事態を効果的に防止できる。
【０１２７】
続いて、このように開孔されたコンタクトホール３８１及び３８３内に、データ線６ａと同一Ａｌ膜からなる周辺配線６ｃを形成する。
【０１２８】
本実施形態では、下側遮光膜１１ａは、画像表示領域１０ａから周辺領域まで伸びる遮光膜配線の一例を構成しており、例えば定電位配線として機能する。この場合、一連のコントホール３８１及び３８３は、例えば、画像表示領域１０ａの四隅に開孔される。
【０１２９】
従って本製造プロセスによれば、画像表示領域と周辺領域とで、配線や素子間を接続するための一連のコンタクトホールの一部分たるコンタクトホール３８２とコンタクトホール８２とを同時開孔でき、更に一連のコンタクトホールの一部分たるコンタクトホール３８１とコンタクトホール８１とを同時開孔できるので、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における配線や回路素子と、周辺領域における周辺配線や周辺回路とを、同一基板上で同一導電膜を用いて少なくとも部分的に同時形成できる。更に、コンタクトホール３８１の底にある下地絶縁膜１２に対し、コンタクトホール１８２と同一工程でコンタクトホール３８３を開孔して、Ａｌ膜（配線６ｃ）から下側遮光膜１１ａに達する当該一連のコンタクトホールを完成させる。このため、係る一連のコンタクトホールの深度制御や積層構造の設計自由度が向上する。
【０１３０】
（周辺領域におけるＡｌ膜及び容量線間のコンタクトホール）
次に、上述の製造方法と並行して行なわれる周辺回路におけるＡｌ膜及び容量線間のコンタクトホールの構造及び開孔プロセス等について、図１９から図２１を参照して説明を加える。ここに図１９は、周辺領域における容量線とＡｌ膜からなる周辺配線との接続の様子を示す図式的な平面図であり、図２０は、このような接続個所の拡大断面図である。また、図２１は、変形形態における接続個所の拡大断面図である。尚、図１９から図２１において、図１から図５に示した第１実施形態と同様の構成要素には同様の参照符号を付しそれらの説明は省略する。
【０１３１】
先ず図１９において、容量線３００は、画像表示領域１０ａでは、ストライプ状に形成されており、周辺領域では左右夫々一つにまとめられている。この纏められた容量線３００の連結部３００ｃには、複数のコンタクトホール５０２が縦方向に複数配列されており、これらのコンタクトホール５０２により、データ線６ａと同一Ａｌ膜からなる周辺配線６ｄに接続されている。
【０１３２】
図２０に示すように、連結部３００ｃは、画素部における第１膜７２及び第２膜７３と夫々同一膜からなる第１膜７２ｃ及び第２膜７３ｃとを含む積層構造を有する。コンタクトホール５０２は、第２層間絶縁膜４２に開孔されており、周辺配線６ｄから連結部３００ｃに達している。本実施形態では特に、このようなコンタクトホール５０２は、図８に示した工程（１７）に示したコンタクトホール８１と同時開孔されるものである。
【０１３３】
従って本実施形態によれば、画像表示領域と周辺領域とで、コンタクトホールを同時開孔できるので、これらを別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。しかも、画像表示領域における容量電極と、周辺領域における周辺配線や周辺回路とを、同一導電膜を用いて少なくとも部分的に同時形成することも可能となる。
【０１３４】
尚、図１９では、容量線３００と同一膜からその連結部３００ｃを形成するという比較的単純な例を示したが、図２０に示したコンタクトホールの構造は、より一般に、容量線３００と同一膜（例えば、高融点金属を含有する導電膜）及びデータ線６ａと同一膜（例えば、Ａｌ膜）とを組み合わせて、各種の周辺回路素子や配線を構成することを可能ならしめるものである。従って、本実施形態のコンタクトホール構造を採用することで特に、微細ピッチの周辺回路や周辺配線を周辺領域に作り込むことができるので、高精細度の画像表示が可能な電気光学装置を製造可能となる。
【０１３５】
更に図２１に示した変形形態のように、容量線３００に代えて、画素部における画素電位側容量電極（画素電極中継層７１ａ）と同一膜（例えば、導電性ポリシリコン膜）からなる周辺配線７１ｃとＡｌ膜からなる周辺配線６ｄ’とを接続するコンタクトホール５０３を、図８に示した工程（１７）に示したコンタクトホール８１と同時開孔してもよい。このように構成しても、容易にコンタクトホールを開孔でき、微細ピッチの周辺回路や周辺配線を周辺領域に作り込むことができる。
【０１３６】
（短絡配線のカッティングプロセス）
次に、上述の製造方法と並行して行なわれる周辺領域における短絡配線のカッティングプロセスについて、図２２から図２４を参照して説明を加える。ここに図２２は、走査線と同一膜からなる短絡配線の基板上レイアウトを示す図式的な平面図であり、図２３及び図２４は夫々、このような短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す工程図である。尚、図２３及び図２４では、図６から図９と同時に行なわれる工程には、同様の工程番号（工程（１６）、工程（１７）、…）が付されている。更に、図２２において、図１から図５に示した第１実施形態と同様の構成要素には同様の参照符号を付しそれらの説明は省略する。
【０１３７】
図２２に示すように、本実施形態に係る電気光学装置は、ＴＦＴ等の回路素子や各種配線が、製造中に発生する静電気により破壊されないように、走査線３ａと同一膜からなる短絡配線４０１により配線間や回路素子間が短絡される。但し、係る短絡配線４０１がそのまま装置完成後まで残ったのでは当該電気光学装置は機能しない。このため、本実施形態では、短絡配線４０１を走査線３ａと同時に形成し、配線個所に応じて図９に示した工程（１８）或いは工程（２１）の後にカットする。即ち、本実施形態で製造される電気光学装置は、図６に示した工程（７）から図９に示した工程（１８）或いは工程（２１）までの製造中には、短絡配線４０１により静電気により装置不良となる可能性が低減されている。
【０１３８】
図２２には、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔されるコンタクトホール４８１と、周辺回路のＴＦＴに係るコンタクトホール１８２（図１６の工程（１７’）参照）と同時に開孔されるコンタクトホール４８２とを含む一連のコンタクトホールを介してカットされる短絡配線４０１の各個所は、図中○印で示してある。また画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１と同時開孔されるコンタクトホール５８１と、画素部における画素電極９ａから画素電極中継層７１ａに達するコンタクトホール８５（図９の工程（２０）参照）と同時に開孔されるコンタクトホール５８５とを含む一連のコンタクトホールを介してカットされる短絡配線４０１の各個所は、図中×印で示してある。
【０１３９】
次に、このような周辺領域における短絡配線４０１のカッティングプロセスについて図２３及び図２４を参照して説明する。
【０１４０】
図２３は、図２２で○印で示した短絡配線４０１をカットする個所における断面を示しており、図２３に示すように、本実施形態では特に、工程（１６）で積層された第２層間絶縁膜４２（及び誘電体膜７５）に対して、工程（１７）において先ず、Ａｌ膜（周辺配線６ｂ’）から短絡配線４０１に達する一連のコンタクトホールの一部をなすコンタクトホール４８１を開孔する。そして、この開孔のためのエッチングは、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１（図８参照）と同時に行なわれる。この際、コンタクトホール４８１の穴径は、例えば２×３μｍ程度である。
【０１４１】
その後、図２３の工程（１８）では、コンタクトホール４８２を第１層間絶縁膜４１に対して、周辺回路のＴＦＴに係るコンタクトホール１８２（図１６の工程（１７’）参照）と同時形成し、更にデータ線６ａと同一のＡｌ膜を形成する。この際、コンタクトホール４８２の穴径は、例えば５×５μｍ程度である。
【０１４２】
そして、図２３の工程（１８”）では、続いて、Ａｌ膜に対するフォトリソグラフィ及びエッチングにより、データ線６aと同時に、周辺配線６ｂを形成する。そして、Ａｌ膜をエッチングした後、Ａｌ膜に対するレジストを剥離することなくこれに引き続いて、ポリシリコン膜用のエッチングを行って、短絡配線４０１を除去する。即ち、短絡配線のカッティングをＡｌ膜に対するパターニングに引き続いて行う。このカットする個所における短絡配線４０１の幅は、例えば２μｍ程度である。
【０１４３】
他方、図２４は、図２２で×印で示した短絡配線４０１をカットする個所における断面を示しており、図２４に示すように、本実施形態では特に、工程（１６）で積層された第２層間絶縁膜４２（及び誘電体膜７５）に対して、工程（１７）において先ず、Ａｌ膜（周辺配線６ｂ’）から容量線３００に達する一連のコンタクトホールの一部をなすコンタクトホール５８１を開孔する。そして、この開孔のためのエッチングは、画素部におけるデータ線６ａからデータ線中継層７１ｂに達するコンタクトホール８１（図８参照）と同時に行なわれる。この際、コンタクトホール５８１の穴径は、例えば４０×６０μｍ程度である。
【０１４４】
その後、図２４の工程（１９）では、コンタクトホール５８１上に、第３層間絶線膜４３を形成する。
【０１４５】
その後、図２４の工程（２０）では、第３層間絶縁膜４３に対して、コンタクトホール５８５を、画素部における画素電極９ａに係るコンタクトホール８５（図９の工程（２０）参照）と同時形成する。この際、コンタクトホール５８５の穴径は、例えば５０×７０μｍ程度である。
【０１４６】
続いて、工程（２２）では、図４及び図５に示した外部回路接続端子１０２等の電極パッド９ｄを露出させるために第３層間絶縁膜４３に開孔を形成するためのパッドオープン工程のフォトリソグラフィ及びエッチングを利用して短絡配線４０１を除去する。即ち、短絡配線のカッティングを第３層間絶縁膜４３に対するエッチングからレジストを剥離することなく連続で行う。または両者のエッチングの順序を逆にしても良い。このカットする個所における短絡配線４０１の幅は、例えば１０μｍ程度であり、電極パッド９ｄの大きさは、例えば６０×８０μｍ程度である。
【０１４７】
従って本製造プロセスによれば、画像表示領域と周辺領域とで、配線や素子間を接続するためのコンタクトホールと短絡配線４０１をカットするためのコンタクトホールとを部分的に同時開孔できるので、両領域で別々にコンタクトホールを開孔するのと比較して製造工程の簡略化を図れる。
【０１４８】
以上説明した各実施形態における製造方法では、一連のコンタクトホールのうち最後に開孔するコンタクトホールの穴形状を円或いは楕円にするのが好ましい。このようにすれば、当該一連のコンタクトホール付近における各層間絶縁膜や下地絶縁膜に作用するストレスが当該一連のコンタクトホールの周囲に分散される。このため、当該一連のコンタクトホール付近における第２層間絶縁膜４２、第１層間絶縁膜４１、下地絶縁膜１２等にクラックが発生する事態を阻止できる。
【０１４９】
更に各実施形態では、一連のコンタクトホールのうち最後に開孔するコンタクトホール部分の穴径が他のコンタクトホール部分小さくなるように開孔するのが好ましい。このようにすれば、一連のコンタクトホールの形状を全体としてテーパ状にできるので、当該一連のコンタクトホール付近における層間絶縁膜や下地絶縁膜に作用するストレスをより一層低減できる。この場合には更に、平面的に見て最後に開孔するコンタクトホール部分の開孔領域が他のコンタクトホール部分の開孔領域内に位置するように開孔するのが、より好ましい。これにより、当該一連のコンタクトホールの形状を安定させることができ、一層確実で信頼性の高い電気的接続が得られる。
【０１５０】
更にまた各実施形態では、コンタクトホール開孔工程では、ドライエッチング及びウエットエッチングを組み合わせて行うことにより少なくとも一つのコンタクトホール部分にテーパを持たせるのが、より好ましい。コンタクトホール部分にテーパを持たせることで、コンタクトホール内に積層される導電膜の付き回りを向上できる。これに代えて又は加えて、複数の層間絶縁膜を、上方に積層されるもの（例えば、第３層間絶縁膜や第２層間絶縁膜）程、エッチングレートが高くなるように形成することによってもコンタクトホールにテーパを持たせることが可能となる。
【０１５１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】 本発明の製造方法の実施形態で製造される電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】 図１の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】 図２のＡ−Ａ’断面図である。
【図４】 本発明の製造方法の実施形態で製造される電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図５】 図４のＨ−Ｈ’断面図である。
【図６】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その１）である。
【図７】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その２）である。
【図８】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その３）である。
【図９】 本実施形態の製造プロセスの各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図（その４）である。
【図１０】 図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。
【図１１】 図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。
【図１２】 図２と同様の画素部における各膜やコンタクトホールの平面パターンを、図６から図９における工程に対応付けて示す工程図である。
【図１３】 図３に示した当該開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１４】 変形形態における一連のコンタクトホールを拡大して示す断面図である。
【図１５】 周辺回路を構成する相補型トランジスタの断面図である。
【図１６】 Ａｌ膜から半導体層に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１７】 変形形態における一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１８】 Ａｌ膜から下側遮光膜に達する一連のコンタクトホールの開孔プロセスに係る各工程における、この一連のコンタクトホール付近の断面を拡大して示す工程図である。
【図１９】 周辺領域における容量線とＡｌ膜からなる周辺配線との接続の様子を示す図式的な平面図である。
【図２０】 図１９のような電気光学装置における接続個所の拡大断面図である。
【図２１】 変形形態における接続個所の拡大断面図である。
【図２２】 走査線と同一膜からなる短絡配線の基板上レイアウトを示す図式的な平面図である。
短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す工程図である。
【図２３】 短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す一の工程図である。
【図２４】 短絡配線のカッティングプロセスに係る各工程における、カッティング用コンタクトホール付近の断面を拡大して示す他の工程図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁薄膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１０ｃｖ…溝
１１ａ…下側遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７１ａ…画素電極中継層
７１ｂ…データ線中継層
７２…容量線の第１膜
７３…容量線の第２膜
７５…誘電体膜
８１、８２、８３、８５…コンタクトホール
３００…容量線
４０２ｐ…ＰチャネルＴＦＴ
４０２ｎ…ＮチャネルＴＦＴ
４２２…周辺配線
Claims (15)
- 基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量と、前記薄膜トランジスタの少なくともチャネル領域を下方から覆う所定パターンを有する下方遮光膜を含む遮光膜配線とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記遮光膜配線、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に電気的に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に前記遮光膜配線を形成する遮光膜配線形成工程と、
前記遮光膜配線上に下地絶縁膜を介して前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、
前記周辺領域で、前記遮光膜配線、前記半導体層、前記走査線、前記容量線及び前記データ線から構成される前記周辺回路又は周辺配線間を接続するための複数のコンタクトホールを開孔するコンタクトホール開孔工程とを含み、
前記コンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の前記遮光膜配線、前記半導体層、前記走査線、前記データ線中継層、前記容量線及び前記データ線の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われることを特徴とする電気光学装置の製造方法。 - 前記周辺領域のコンタクトホール開孔工程における前記遮光膜配線と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記半導体層と前記データ線間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含むことを特徴とする請求項１記載の電気光学装置の製造方法。
- 前記周辺領域の複数回によるコンタクトホール開孔工程では、最終回のコンタクトホール開孔径を他のコンタクトホール開孔径より小さくしたことを特徴とする請求項１又は２記載の電気光学装置の製造方法。
- 前記周辺領域の複数回によるコンタクトホール開孔工程は、最後のコンタクトホール開孔形状を円あるいは楕円に形成することを特徴とする請求項１乃至３記載の電気光学装置の製造方法。
- 前記周辺領域のコンタクトホール開孔工程における前記半導体層と前記データ線の配線間を接続するコンタクトホール開孔工程は、前記画像表示領域での前記データ線中継層と前記データ線間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含むことを特徴とする請求項１に記載の電気光学装置の製造方法。
- 前記周辺領域の複数回によるコンタクトホール開孔工程は、平面的に見て一つのコンタクトホール開孔が他のコンタクトホール開孔の内側に形成する開孔工程を含むことを特徴とする請求項１乃至５のいずれか一つに記載の電気光学装置の製造方法。
- 前記周辺領域のコンタクトホール開孔工程は、ドライエッチングとウエットエッチングを用いてコンタクトホールの開口部分にテーパを形成することを特徴とする請求項１乃至６のいずれか一つに記載の電気光学装置の製造方法。
- 基板上の画像表示領域に、複数の画素電極と、該画素電極に画素電極中継層を介して接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記薄膜トランジスタのソース領域あるいはドレイン領域と前記データ線を中継接続するデータ線中継層と、前記画素電極に電気的に接続された蓄積容量とを備えており、前記基板上の前記画像表示領域の周辺に位置する周辺領域に、前記走査線、前記蓄積容量を形成する容量線及び前記データ線に接続された周辺回路又は周辺配線を備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層上に前記走査線、前記容量線及び前記データ線を夫々構成する複数の導電膜を各層間絶線膜を介して積層形成する積層形成工程と、
該積層形成工程中に、前記走査線と同層の膜からなる静電破壊防止用の短絡配線を前記周辺領域に形成する短絡配線形成工程と、
前記短絡配線形成工程後に複数のコンタクトホール開孔工程を用いて前記短絡配線をカットするためのカット用コンタクトホール開孔工程とを含み、
前記複数のコンタクトホール開孔工程は、少なくとも一つのコンタクトホールを複数回のコンタクトホール開孔工程で形成し、前記複数回のコンタクトホール開孔工程の少なくとも一回は前記画像表示領域の複数の導電膜のうち任意の二膜間を各々接続するコンタクトホール開孔工程と同時に行われることを特徴とする電気光学装置の製造方法。 - 前記データ線のパターニング形成時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線中継層と前記データ線間の層間絶縁膜にコンタクトホールを開孔する工程と同時に行なわれる工程を含むことを特徴とする請求項８に記載の電気光学装置の製造方法。
- 前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記データ線のパターニング形成時の前記データ線のエッチングに連続して行うことを特徴とする請求項８又は９に記載の電気光学装置の製造方法。
- 前記周辺領域での電極を露出させるパッドオープン工程時に前記カットが行われるカット用コンタクトホールの開孔工程は、前記画像表示領域での前記データ線と前記データ線中継層間のコンタクトホール開孔工程及び前記画素電極と前記画素電極中継層間のコンタクトホール開孔工程と同時に行なわれる開孔工程を含むことを特徴とする請求項９に記載の電気光学装置の製造方法。
- 前記カット用コンタクトホール開孔工程後は、前記カット用コンタクトホールに露出した前記短絡配線のカットを、前記パッドオープン工程のエッチングに前後して行うことを特徴とする請求項８又は１１に記載の電気光学装置の製造方法。
- 基板上の画像表示領域に、複数の画素電極と、該画素電極に電気的に接続された薄膜トランジスタと、該薄膜トランジスタに電気的に接続された走査線及びデータ線と、前記画素電極に電気的に接続された蓄積容量と備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記基板上に前記薄膜トランジスタの半導体層を形成する半導体層形成工程と、
前記半導体層上に前記走査線、前記半導体層と前記データ線とを中継接続するデータ線中継層、前記蓄積容量及び前記データ線を夫々構成する複数の導電膜をこの順に各層間絶線膜を介して積層形成する積層形成工程とを備えており、
該積層形成工程は、前記半導体層上の第１層間絶縁膜に前記半導体層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線中継層を形成する工程と、前記データ線中継層上の第２層間絶縁膜に前記データ線中継層に達するコンタクトホールを開孔し、前記コンタクトホールを覆うように前記データ線を形成する工程とを含み、前記半導体層と前記データ線を前記データ線中継層を介して電気的に接続することを特徴とする電気光学装置の製造方法。 - 前記コンタクトホール開孔工程では、平面的に見て同一位置に、前記データ線中継層から前記半導体層に達するコンタクトホール部分と前記データ線から前記データ線中継層に達するコンタクトホール部分とを開孔することを特徴とする請求項１３に記載の電気光学装置の製造方法。
- 前記積層形成工程では、前記データ線中継層を光吸収層から形成すると共に前記データ線を金属膜から形成し、
前記データ線中継層から前記半導体層に達するコンタクトホール部分が、前記データ線から前記データ線中継層に達するコンタクトホール部分より穴径が小さくなるように前記一連のコンタクトホールを開孔することを特徴とする請求項１４に記載の電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294325A JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294325A JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002108244A JP2002108244A (ja) | 2002-04-10 |
| JP2002108244A5 JP2002108244A5 (ja) | 2005-02-24 |
| JP3743273B2 true JP3743273B2 (ja) | 2006-02-08 |
Family
ID=18776956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294325A Expired - Fee Related JP3743273B2 (ja) | 2000-09-27 | 2000-09-27 | 電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743273B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102749779A (zh) * | 2012-05-28 | 2012-10-24 | 友达光电股份有限公司 | 像素阵列基板、显示面板、接触窗结构及其制造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI272556B (en) * | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| KR100635061B1 (ko) | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| JP4211674B2 (ja) | 2004-05-12 | 2009-01-21 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器 |
| JP4315074B2 (ja) * | 2004-07-15 | 2009-08-19 | セイコーエプソン株式会社 | 半導体装置用基板及びその製造方法、電気光学装置用基板、電気光学装置並びに電子機器 |
| JP4655943B2 (ja) * | 2006-01-18 | 2011-03-23 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに導電層の接続構造 |
| JP4910706B2 (ja) * | 2007-01-05 | 2012-04-04 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP2008191470A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP5352333B2 (ja) * | 2009-04-23 | 2013-11-27 | 株式会社ジャパンディスプレイ | アクティブマトリクス型表示装置 |
| JP5535147B2 (ja) | 2011-08-03 | 2014-07-02 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
| US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
| JP6908086B2 (ja) * | 2019-10-29 | 2021-07-21 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0990425A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 表示装置 |
| JPH1054995A (ja) * | 1996-06-06 | 1998-02-24 | Pioneer Electron Corp | 反射型液晶表示装置 |
| JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| JPH1195687A (ja) * | 1997-09-20 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| TW486581B (en) * | 1998-01-06 | 2002-05-11 | Seiko Epson Corp | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus |
| JP3820743B2 (ja) * | 1998-03-30 | 2006-09-13 | セイコーエプソン株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板の製造方法および表示装置 |
| JP3690119B2 (ja) * | 1998-06-23 | 2005-08-31 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置 |
| JP2000077667A (ja) * | 1998-08-28 | 2000-03-14 | Seiko Epson Corp | 半導体装置の製造方法 |
| TW514757B (en) * | 1998-11-26 | 2002-12-21 | Seiko Epson Corp | Electro-optical device and production method thereof and electronic equipment |
| JP3767221B2 (ja) * | 1999-01-11 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| EP1081537A1 (en) * | 1999-09-03 | 2001-03-07 | Alcatel | Method for processing conductive layer structures and devices including such conductive layer structures |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| JP3608531B2 (ja) * | 2000-08-31 | 2005-01-12 | セイコーエプソン株式会社 | 電気光学装置及び投射型表示装置 |
-
2000
- 2000-09-27 JP JP2000294325A patent/JP3743273B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102749779A (zh) * | 2012-05-28 | 2012-10-24 | 友达光电股份有限公司 | 像素阵列基板、显示面板、接触窗结构及其制造方法 |
| CN102749779B (zh) * | 2012-05-28 | 2015-06-24 | 友达光电股份有限公司 | 像素阵列基板、显示面板、接触窗结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002108244A (ja) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3873610B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2003330036A (ja) | 電気光学装置及び半導体装置の製造方法 | |
| JP3743273B2 (ja) | 電気光学装置の製造方法 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
| JP2004295073A (ja) | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3969439B2 (ja) | 電気光学装置 | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3932835B2 (ja) | Ｔｆｔアレイ基板、電気光学装置及び電子機器 | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP3767221B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |