JP4221827B2

JP4221827B2 - 電気光学装置、電気光学装置の製造方法及び電子機器

Info

Publication number: JP4221827B2
Application number: JP18665099A
Authority: JP
Inventors: 秀和加藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2009-02-12
Anticipated expiration: 2019-06-30
Also published as: JP2001013522A

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下適宜、ＴＦＴと称する）駆動によるアクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に高精細で生産性の高い構造を有する電気光学装置の技術分野に属する。
【０００２】
【従来の技術】
ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。そして、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、半導体層のソース領域にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。そして画像信号に対応した電圧を液晶層に印加することにより得られる電気光学応答により、液晶層に入射する光を変調するのである。
【０００３】
画素電極上には液晶組成物などの電気光学物質の配向を制御するための配向膜が形成されているが、下層側のパターンや凹凸により画素電極や配向膜に凹凸が生じる。このような凹凸近傍では液晶層の配向不良、配向異常が生じ、これにより光抜け、コントラストの低下などの悪影響が生じるという問題がある。このような光抜けを回避する手法として、ＴＦＴアレイ基板や対向基板に遮光膜を形成したり、またＴＦＴアレイ基板の積層構造の一部に遮光膜を内蔵したりするものがある。
【０００４】
一方画素電極、配向膜を平坦にすることができれば前述のような光抜けをさけることができる。画素電極を平坦に形成するために、例えば有機膜などの平坦化膜を用いる手法が提案されている。ところが、特に例えば液晶パネルなどのライトバルブを用いた投写型表示装置の場合、有機膜が液晶パネルに照射される紫外線により劣化し、液晶パネルの信頼性を低下させてしまうという問題がある。また有機膜などの平坦化膜は層厚を管理することが難しく特に厚く形成することが困難であるという問題がある。さらに例えば有機膜等から平坦化膜を構成した場合、このような平坦化膜に起因してＴＦＴアレイ基板に応力が加わり、電気光学装置の表示性能、信頼性が低下するという問題がある。
【０００５】
また従来から、液晶パネルの信号線などのパターニングは、いわゆるフォトエッチングプロセスを用いたパターンエッチングにより行われているが、この方法では近年より一層求められている高精細化に対応することが困難であるという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明はこのような課題を解決するためになされたものであり、コントラストが高く、かつ生産性の高い構造を有する電気光学装置及びその製造方法を提供することを課題とする。また本発明は、高精細化や高速動作に対応することができる電気光学装置及びその製造方法を提供することを課題とする。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、本発明は以下のような構成を採用している。
【０００８】
本発明の電気光学装置は、基板と、前記基板上に形成された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続され、互いに交差する方向に延在する走査線及びデータ線と、前記スイッチング素子を上層から覆うように形成された第１層間絶縁膜と、前記第１層間絶縁膜の上層に形成された第２層間絶縁膜と、前記第２層間絶縁膜の上層に形成されて、前記複数のスイッチング素子に電気的に接続された複数の画素電極と、を具備し、前記データ線は、前記走査線が延在する方向において互いに隣接する前記画素電極の端部及び当該互いに隣接する前記画素電極の間隙と重なり、前記画素電極の端部と前記データ線とが重なる領域における前記画素電極の下層側において、前記データ線の表面と前記第１層間絶縁膜の表面とが同一面になるように、前記データ線が前記第１層間絶縁膜に形成された溝に埋め込まれるとともに、前記データ線及び前記第1層間絶縁膜の表面と、前記データ線及び前記第１層間絶縁膜の上層に形成された前記第２層間絶縁膜の表面とが平坦化されることで、前記画素電極の端部が平坦化されていることを特徴とする。
【０００９】
すなわち本発明では例えば薄膜トランジスタのようなスイッチング素子を覆う第１の層間絶縁膜は実質的に平坦であり、データ線はこの第１層間絶縁膜内に埋め込まれている。また前記第２層間絶縁膜は平坦化された第１層間絶縁膜上に形成されるため実質的に平坦である。例えば本発明では、第２層間絶縁膜をＣＶＤ方法などの下層形状を追随するような方法で成膜したとしても平坦に形成される。このため本発明の電気光学装置では画素電極、配向膜も平坦に配設され、光抜けを低減することができる。また光抜けの原因となる画素電極、配向膜の凹凸がないので、これらの凹凸領域を覆う遮光膜を設ける必要もなくなる。
【００１０】
本発明の電気光学装置の別の態様では、前記データ線は遮光性を有する導体からなる。このようなデータ線としては、例えばＡｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、およびＰｂからなる群から選択された少なくとも一つを含む金属単体、合金、あるいはシリサイドから構成するようにしてもよい。このようにすることによりデータ線を遮光膜としても機能させることができるようになる。この場合信号線は第１層間絶縁膜に埋め込まれているため、このデータ線に起因して画素電極、配向膜に凹凸を生じることはなく、したがって新たに遮光膜を設ける必要もなくなる。
【００１１】
本発明の電気光学装置の別の態様は、前記第２層間絶縁膜上には複数の前記画素電極がマトリックス状に配設され、隣接する前記画素電極の間の領域は前記データ線と対向している。これにより、例えばデータ線の伸長方向に直交する方向に隣接する画素電極の間隙を、遮光機能を有するデータ線により覆うことができる。この場合、光抜けを効果的に低減するためには、前記データ線の線幅は、隣接ずる画素電極の間隙よりも大きくすることが好ましい。
【００１２】
本発明の電気光学装置の別の態様は、前記基板上に配設された容量素子をさらに具備し、前記容量素子は前記データ線と対向している。液晶表示装置などの電気光学装置では、いわゆる蓄積容量を設けることが一般的に行われている。本発明ではこの容量素子についても遮光膜を有するデータ線により覆うようにしてもよい。
【００１３】
スイッチング素子としてはソース領域、チャネル領域およびドレイン領域を有する半導体膜を備えた薄膜トランジスタ、ＴＦＤ（Thin Film Diode)などの２端子素子を用いることができる。スイッチング素子として薄膜トランジスタを用いる場合には、前記半導体膜の前記ソース領域は前記第１層間絶縁膜に配設されたコンタクトホールを介して前記データ線と接続するようにすればよい。また前記半導体膜の前記ドレイン領域は前記第１層間絶縁膜および前記第２層間絶縁膜に配設されたコンタクトホールを介して前記画素電極と接続するようにすればよい。
【００１４】
本発明の電気光学装置の製造方法は、基板と、前記基板上に形成された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続され、互いに交差する走査線及びデータ線と、を備えた電気光学装置の製造方法であって、基板上にスイッチング素子を形成する工程と、前記スイッチング素子を上層から覆い、且つ表面が平坦化されるように第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に溝を形成する工程と、前記第１層間絶縁膜上及び前記第１層間絶縁膜の溝が埋まるように導体膜を形成する工程と、前記第１層間絶縁膜の溝部に選択的に前記導体膜を露出させて前記データ線を形成するとともに、当該データ線の表面と当該導体膜の表面とが同一面かつ平坦面になるように、前記導体膜及び前記第１層間絶縁膜を研磨する工程と、前記第１層間絶縁膜の上層に表面が平坦化されるように第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜の上層に複数の画素電極を形成する工程と、を具備し、前記データ線と、前記走査線が延在する方向において互いに隣接する前記画素電極の端部及び当該互いに隣接する前記画素電極の間隙とが重なるように、前記画素電極を形成することで、前記画素電極の端部が平坦化されることを特徴とする。
【００１５】
すなわち本発明においては、ＴＦＴアレイを覆い、且つ平坦化されるように第１層間絶縁膜を形成する。そして平坦化した第１層間絶縁膜に溝（トレンチ）を形成し、この溝にデータ線を埋め込むのである。データ線の埋め込みはダマシン法により行うようにしてもよい。
【００１６】
この後、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に画素電極を形成するようにすれば第２層間絶縁膜の表面も平坦に形成され、したがって画素電極、配向膜をも平坦に形成することができるようになる。
【００１７】
本発明では、前記第１層間絶縁膜を平坦化する工程をケミカルメカニカルポリッシング法により行うようにしてもよい。また前記導体膜を形成する工程はスパッタ法により行うようにしてもよい。また前記導体膜及び第１層間絶縁膜を研磨する工程もケミカルメカニカルポリッシング法により行うようにしてもよい。ここでケミカルメカニカルポリッシング法とはケミカルリーチングと機械研磨とを併用する方法をいう。
【００１８】
本発明の電子機器は、上述のような本発明の電気光学装置、または電気光学装置の製造方法により製造した電気光学装置を有するライトバルブを、光源と、入射光を投射する光学系との間に介挿したものである。光源光は、ライトバルブにより変調され、前記投射光学系へと導かれ、例えばスクリーンなどに投影される。本発明の電気光学装置は、反射光の光抜けが少ないので、高品位の画像を投影することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２０】
（液晶装置の第１実施形態の構成及び動作）
本発明による液晶装置の実施形態の構成及び動作について、図１から図５を参照して説明する。図１は、液晶装置の画像形成領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は図２のＡ−Ａ’断面図であり、図４は図２のＢ−Ｂ’断面図である。図５は、ＴＦＴアレイ基板上の画素部及び周辺回路の具体的な構成を示すブロック図である。尚、図３、図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜設定している。
【００２１】
図１において、本実施形態の液晶装置の画像表示領域を構成するマトリクス状に形成された複数の単位画素領域は、マトリクス状に複数形成された画素電極９ａと画素電極９aを制御するためのＴＦＴ３０からなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００２２】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００２３】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００２４】
そして、図中右上がりの斜線で示した領域には、複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施の形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００２５】
次に図３の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機膜からなる。
【００２６】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００２７】
ＴＦＴアレイ基板１０には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用の不純物イオンをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。本実施の形態では特にデータ線６ａは、Ａｌ、Ｃｕ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び下地絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第１層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第１層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第２層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ、Ｃｕや走査線３ｂと同一のポリシリコン膜を中継して電気的接続するようにしてもよい。
【００２８】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００２９】
対向基板２０には、更に図３に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００３０】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１０及び図１１参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３１】
図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが各々設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００３２】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。
【００３３】
図３、図４に例示したように本実施形態の液晶装置では、データ線６ａは第１層間絶縁膜４の表面と面一になるように平坦化された第１層間絶縁膜４に埋め込まれている。そしてこの平坦な第１層間絶縁膜４およびデータ線６ａ上に第２層間絶縁膜７が配設されている。第１層間絶縁膜４が平坦であり、データ線６ａも第１層間絶縁膜４上に凸型に形成されていないため、第２層間絶縁膜７も例えばＣＶＤ法などにより平坦に形成することができる。
【００３４】
さらにこの例では、データ線６ａは遮光性を有する導体から構成されており、図４に例示したように隣接する画素電極の間隙に対向するように、つまり隣接する画素電極の端部がデータ線と重なるように設けられており、データ線は遮光する遮光膜としても機能している。データ線６ａを第１層間絶縁膜４上に凸型に形成すると、第２層間絶縁膜７をコンフォーマルに成膜した場合などでは、画素電極９ａ、配向膜１６はデータ線に起因した凹凸を有することになる。このため液晶装置のコントラストを向上するためにはこれらの凹凸領域を覆う遮光膜を設ける必要がある。本発明では画素電極、配向膜も平坦に配設され、光抜けを低減することができる。また光抜けの原因となる画素電極、配向膜の凹凸がないので、これらの凹凸領域を覆う遮光膜を設ける必要もなくなる。
【００３５】
また、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜２と同じ膜なので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。そしてこの実施態様では、蓄積容量７０はデータ線６ａに覆われている。
【００３６】
更に、蓄積容量７０においては、図２、図３及び図４から分かるように、第１遮光膜１１ａは、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに下地絶縁膜１２を介して第３蓄積容量電極として対向配置されることにより（図３の右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施の形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。よって、当該液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能が向上する。これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすこともできる。
【００３７】
本実施の形態では各容量線３ｂと、第１遮光膜１１ａとが夫々、コンタクトホール１３を介して電気的接続されている。このため、容量線３ｂの抵抗を、第１遮光膜１１ａの抵抗により顕著に低められる。またこの実施形態では第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。
【００３８】
（液晶装置の第１実施形態の製造プロセス）
次に、以上のような構成を持つ液晶装置の第１実施形態の製造プロセスについて、図５から図８を参照して説明する。尚、図５から図８は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００３９】
図５の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ_２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００４０】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１００〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光膜１１を形成する。
【００４１】
続いて、工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００４２】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の層厚は、例えば、約５００〜２０００ｎｍとする。
【００４３】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。
【００４４】
不純物イオン不純物イオン次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【００４５】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５０ｎｍの比較的薄い厚さに堆積し、多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する（図３参照）。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型ウエーハを使用する場合に熱によるそりを防止することができる。但し、ポリシリコン層１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００４６】
尚、工程（６）において特に限定されないが、第１蓄積容量電極１ｆとなる半導体層部分に、例えば、Ｐイオンをドーズ量約３×１０^１２／ｃｍ^２でドープして、低抵抗化させてもよい。
【００４７】
次に、工程（７）において、下地絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【００４８】
次に工程（８）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【００４９】
次に、図６の工程（９）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。これらの容量線３ｂ及び走査線３ａの層厚は、例えば、約３５０ｎｍとされる。
【００５０】
次に工程（１０）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素の不純物イオン６０を低濃度で（例えば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００５１】
続いて、工程（１１）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｂ及び高濃度ドレイン領域１ｃを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオン６１を高濃度で（例えば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００５２】
この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００５３】
また、工程（１０）及び工程（１１）を再度繰り返し、Ｂ（ボロン）イオンなどのIII族元素の不純物イオンを行うことにより、ｐチャネル型ＴＦＴを形成することができる。これにより、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０上の周辺部に形成することが可能となる。このように、本実施の形態において画素スイッチング用ＴＦＴ３０は半導体層をポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路１０１及び走査線駆動回路１０４を形成することができ、製造上有利である。
【００５４】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成し、ＣＭＰ法などにより表面を平坦にする。第１層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましい。
【００５５】
次に工程（１３）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線３１に対するコンタクトホール５を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第１層間絶縁膜４に開孔する。
【００５６】
次に工程（１４）の段階で、データ線６ａのためのトレンチ４ｔを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。このトレンチ４ｔはコンタクトホール５と同一の工程により形成するようにしてもよい。
【００５７】
次に図７の工程（１５）に示すように、トレンチ４ｔを形成した第１層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ、Ｃｕ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積し、更に工程（１６）に示すように、トレンチ４ｔに選択的にデータ線６ａが埋め込まれ、それ以外の領域では第１層間絶縁膜４が露出するように、ＣＭＰ法などにより研磨する。本発明ではこのような方法でデータ線６ａを埋め込み形成することで、従来のように、フォトリソグラフィ工程やエッチング工程等によりデータ線６ａを形成する方法よりも、データ線よりを微細に形成することができる。したがって画素の配設ピッチを細かくすることもでき、高精細で明るい液晶装置を提供することができる。さらに本発明の方法によれば、これまでデータ線として用いることができなかったＣｕを用いてデータ線を形成することができるようになる。したがって、データ線の抵抗をより小さくすることができ、また、より周波数の高い信号に対応することができるようになる。
【００５８】
次に工程（１７）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましい。このとき本発明では、第１層間絶縁膜４が平坦に形成されており、データ線６ａも第１層間絶縁膜４に埋め込まれているから、第２層間絶縁膜７もそれに整合して平坦に形成される。従来のように例えば有機膜を第１層間絶縁膜、あるいは第２層間絶縁膜として用いると、膜厚の管理が困難であったり、紫外線により絶縁膜が劣化したりするという問題があり、また有機膜による平坦化膜は他の積層膜と線膨張率の差が大きいために他の積層膜との間に応力を生じてしまうという問題もある。本発明ではシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等から第２層間絶縁膜７を形成することができるので、このような問題を回避し、信頼性の高い液晶装置を製造することができる。
【００５９】
次に図８の工程（１８）の段階において、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【００６０】
次に工程（１９）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２０）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００６１】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３、図４参照）が形成される。
【００６２】
本発明では画素電極９ａ、配向膜は第２層間絶縁膜７上に整合的に平坦に形成されるので、配向不良を生じることはない。したがってこれら凹凸領域を遮光する遮光膜を備える必要もない。
【００６３】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の周辺見切りとしての第２遮光膜（図１０及び図１１参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００６４】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００６５】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００６６】
（液晶装置の全体構成）
以上のように構成された液晶装置の各実施の形態の全体構成を図９及び図１０を参照して説明する。尚、図９は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１０は、対向基板２０を含めて示す図９のＨ−Ｈ’断面図である。
【００６７】
図９において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る額縁としての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁としての第２遮光膜５３の下に隠れてプリチャージ回路２０１（図５参照）を設けてもよい。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１０に示すように、図９に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００６８】
以上図１から図１０を参照して説明した各実施の形態における液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００６９】
以上説明した各実施の形態における液晶装置は、カラー液晶プロジェクタ（投射型表示装置）に適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００７０】
以上説明した各実施の形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、各実施の形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、各実施の形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【００７１】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。
【００７２】
（電子機器）
上記の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１１を参照して説明する。図１１において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【００７３】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【００７４】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【００７５】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【００７６】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【００７７】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【００７８】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【００７９】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【００８０】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【００８１】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【００８２】
また、本実施の形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１２に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【００８３】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【図面の簡単な説明】
【図１】液晶装置の第１実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図２】液晶装置の第１実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】図２のＢ−Ｂ’断面図である。
【図５】液晶装置の第１実施の形態の製造プロセスを順を追って示す工程図（その１）である。
【図６】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その２）である。
【図７】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その３）である。
【図８】液晶装置の第１実施形態の製造プロセスを順を追って示す工程図（その４）である。
【図９】液晶装置の各実施の形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
【図１１】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…走査線（ゲート電極）
３ｂ…容量線（第２蓄積容量電極）
４…第１層間絶縁膜
４ｔ…トレンチ（溝）
５…コンタクトホール
６ａ…データ線（ソース電極）
７…第２層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１ａ、１１ａ’…第１遮光膜
１２…下地絶縁膜
１３、１３’…コンタクトホール
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…ＴＦＴ
５０…液晶層
５２…シール材
５３…第２遮光膜（額縁）
７０…蓄積容量
１０１…データ線駆動回路
１０４…走査線駆動回路

Claims

基板と、
前記基板上に形成された複数のスイッチング素子と、
前記複数のスイッチング素子に電気的に接続され、互いに交差する方向に延在する走査線及びデータ線と、
前記スイッチング素子を上層から覆うように形成された第１層間絶縁膜と、
前記第１層間絶縁膜の上層に形成された第２層間絶縁膜と、
前記第２層間絶縁膜の上層に形成されて、前記複数のスイッチング素子に電気的に接続された複数の画素電極と、
を具備し、
前記データ線は、前記走査線が延在する方向において互いに隣接する前記画素電極の端部及び当該互いに隣接する前記画素電極の間隙と重なり、
前記画素電極の端部と前記データ線とが重なる領域における前記画素電極の下層側において、前記データ線の表面と前記第１層間絶縁膜の表面とが同一面になるように、前記データ線が前記第１層間絶縁膜に形成された溝に埋め込まれるとともに、前記データ線及び前記第1層間絶縁膜の表面と、前記データ線及び前記第１層間絶縁膜の上層に形成された前記第２層間絶縁膜の表面とが平坦化されることで、
前記画素電極の端部が平坦化されていることを特徴とする電気光学装置。
前記データ線はＡｌ、Ｃｕ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、およびＰｂからなる群から選択された少なくとも一つを含むことを特徴とすることを特徴とする請求項１に記載の電気光学装置。
前記データ線は遮光性を有する導体からなり、
前記第２層間絶縁膜上には複数の前記画素電極がマトリックス状に配設されたことを特徴とする請求項１又は請求項２に記載の電気光学装置。
前記データ線の線幅は、隣接する画素電極の間隙よりも大きいことを特徴とすることを特徴とする請求項３に記載の電気光学装置。
前記基板上に配設された容量素子をさらに具備し、前記容量素子は前記データ線と対向したことを特徴とすることを特徴とする請求項１から請求項４のいずれか一項に記載の電気光学装置。
前記スイッチング素子はソース領域、チャネル領域およびドレイン領域を有する半導体膜を備えた薄膜トランジスタであることを特徴とすることを特徴とする請求項１から請求項５のいずれか一項に記載の電気光学装置。
基板と、前記基板上に形成された複数のスイッチング素子と、前記複数のスイッチング素子に電気的に接続され、互いに交差する走査線及びデータ線と、を備えた電気光学装置の製造方法であって、
基板上にスイッチング素子を形成する工程と、
前記スイッチング素子を上層から覆い、且つ表面が平坦化されるように第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜に溝を形成する工程と、
前記第１層間絶縁膜上及び前記第１層間絶縁膜の溝が埋まるように導体膜を形成する工程と、
前記第１層間絶縁膜の溝部に選択的に前記導体膜を露出させて前記データ線を形成するとともに、当該データ線の表面と当該導体膜の表面とが同一面かつ平坦面になるように、前記導体膜及び前記第１層間絶縁膜を研磨する工程と、
前記第１層間絶縁膜の上層に表面が平坦化されるように第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜の上層に複数の画素電極を形成する工程と、
を具備し、
前記データ線と、前記走査線が延在する方向において互いに隣接する前記画素電極の端部及び当該互いに隣接する前記画素電極の間隙とが重なるように、前記画素電極を形成することで、前記画素電極の端部が平坦化されることを特徴とする電気光学装置の製造方法。
光源と、
入射光を投射する投射光学系と、
前記光源と前記投射光学系との間に介挿され、前記光源からの光を変調して前記投射光学系に導く、請求項１から請求項６のいずれか一項に記載の電気光学装置電気光学装置からなるライトバルブと、
を具備したことを特徴とする電子機器。