KR100699995B1 - 유기 전계 발광 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 유기 전계 발광 소자의 단위 화소 영역 상의 데이터 라인 또는 데이터 라인과 전원공급 라인을, 절연막을 식각하여 형성한 트랜치상에 형성하여 화소 전극인 제1전극이 크로스토크와 같은 불량 발생 없이 상기 테이터 라인 또는 데이터 라인과 전원공급 라인의 상부에 오버랩되도록 형성할 수 있어 화소 영역의 발광 영역이 증가하는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.

본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연 기판; 상기 절연 기판상에 형성된 복수 개의 단위 화소 영역; 및 상기 각각의 단위 화소 영역상에 형성된 복수 개의 박막트랜지스터, 스캔 라인, 데이터 라인, 절연막, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며, 상기 데이터 라인의 소정 영역은 상기 절연막상에 형성된 트랜치 내부에 형성되고, 상기 제1전극의 소정 영역이 상기 데이터 라인의 소정 영역과 오버랩되도록 형성된 것을 포함하여 이루어진 유기 전계 발광 소자 및 그 제조 방법에 기술적 특징이 있다.

따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연막상에 트랜치를 형성하고, 상기 트랜치 내부에 데이터 라인 또는 데이터 라인과 전원공급 라인을 형성함으로서, 전면 또는 배면 발광 구조에서 고개구율이 가능하고, 데이터 라인 또는 데이터 라인과 전원공급 라인의 소정 영역과 제1전극의 수직적 간격이 충분히 확보되어 크로스토크와 같은 문제점을 해결할 수 있을 뿐만 아니라 별다른 공정 변화 없이 델타 타입의 구조가 가능하다는 효과가 있다.

트랜치, 크로스토크, 델타 타입, 유기 전계 발광 소자

Description

유기 전계 발광 소자 및 그 제조 방법{Organic electroluminescence device and method for fabricating thereof}

도 1a 및 도 1b는 종래의 유기 전계 발광 소자의 평면도 및 단면도.

도 2a 내지 도 6b는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 평면도 및 단면도.

도 7a 내지 도 7c는 본원 발명에 의해 형성된 유기 전계 발광 소자의 실시예를 보여주는 평면도.

<도면의 주요부분에 대한 부호의 설명>

111, 201 : 데이터 라인용 트랜치 112, 309 : 전원공급 라인용 트랜치

115 : 데이터 라인 116 : 전원공급 라인

120 : 제1전극

306 : 데이터 라인 및 전원공급 라인용 트랜치

본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 유기 전계 발광 소자의 단위 화소 영역 상의 데이터 라인 또는 데이터 라인과 전원공급 라인을, 절연막을 식각하여 형성한 트랜치상에 형성하여 화소 전극인 제1전극이 크로스토크와 같은 불량 발생 없이 상기 테이터 라인 또는 데이터 라인과 전원공급 라인의 상부에 오버랩되도록 형성할 수 있어 화소 영역의 발광 영역이 증가하는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.

최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.

이때, 상기 액정 표시 장치는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기 전계 발광 소자는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리하다.

그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하 고 저렴하다는 장점을 가지고 있다.

도 1a 및 도 1b는 종래의 유기 전계 발광 소자의 평면도 및 단면도이다.

먼저, 도 1a는 종래의 유기 전계 발광 소자의 평면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(11)상에 형성된 스캔 라인(12), 데이터 라인(13) 및 전원공급 라인(14)에 의해 정의 되는 단위 영역 내에 스위칭 박막트랜지스터(15) 및 구동 박막트랜지스터(16)가 형성되어 있고, 유기 전계 발광 소자가 발광하는 동안 전류를 공급하기 위해 형성된 제1전극 및 제2전극을 갖는 캐패시터(17)가 형성되어 있고, 상기 구동 박막트랜지스터의 소오스/드레인 전극에 전기적으로 연결되어 있는 화소 전극인 제1전극(18)이 형성되어 있는 것을 볼 수 있다. 이때, 제1전극상에는 도에는 도시되어 있지 않지만, 적어도 유기 발광층을 포함하는 유기막과 공통전극인 제2전극이 형성되어 있다.

다음, 도 1b는 종래의 유기 전계 발광 소자의 평면도인 도 1a의 A-A'선의 단면도이다. 도에서 보는 바와 같이 절연 기판(11)상에 버퍼층(21), 게이트 절연막(22) 및 층간절연막(23)과 같은 절연막이 형성되고, 상기 층간절연막상에 데이터 라인(13) 및 전원공급 라인(14)가 형성되고, 상기 데이터 라인 및 전원공급 라인상에 패시베이션층(24) 및 평판화층(25)이 형성되고, 상기 평판화층 상부에 제1전극(18)이 형성된다.

이때, 상기 제1전극은 데이터 라인 및 전원공급 라인는 일정한 간격(31) 이상 떨어져 있어야 하는데, 이는 상기 데이터 라인 및 전원공급 라인에는 전기적 신호가 주어지게 되고, 이러한 신호들이 상기 제1전극에 영향을 주지 않기 위해서, 즉, 크로스토크(Crosstalk)와 같은 문제점을 발생하기 않기 위해서이다. 종래의 유기 전계 발광 소자는 제1전극이 데이터 라인 및 전원공급 라인과 같은 금속 배선과 일정한 거리를 유지하면서 형성해야함으로서, 개구율이 줄어드는 단점이 있다.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 유기 전계 발광 소자의 단위 화소 영역 상의 데이터 라인 또는 데이터 라인과 전원공급 라인을, 절연막을 식각하여 형성한 트랜치상에 형성하여 화소 전극인 제1전극이 크로스토크와 같은 불량 발생하지 않도록 충분한 간격을 유지하도록하고, 상기 데이터 라인 또는 데이터 라인과 전원공급 라인이 오버랩되도록 형성할 수 있어 단위 화소 영역의 발광 영역이 증가하는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.

본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 형성된 복수 개의 단위 화소 영역; 및 상기 각각의 단위 화소 영역상에 형성된 복수 개의 박막트랜지스터, 스캔 라인, 데이터 라인, 절연막, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며, 상기 데이터 라인의 소정 영역은 상기 절연막상에 형성된 트랜치 내부에 형성되고, 상기 제1전극의 소정 영역이 상기 데이터 라인의 소정 영역과 오버랩되도록 형성된 것으로 이루어진 유기 전계 발광 소자에 의해 달 성된다.

또한, 본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 형성된 복수 개의 단위 화소 영역; 및 상기 각각의 단위 화소 영역상에 형성된 복수 개의 박막트랜지스터, 스캔 라인, 데이터 라인, 전원공급 라인, 절연막, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며, 상기 n번째 단위 화소 영역의 전원공급 라인의 소정 영역 또는 n+1번째 단위 화소 영역의 데이터 라인의 소정 영역 중 어느 하나 이상은 상기 절연막상에 형성된 트랜치 내부에 형성되고, 상기 제1전극의 소정 영역이 상기 데이터 라인의 소정 영역 및 전원공급 라인과 오버랩되도록 형성된 것으로 이루어진 유기 전계 발광 소자에 의해서도 달성된다.

또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 절연 기판상에 버퍼층, 제1반도체층, 제2반도체층, 게이트 절연막, 스캔 라인, 제1게이트 전극, 제2게이트 전극 및 캐패시터의 하부 전극을 형성하는 단계; 상기 기판상에 층간 절연막을 형성하는 단계; 상기 기판상에 제1소오스/드레인 전극 콘택홀, 제2소오스/드레인 전극 콘택홀 및 데이터 라인이 형성될 소정 영역에 트랜치를 형성하는 단계; 상기 기판상에 형성된 트랜치 내에 데이터 라인을 형성하고, 상기 기판의 소정 영역에 캐패시터의 상부 전극, 제1소오스/드레인 전극, 제2소오스/드레인 전극 및 전원공급 라인을 형성하는 단계; 상기 기판상에 패시베이션막 및 평탄화막을 형성하는 단계; 상기 평탄화막 및 패시베이션막의 소정 영역을 식각하여 제2소오스/드레인 전극의 소정 영역을 노출시키는 비아홀을 형성하는 단계; 상기 기판상에 상기 비아홀을 통해 상기 제2소오스/드레인 전극과 콘택하고, 상기 데이터 라인과 오 버랩되도록 제1전극을 형성하는 단계; 및 상기 기판상에 단위 화소 정의막, 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.

또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 절연 기판상에 버퍼층, 제1반도체층, 제2반도체층, 게이트 절연막, 스캔 라인, 제1게이트 전극, 제2게이트 전극 및 캐패시터의 하부 전극을 형성하는 단계; 상기 기판상에 층간 절연막을 형성하는 단계; 상기 기판상에 제1소오스/드레인 전극 콘택홀, 제2소오스/드레인 전극 콘택홀 및 데이터 라인과 상기 데이터 라인과 이웃하는 전원공급 라인이 형성될 소정 영역에 트랜치를 형성하는 단계; 상기 기판상에 형성된 트랜치 내에 데이터 라인 및 상기 데이터 라인과 이웃하는 전원공급 라인을 형성하고, 상기 기판의 소정 영역에 캐패시터의 상부 전극, 제1소오스/드레인 전극 및 제2소오스/드레인 전극을 형성하는 단계; 상기 기판상에 패시베이션막 및 평탄화막을 형성하는 단계; 상기 평탄화막 및 패시베이션막의 소정 영역을 식각하여 제2소오스/드레인 전극의 소정 영역을 노출시키는 비아홀을 형성하는 단계; 상기 기판상에 상기 비아홀을 통해 상기 제2소오스/드레인 전극과 콘택하고, 상기 데이터 라인과 전원공급 라인과 오버랩되도록 제1전극을 형성하는 단계; 및 상기 기판상에 단위 화소 정의막, 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.

또한, 본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 형성된 스캔 라인, 데이터 라인 및 전원공급 라인에 의해 정의되는 복수 개의 단위 영역; 상기 단위 영역 내에 형성된 복수 개의 박막트랜지스터 및 복수 개의 캐패시터; 상기 단위 영역 내의 하나의 박막트랜지스터와 연결된 제1전극; 및 상기 제1전극상에 형성된 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 포함하며, 상기 데이터 라인 및 전원공급 라인의 소정 영역은 절연막을 식각하여 형성된 트랜치 내부에 형성되어 있고, 상기 제1전극은 하나의 단위 영역내에 형성되거나, 두 개의 영역에 걸처 형성되어 있는 유기 전계 발광 소자에 의해서도 달성된다.

또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 절연 기판상에 버퍼층을 형성하는 단계; 상기 버퍼층상에 반도체층 및 게이트 절연막을 형성하는 단계; 상기 기판상에 게이트 전극, 스캔 라인, 캐패시터의 하부 전극 및 층간절연막을 형성하는 단계; 상기 기판상에 소오스/드레인 전극 콘택홀 및 소정 영역의 상기 층간절연막, 게이트 절연막 또는 버퍼층 중 어느 하나 이상을 식각하여 트랜치를 형성하는 단계; 상기 기판상에 소오스/드레인 전극, 캐패시터의 상부 전극 및 상기 트랜치 내에 소정 영역이 형성되도록 데이터 라인 및 전원공급 라인을 형성하는 단계; 상기 기판상에 패시베이션층 및 평탄화층을 형성하는 단계; 상기 평탄화층 및 패시베이션층의 소정 영역을 식각하여 소오스/드레인 전극의 소정 영역을 노출시키는 비아홀을 형성하는 단계; 상기 기판상에 제1전극 형성 물질을 형성하는 단계; 상기 제1전극 형성 물질을 패터닝하여 상기 비아홀에 의해 노출된 소오스/드레인 전극의 소정 영역과 연결되고, 상기 스캔 라인, 데이터 라인 및 전원공급 라인에 의해 정의되는 하나의 단위 영역 또는 둘 이상의 단위 영역에 걸처 제1전극을 형성하는 단계; 및 상기 제1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제 2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.

도 2a 내지 도 6b는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 평면도 및 단면도이다.

먼저, 도 2a 및 도 2b는 절연 기판상에 버퍼층 및 반도체층을 형성하는 공정의 평면도 및 단면도이다.(이때, 도 2b는 도 2a의 A-A'선의 단면도이다.) 도에서 보는 바와 같이 유리 또는 플라스틱과 같은 절연 기판(101)상에 버퍼층(102)을 형성한다. 이때, 상기 버퍼층은 하부의 절연 기판에서 발생한 가스 등과 같은 불순물이 이후 형성되는 소자에 확산 또는 침투하지 못하도록 방지하는 역할을 한다. 상기 버퍼층은 1000 내지 6000Å의 두께로 형성한다.

이어서, 상기 버퍼층상에 비정질 실리콘층을 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)으로 형성한 후, 탈수소 처리를 한다.

이어서, 상기 비정질 실리콘층을 RTA법(Rapid Thermal Annealing), SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 및 SLS법(Sequential Lateral Solidification) 등과 같은 결정화 법을 이용하여 다결정 실리콘층으로 결정화한 후, 패터닝하여 반도체층(103)을 형성한다.

먼저, 도 3a 및 도 3b는 절연 기판상에 버퍼층 및 반도체층을 형성하는 공정의 단면도이다.(이때, 도 3b는 도 3a의 A-A'선의 단면도이다.) 도에서 보는 바와 같이 반도체층이 형성된 기판상에 실리콘 산화막 또는 실리콘 질화막의 단층 또는 복층으로 게이트 절연막(104)을 형성하고, 기판 전면에 금속 물질을 증착한다. 이때, 상기 게이트 절연막은 500 내지 2000Å의 두께로 형성한다.

이어서, 상기 금속 물질을 패터닝하여 스캔 라인(105), 제1게이트 전극(106), 캐패시터의 하부 전극(107) 및 제2게이트 전극(108)을 형성한다.

이어서, 상기 반도체층에 이온 주입 공정으로 제1소오스/드레인 영역 및 제2소오스/드레인 영역(도시 안함)을 형성한다.

이어서, 상기 기판 전면에 층간절연막(109)을 형성한다. 이때, 상기 층간절연막은 2000 내지 6000Å의 두께로 형성한다.

먼저, 도 4a 및 도 4b는 절연 기판상에 버퍼층 및 반도체층을 형성하는 공정의 평면도 및 단면도이다.(이때, 도 4b는 도 4a의 A-A'선의 단면도이다.) 도에서 보는 바와 같이 상기 기판상에 형성된 제1소오스/드레인 영역, 제2소오스/드레인 영역 및 캐패시터의 하부 전극상의 소정 영역의 층간절연막 및 게이트 절연막을 식각하여 각각의 콘택홀(110)을 형성한다. 이때, 상기 게이트 절연막과 층간절연막의 두께의 합은 2000 내지 8000Å의 두께로 형성하나, 바람직하게는 4000 내지 6000Å의 두께로 형성하는데, 이는 상기 게이트 절연막으로서의 역할과 층간절연막으로서 의 역할 및 형성 공정의 용이성에 의해서 상기와 같은 두께로 형성하는 것이 바람직하다.

따라서, 상기 콘택홀을 형성하기 위해서는 상기 층간절연막 및 게이트 절연막을 콘택홀 형성 영역에서는 완전히 제거해야 한다. 따라서, 상기 두께(4000 내지 6000Å)를 식각하는 공정 조건 보다 좀더 많이 식각되는 공정 조건(즉, 과도 식각)을 이용하여 콘택홀을 형성한다. 즉, 콘택홀 형성시 상기 층간절연막 및 게이트 절연막의 총 두께가 식각되는 식각 공정보다 더 많이 식각되어 6000 내지 8000Å이 식각될 정도의 식각 공정으로 콘택홀 식각 공정을 진행한다.

이때, 본원 발명의 트랜치도 동시에 형성하게 되는데, 상기 트랜치는 이후, 데이터 라인 또는 데이터 라인과 전원공급 라인이 형성되는 영역에 형성하는데, 특히 화소 전극인 제1전극과 인접(또는 이웃)하여 상기 제1전극을 더 넓게 형성할 경우 오버랩(Overlap)되는 영역을 포함하고, 오버랩되는 영역 보다는 큰 영역에 형성하게 된다.

상기 트랜치는 상기 콘택홀을 형성할 때, 동일한 마스크를 이용하여 데이터 라인 영역에 데이터 라인용 트랜치(111)와 전원공급 라인 영역에 전원공급 라인용 트랜치(112)을 형성한다. 이때, 상기 트랜치들은 이후 공정에서 형성되는 데이터 라인 또는 전원 공급 라인의 소정 영역이 형성될 수 있는 너비와 길이를 갖도록하고, 깊이는 이후 형성될 제1전극과 크로스토크와 같은 문제점이 발생하지 않을 정도의 깊이로 식각된다. 이때, 트랜치의 식각 깊이는 상기에서 설명한 콘택홀 식각 공정에서 결정되는 6000 내지 8000Å의 깊이로 트랜치가 형성된다.(이때, 상기 트 랜치의 식각 깊이는 상기 6000 내지 8000Å의 깊이로 한정하지 않고, 더 깊은 깊이로 식각할 수 있는데, 이는 상기 콘택홀은 층간절연막 및 게이트 절연막과 같은 절연막과 반도체층 및 캐패시터의 하부 전극이 식각되는 성질이 확연히 다르기 때문에 더 과도 식각공정을 진행해도 무방하기 때문에 트랜치의 깊이를 더 깊게 형성할 수 있다.)

종합하면, 종래 공정에서는 소오스/드레인 영역 및 캐패시터의 하부 전극상에 콘택홀만을 식각하였으나, 본원 발명에서 콘택홀을 형성하는 공정에서 데이터 라인 또는 전원공급 라인 영역에 트랜치도 동시에 형성할 수 있는데, 종래 공정인 콘택홀 식각 공정을 이용하여 상기 트랜치를 형성할 수 있다. 이때, 상기 트랜치는 마스크의 형상 또는 콘택홀 식각 공정을 조절하여 원하는 너비, 길이 또는 깊이로 형성할 수 있다. 도에 도시된 트랜치는 최소한의 크기만을 도시하였으며, 필요에 의해서는 더 길게, 더 넓게 형성할 수 있다.

먼저, 도 5a 및 도 5b는 절연 기판상에 버퍼층 및 반도체층을 형성하는 공정의 평면도 및 단면도이다.(이때, 도 5b는 도 5a의 A-A'선의 단면도이다.) 도에서 보는 바와 같이 콘택홀 및 트랜치가 형성된 기판 전면상에 금속 물질을 형성한 후, 상기 금속 물질을 패터닝하여 제1소오스/드레인 전극(113a), 제2소오스/드레인 전극(113b), 캐패시터의 상부 전극(114), 데이터 라인(115) 및 전원공급 라인(116)을 형성한다.

이때, 상기 제1소오스/드레인 전극을 형성함으로서 제1박막트랜지스터를 완성하게 되는데, 상기 제1박막트랜지스터는 스위칭(Switching) 박막트랜지스터로 이 용되고, 상기 제2소오스/드레인 전극을 형성함으로서 제2박막트랜지스터를 완성하게 되는데, 상기 제2박막트랜지스터는 구동(Driving) 박막트랜지스터로 이용된다.

이때, 상기 금속 물질은 기판상에 4000 내지 6000Å의 두께로 형성되어짐으로, 데이터 라인 및 전원공급 라인의 두께 역시 4000 내지 6000Å의 두께로 형성되어짐으로 상기 데이터 라인 및 전원 공급 라인의 소정 영역은 상기 트랜치 내부에 형성되게 된다.

먼저, 도 6a 및 도 6b는 절연 기판상에 버퍼층 및 반도체층을 형성하는 공정의 단면도이다.(이때, 도 6b는 도 6a의 A-A'선의 단면도이다.) 도에서 보는 바와 같이 기판 전면에 패시베이션층(117) 및 평탄화층(118)을 순차적으로 형성한다. 이때, 상기 패시베이션층은 하부의 소자들을 보호하고, 수소화 공정을 진행할 수 있도록 실리콘 산화막 또는 실리콘 질화막의 단층 또는 복층으로 형성하고, 상기 평탄화층은 유기물 또는 무기물로 형성하며 하부의 단차를 제거하여 평탄화층의 표면이 평평하게 형성되도록 한다.

이어서, 상기 제2박막트랜지스터의 소오스/드레인 전극인 제2소오스/드레인 전극 영역상의 평탄화층 및 패시베이션층을 식각하여 상기 제2소오스/드레인 전극을 노출시키는 비아홀(119)을 형성한다.

이어서, 상기 기판 전면에 제1전극 형성 물질을 형성한 후, 패터닝하여 제1전극(120)을 형성한다. 이때, 상기 제1전극은 도 6a에서 보는 바와 같이 데이터 라인 및 전원공급 라인과 오버랩되도록 형성한다. 이는 도 4a 내지 도 5b에서 설명한 바와 같이 트랜치 내에 데이터 라인 및 전원공급 라인이 형성됨으로서, 데이터 라 인 또는 전원공급 라인의 표면에서 제1전극의 하부 표면과의 간격(121)이 최소한 2㎛ 이상, 바람직하게는 2.3㎛ 이상으로 형성되는데, 이는 상기 제1전극과 데이터 라인 또는 전원공급 라인간의 크로스토크가 발생하지 않는 최소한의 거리 이상을 확보함으로서, 상기 제1전극이 데이터 라인 및 전원공급 라인과 오버랩될 수 있다.

종래에는 상기 제1전극과 데이터 라인 또는 전원공급 라인이 오버랩될 수 없었는데, 이는 상기 크로스토크를 발생시키지 않을 정도의 간격으로 형성할 수 없었기 때문이다. 이는 패시베이션층 및 평탄화층의 총 두께를 2.3㎛ 이상 형성하기는 구조 또는 공정상으로 어려움이 많기 때문이다. 특히, 상기 평탄화층을 유기물로 형성하는 경우, 접착력과 같은 특성에 의해 1.5㎛ 이상의 두께로 형성하기는 구조 또는 공정상 어려움이 많게 된다.

이때, 상기 데이터 라인 또는 전원공급 라인의 표면에서 제1전극의 하부 표면과의 간격은, 상기 패시베이션층과 평탄화층이 두께가 동일하다고 가정하면, 트랜치의 깊이가 깊을 수록 더 커지게 된다. 다만 상기 간격은 어느 일정 이상은 커지게 힘들게 되는데, 이는 상기 트랜치가 층간절연막, 게이트 절연막 및 버퍼층을 식각하여 형성되기 때문이다. 예를 들어, 버퍼층의 두께가 4000Å이고, 게이트 절연막의 두께가 1000Å이고, 층간절연막의 두께가 4000Å이고, 패시베이션층의 두께가 6000Å이고, 평탄화층의 두께가 15000Å이고, 데이터 라인 또는 전원공급 라인의 두께가 5000Å이고, 트랜치의 깊이가 7000Å(콘택홀 식각 깊이와 동일)인 경우, 제1전극과 데이터 라인 또는 전원공급 라인 간의 간격은 2.3㎛이 된다. 또한 상기 트랜치의 깊이를 최대로 하면(즉, 상기 버퍼층, 게이트 절연막 및 층간절연막을 모 두 식각하면), 트랜치의 깊이는 9000Å이고, 간격은 2.5㎛가 된다.

따라서, 본원 발명에 의해 형성된 제1전극과 종래 기술에 의한 제1전극(도 1a의 도면 부호 18)과 비교하여 보면 본원 발명의 제1전극의 면적이 종래 기술에 의한 제1전극과 더 넓다는 것을 알 수 있다. 즉, 본원 발명의 제1전극은 최소한 데이터 라인 및 전원공급 라인과 제1전극이 오버랩되는 넓이가 더 넓다.

이후, 상기 제1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 형성하여 유기 전계 발광 소자를 완성한다.

도 7a 내지 도 7c는 본원 발명에 의해 형성된 유기 전계 발광 소자의 실시예를 보여주는 평면도이다.

먼저, 도 7a는 본원 발명에 의해 형성된 유기 전계 발광 소자의 실시예를 보여주는 평면도이다. 도에서 보는 바와 같이 도 2a 내지 도 6b에서 설명한 바와 같은 공정으로 유기 전계 발광 소자를 형성하는데, 데이터 라인 영역의 소정 영역에만 데이터 라인용 트랜치(201)를 형성하고, 상기 데이터 라인를 상기 트랜치 내에 형성되도록 하는 것이 다르고 이외의 공정은 동일하다.

따라서, 도 7a의 유기 전계 발광 소자는 데이터 라인의 소정 영역에서만 제1전극이 오버랩되고, 이 영역만큼 발광 영역이 증가하게 된다.

다음, 도 7b는 본원 발명에 의해 형성된 유기 전계 발광 소자의 실시예를 보여주는 평면도이다. 도에서 보는 바와 같이 도 2a 내지 도 6b에서 설명한 바와 같은 공정으로 유기 전계 발광 소자를 형성하는데, 첫 번째 단위 화소 영역(301)에 형성되어 있는 첫 번째 데이터 라인(302)의 소정 영역에는 데이터 라인용 트랜치 (303)만을 형성하고, 첫 번째 단위 화소 영역의 첫 번째 전원공급 라인(304)의 소정 영역에는 두 번째 단위 화소 영역(304)의 두 번째 데이터 라인(305)의 소정 영역을 동시에 포함하는 데이터 라인 및 전원공급 라인용 트랜치(306)이 형성되고, 마지막 단위 화소 영역(307)의 마지막 전원공급 라인(308)의 소정 영역은 전원공급 라인용 트랜치(309)에 형성된다.

따라서, 첫번째 단위 화소 영역에서는 데이터 라인용 트랜치와 데이터 라인 및 전원공급 라인용 트랜치가 형성되고, n번째 단위 화소 영역의 전원공급 라인 및 n+1번째 단위 화소 영역의 데이터 라인의 소정 영역에는 데이터 라인 및 전원공급 라인용 트랜치가 형성되고, 마지막 단위 화소 영역에서는 데이터 라인 및 전원공급 라인용 트랜치 및 전원공급 라인용 트랜치가 형성되어 있다.(이때, 상기 n은 1 보다 큰 정수이다.) 그리고, 상기 제1전극은 하나의 단위 화소 영역에서 데이터 라인 및 전원공급 라인의 소정 영역에 오버랩되어 종래 기술에 의한 제1전극보다 최소한, 데이터 라인과 제1전극와 오버랩되는 영역과 전원공급 라인과 제1전극과 오버랩되는 영역의 합보다 더 넓게 형성할 수 있어 고개구율을 갖는 유기 전계 발광 소자를 얻을 수 있다.

다음, 도 7c는 본원 발명에 의해 형성된 유기 전계 발광 소자의 실시예를 보여주는 평면도이다. 도에서 보는 바와 같이 도 2a 내지 도 6b에서 설명한 바와 같은 공정으로 유기 전계 발광 소자를 형성하는데, 제1전극 형성 물질을 증착한 후, 패터닝할 때, 도 7c에서 보는 바와 같이 특정한 행(301), 즉, 홀수 번째 행 또는 짝수 번째 행의 제1전극을 이웃하는 다른 단위 영역에 걸쳐 형성한다. 즉, 도 7c에 서 보는 바와 같이 n번째 단위 영역(302)의 구동 박막트랜지스터와 연결된 제1전극(303b)을 n+1번째 단위 영역(304)의 소정 영역에 걸쳐 형성되도록 패터닝하여 형성한다. 그리고 다음 행에서는 도 7a 및 도 7b에서 설명한 바와 같이 하나의 단위 영역에 하나의 제1전극을 패터닝하여 형성한다.

따라서, 도 7c에서 보는 바와 같이 제1전극(303a, 303b 및 303c)들이 특정한 행(301)에서 이웃하는 두 단위 영역(이때, 상기 단위 영역은 반드시 단위 화소와 영역이 일치하지는 않는다.)에 걸쳐 형성되어있고, 그 다음 행에서는 하나의 단위 영역에 하나의 제1전극이 형성되어 있는 것을 볼 수 있다. 이때, 상기 제1전극(제1전극상에는 적어도 유기 발광층을 포함하는 유기막 및 제2전극이 형성되어 있음)들 중 인접하는 세 개의 제1전극들을 하나의 화소, 즉, 빨간색(R), 녹색(G) 및 파란색(B)으로 이루어진 화소로 정의한다.

이때, 상기 화소는 스트라이프 타입과 델타 타입으로 형성할 수 있는데, 상기 스트라이프 타입은 상기 제1전극들 중 도면 부호가 303a, 303b 및 303c인 제1전극을 묶어 하나의 화소로 정의하는 타입이고, 델타 타입은 상기 제1전극들 중 도면 부호가 303a, 303b 및 303d 또는 303b, 303c 및 303e인 제1전극을 묶어 하나의 화소로 정의하거나, 도면 부호가 303b, 303d 및 303e인 제1전극을 묶어 하나의 화소로 정의하는 타입이다. 즉, 상기 델타 타입은 빨간색, 녹색 및 파란색의 단위 화소가 품(品)자형이거나 뒤집어진 품자형으로 배치되는 타입이다.

따라서, 도 7c의 실시예는 데이터 라인 및 전원공급 라인의 소정 영역에 트랜치를 형성한 후, 상기 트랜치상에 데이터 라인 및 전원공급 라인을 형성하는 간 단한 공정으로 고개구율을 얻을 수 있을 뿐만 아니라, 델타 타입의 유기 전계 발광 소자를 쉽게 형성할 수 있다.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연막상에 트랜치를 형성하고, 상기 트랜치 내부에 데이터 라인 또는 데이터 라인과 전원공급 라인을 형성함으로서, 전면 또는 배면 발광 구조에서 고개구율이 가능하고, 데이터 라인 또는 데이터 라인과 전원공급 라인의 소정 영역과 제1전극의 수직적 간격이 충분히 확보되어 크로스토크와 같은 문제점을 해결할 수 있을 뿐만 아니라 별다른 공정 변화 없이 델타 타입의 구조가 가능하다는 효과가 있다.

Claims (28)

1. 절연 기판;

   상기 절연 기판상에 형성된 복수 개의 단위 화소 영역; 및

   상기 각각의 단위 화소 영역상에 형성된 복수 개의 박막트랜지스터, 스캔 라인, 데이터 라인, 절연막, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며,

   상기 데이터 라인의 일정 영역은 상기 절연막상에 형성된 트랜치 내부에 형성되고, 상기 제1전극의 일정 영역이 상기 데이터 라인의 일정 영역과 오버랩되도록 형성된 것

   을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
2. 제 1 항에 있어서,

   상기 절연 기판상의 일정 영역에 형성된 캐패시터 및 전원공급 라인을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 스캔 라인, 데이터 라인 및 캐패시터의 하부 전극은 상기 박막트랜지스 터 중 어느 하나와 전기적으로 연결되고, 상기 캐패시터의 상부 전극, 전원공급 라인 및 제1전극은 상기 박막트랜지스터 중 다른 어느 하나와 전기적으로 연결되고, 상기 캐패시터의 상부 전극은 전원공급 라인과 전기적으로 연결되어 있음을 특징으로 하는 유기 전계 발광 소자.
4. 절연 기판;

   상기 절연 기판상에 형성된 복수 개의 단위 화소 영역; 및

   상기 각각의 단위 화소 영역상에 형성된 복수 개의 박막트랜지스터, 스캔 라인, 데이터 라인, 전원공급 라인, 절연막, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며,

   상기 n번째 단위 화소 영역의 전원공급 라인의 일정 영역 또는 n+1번째 단위 화소 영역의 데이터 라인의 일정 영역 중 1 또는 다수개는 상기 절연막상에 형성된 트랜치 내부에 형성되고, 상기 제1전극의 일정 영역이 상기 데이터 라인의 일정 영역 및 전원공급 라인과 오버랩되도록 형성된 것

   을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
5. 제 4 항에 있어서,

   상기 단위 화소 영역의 일정 영역에 형성된 캐패시터를 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
6. 제 4 항 또는 제 5 항에 있어서,

   상기 스캔 라인, 데이터 라인 및 캐패시터의 하부 전극은 상기 박막트랜지스터 중 어느 하나와 전기적으로 연결되고, 상기 캐패시터의 상부 전극, 전원공급 라인 및 제1전극은 상기 박막트랜지스터 중 다른 어느 하나와 전기적으로 연결되고, 상기 캐패시터의 상부 전극은 전원공급 라인과 전기적으로 연결되어 있음을 특징으로 하는 유기 전계 발광 소자.
7. 제 1 항 또는 제 4 항에 있어서,

   상기 제1전극 하부에 평탄화층 및 패시베이션층을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
8. 제 7 항에 있어서,

   상기 평탄화층 및 패시베이션층의 두께 합은 0을 초과하고 2.3㎛ 미만임을 특징으로 하는 유기 전계 발광 소자.
9. 제 1 항 또는 제 4 항에 있어서,

   상기 데이터 라인과 상기 제1전극 간의 거리가 2.3㎛ 이상임을 특징으로 하는 유기 전계 발광 소자.
10. 제 1 항 또는 제 4 항에 있어서,

    상기 트랜치는 상기 박막트랜지스터의 소오스/드레인 전극용 콘택홀을 형성할 때 동시에 형성됨을 특징으로 하는 유기 전계 발광 소자.
11. 제 1 항 또는 제 4 항에 있어서,

    상기 절연막은 층간절연막, 게이트 절연막 또는 버퍼층 중 1 또는 다수개임을 특징으로 하는 유기 전계 발광 소자.
12. 제 11 항에 있어서,

    상기 층간절연막의 두께는 2000 내지 6000Å이고, 게이트 절연막의 두께는 500 내지 2000Å이고, 버퍼층의 두께는 1000 내지 6000Å임을 특징으로 하는 유기 전계 발광 소자.
13. 제 1 항 또는 제 4 항에 있어서,

    상기 트랜치의 깊이는 6000 내지 8000Å임을 특징으로 하는 유기 전계 발광 소자.
14. 제 1 항 또는 제 4 항에 있어서,

    상기 트랜치의 깊이는 상기 데이터 라인과 상기 제1전극 간의 거리가 2.3㎛ 이상이 되도록 하는 것을 특징으로 하는 유기 전계 발광 소자.
15. 절연 기판을 준비하는 단계;

    상기 절연 기판상에 버퍼층, 제1반도체층, 제2반도체층, 게이트 절연막, 스캔 라인, 제1게이트 전극, 제2게이트 전극 및 캐패시터의 하부 전극을 형성하는 단계;

    상기 기판상에 층간 절연막을 형성하는 단계;

    상기 기판상에 제1소오스/드레인 전극 콘택홀, 제2소오스/드레인 전극 콘택홀 및 데이터 라인이 형성될 일정 영역에 트랜치를 형성하는 단계;

    상기 기판상에 형성된 트랜치 내에 데이터 라인을 형성하고, 상기 기판의 일정 영역에 캐패시터의 상부 전극, 제1소오스/드레인 전극, 제2소오스/드레인 전극 및 전원공급 라인을 형성하는 단계;

    상기 기판상에 패시베이션막 및 평탄화막을 형성하는 단계;

    상기 평탄화막 및 패시베이션막의 일정 영역을 식각하여 제2소오스/드레인 전극의 일정 영역을 노출시키는 비아홀을 형성하는 단계;

    상기 기판상에 상기 비아홀을 통해 상기 제2소오스/드레인 전극과 콘택하고, 상기 데이터 라인과 오버랩되도록 제1전극을 형성하는 단계; 및

    상기 기판상에 단위 화소 정의막, 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 형성하는 단계

    를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
16. 절연 기판을 준비하는 단계;

    상기 절연 기판상에 버퍼층, 제1반도체층, 제2반도체층, 게이트 절연막, 스캔 라인, 제1게이트 전극, 제2게이트 전극 및 캐패시터의 하부 전극을 형성하는 단계;

    상기 기판상에 층간 절연막을 형성하는 단계;

    상기 기판상에 제1소오스/드레인 전극 콘택홀, 제2소오스/드레인 전극 콘택홀 및 데이터 라인과 상기 데이터 라인과 이웃하는 전원공급 라인이 형성될 일정 영역에 트랜치를 형성하는 단계;

    상기 기판상에 형성된 트랜치 내에 데이터 라인 및 상기 데이터 라인과 이웃하는 전원공급 라인을 형성하고, 상기 기판의 일정 영역에 캐패시터의 상부 전극, 제1소오스/드레인 전극 및 제2소오스/드레인 전극을 형성하는 단계;

    상기 기판상에 패시베이션막 및 평탄화막을 형성하는 단계;

    상기 평탄화막 및 패시베이션막의 일정 영역을 식각하여 제2소오스/드레인 전극의 일정 영역을 노출시키는 비아홀을 형성하는 단계;

    상기 기판상에 상기 비아홀을 통해 상기 제2소오스/드레인 전극과 콘택하고, 상기 데이터 라인과 전원공급 라인과 오버랩되도록 제1전극을 형성하는 단계; 및

    상기 기판상에 단위 화소 정의막, 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 형성하는 단계

    를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
17. 절연 기판;

    상기 절연 기판상에 형성된 스캔 라인, 데이터 라인 및 전원공급 라인에 의해 정의되는 복수 개의 단위 영역;

    상기 단위 영역 내에 형성된 복수 개의 박막트랜지스터 및 복수 개의 캐패시터;

    상기 단위 영역 내의 하나의 박막트랜지스터와 연결된 제1전극; 및

    상기 제1전극상에 형성된 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 포함하며,

    상기 데이터 라인 및 전원공급 라인의 일정 영역은 절연막을 식각하여 형성된 트랜치 내부에 형성되어 있고,

    상기 제1전극은 하나의 단위 영역내에 형성되거나, 두 개의 영역에 걸처 형성되어 있음

    을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
18. 제 17 항에 있어서,

    상기 데이터 라인 및 전원공급 라인의 일정 영역은 상기 제1전극과 오버랩되는 데이터 라인과 전원공급 라인의 영역 보다는 큰 영역임을 특징으로 하는 유기 전계 발광 소자.
19. 제 17 항에 있어서,

    상기 제1전극은 빨간색, 녹색 및 파란색의 단위 화소 중 어느 하나의 화소 전극임을 특징으로 하는 유기 전계 발광 소자.
20. 제 17 항에 있어서,

    상기 절연막은 층간절연막, 게이트 절연막 또는 버퍼층 중 1 또는 다수개임을 특징으로 하는 유기 전계 발광 소자.
21. 제 20 항에 있어서,

    상기 층간절연막의 두께는 2000 내지 6000Å이고, 게이트 절연막의 두께는 500 내지 2000Å이고, 버퍼층의 두께는 1000 내지 6000Å임을 특징으로 하는 유기 전계 발광 소자.
22. 제 17 항에 있어서,

    상기 제1전극 하부에 평탄화층 및 패시베이션층을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
23. 제 22 항에 있어서,

    상기 평탄화층 및 패시베이션층의 두께 합은 0을 초과하고 2.3㎛ 미만임을 특징으로 하는 유기 전계 발광 소자.
24. 제 17 항에 있어서,

    상기 데이터 라인과 상기 제1전극 간의 거리가 2.3㎛ 이상임을 특징으로 하는 유기 전계 발광 소자.
25. 제 17 항에 있어서,

    상기 트랜치는 상기 박막트랜지스터의 소오스/드레인 전극용 콘택홀을 형성할 때 동시에 형성됨을 특징으로 하는 유기 전계 발광 소자.
26. 제 17 항에 있어서,

    상기 트랜치의 깊이는 6000 내지 8000Å임을 특징으로 하는 유기 전계 발광 소자.
27. 제 17 항에 있어서,

    상기 트랜치의 깊이는 상기 데이터 라인과 상기 제1전극 간의 거리가 2.3㎛ 이상이 되도록 하는 것을 특징으로 하는 유기 전계 발광 소자.
28. 절연 기판을 준비하는 단계;

    상기 절연 기판상에 버퍼층을 형성하는 단계;

    상기 버퍼층상에 반도체층 및 게이트 절연막을 형성하는 단계;

    상기 기판상에 게이트 전극, 스캔 라인, 캐패시터의 하부 전극 및 층간절연막을 형성하는 단계;

    상기 기판상에 소오스/드레인 전극 콘택홀 및 일정 영역의 상기 층간절연막, 게이트 절연막 또는 버퍼층 중 1 또는 다수개를 식각하여 트랜치를 형성하는 단계;

    상기 기판상에 소오스/드레인 전극, 캐패시터의 상부 전극 및 상기 트랜치 내에 일정 영역이 형성되도록 데이터 라인 및 전원공급 라인을 형성하는 단계;

    상기 기판상에 패시베이션층 및 평탄화층을 형성하는 단계;

    상기 평탄화층 및 패시베이션층의 일정 영역을 식각하여 소오스/드레인 전극의 일정 영역을 노출시키는 비아홀을 형성하는 단계;

    상기 기판상에 제1전극 형성 물질을 형성하는 단계;

    상기 제1전극 형성 물질을 패터닝하여 상기 비아홀에 의해 노출된 소오스/드레인 전극의 일정 영역과 연결되고, 상기 스캔 라인, 데이터 라인 및 전원공급 라인에 의해 정의되는 1 또는 다수개의 단위 영역에 걸쳐 제1전극을 형성하는 단계; 및

    상기 제1전극상에 적어도 유기 발광층을 포함하는 유기막 및 제2전극을 형성하는 단계

    를 특징으로 하는 유기 전계 발광 소자 제조 방법.

Images