CN101556417B - Ffs型tft-lcd阵列基板结构及其制造方法 - Google Patents
Ffs型tft-lcd阵列基板结构及其制造方法 Download PDFInfo
- Publication number
- CN101556417B CN101556417B CN2008101038782A CN200810103878A CN101556417B CN 101556417 B CN101556417 B CN 101556417B CN 2008101038782 A CN2008101038782 A CN 2008101038782A CN 200810103878 A CN200810103878 A CN 200810103878A CN 101556417 B CN101556417 B CN 101556417B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- electrode
- substrate
- photoresist
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明涉及一种FFS型TFT-LCD阵列基板结构及其制造方法，阵列基板结构包括基板，形成在基板上的公共电极、栅线和栅电极，形成在基板上的栅绝缘层，形成在栅绝缘层上并位于栅电极之上的有源层，形成在基板上的数据线、源电极和漏电极，钝化层形成在基板上，在像素区域形成有条状并依次排列的钝化层沟槽，在漏电极位置形成有钝化层过孔，像素电极形成在钝化层上并位于钝化层沟槽内，通过钝化层过孔与漏电极连接。本发明最大限度地消除了像素区域内的像素电极的台阶端差，平整的像素电极表面使后续取向膜摩擦取向处理能获得均匀的取向角度，一方面提高了画面品质，另一方面大大提高了像素电极设计的自由度。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种FFS型TFT-LCD阵列基板结构及其制造方法。
背景技术
近年来，随着数字化电视的普及，传统CRT显示器逐渐被新一代显示装置替代，新一代显示装置包括PDP、OLED、LCD等，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射、显示分辨率高等特点，已开始大量普及并成为主流产品。边缘场开关技术(Fringe Field Switching，简称FFS)是最近几年出现的可以改善LCD画质的技术之一，能同时实现高穿透性与大视角等要求。所谓的FFS技术是通过边缘电场使面内几乎均质排列的液晶分子的电极表层内部旋转，进而产生高穿透性效应。
图19为现有技术FFS型TFT-LCD阵列基板结构的平面图，图20为图19中G-G向剖面图。如图19、图20所示，现有技术FFS型TFT-LCD阵列基板结构包括基板20，形成在基板20上的公共电极11、栅线1和栅电极2，形成在基板20上的栅绝缘层3，形成在栅电极2之上的有源层4，形成在栅绝缘层3上的数据线5和形成在有源层4上的源电极6和漏电极7，形成在整个基板20上的钝化层8，且在漏电极7位置形成钝化层过孔9，最后形成条状依次排列的像素电极10，且像素电极10通过钝化层过孔9与漏电极7连接。现有技术FFS型TFT-LCD阵列基板结构的制造方法包括：首先在基板上沉积公共电极层，通过构图工艺形成公共电极图形；沉积栅金属层，通过构图工艺形成栅线和栅电极图形；依次沉积栅绝缘层和有源层(包括半导体层 与掺杂半导体层)，通过构图工艺形成有源层硅岛图形；沉积源漏金属薄膜，通过构图工艺形成数据线、源电极和漏电极图形；沉积钝化层，通过构图工艺在漏电极位置形成钝化层过孔；最后沉积像素电极薄膜，通过构图工艺形成像素电极，使像素电极通过钝化层过孔与漏电极连接。
如图20所示，现有技术FFS型TFT-LCD阵列基板结构制造后，像素区域内的像素电极具有一定的台阶端差，使得像素区域内的表面凹凸不平。在阵列基板后续涂布取向膜进行摩擦取向处理时，像素电极表面的凹凸不平一方面使取向膜取向角度不均匀，造成液晶取向均匀度差，另一方面容易造成摩擦工艺中摩擦布损坏，进一步造成液晶取向混乱。对于LCD来说，尤其是广视角技术的FFS-LCD，液晶分子取向状态十分重要，不均匀的液晶取向在画面品质上表现为不确定水波纹(Mura)现象，造成对比度低下，严重影响了画面品质。同时，像素区域内台阶端差造成的水波纹缺陷也严重制约了像素电极厚度和形状的设计。
发明内容
本发明的目的是提供一种FFS型TFT-LCD阵列基板结构及其制造方法，有效解决现有技术阵列基板结构由于像素电极凹凸不平造成液晶取向混乱等技术缺陷。
为实现上述目的，本发明提供了一种FFS型TFT-LCD阵列基板结构，包括：
基板；
公共电极、栅线和栅电极，分别形成在所述基板上；
栅绝缘层，形成在所述基板上并覆盖所述公共电极、栅线和栅电极；
有源层，形成在所述栅绝缘层上并位于所述栅电极之上；
数据线、源电极和漏电极，形成在所述基板上；
钝化层，形成在所述基板上，在像素区域形成有条状并依次排列的钝化层沟槽，在所述漏电极位置形成有钝化层过孔；
像素电极，形成在所述钝化层上并位于所述钝化层沟槽内，通过所述钝化层过孔与所述漏电极连接。
所述钝化层沟槽的深度为 
所述像素电极的厚度为 
为实现上述目的，本发明还提供了一种FFS型TFT-LCD阵列基板结构的制造方法，包括：
步骤1、在基板上沉积透明导电薄膜，通过构图工艺形成公共电极图形；
步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成栅线和栅电极图形；
步骤3、在完成步骤2的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过构图工艺，在所述栅电极上形成有源层硅岛图形；
步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成数据线、源电极和漏电极图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT沟道；
步骤5、在完成步骤4的基板上沉积钝化层，通过灰色调或半色调掩模版对形成于基板上的光刻胶进行曝光处理形成钝化层过孔位置对应的光刻胶去除区域、像素电极位置对应的光刻胶部分保留区域和其它位置对应的光刻胶完全保留区域，并通过显影、刻蚀和灰化工艺在像素区域内形成条状并依次排列的钝化层沟槽，在漏电极位置形成钝化层过孔；
步骤6、在完成步骤5的基板上沉积透明导电薄膜，通过构图工艺形成像素电极，使像素电极位于所述钝化层沟槽中，并通过所述钝化层过孔与所述漏电极连接。
本发明提出了一种FFS型TFT-LCD阵列基板结构及其制造方法，通过在钝化层上形成条状并依次排列的钝化层沟槽，且使像素电极位于所述钝化层沟槽中，最大限度地消除了像素区域内像素电极的台阶端差，平整的像素电极表面使后续取向膜摩擦取向处理能获得均匀的取向角度，提高了液晶取向的均匀性，一方面提高了画面品质，另一方面大大提高了像素电极设计的自由度。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明FFS型TFT-LCD阵列基板结构的示意图；
图2为图1中A-A向剖面图；
图3为本发明形成公共电极的示意图；
图4为图3中B-B向剖面图；
图5为本发明形成栅线和栅电极的示意图；
图6为图5中C-C向剖面图；
图7为本发明形成有源层硅岛的示意图；
图8为图7中D-D向剖面图；
图9为本发明形成数据线、源电极和漏电极的示意图；
图10为图9中E-E向剖面图；
图11为本发明形成钝化层的示意图；
图12为图11中F-F向剖面图；
图13～图16为本发明形成钝化层沟槽的示意图；
图17为本发明FFS型TFT-LCD阵列基板结构的制造方法流程图；
图18为本发明形成钝化层沟槽的流程图；
图19为现有技术FFS型TFT-LCD阵列基板结构的平面图；
图20为图19中G-G向剖面图。
附图标记说明：
1-栅线； 2-栅电极； 3-栅绝缘层；
4-有源层； 5-数据线； 6-源电极；
7-漏电极； 8-钝化层； 9-钝化层过孔；
10-像素电极； 11-公共电极； 12-钝化层沟槽；
13-光刻胶； 14-部分曝光区域； 20-基板。
具体实施方式
图1为本发明FFS型TFT-LCD阵列基板结构的示意图，图2为图1中A-A向剖面图。如图1、图2所示，本发明阵列基板结构包括基板20，栅线1、栅电极2和公共电极11形成在基板上，栅线1和公共电极11隔离设置，栅绝缘层3形成在基板上并覆盖栅线1、栅电极2和公共电极11，有源层4形成在栅绝缘层3上，并位于栅电极2之上，数据线5形成在栅绝缘层3上，与栅线1绝缘交叉垂直，源电极6和漏电极7形成在有源层4上，并形成TFT沟道，钝化层8形成在整个基板上，在像素区域形成有条状并依次排列的钝化层沟槽12，在漏电极7位置形成有钝化层过孔9，像素电极10形成在钝化层8上，位于钝化层沟槽12内，并通过钝化层过孔9与漏电极7连接。
图3～图12为本发明FFS型TFT-LCD阵列基板结构制造过程的示意图，下面通过阵列基板结构的制造过程说明本发明上述技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺。
图3为本发明形成公共电极的示意图，图4为图3中B-B向剖面图。首先在基板20(如玻璃基板)上沉积一层透明导电薄膜，透明导电薄膜可以是氧化铟锡(ITO)或氧化铟锌(IZO)单层膜，也可以是ITO和IZO构成的复合膜。用公共电极掩模板通过构图工艺，在基板的一定区域上形成公共电极11图形，如图3、图4所示。
图5为本发明形成栅线和栅电极的示意图，图6为图5中C-C向剖面图。在制备了公共电极图形的基板20上沉积一层栅金属薄膜，栅金属薄膜可以采用AlNd、Al、Cu、Mo、MoW或Cr的单层膜，也可以采用AlNd、Al、Cu、Mo、MoW和Cr中任意组合所构成的复合膜。用栅线和栅电极掩模板通过构图工艺，在基板的一定区域上形成栅线1和栅电极2，栅线1和公共电极11隔离设置，如图5、图6所示。
图7为本发明形成有源层硅岛的示意图，图8为图7中D-D向剖面图。在制备了栅线和栅电极图形的基板20上连续沉积栅绝缘层3、由半导体层和掺杂半导体层组成的有源层，栅绝缘层可以采用SiNx、SiOx或SiOxNy的单层膜，也可以采用SiNx、SiOx和SiOxNy中任意组合所构成的复合膜，半导体层可以采用a-Si非晶硅薄膜，掺杂半导体层(欧姆接触层)可以采用n+a-Si非晶硅薄膜。用有源层掩模板通过构图工艺，在栅电极2上方形成有源层硅岛4图形，如图7、图8所示。
图9为本发明形成数据线、源电极和漏电极的示意图，图10为图9中E-E向剖面图。在制备了有源层硅岛图形的基板20上沉积一层源漏金属薄膜，源漏金属薄膜可以是Mo、MoW或Cr的单层膜，也可以是Mo、MoW和Cr中任意组合所构成复合膜。用数据线、源电极和漏电极掩模板通过构图工艺，在基板上形成数据线5、源电极6和漏电极7图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT沟道，如图9、图10所示。
图11为本发明形成钝化层的示意图，图12为图11中F-F向剖面图。在制备了数据线、源电极和漏电极图形的基板20上沉积一层钝化层8，采用灰色调掩模板或半色调掩模板的构图工艺，在像素区域内形成条状并依次排列的钝化层沟槽12，在漏电极7位置形成钝化层过孔9，如图11、图12所示。
最后，在制备了钝化层沟槽和钝化层过孔图形的基板20上沉积一层透明导电薄膜，透明导电薄膜可以是氧化铟锡(ITO)或氧化铟锌(IZO)单层膜，也可以是ITO和IZO构成的复合膜。用像素电极掩模板通过构图工艺形成像素电极10，使像素电极10嵌入钝化层沟槽12中，并通过钝化层过孔9与漏电极7连接，如图1、图2所示。
图13～图16为本发明形成钝化层沟槽的示意图。首先在沉积了钝化层8的基板20上涂敷一层光刻胶13，如图13所示。通过灰色调掩模板或半色调掩模板对光刻胶13进行曝光处理，使钝化层过孔位置的光刻胶完全曝光，像素电极位置的光刻胶部分曝光，其他位置的光刻胶未曝光，通过显影工艺形 成完全曝光区域、部分曝光区域14和未曝光区域，完全曝光区域暴露出钝化层，如图14所示。通过蚀刻工艺刻蚀掉完全曝光区域的光刻胶，在漏电极位置形成钝化层过孔，然后采用灰化工艺去掉部分曝光区域的光刻胶，使部分曝光区域14暴露出钝化层，如图15所示。接着通过蚀刻工艺对部分曝光区域14的钝化层进行刻蚀，直到刻蚀出设计深度的钝化层沟槽，如图16所示。最后通过剥离工艺，去掉剩余的光刻胶，形成条状并依次排列的钝化层沟槽12，如图12所示。本发明中，钝化层沟槽的深度为 
在后续形成像素电极的工艺中，嵌入钝化层沟槽中像素电极的厚度为 
从本发明FFS型TFT-LCD阵列基板结构可以看出，本发明通过在钝化层上形成条状并依次排列的钝化层沟槽，且使像素电极位于所述钝化层沟槽中，最大限度地消除了像素区域内的像素电极的台阶端差，平整的像素电极表面使后续取向膜摩擦取向处理能获得均匀的取向角度，提高了液晶取向的均匀性，一方面提高了画面品质，另一方面大大提高了像素电极设计的自由度。
图17为本发明FFS型TFT-LCD阵列基板结构的制造方法流程图，具体为：
步骤1、在基板上沉积透明导电薄膜，通过构图工艺形成公共电极图形；
步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成栅线和栅电极图形；
步骤3、在完成步骤2的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过构图工艺，在所述栅电极上形成有源层硅岛图形；
步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成数据线、源电极和漏电极图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT沟道；
步骤5、在完成步骤4的基板上沉积钝化层，通过灰色调或半色调掩模工艺在像素区域内形成条状并依次排列的钝化层沟槽，在漏电极位置形成钝化层过孔；
步骤6、在完成步骤5的基板上沉积透明导电薄膜，通过构图工艺形成 像素电极，使像素电极位于所述钝化层沟槽中，并通过所述钝化层过孔与所述漏电极连接。
步骤1中，首先在基板(如玻璃基板)上沉积一层透明导电薄膜，透明导电薄膜可以是氧化铟锡(ITO)或氧化铟锌(IZO)单层膜，也可以是ITO和IZO构成的复合膜。用公共电极掩模板通过构图工艺，在基板的一定区域上形成公共电极图形。
步骤2中，在制备了公共电极图形的基板上沉积一层栅金属薄膜，栅金属薄膜可以采用AlNd、Al、Cu、Mo、MoW或Cr的单层膜，也可以采用AlNd、Al、Cu、Mo、MoW和Cr中任意组合所构成的复合膜。用栅线和栅电极掩模板通过构图工艺，在基板的一定区域上形成栅线和栅电极，栅线和公共电极隔离设置。
步骤3中，在制备了栅线和栅电极图形的基板上连续沉积栅绝缘层、由半导体层和掺杂半导体层组成的有源层，栅绝缘层可以采用SiNx、SiOx或SiOxNy的单层膜，也可以采用SiNx、SiOx和SiOxNy中任意组合所构成的复合膜，半导体层可以采用a-Si非晶硅薄膜，掺杂半导体层可以采用n+a-Si非晶硅薄膜。用有源层掩模板通过构图工艺，在栅电极上方形成有源层硅岛图形。
步骤4中，在制备了有源层硅岛图形的基板上沉积一层源漏金属薄膜，源漏金属薄膜可以是Mo、MoW或Cr的单层膜，也可以是Mo、MoW和Cr中任意组合所构成复合膜。用数据线、源电极和漏电极掩模板通过构图工艺，在基板上形成数据线、源电极和漏电极图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT沟道。
步骤5中，在制备了数据线、源电极和漏电极图形的基板上沉积一层钝化层，采用灰色调掩模板或半色调掩模板的构图工艺，在像素区域内形成条状并依次排列的钝化层沟槽，在漏电极位置形成钝化层过孔。
步骤6中，在制备了钝化层沟槽和钝化层过孔图形的基板上沉积一层透 明导电薄膜，透明导电薄膜可以是氧化铟锡(ITO)或氧化铟锌(IZO)单层膜，也可以是ITO和IZO构成的复合膜。用像素电极掩模板通过构图工艺形成像素电极，使像素电极嵌入钝化层沟槽中，并通过钝化层过孔与漏电极连接。
图18为本发明形成钝化层沟槽的流程图，在图17所示技术方案中，步骤5具体为：
步骤51、在完成步骤4的基板上沉积一层钝化层；
步骤52、在完成步骤51的基板上涂敷一层光刻胶；
步骤53、通过灰色调掩模板或半色调掩模板对光刻胶进行曝光处理，使钝化层过孔位置的光刻胶完全曝光，像素电极位置的光刻胶部分曝光，其他位置的光刻胶未曝光；
步骤54、通过显影工艺形成完全曝光区域、部分曝光区域和未曝光区域，使完全曝光区域暴露出钝化层；
步骤55、通过蚀刻工艺刻蚀掉完全曝光区域的光刻胶，在漏电极位置形成钝化层过孔；
步骤56、通过灰化工艺去掉部分曝光区域的光刻胶，使部分曝光区域暴露出钝化层；
步骤57、通过蚀刻工艺对部分曝光区域的钝化层进行刻蚀，直到刻蚀出设计深度的钝化层沟槽；
步骤58、通过剥离工艺去掉剩余的光刻胶，形成钝化层沟槽图形。
首先沉积钝化层；之后涂敷一层光刻胶；通过灰色调掩模板或半色调掩模板对光刻胶进行曝光处理，使钝化层过孔位置的光刻胶完全曝光，像素电极位置的光刻胶部分曝光，其他位置的光刻胶未曝光；通过显影工艺形成完全曝光区域、部分曝光区域和未曝光区域，完全曝光区域暴露出钝化层；通过蚀刻工艺刻蚀掉完全曝光区域的光刻胶，在漏电极位置形成钝化层过孔；然后采用灰化工艺去掉部分曝光区域的光刻胶，使部分曝光区域暴露出钝化 层；接着通过蚀刻工艺对部分曝光区域的钝化层进行刻蚀，直到刻蚀出设计深度的钝化层沟槽；最后通过剥离工艺，去掉剩余的光刻胶，形成条状并依次排列的钝化层沟槽。本发明中，钝化层沟槽的深度为 
在后续形成像素电极的工艺中，嵌入钝化层沟槽中的像素电极的厚度为 
从本发明FFS型TFT-LCD阵列基板结构的制造方法可以看出，本发明通过在钝化层上形成条状并依次排列的钝化层沟槽，且使像素电极位于所述钝化层沟槽中，最大限度地消除了像素区域内的像素电极的台阶端差，平整的像素电极表面使后续取向膜摩擦取向处理能获得均匀的取向角度，提高了液晶取向的均匀性，一方面提高了画面品质，另一方面大大提高了像素电极设计的自由度。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (7)
1.一种FFS型TFT-LCD阵列基板结构，其特征在于，包括：
基板；
公共电极、栅线和栅电极，分别形成在所述基板上；
栅绝缘层，形成在所述基板上并覆盖所述公共电极、栅线和栅电极；
有源层，形成在所述栅绝缘层上并位于所述栅电极之上；
数据线、源电极和漏电极，形成在所述基板上；
钝化层，形成在所述基板上，在像素区域形成有条状并依次排列的钝化层沟槽，在所述漏电极位置形成有钝化层过孔；
像素电极，形成在所述钝化层上并位于所述钝化层沟槽内，通过所述钝化层过孔与所述漏电极连接。
2.根据权利要求1所述的FFS型TFT-LCD阵列基板结构，其特征在于，所述钝化层沟槽的深度为
3.根据权利要求1所述的FFS型TFT-LCD阵列基板结构，其特征在于，所述像素电极的厚度为
4.一种FFS型TFT-LCD阵列基板结构的制造方法，其特征在于，包括：
步骤1、在基板上沉积透明导电薄膜，通过构图工艺形成公共电极图形；
步骤2、在完成步骤1的基板上沉积栅金属薄膜，通过构图工艺形成栅线和栅电极图形；
步骤3、在完成步骤2的基板上连续沉积栅绝缘层、半导体层和掺杂半导体层，通过构图工艺，在所述栅电极上形成有源层硅岛图形；
步骤4、在完成步骤3的基板上沉积源漏金属薄膜，通过构图工艺形成数据线、源电极和漏电极图形，同时刻蚀掉暴露的掺杂半导体层，形成TFT沟道；
步骤5、在完成步骤4的基板上沉积钝化层，通过灰色调或半色调掩模版对形成于基板上的光刻胶进行曝光处理形成钝化层过孔位置对应的光刻胶去除区域、像素电极位置对应的光刻胶部分保留区域和其它位置对应的光刻胶完全保留区域，并通过显影、刻蚀和灰化工艺在像素区域内形成条状并依次排列的钝化层沟槽，在漏电极位置形成钝化层过孔；
步骤6、在完成步骤5的基板上沉积透明导电薄膜，通过构图工艺形成像素电极，使像素电极位于所述钝化层沟槽中，并通过所述钝化层过孔与所述漏电极连接。
5.根据权利要求4所述的FFS型TFT-LCD阵列基板结构的制造方法，其特征在于，所述步骤5具体为：
步骤51、在完成步骤4的基板上沉积一层钝化层；
步骤52、在完成步骤51的基板上涂敷一层光刻胶；
步骤53、通过灰色调掩模板或半色调掩模板对光刻胶进行曝光处理，使钝化层过孔位置的光刻胶完全曝光，像素电极位置的光刻胶部分曝光，其他位置的光刻胶未曝光；
步骤54、通过显影工艺形成完全曝光区域、部分曝光区域和未曝光区域，使完全曝光区域暴露出钝化层；
步骤55、通过蚀刻工艺刻蚀掉完全曝光区域的光刻胶，在漏电极位置形成钝化层过孔；
步骤56、通过灰化工艺去掉部分曝光区域的光刻胶，使部分曝光区域暴露出钝化层；
步骤57、通过蚀刻工艺对部分曝光区域的钝化层进行刻蚀，直到刻蚀出设计深度的钝化层沟槽；
步骤58、通过剥离工艺去掉剩余的光刻胶，形成钝化层沟槽图形。
6.根据权利要求4所述的FFS型TFT-LCD阵列基板结构的制造方法，其特征在于，所述钝化层沟槽的深度为
7.根据权利要求4所述的FFS型TFT-LCD阵列基板结构的制造方法，其特征在于，所述像素电极的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101038782A CN101556417B (zh) | 2008-04-11 | 2008-04-11 | Ffs型tft-lcd阵列基板结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101038782A CN101556417B (zh) | 2008-04-11 | 2008-04-11 | Ffs型tft-lcd阵列基板结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101556417A CN101556417A (zh) | 2009-10-14 |
| CN101556417B true CN101556417B (zh) | 2010-12-01 |
Family
ID=41174577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101038782A Active CN101556417B (zh) | 2008-04-11 | 2008-04-11 | Ffs型tft-lcd阵列基板结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101556417B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789106B (zh) | 2012-04-24 | 2015-01-07 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制备方法以及显示装置 |
| CN103383925B (zh) | 2013-07-02 | 2015-06-03 | 京东方科技集团股份有限公司 | 显示设备、裸眼3d功能面板的信号基板及其制造方法 |
| CN103984147A (zh) * | 2014-05-04 | 2014-08-13 | 深圳市华星光电技术有限公司 | 阵列面板及其制作方法 |
| CN105159000B (zh) * | 2015-09-25 | 2018-07-06 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及液晶显示面板 |
| CN105390505B (zh) * | 2015-11-05 | 2018-09-18 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN105549269A (zh) * | 2016-02-18 | 2016-05-04 | 深圳市华星光电技术有限公司 | 配向膜厚度均一性的优化方法及液晶显示面板 |
| CN105931995B (zh) * | 2016-04-29 | 2018-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN105911783A (zh) * | 2016-06-24 | 2016-08-31 | 深圳市华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN106094323B (zh) * | 2016-08-17 | 2019-08-02 | 上海中航光电子有限公司 | 一种液晶显示面板和显示装置 |
| CN108064415A (zh) * | 2016-12-27 | 2018-05-22 | 深圳市柔宇科技有限公司 | 阵列基板制作方法 |
| CN106775108A (zh) * | 2016-12-30 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种In‑Cell触控阵列基板及其制作方法 |
| CN106898617B (zh) | 2017-03-20 | 2020-06-30 | 合肥京东方光电科技有限公司 | 基板及其制备方法、显示面板和显示装置 |
| CN107167974A (zh) * | 2017-07-07 | 2017-09-15 | 惠科股份有限公司 | 阵列基板及其制造方法与应用的显示面板 |
| CN108983516B (zh) * | 2018-07-10 | 2021-08-20 | Tcl华星光电技术有限公司 | Tft阵列基板 |
| CN109545751B (zh) * | 2018-10-15 | 2022-02-22 | Tcl华星光电技术有限公司 | 薄膜晶体管阵列基板制造方法 |
| TWI730279B (zh) * | 2018-12-24 | 2021-06-11 | 友達光電股份有限公司 | 畫素結構及其製造方法 |
| CN111640766B (zh) * | 2020-06-22 | 2023-12-12 | 武汉华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN112034656B (zh) * | 2020-09-11 | 2022-08-26 | 合肥鑫晟光电科技有限公司 | 阵列基板和显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1744772A (zh) * | 2004-09-02 | 2006-03-08 | 三星Sdi株式会社 | 有机发光器件及其制造方法 |
-
2008
- 2008-04-11 CN CN2008101038782A patent/CN101556417B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1744772A (zh) * | 2004-09-02 | 2006-03-08 | 三星Sdi株式会社 | 有机发光器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2007-249248A 2007.09.27 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101556417A (zh) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101556417B (zh) | Ffs型tft-lcd阵列基板结构及其制造方法 | |
| US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
| CN102156369B (zh) | 薄膜晶体管液晶显示阵列基板及其制造方法 | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN100524781C (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| US9543324B2 (en) | Array substrate, display device and manufacturing method of the array substrate | |
| CN102738007B (zh) | 一种薄膜晶体管的制造方法及阵列基板的制造方法 | |
| US20100091212A1 (en) | Array substrate for liquid crystal display device, manufacturing method thereof, and liquid crystal display device having the same | |
| US10209594B2 (en) | Thin film transistor array substrate, manufacturing method therefor, and display device | |
| US20120280239A1 (en) | Thin film transistor array substrate and method for fabricating the thin film transistor array substrate | |
| CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| US20140061645A1 (en) | Thin Film Transistor Array Substrate, Manufacturing Method Thereof, And Display Device | |
| CN101825815A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN202473925U (zh) | 一种顶栅型tft阵列基板及显示装置 | |
| CN105226015A (zh) | 一种tft阵列基板及其制作方法 | |
| CN102023430A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103715266A (zh) | 氧化物薄膜晶体管、阵列基板的制造方法及显示器件 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102629584A (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN102654698A (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141205 Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141205 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141205 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |