TWI730279B - 畫素結構及其製造方法 - Google Patents

Abstract

一種畫素結構及其製造方法。畫素結構包括畫素陣列基板及畫素電極。畫素陣列基板具有位於頂端的絕緣層，絕緣層上方具有對應於至少一子畫素開口區內的複數凹陷。畫素電極設置於絕緣層上，畫素電極包括複數支部，支部一對一設置於凹陷中，其中各支部分別與對應的凹陷的至少一側壁具有間隔。

Description

畫素結構及其製造方法

本發明是有關於一種顯示技術，特別是指一種畫素結構及其製造方法。

液晶螢幕因具有低功率消耗、薄型量輕、色彩飽和度高、壽命長等優點而成為現代顯示科技產品的主流之一。

習知，液晶螢幕的液晶層兩側具有配向膜，液晶材料設置於其間。配向膜外側分別設有電極，以控制液晶分子的傾斜方向。然而，電極表面因製程而有明顯的高低起伏，造成配向膜的厚度不一，進而造成配向膜的配向能力不佳的問題。

有鑑於此，本發明實施例提出一種畫素結構及其製造方法。

畫素結構包括畫素陣列基板及畫素電極。畫素陣列基板具有位於頂端的絕緣層，絕緣層上方具有對應於至少一子畫素開口區內的複數凹陷。畫素電極設置於絕緣層上，畫素電極包括複數支部，支部一對一設置於凹陷中，其中各支部分別與對應的凹陷的至少一側壁具有間隔。

畫素結構的製造方法包括：於畫素陣列基板的頂端的絕緣層上方形成對應於至少一子畫素開口區內的複數凹陷；及形成包括複數支部的畫素電極於絕緣層上，各支部一對一設置於凹陷中，其中各支部分別與對應的凹陷的至少一側壁具有間隔。

本發明之實施例提出的畫素結構及其製造方法，可使液晶層的配向膜厚度較為均勻，加強配向膜的配向能力。

圖1為本發明一實施例的畫素結構的俯視示意圖，圖5為圖1中沿A-A’剖線的剖面示意圖。合併參照圖1及圖5所示，畫素結構包括畫素陣列基板100及畫素電極160。畫素陣列基板100包括由下而上依序層疊的基板110、閘極絕緣層120、電極層130及絕緣層140。絕緣層140上表面具有對應於至少一子畫素開口區150內的複數凹陷141。畫素電極160設置於絕緣層140上，並包括複數支部161。支部161一對一設置於凹陷141中。透過將支部161設置在凹陷141中，可使得畫素結構的表面可以更加平坦，使得畫素結構上方的液晶層的配向膜200的厚度能更加均勻，增加配向膜200的配向能力。

在一些實施態樣中，基板110可為硬質基板、可撓式基板或可塑形式基板，其材質可包括例如聚亞醯胺(polyimide, PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)、聚萘二甲酸乙二酯(polyethylene naphthalate, PEN)、聚醯胺(Polyamide, PA)等有機材料，但不以此為限。

在一些實施態樣中，閘極絕緣層120及絕緣層140的材質可為無機材料、有機材料或其組合。其中，無機材料例如為氧化矽、氮化矽、氮氧化矽或前述至少二種材料的堆疊層。有機材料例如為聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。

在一些實施態樣中，電極層130及畫素電極160的材質可為銦錫氧化物、銦鋅氧化物或其他合適的金屬氧化物。

如圖5所示，各支部161分別與對應的凹陷141的至少一側壁具有間隔w1，表示各支部161與對應的凹陷141並非利用同一光罩定義圖形之黃光微影製程所製作，使得兩者之間因為光罩間曝光對位偏移影響而具有間隔w1。

在一些實施例中，凹陷141的寬度w3大於支部161的寬度w2。

在一些實施例中，凹陷141的寬度w3為該支部161的寬度w2的n倍，其中1＜n ≦5。

如圖5所示，凹陷141的高度d2較支部161的高度d1高。但本發明不以此為限，在一些實施例中，凹陷141的高度d2為支部161的高度d1的m倍，其中0.1≦m≦2。

圖2為本發明一實施例的畫素結構的製造方法流程圖（一）。圖6至圖12繪示畫素結構製造過程依序的變化。合併參照圖2、圖6、圖11、圖12。在步驟S100中，於如圖6所示的畫素陣列基板100的頂端的絕緣層140上表面形成對應於至少一子畫素開口區150內的複數凹陷141（如圖11所示）。接著，在步驟S200中，形成包括複數支部161的畫素電極160於絕緣層140上，各支部161一對一設置於凹陷141中（如圖12所示）。

圖3為本發明一實施例的畫素結構的製造方法流程圖（二）。合併參照圖3、圖9及圖10，於此說明步驟S100中形成凹陷141的步驟。首先，在步驟S110中，設置具有複數開口的光阻層300於如圖6所示的畫素陣列基板100的絕緣層140上（如圖9所示）。接著，在步驟S120中，進行蝕刻製程，以圖案化絕緣層140而形成凹陷141（如圖10所示）。最後，在步驟S130中，移除光阻層300，即可獲得如圖11所示之結構。而後，繼續進行步驟S200。

圖4為本發明一實施例的畫素結構的製造方法流程圖（三）。合併參照圖4、圖7及圖8，於此說明步驟S110中具有複數開口的光阻層300的步驟。首先，在步驟S111中，形成光阻層300於如圖6所示的畫素陣列基板100的絕緣層140上（如圖7所示）。接著，在步驟S112中，透過半階式光罩曝光光阻層300，並對光阻層300進行顯影製程（如圖8所示）。最後，在步驟S113中，進行蝕刻製程及灰化（ashing）製程，以圖案化光阻層300而形成複數開口，即可獲得如圖9所示之結構。而後，繼續進行步驟S120及其後續步驟。

綜上所述，本發明實施例提出一種畫素結構及其製造方法，可使液晶層的配向膜200厚度較為均勻，加強配向膜200的配向能力。

100:畫素陣列基板110:基板120:閘極絕緣層130:電極層140:絕緣層141:凹陷150:子畫素開口區160:畫素電極161:支部200:配向膜300:光阻層w1:間隔w2:支部的寬度w3:凹陷的寬度d1:支部的高度d2:凹陷的高度A-A’:剖面線S100:步驟S110、S120、S130:步驟S111、S112、S113:步驟S200:步驟

[圖1]為本發明一實施例的畫素結構的俯視示意圖。 [圖2]為本發明一實施例的畫素結構的製造方法流程圖（一）。 [圖3]為本發明一實施例的畫素結構的製造方法流程圖（二）。 [圖4]為本發明一實施例的畫素結構的製造方法流程圖（三）。 [圖5]為圖1中沿A-A’剖線的剖面示意圖。 [圖6]至[圖12]為本發明一實施例的畫素結構製造過程依序變化。

100:畫素陣列基板

110:基板

120:閘極絕緣層

130:電極層

140:絕緣層

141:凹陷

161:支部

200:配向膜

w1:間隔

w2:支部的寬度

w3:凹陷的寬度

d1:支部的高度

d2:凹陷的高度

Claims (10)

1. 一種畫素結構，包括：一畫素陣列基板，具有位於頂端的一絕緣層，該絕緣層上方具有對應於至少一子畫素開口區內的複數凹陷；及一畫素電極，設置於該絕緣層上，該畫素電極包括複數支部，該些支部一對一設置於該些凹陷中，其中各該支部的底部分別與對應的該凹陷的至少一側壁的底部具有間隔。
2. 如請求項1所述的畫素結構，其中該凹陷的寬度大於該支部的寬度。
3. 如請求項1所述的畫素結構，其中該凹陷的寬度為該支部的寬度的n倍，其中1<n≦5。
4. 如請求項1所述的畫素結構，其中該凹陷的高度較該支部的高度高。
5. 如請求項1所述的畫素結構，其中該凹陷的高度為該支部的高度的m倍，其中0.1≦m≦2。
6. 一種畫素結構的製造方法，包括：於一畫素陣列基板的頂端的一絕緣層上方形成對應於至少一子畫素開口區內的複數凹陷；及形成包括複數支部的一畫素電極於該絕緣層上，各該支部一對一設置於該些凹陷中，其中各該支部的底部分別與對應的該凹陷的至少一側壁的底部具有間隔。
7. 如請求項6所述的畫素結構的製造方法，其中形成該些凹陷的步驟包括：設置具有複數開口的光阻層於該絕緣層上；進行一蝕刻製程，以圖案化該絕緣層而形成該些凹陷；及移除該光阻層。
8. 如請求項7所述的畫素結構的製造方法，其中形成該複數開口的光阻層的步驟包括：形成一光阻層於該絕緣層上；透過一半階式光罩曝光該光阻層，並對該光阻層進行顯影製程；及進行一蝕刻製程及一灰化製程，以圖案化該光阻層而形成該複數開口。
9. 如請求項6所述的畫素結構的製造方法，其中該凹陷的寬度為該支部的寬度的n倍，其中1<n≦5。
10. 如請求項6所述的畫素結構的製造方法，其中該凹陷的高度為該支部的高度的m倍，其中0.1≦m≦2。

Images