CN105390505B - 薄膜晶体管阵列基板及其制作方法 - Google Patents
薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN105390505B CN105390505B CN201510744587.1A CN201510744587A CN105390505B CN 105390505 B CN105390505 B CN 105390505B CN 201510744587 A CN201510744587 A CN 201510744587A CN 105390505 B CN105390505 B CN 105390505B
- Authority
- CN
- China
- Prior art keywords
- film
- strip
- electrode
- passivating film
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 93
- 238000002360 preparation method Methods 0.000 title description 6
- 239000010408 film Substances 0.000 claims abstract description 291
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 120
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 14
- 238000011161 development Methods 0.000 claims description 8
- 230000003628 erosive effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 210000001520 comb Anatomy 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管阵列基板，包括基底、分布设置在基底上的多个薄膜晶体管、覆盖在该多个薄膜晶体管上的第一钝化膜、设置在第一钝化膜上的第一电极、覆盖在第一电极上的第二钝化膜、设置在第二钝化膜上的第二电极以及设置在第二钝化膜上的配向膜，该多个薄膜晶体管分别对应设置在该薄膜晶体管阵列基板的多个像素单元内，第二钝化膜的上表面设置有多个条状沟槽，该多个条状沟槽由第二钝化膜的上表面向下凹陷形成但未贯穿第二钝化膜的下表面，第二电极包括多个条状电极部，该多个条状电极部分别嵌入该多个条状沟槽中，第二钝化膜的上表面与该多个条状电极部的上表面位于同一平面上，配向膜覆盖在第二钝化膜的上表面和该多个条状电极部的上表面上。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
液晶显示面板包括对置的彩色滤光片基板和薄膜晶体管阵列基板以及夹置在两者之间的液晶层。
为使液晶分子规则排列，薄膜晶体管阵列基板于靠近液晶层一侧的表面上涂覆有配向膜，配向膜通常由聚酰亚胺(Polyimide，PI)制成，然后通过摩擦(Rubbing)配向工艺来定义液晶分子的初始方向。一般在摩擦滚轮表面贴附摩擦布，摩擦滚轮在配向膜上沿特定方向滚动时，利用摩擦布上的绒毛对配向膜施加摩擦力，在配向膜上形成微细条状沟槽，使液晶分子产生定向排列以实现配向。
薄膜晶体管阵列基板通常包括基底、设置在基底上的多个薄膜晶体管、覆盖在该多个薄膜晶体管上的钝化膜以及设置在钝化膜上的电极。电极突出设置于钝化膜的上表面，导致电极的上表面与钝化膜的上表面之间存在断差，使该薄膜晶体管阵列基板的最上方表面不平整，这样在后续形成配向膜以及对配向膜进行摩擦配向的过程中，由于表面的不平整，配向膜表面容易受损，可能导致产生颗粒异物(particle)，容易产生摩擦异常(Rubbing Mura)，影响像素的画面显示。现有技术另有提出光配向技术，利用光线照射配向膜表面实现配向效果，但是此种方式配向力较摩擦配向弱，且成本增加。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，以解决现有技术在配向膜的摩擦配向过程中产生摩擦异常(Rubbing Mura)，影响像素的画面显示的问题。
本发明提供一种薄膜晶体管阵列基板，包括基底、分布设置在该基底上的多个薄膜晶体管、覆盖在该多个薄膜晶体管上的第一钝化膜、设置在该第一钝化膜上的第一电极、覆盖在该第一电极上的第二钝化膜、设置在该第二钝化膜上的第二电极以及设置在该第二钝化膜上的配向膜，该多个薄膜晶体管分别对应设置在该薄膜晶体管阵列基板的多个像素单元内，该第二钝化膜的上表面设置有多个条状沟槽，该多个条状沟槽由该第二钝化膜的上表面向下凹陷形成但未贯穿该第二钝化膜的下表面，该第二电极包括多个条状电极部，该多个条状电极部分别嵌入该多个条状沟槽中，该第二钝化膜的上表面与该多个条状电极部的上表面位于同一平面上，该配向膜覆盖在该第二钝化膜的上表面和该多个条状电极部的上表面上。
进一步地，该第一电极为公共电极，该第二电极为像素电极且与对应的像素单元内的薄膜晶体管相连。
进一步地，该第一电极为像素电极且与对应的像素单元内的薄膜晶体管相连，该第二电极为公共电极。
本发明还提供一种薄膜晶体管阵列基板，包括基底、分布设置在该基底上的多个薄膜晶体管、覆盖在该多个薄膜晶体管上的钝化膜、设置在该钝化膜上的第一电极和第二电极以及设置在该钝化膜上的配向膜，该多个薄膜晶体管分别对应设置在该薄膜晶体管阵列基板的多个像素单元内，该钝化膜的上表面设置有多个条状沟槽，该多个条状沟槽由该钝化膜的上表面向下凹陷形成但未贯穿该钝化膜的下表面，该第一电极包括多个第一条状电极部，该第二电极包括多个第二条状电极部，该多个第一条状电极部和该多个第二条状电极部相互交替设置且分别嵌入该多个条状沟槽中，该钝化膜的上表面与该多个第一条状电极部的上表面以及该多个第二条状电极部的上表面位于同一平面上，该配向膜覆盖在该钝化膜的上表面和该多个第一条状电极部的上表面以及该多个第二条状电极部的上表面上。
本发明还提供一种薄膜晶体管阵列基板的制作方法，该制作方法包括如下步骤：
在基底上制作多个薄膜晶体管；
在该多个薄膜晶体管上制作第一钝化膜，该第一钝化膜覆盖在该多个薄膜晶体管上；
在该第一钝化膜上制作第一电极；
在该第一电极上制作第二钝化膜，该第二钝化膜覆盖在该第一电极上；
在该第二钝化膜上涂布光阻层；
利用半色调光罩作为掩膜对该光阻层进行曝光，其中该半色调光罩包括多个条状的半透射膜，通过该多个条状的半透射膜对该光阻层进行半曝光；
对曝光后的该光阻层进行显影，该光阻层上被该多个半透射膜半曝光的光阻被部分地移除形成多个条状缺口；
利用显影后留下的该光阻层作为遮罩对该光阻层下方的膜层进行第一次蚀刻；
于第一次蚀刻之后，完全移除该光阻层上位于该多个条状缺口处的光阻；
利用剩下的该光阻层作为遮罩对该第二钝化膜进行第二次蚀刻，在该第二钝化膜的上表面形成多个条状沟槽，该多个条状沟槽未贯穿该第二钝化膜的下表面；
在该第二钝化膜的上表面制作第二电极，该第二电极包括多个条状电极部，该多个条状电极部分别嵌入该多个条状沟槽中，该第二钝化膜的上表面与该多个条状电极部的上表面位于同一平面上；以及
在该第二钝化膜上制作配向膜，该配向膜覆盖在该第二钝化膜的上表面和该多个条状电极部的上表面上。
进一步地，在该第二钝化膜的上表面制作第二电极的步骤具体包括：先剥离移除该第二钝化膜上的该光阻层，然后再通过一道光罩制程在该第二钝化膜上制作形成该第二电极。
进一步地，在该第二钝化膜的上表面制作第二电极的步骤具体包括：在剩下的该光阻层上先沉积一层导电膜层，该导电膜层同时沉积在该多个条状沟槽中，然后再剥离移除该光阻层，由沉积在该多个条状沟槽中的该导电膜层形成该第二电极。
本发明还提供一种薄膜晶体管阵列基板的制作方法，该制作方法包括如下步骤：
在基底上制作多个薄膜晶体管；
在该多个薄膜晶体管上制作钝化膜，该钝化膜覆盖在该多个薄膜晶体管上；
在该钝化膜上涂布光阻层；
利用半色调光罩作为掩膜对该光阻层进行曝光，其中该半色调光罩包括多个条状的半透射膜，通过该多个条状的半透射膜对该光阻层进行半曝光；
对曝光后的该光阻层进行显影，该光阻层上被该多个半透射膜半曝光的光阻被部分地移除形成多个条状缺口；
利用显影后留下的该光阻层作为遮罩对该光阻层下方的膜层进行第一次蚀刻；
于第一次蚀刻之后，完全移除该光阻层上位于该多个条状缺口处的光阻；
利用剩下的该光阻层作为遮罩对该钝化膜进行第二次蚀刻，在该钝化膜的上表面形成多个条状沟槽，该多个条状沟槽未贯穿该第二钝化膜的下表面；
在该钝化膜的上表面制作第一电极和第二电极，该第一电极包括多个第一条状电极部，该第二电极包括多个第二条状电极部，该多个第一条状电极部和该多个第二条状电极部相互交替设置且分别嵌入该多个条状沟槽中，该钝化膜的上表面与该多个第一条状电极部的上表面以及该多个第二条状电极部的上表面位于同一平面上；以及
在该钝化膜上制作配向膜，该配向膜覆盖在该钝化膜的上表面和该多个第一条状电极部的上表面以及该多个第二条状电极部的上表面上。
进一步地，在该钝化膜的上表面制作第一电极和第二电极的步骤具体包括：先剥离移除该钝化膜上的该光阻层，然后再通过一道光罩制程在该钝化膜上制作形成该第一电极，再通过另一道光罩制程在该钝化膜上制作形成该第二电极。
进一步地，在该钝化膜的上表面制作第一电极和第二电极的步骤具体包括：在剩下的该光阻层上先沉积一层导电膜层，该导电膜层同时沉积在该多个条状沟槽中，然后再剥离移除该光阻层，由沉积在该多个条状沟槽中的该导电膜层形成该第一电极和该第二电极。
本发明实施例提供的薄膜晶体管阵列基板及其制作方法，通过将紧靠配向膜的电极嵌入设置在钝化膜内部，即位于顶部的电极不再向上突出，使钝化膜的上表面变得更加平整，这样在钝化膜的上表面设置配向膜时，配向膜是平整地覆盖在钝化膜上，从而在对配向膜进行摩擦(Rubbing)配向时达到改善摩擦的效果，避免产生摩擦异常(Rubbing Mura)而影响像素的画面显示的问题。
附图说明
图1为本发明实施例中的薄膜晶体管阵列基板的部分平面结构示意图。
图2为本发明第一实施例中于图1沿II-II线的剖面结构示意图。
图3为本发明第一实施例中于图1沿III-III线的剖面结构示意图。
图4为本发明第二实施例中于图1沿II-II线的剖面结构示意图。
图5a至图5i为本发明第三实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图。
图6a至图6i为本发明第四实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图。
图7为本发明第五实施例中于图1沿II-II线的剖面结构示意图。
图8为本发明第五实施例中于图1沿III-III线的剖面结构示意图。
图9a至图9i为本发明第六实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图。
图10a至图10i为本发明第七实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术方式及功效，以下结合附图及实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
首先需说明的是，薄膜晶体管阵列基板包括多条扫描线和多条数据线，且多条扫描线和多条数据线相互交叉限定出多个像素区域，扫描线和数据线交叉位置处设置有薄膜晶体管，薄膜晶体管的栅极与对应的扫描线相连，薄膜晶体管的源极与对应的数据线相连，薄膜晶体管的漏极与对应的像素区域内的像素电极相连，此为本领域技术人员所熟知。为了图示简洁，图1中仅示意其中一个像素区域内的平面结构。
第一实施例
图1为本发明实施例中的薄膜晶体管阵列基板的部分平面结构示意图，图2为本发明第一实施例中于图1沿II-II线的剖面结构示意图，图3为本发明第一实施例中于图1沿III-III线的剖面结构示意图。请参图1至图3，该第一实施例的薄膜晶体管阵列基板包括基底21、分布设置在基底21上的多个薄膜晶体管22、覆盖在该多个薄膜晶体管22上的第一钝化膜23、设置在第一钝化膜23上的第一电极24、覆盖在第一电极24上的第二钝化膜25、设置在第二钝化膜25上的第二电极26以及设置在第二钝化膜25上的配向膜27。
该多个薄膜晶体管22分别对应设置在该薄膜晶体管阵列基板的多个像素单元P内，即每个像素单元P内的一个边角位置设置有一个薄膜晶体管22。每一薄膜晶体管22包括栅极221、栅极绝缘层222、半导体层223、源极224以及漏极225，栅极221设置在基底21上，栅极绝缘层222覆盖在基底21和栅极221上，半导体层223设置在栅极绝缘层222上且位于栅极221的上方，源极224与漏极225设置在半导体层223上且分别与半导体层223的两侧连接。半导体层223例如包括非晶硅(a-Si)薄层223a与位于非晶硅薄层223a上的两个n+非晶硅薄层223b，但不以此为限。
第一钝化膜23覆盖在该多个薄膜晶体管22上，第一钝化膜23覆盖源极224、漏极225以及栅极绝缘层222，第一电极24设置在第一钝化膜23上，第二钝化膜25覆盖在第一电极24上，第二电极26设置在第二钝化膜25上，配向膜27设置在第二钝化膜25上。第一钝化膜23和第二钝化膜25的材料例如为氧化硅(SiOx)或氮化硅(SiNx)，第一电极24和第二电极26的材料例如为氧化铟锡(ITO，Indium Tin Oxide)，配向膜27的材料例如为聚酰亚胺(Polyimide，PI)。
第二钝化膜25的上表面设置有多个条状沟槽251，该多个条状沟槽251由第二钝化膜25的上表面向下凹陷形成但未贯穿第二钝化膜25的下表面，本实施例中，该多个条状沟槽251位于每个像素单元P内。第二电极26包括多个条状电极部261，该多个条状电极部261的尺寸与该多个条状沟槽251的尺寸相对应，该多个条状电极部261的端部连接在一起，该多个条状电极部261分别嵌入该多个条状沟槽251中，第二钝化膜25的上表面与该多个条状电极部261的上表面位于同一平面上(即条状电极部261的厚度等于条状沟槽251的深度)，使得第二钝化膜25的上表面变得平整。配向膜27覆盖在第二钝化膜25的上表面和该多个条状电极部261的上表面上，由于该多个条状电极部261是嵌入在第二钝化膜25内部，第二钝化膜25的上表面为平整表面，因此配向膜27是平整地覆盖在第二钝化膜25上。
本实施例中，第一电极24为公共电极，第二电极26为像素电极且与对应的像素单元P内的薄膜晶体管22相连。除了各个薄膜晶体管22所在的位置形成开口(图未标)之外，第一电极24在整个阵列基板上相互连接形成为整面的面状电极。第一钝化膜23和第二钝化膜25上于对应该漏极225的位置形成有通孔255，第二电极26填入通孔255中与该漏极225相连。即在本实施例中，公共电极在下方，像素电极在上方。
第二实施例
图4为本发明第二实施例中于图1沿II-II线的剖面结构示意图。请参图1和图4，第二实施例与上述第一实施例不同之处在于，本实施例中，第一电极24为像素电极且与对应的像素单元P内的薄膜晶体管22相连，第二电极26为公共电极。第一电极24位于对应的像素单元P内且形成为面状电极。第一钝化膜23上于对应该漏极225的位置形成有通孔256，第一电极24填入通孔255中与该漏极225相连。即在本实施例中，公共电极在上方，像素电极在下方。
上述第一实施例和第二实施例中提供的薄膜晶体管阵列基板，可以作为边缘场开关模式(Fringe Field Switching，FFS)的液晶显示面板的阵列基板，其中公共电极和像素电极均形成在阵列基板上且位于不同层中。
第三实施例
图5a至图5i为本发明第三实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图，该制作方法以制作图1至图3中第一实施例所示的薄膜晶体管阵列基板为例进行说明，该制作方法包括：
如图2与图5a所示，在基底21上制作多个薄膜晶体管22。该多个薄膜晶体管22分别对应设置在该薄膜晶体管阵列基板的多个像素单元P内，即每个像素单元P内的一个边角位置设置有一个薄膜晶体管22。每一薄膜晶体管22包括栅极221、栅极绝缘层222、半导体层223、源极224以及漏极225，栅极221设置在基底21上，栅极绝缘层222覆盖在基底21和栅极221上，半导体层223设置在栅极绝缘层222上且位于栅极221的上方，源极224与漏极225设置在半导体层223上且分别与半导体层223的两侧连接。
如图2与图5a所示，在该多个薄膜晶体管22上制作第一钝化膜23，第一钝化膜23覆盖在该多个薄膜晶体管22上。第一钝化膜23例如可以通过PECVD方法沉积在该多个薄膜晶体管22上，第一钝化膜23覆盖源极224、漏极225以及栅极绝缘层222。
如图2与图5a所示，在第一钝化膜23上制作第一电极24。具体地，第一电极24可以通过一道光罩制程(包括沉积成膜、上光阻、曝光、显影、蚀刻、去光阻等工艺)制作在第一钝化膜23上，由于光罩制程为本领域技术人员所熟知，在此不赘述。
如图2与图5a所示，在第一电极24上制作第二钝化膜25，第二钝化膜25覆盖在第一电极24上。第二钝化膜25例如可以通过PECVD方法沉积在第一电极24上。
如图2与图5b所示，在第二钝化膜25上涂布光阻层40。光阻层40优选负性光阻材料，但不限于此。光阻材料例如通过旋转涂布(Spin Coating)、狭缝涂布(Slit Coating)等方式涂布在第二钝化膜25上。
如图2与图5c所示，利用半色调光罩50(half-tone mask)作为掩膜对光阻层40进行曝光，其中该半色调光罩50包括多个条状的半透射膜51，通过该多个条状的半透射膜51对光阻层40进行半曝光。多个半透射膜51的设置位置分别与第二钝化膜25上待形成的多个条状沟槽251相对应。当光阻层40采用负性光阻材料时，半色调光罩50上的实体部分52对应光阻层40在曝光后色阻需移除的区域，半色调光罩50上的开口区域53对应光阻层40在曝光后色阻需留下的区域。
如图2与图5d所示，对曝光后的光阻层40进行显影，光阻层40上被该多个半透射膜51半曝光的光阻被部分地移除形成多个条状缺口41。通过该多个半透射膜51减小对光阻层40的曝光能量，这样在曝光显影后，第二钝化膜25上与待形成多个条状沟槽251的对应区域留下的光阻厚度小于在其他区域留下的光阻厚度，从而在光阻层40上形成与该多个半透射膜51相对应的多个条状缺口41，如图5d所示。当光阻层40采用负性光阻材料时，与半色调光罩50的开口区域53相对应的光阻层40在曝光显影后光阻被完全留下，与半色调光罩50的实体部分52相对应的光阻层40在曝光显影后光阻被完全移除。
如图2与图5e所示，利用显影后留下的光阻层40作为遮罩对光阻层40下方的膜层进行第一次蚀刻。本实施例中，第一次蚀刻优选采取干法蚀刻，主要是在第二钝化膜25和第一钝化膜23上与每个薄膜晶体管22的漏极225相对应的位置蚀刻形成通孔255，以及在该薄膜晶体管阵列基板的周边非显示区域蚀刻形成导通孔(图未示，用于驱动芯片的连接走线)。应当理解地，图中仅是对该蚀刻步骤中去除第二钝化膜25和第一钝化膜23的示意性而已，不代表形成通孔255的实际状态。
如图2与图5f所示，于第一次蚀刻之后，完全移除光阻层40上位于该多个条状缺口41处的光阻。本实施例中，去除该多个条状缺口41处的光阻例如采取光阻灰化法(ashing)，即使用氧气电浆(O2 plasma)进行光阻灰化，以完全去除半曝光之后留在该多个条状缺口41处的光阻，以露出第二钝化膜25。在本步骤的光阻灰化过程中，光阻层40其他区域上的光阻虽然也会减少，但由于其他区域上的光阻厚度大于该多个条状缺口41处的光阻厚度，因此在灰化之后，其他区域上仍会残留一定厚度的光阻，如图5f所示。
如图2与图5g所示，利用剩下的光阻层40作为遮罩对第二钝化膜25进行第二次蚀刻，在第二钝化膜25的上表面形成多个条状沟槽251，该多个条状沟槽251未贯穿第二钝化膜25的下表面。本实施例中，第二次蚀刻优选采取干法蚀刻，主要是在第二钝化膜25的上表面形成用于嵌入设置电极的多个条状沟槽251，形成的条状沟槽251的深度根据所需嵌入的电极的厚度进行设定。本实施例中，通过采用半色调光罩50进行两次蚀刻后在第二钝化膜25上形成该多个条状沟槽251，减少了光罩的使用数量，简化了制作工艺，降低了生产成本。
如图2与图5h、图5i所示，在第二钝化膜25的上表面制作第二电极26，第二电极26包括多个条状电极部261，该多个条状电极部261分别嵌入该多个条状沟槽251中，第二钝化膜25的上表面与该多个条状电极部261的上表面位于同一平面上。第二电极26还填入通孔255中与该漏极225相连。本实施例中，在第二钝化膜25的上表面制作第二电极26的步骤具体包括：先剥离移除第二钝化膜25上的光阻层40(如图5h所示)，然后再通过一道光罩制程(包括沉积成膜、上光阻、曝光、显影、蚀刻、去光阻等工艺)在第二钝化膜25上制作形成第二电极26，使第二电极26的多个条状电极部261分别嵌入该多个条状沟槽251中(如图5i所示)。
如图2与图3所示，在第二钝化膜25上制作配向膜27，配向膜27覆盖在第二钝化膜25的上表面和该多个条状电极部261的上表面上。由于第二电极26的多个条状电极部261分别嵌入该多个条状沟槽251中，使得第二钝化膜25的上表面变得平整，因此配向膜27是平整地覆盖在第二钝化膜25上。
第四实施例
图6a至图6i为本发明第四实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图，第四实施例中的图6a至图6g所示的各个步骤与上述第三实施例中的图5a至图5g所示的各个步骤相同，在此不再赘述。第四实施例与上述第三实施例不同之处仅在于最后两个步骤上。经过图6a至图6g所示的各个步骤在第二钝化膜25的上表面制作形成多个条状沟槽251之后，本实施例中，在第二钝化膜25的上表面制作第二电极26的步骤具体包括：在剩下的光阻层40上先沉积一层导电膜层(例如ITO膜层)，该导电膜层同时沉积在该多个条状沟槽251中(如图6h所示)，通过控制沉积时间可以使该导电膜层的厚度刚好填满该多个条状沟槽251，然后再剥离移除光阻层40(位于光阻层40上的该导电膜层随着光阻层40的移除而去除)，由沉积在该多个条状沟槽251中的该导电膜层形成第二电极26，其中第二电极26包括多个条状电极部261且分别嵌入该多个条状沟槽251中(如图6i所示)。
本实施例中，通过先沉积导电膜层，再剥离光阻的方法所具有的优点为，通过光阻层40可以实现自对位，即让ITO导电膜层直接沉积在条状沟槽251内，省去了利用光罩制程制作该多个条状电极部261带来的与该多个条状沟槽251的对位问题。
第五实施例
图7为本发明第五实施例中于图1沿II-II线的剖面结构示意图，图8为本发明第五实施例中于图1沿III-III线的剖面结构示意图。请参图1与图7、图8，该第五实施例的薄膜晶体管阵列基板包括基底31、分布设置在基底31上的多个薄膜晶体管32、覆盖在该多个薄膜晶体管32上的钝化膜35、设置在钝化膜35上的第一电极34和第二电极36以及设置在钝化膜35上的配向膜37。
该多个薄膜晶体管32分别对应设置在该薄膜晶体管阵列基板的多个像素单元P内，即每个像素单元P内的一个边角位置设置有一个薄膜晶体管32。每一薄膜晶体管32包括栅极321、栅极绝缘层322、半导体层323、源极324以及漏极325，栅极321设置在基底31上，栅极绝缘层322覆盖在基底31和栅极321上，半导体层323设置在栅极绝缘层322上且位于栅极321的上方，源极324与漏极325设置在半导体层323上且分别与半导体层323的两侧连接。半导体层323例如包括非晶硅(a-Si)薄层与位于非晶硅薄层上的两个n+非晶硅薄层，但不以此为限。
钝化膜35覆盖在该多个薄膜晶体管32上，钝化膜35覆盖源极324、漏极325以及栅极绝缘层322，第一电极34和第二电极36设置在钝化膜35上，配向膜37设置在钝化膜35上。钝化膜35的材料例如为氧化硅(SiOx)或氮化硅(SiNx)，第一电极34和第二电极36的材料例如为氧化铟锡(ITO，Indium Tin Oxide)，配向膜37的材料例如为聚酰亚胺(Polyimide，PI)。
钝化膜35的上表面设置有多个条状沟槽351，该多个条状沟槽351由钝化膜35的上表面向下凹陷形成但未贯穿钝化膜35的下表面，本实施例中，该多个条状沟槽351位于每个像素单元P内。第一电极34包括多个第一条状电极部341，第二电极36包括多个第二条状电极部361，该多个条状电极部341、361的尺寸与该多个条状沟槽351的尺寸相对应，该多个第一条状电极部341和该多个第二条状电极部361相互交替设置且分别嵌入该多个条状沟槽351中，钝化膜35的上表面与该多个第一条状电极部341的上表面以及该多个第二条状电极部361的上表面位于同一平面上(即条状电极部341、361的厚度等于条状沟槽351的深度)，使得钝化膜35的上表面变得平整。配向膜37覆盖在钝化膜35的上表面和该多个第一条状电极部341的上表面以及该多个第二条状电极部361的上表面上，由于该多个条状电极部341、361是嵌入在钝化膜35内部，钝化膜35的上表面为平整表面，因此配向膜37是平整地覆盖在钝化膜35上。
第一电极34和第二电极36的其中之一为公共电极，其中之另一为像素电极且与对应的像素单元P内的薄膜晶体管32相连。例如第一电极34为公共电极，第二电极36为像素电极。钝化膜35上于对应该漏极325的位置形成有通孔355，第二电极36填入通孔355中与该漏极325相连。第一电极34的多个条状电极部341连接在一起，第二电极36的多个条状电极部361连接在一起，但是第一电极34与第二电极36之间绝缘，第一电极34的多个条状电极部341和第二电极36的多个条状电极部361例如呈两把梳子相对插入设置的方式而相互交替地设置在钝化膜35上。
上述第五实施例中提供的薄膜晶体管阵列基板，可以作为面内切换模式(In-Plane Switch，IPS)的液晶显示面板的阵列基板，其中公共电极和像素电极均形成在阵列基板上且位于同一层中。
第六实施例
图9a至图9i为本发明第六实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图，该制作方法用于制作图7至图8中第五实施例所示的薄膜晶体管阵列基板，为了简便起见，本实施例仅重点描述与上述第三实施例的不同之处，该制作方法包括：
如图7与图9a所示，在基底31上制作多个薄膜晶体管32。
如图7与图9a所示，在该多个薄膜晶体管32上制作钝化膜35，钝化膜35覆盖在该多个薄膜晶体管32上。
如图7与图9b所示，在钝化膜35上涂布光阻层60。
如图7与图9c所示，利用半色调光罩70作为掩膜对光阻层60进行曝光，其中该半色调光罩70包括多个条状的半透射膜71，通过该多个条状的半透射膜71对光阻层60进行半曝光。多个半透射膜71的设置位置分别与钝化膜35上待形成的多个条状沟槽351相对应。
如图7与图9d所示，对曝光后的光阻层60进行显影，光阻层60上被该多个半透射膜71半曝光的光阻被部分地移除形成多个条状缺口61。
如图7与图9e所示，利用显影后留下的光阻层60作为遮罩对光阻层60下方的膜层进行第一次蚀刻。本实施例中，第一次蚀刻优选采取干法蚀刻，主要是在钝化膜35上与每个薄膜晶体管32的漏极325相对应的位置蚀刻形成通孔355，以及在该薄膜晶体管阵列基板的周边非显示区域蚀刻形成导通孔(图未示，用于驱动芯片的连接走线)。
如图7与图9f所示，于第一次蚀刻之后，完全移除光阻层60上位于该多个条状缺口61处的光阻。本实施例中，去除该多个条状缺口61处的光阻例如采取光阻灰化法(ashing)。
如图7与图9g所示，利用剩下的光阻层60作为遮罩对钝化膜35进行第二次蚀刻，在钝化膜35的上表面形成多个条状沟槽351，该多个条状沟槽351未贯穿第二钝化膜35的下表面。本实施例中，第二次蚀刻优选采取干法蚀刻，主要是在钝化膜35的上表面形成用于嵌入设置电极的多个条状沟槽351。本实施例中，通过采用半色调光罩70进行两次蚀刻后在钝化膜35上形成该多个条状沟槽351，减少了光罩的使用数量，简化了制作工艺，降低了生产成本。
如图7与图9h、图9i所示，在钝化膜35的上表面制作第一电极34和第二电极36，第一电极34包括多个第一条状电极部341，第二电极36包括多个第二条状电极部361，该多个第一条状电极部341和该多个第二条状电极部361相互交替设置且分别嵌入该多个条状沟槽351中，钝化膜35的上表面与该多个第一条状电极部341的上表面以及该多个第二条状电极部361的上表面位于同一平面上。第一电极34例如为公共电极，第二电极36例如为像素电极。第二电极36填入通孔355中与该漏极325相连。第一电极34的多个条状电极部341连接在一起，第二电极36的多个条状电极部361连接在一起，但是第一电极34与第二电极36之间绝缘，第一电极34的多个条状电极部341和第二电极36的多个条状电极部361例如呈两把梳子相对插入设置的方式而相互交替地设置在钝化膜35上。本实施例中，在钝化膜35的上表面制作第一电极34和第二电极36的步骤具体包括：先剥离移除钝化膜35上的光阻层60(如图9h所示)，然后再通过一道光罩制程在钝化膜35上制作形成第一电极34，再通过另一道光罩制程在钝化膜35上制作形成第二电极36(如图9i所示)。
如图7与图8所示，在钝化膜35上制作配向膜37，配向膜37覆盖在钝化膜35的上表面和该多个第一条状电极部341的上表面以及该多个第二条状电极部361的上表面上。由于第一电极34的多个第一条状电极部341和第二电极36的多个条状电极部361分别嵌入该多个条状沟槽351中，使得钝化膜35的上表面变得平整，因此配向膜37是平整地覆盖在钝化膜35上。
第七实施例
图10a至图10i为本发明第七实施例中薄膜晶体管阵列基板的制作过程局部剖面示意图，第七实施例中的图10a至图10g所示的各个步骤与上述第六实施例中图9a至图9g所示的各个步骤相同，在此不再赘述。第七实施例与上述第六实施例不同之处仅在于最后两个步骤上。经过图10a至图10g所示的各个步骤在钝化膜35的上表面制作形成多个条状沟槽351之后，本实施例中，在钝化膜35的上表面制作第一电极34和第二电极36的步骤具体包括：在剩下的光阻层60上先沉积一层导电膜层(例如ITO膜层)，该导电膜层同时沉积在该多个条状沟槽351中(如图10h所示)，然后再剥离移除光阻层60(位于光阻层60上的该导电膜层随着光阻层60的移除而去除)，由沉积在该多个条状沟槽351中的该导电膜层形成第一电极34和第二电极36，其中第一电极34包括多个第一条状电极部341，第二电极36包括多个第二条状电极部361，该多个第一条状电极部341和该多个第二条状电极部361相互交替排布地嵌入该多个条状沟槽351中(如图10i所示)。
本实施例中，通过先沉积导电膜层，再剥离光阻的方法所具有的优点为，通过光阻层60可以实现自对位，即让ITO导电膜层直接沉积在条状沟槽351内，省去了利用光罩制程制作该多个第一条状电极部341和该多个第二条状电极部361带来的与该多个条状沟槽351的对位问题。
综上所述，上述实施例提供的薄膜晶体管阵列基板及其制作方法，通过将紧靠配向膜的电极嵌入设置在钝化膜内部，即位于顶部的电极不再向上突出，使钝化膜的上表面变得更加平整，这样在钝化膜的上表面设置配向膜时，配向膜是平整地覆盖在钝化膜上，从而在对配向膜进行摩擦(Rubbing)配向时达到改善摩擦的效果，避免产生摩擦异常(Rubbing Mura)而影响像素的画面显示的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (2)
1.一种薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括如下步骤：
在基底(21)上制作多个薄膜晶体管(22)；
在该多个薄膜晶体管(22)上制作第一钝化膜(23)，该第一钝化膜(23)覆盖在该多个薄膜晶体管(22)上；
在该第一钝化膜(23)上制作第一电极(24)；
在该第一电极(24)上制作第二钝化膜(25)，该第二钝化膜(25)覆盖在该第一电极(24)上；
在该第二钝化膜(25)上涂布光阻层(40)；
利用半色调光罩(50)作为掩膜对该光阻层(40)进行曝光，其中该半色调光罩(50)包括多个条状的半透射膜(51)，通过该多个条状的半透射膜(51)对该光阻层(40)进行半曝光；
对曝光后的该光阻层(40)进行显影，该光阻层(40)上被该多个半透射膜(51)半曝光的光阻被部分地移除形成多个条状缺口(41)；
利用显影后留下的该光阻层(40)作为遮罩对该光阻层(40)下方的膜层进行第一次蚀刻；
于第一次蚀刻之后，完全移除该光阻层(40)上位于该多个条状缺口(41)处的光阻；
利用剩下的该光阻层(40)作为遮罩对该第二钝化膜(25)进行第二次蚀刻，在该第二钝化膜(25)的上表面形成多个条状沟槽(251)，该多个条状沟槽(251)未贯穿该第二钝化膜(25)的下表面；
在该第二钝化膜(25)的上表面制作第二电极(26)，该第二电极(26)包括多个条状电极部(261)，该多个条状电极部(261)的尺寸与该多个条状沟槽(251)的尺寸相对应，该条状电极部(261)的厚度等于该条状沟槽(251)的深度，该多个条状电极部(261)分别嵌入该多个条状沟槽(251)中，该第二钝化膜(25)的上表面与该多个条状电极部(261)的上表面位于同一平面上；以及
在该第二钝化膜(25)上制作配向膜(27)，该配向膜(27)覆盖在该第二钝化膜(25)的上表面和该多个条状电极部(261)的上表面上；
在该第二钝化膜(25)的上表面制作第二电极(26)的步骤具体包括：在剩下的该光阻层(40)上先沉积一层导电膜层，该导电膜层同时沉积在该多个条状沟槽(251)中，然后再剥离移除该光阻层(40)，由沉积在该多个条状沟槽(251)中的该导电膜层形成该第二电极(26)。
2.一种薄膜晶体管阵列基板的制作方法，其特征在于，该制作方法包括如下步骤：
在基底(31)上制作多个薄膜晶体管(32)；
在该多个薄膜晶体管(32)上制作钝化膜(35)，该钝化膜(35)覆盖在该多个薄膜晶体管(32)上；
在该钝化膜(35)上涂布光阻层(60)；
利用半色调光罩(70)作为掩膜对该光阻层(60)进行曝光，其中该半色调光罩(70)包括多个条状的半透射膜(71)，通过该多个条状的半透射膜(71)对该光阻层(60)进行半曝光；
对曝光后的该光阻层(60)进行显影，该光阻层(60)上被该多个半透射膜(71)半曝光的光阻被部分地移除形成多个条状缺口(61)；
利用显影后留下的该光阻层(60)作为遮罩对该光阻层(60)下方的膜层进行第一次蚀刻；
于第一次蚀刻之后，完全移除该光阻层(60)上位于该多个条状缺口(61)处的光阻；
利用剩下的该光阻层(60)作为遮罩对该钝化膜(35)进行第二次蚀刻，在该钝化膜(35)的上表面形成多个条状沟槽(351)，该多个条状沟槽(351)未贯穿该钝化膜(35)的下表面；
在该钝化膜(35)的上表面制作第一电极(34)和第二电极(36)，该第一电极(34)包括多个第一条状电极部(341)，该第二电极(36)包括多个第二条状电极部(361)，该多个第一条状电极部(341)和该多个第二条状电极部(361)的尺寸与该多个条状沟槽(351)的尺寸相对应，且该第一条状电极部(341)和该第二条状电极部(361)的厚度等于该条状沟槽(351)的深度，该多个第一条状电极部(341)和该多个第二条状电极部(361)相互交替设置且分别嵌入该多个条状沟槽(351)中，该钝化膜(35)的上表面与该多个第一条状电极部(341)的上表面以及该多个第二条状电极部(361)的上表面位于同一平面上；以及
在该钝化膜(35)上制作配向膜(37)，该配向膜(37)覆盖在该钝化膜(35)的上表面和该多个第一条状电极部(341)的上表面以及该多个第二条状电极部(361)的上表面上；
在该钝化膜(35)的上表面制作第一电极(34)和第二电极(36)的步骤具体包括：在剩下的该光阻层(60)上先沉积一层导电膜层，该导电膜层同时沉积在该多个条状沟槽(351)中，然后再剥离移除该光阻层(60)，由沉积在该多个条状沟槽(351)中的该导电膜层形成该第一电极(34)和该第二电极(36)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510744587.1A CN105390505B (zh) | 2015-11-05 | 2015-11-05 | 薄膜晶体管阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510744587.1A CN105390505B (zh) | 2015-11-05 | 2015-11-05 | 薄膜晶体管阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105390505A CN105390505A (zh) | 2016-03-09 |
| CN105390505B true CN105390505B (zh) | 2018-09-18 |
Family
ID=55422604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510744587.1A Active CN105390505B (zh) | 2015-11-05 | 2015-11-05 | 薄膜晶体管阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105390505B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018119652A1 (zh) * | 2016-12-27 | 2018-07-05 | 深圳市柔宇科技有限公司 | 阵列基板制作方法 |
| CN107170749B (zh) * | 2017-04-27 | 2020-03-24 | 上海天马微电子有限公司 | 一种阵列基板及其制作方法 |
| CN108198820B (zh) * | 2017-12-26 | 2020-07-10 | 武汉华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101101914A (zh) * | 2006-06-26 | 2008-01-09 | Lg.菲利浦Lcd株式会社 | 阵列基板及其制造方法以及包括其的液晶显示器件 |
| CN101425482A (zh) * | 2007-10-31 | 2009-05-06 | 中华映管股份有限公司 | 主动元件阵列基板制造方法及其结构 |
| CN101556417A (zh) * | 2008-04-11 | 2009-10-14 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| CN102629046A (zh) * | 2011-06-29 | 2012-08-08 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法、液晶显示器件 |
| CN103278979A (zh) * | 2012-09-27 | 2013-09-04 | 上海天马微电子有限公司 | 平面式液晶显示器的阵列基板及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120049716A (ko) * | 2010-11-09 | 2012-05-17 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 |
-
2015
- 2015-11-05 CN CN201510744587.1A patent/CN105390505B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101101914A (zh) * | 2006-06-26 | 2008-01-09 | Lg.菲利浦Lcd株式会社 | 阵列基板及其制造方法以及包括其的液晶显示器件 |
| CN101425482A (zh) * | 2007-10-31 | 2009-05-06 | 中华映管股份有限公司 | 主动元件阵列基板制造方法及其结构 |
| CN101556417A (zh) * | 2008-04-11 | 2009-10-14 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板结构及其制造方法 |
| CN102629046A (zh) * | 2011-06-29 | 2012-08-08 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法、液晶显示器件 |
| CN103278979A (zh) * | 2012-09-27 | 2013-09-04 | 上海天马微电子有限公司 | 平面式液晶显示器的阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105390505A (zh) | 2016-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104102059B (zh) | Tft阵列基板及其制造方法 | |
| TWI528072B (zh) | 液晶顯示裝置及其製造方法 | |
| CN107424520A (zh) | 基板及其制备方法、显示面板、显示装置 | |
| CN107132710B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN105892221B (zh) | 半色调掩模板及tft基板的制作方法 | |
| CN105931995B (zh) | 阵列基板及其制作方法 | |
| JP2001021894A (ja) | 液晶表示装置 | |
| CN103631061A (zh) | 液晶显示器 | |
| CN105093750B (zh) | Tft阵列基板结构及其制作方法 | |
| WO2019100502A1 (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
| CN104851789B (zh) | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 | |
| CN105655290B (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| CN105390505B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| KR101232044B1 (ko) | 어레이 기판, 이의 제조방법 및 이를 구비한 표시 패널 | |
| CN109459894A (zh) | 像素电极结构及其制作方法 | |
| WO2014015631A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| CN109445214A (zh) | 阵列基板及制作方法和液晶显示面板 | |
| CN103091912B (zh) | 阵列基板与具有该阵列基板的液晶面板及其制造方法 | |
| KR102083641B1 (ko) | 표시패널 및 이의 제조방법 | |
| CN103926770A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| WO2013143321A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2018214740A1 (zh) | 显示基板及其制作方法、显示器件 | |
| CN107065347A (zh) | 阵列基板、液晶显示面板及阵列基板的制作方法 | |
| JP2010002594A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215301 No. 1, Longteng Road, Kunshan, Jiangsu Patentee after: Kunshan Longteng Au Optronics Co Address before: 215301 No. 1, Longteng Road, Kunshan, Jiangsu Patentee before: Kunshan Longteng Optronics Co., Ltd. |