CN101101914A - 阵列基板及其制造方法以及包括其的液晶显示器件 - Google Patents
阵列基板及其制造方法以及包括其的液晶显示器件 Download PDFInfo
- Publication number
- CN101101914A CN101101914A CNA2007101230301A CN200710123030A CN101101914A CN 101101914 A CN101101914 A CN 101101914A CN A2007101230301 A CNA2007101230301 A CN A2007101230301A CN 200710123030 A CN200710123030 A CN 200710123030A CN 101101914 A CN101101914 A CN 101101914A
- Authority
- CN
- China
- Prior art keywords
- layer
- model
- plane layer
- plane
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板、具有其的LCD器件、以及采用IPP制造阵列基板的方法。所述方法包括:采用第一模型在基板上形成栅线和栅极,在基板和栅线上方形成栅绝缘层,在栅绝缘层的第一部分上形成第一平面层,采用第二模型在栅绝缘层的第二部分上形成半导体层,在第一平面层上方形成第二平面层,采用第三模型在第二平面层上形成数据线以及在半导体层上形成源极和漏极,采用第四模型形成具有接触孔的钝化层,以及采用第五模型在钝化层上形成像素电极,所述像素电极经由接触孔电连接到所述漏极。
Description
本申请要求享有2006年6月26日提出的申请号为No.10-2006-0057373的韩国专利申请的优先权,在此结合其全部内容作为参考。
技术领域
本发明涉及一种液晶显示(LCD)器件,尤其是,涉及一种具有高分辨率图案的阵列基板及其制造方法,以及具有该阵列基板的LCD。
背景技术
目前,关于用于制造半导体器件和显示器件的构图技术的兴趣已经增加。构图技术对小型化、高集成度和半导体器件和显示器件的产量具有重大影响。即,随着构图技术变得复杂,产量减少并且误差率可能增加。采用与光反应的光刻胶树脂的光刻技术已经广泛用于相关技术的构图技术。
图1A至1E是说明采用相关技术的光刻术用于形成金属构图的方法的示意性横截面图。如图1A所示,通过在基板10上沉积金属形成金属薄膜20a。然后,光刻胶树脂在金属薄膜20a上形成以形成光刻胶薄膜90。
如图1B所示,掩模M设置在光刻胶薄膜90上方之后,UV光线照射其上。
如图1C所示,从通过掩模M的光照射到的光刻胶薄膜90形成硬化区域90a。显影基板10,并且移除除了硬化区域90a之外的光刻胶薄膜90。因此,形成具有硬化区域90a的光刻胶图案。
如图1D所示,采用光刻胶图案作为掩模执行蚀刻。
如图1E所示,通过剥离光刻胶图案在基板10上形成金属构图20。
因为相关技术的光刻术为了形成一个金属图案需要沉积工艺、曝光工艺、显影工艺、蚀刻工艺、和剥离工艺五项工艺,整个工艺很复杂。同时,相关技术的光刻术需要具有用于照射光的光源的曝光设备。然而,这种曝光设备相当昂贵。采用这种昂贵的曝光设备形成图案的情况下,工艺成本增加。此外,相关技术的光刻术采用光形成光刻胶图案。然而,光可能由于曝光设备的限制而衍射,这样可能使得光刻胶图案不精确。因此,采用该光刻胶图案形成的金属图案也可能不精确从而不能得到高分辨率的图案。由于图案的这种不精确使产率大大下降。
发明内容
因此,本发明的实施方式涉及一种阵列基板及其制造方法,以及具有该阵列基板的LCD器件,其基本上消除由于相关技术的局限性和缺陷引起的一个或多个问题。
本发明的一个目的在于提供一种能够通过采用非曝光工艺执行构图以低成本简单地形成精确图案的具有高分辨率图案的阵列基板及其制造方法,以及具有该阵列基板的LCD器件。
本发明的其它特征和优点将在说明书中阐明,熟悉本领域的普通技术人员从说明书可以部分明白,或可以通过本发明的实施方式理解。本发明的实施方式的目的和其它优点将通过说明书和权利要求书以及附图所指出的结构来实现和获得。
为了获得这些目的和其它的优点并根据本发明的目的,如在此具体和广泛描述的,一种阵列基板包括:沿着基板上第一方向设置的栅线;从所述栅线延伸出的栅极;在包括所述栅线的基板上方的栅绝缘层;所述栅绝缘层的第一部分上的第一平面层;所述栅绝缘层的第二部分和所述第一平面层上的半导体层;所述第一平面层上方的第二平面层;数据线;在所述半导体层和第二平面层上的源极和漏极,所述源极从所述数据线延伸出;所述第二平面层、源极、漏极和半导体层上的钝化层;以及所述钝化层上的像素电极,所述像素电极经由第一接触孔电连接到所述漏极。
在另一方面,一种液晶显示器件包括滤色片基板;阵列基板,包括:沿着基板上第一方向设置的栅线;从所述栅线延伸出的栅极;在包括所述栅线的基板上方的栅绝缘层;所述栅绝缘层的第一部分上的第一平面层;在所述栅绝缘层的第二部分和所述第一平面层上的半导体层;所述第一平面层上方的第二平面层;数据线;在所述半导体层和第二平面层上的源极和漏极,所述源极从所述数据线延伸出;在所述第二平面层、源极、漏极和半导体层上的钝化层;以及所述钝化层上的像素电极,所述像素电极经由第一接触孔电连接到所述漏极;以及所述滤色片基板和阵列基板之间的液晶层。
在另一方面,一种用于制造阵列基板的方法,所述方法包括:采用第一模型在基板上形成栅线和栅极;在包括所述栅线和栅极的基板上方形成栅绝缘层;在栅绝缘层的第一部分上形成第一平面层;采用第二模型在栅绝缘层的第二部分上形成半导体层;在第一平面层上方形成第二平面层;采用第三模型在第二平面层上形成数据线和在半导体层上形成源极和漏极;采用第四模型形成具有接触孔的钝化层;以及采用第五模型在钝化层上形成像素电极,所述像素电极经由接触孔电连接到所述漏极。
应该理解,本发明上面的概括性描述和下面的详细说明都是示例性和解释性的,其目的在于对本发明的权利要求作进一步解释。
附图说明
本申请所包含的附图用于进一步理解本发明,其与说明书相结合并构成说明书的一部分,所述附图表示本发明的实施例并与说明书一起解释本发明的原理。在图中:
图1A至1E是说明采用相关技术的光刻术用于形成金属图案的方法的示意性横截面图;
图2A示出了用于制造根据本发明的一实施方式的阵列基板的平面图;
图2B是沿着图2A中的线A-A’、B-B’,和C-C’截取的横截面图;
图3A至19A示出了根据本发明一实施方式制造阵列基板的工序的横截面图;
图3B至19B分别是图3A至19A的平面图;以及
图20是根据本发明一实施方式的液晶显示器件的横截面图。
具体实施方式
现在详细参照附图所示的示例,说明本发明的优选实施方式。
可以采用共平面印刷(in-plane printing,IPP)制造根据本发明一实施方式的用于液晶显示器件的阵列基板。与相关技术的光刻术不同,IPP采用不用光的非曝光工艺形成图案。例如,在基板上形成金属薄膜,然后在金属薄膜上形成抗蚀薄膜(etching resist film)。之后,构图为具有突起的部分和凹陷的(不平坦)模型接触抗蚀薄膜。通过该结构,通过由于抗蚀薄膜和模型之间表面能量差的排斥力(repulsive force)和把抗蚀薄膜吸收到模型的凹陷图案的毛细作用力把模型的不平坦图案转移到抗蚀薄膜。即,可以形成对应模型的凹陷图案的抗蚀图案。
当采用IPP时,可以简化工艺并降低成本。由于模型的不平坦图案直接转移到基板,可以形成高分辨率的图案并且可以提高产率。下面将说明由IPP制造的阵列基板。虽然下面作为采用IPP的阵列基板的示例说明了共平面开关(IPS)模式阵列基板,但是本发明的实施方式不局限于此而是可以容易地应用于包括扭曲向列(TN)模式的各种模式的阵列基板。同时,本发明的实施方式不局限于阵列基板。滤色片基板也可以采用IPP制造。
图2A示出了根据本发明的实施方式的阵列基板的平面图,而图2B是沿着图2A中的线A-A’、B-B’,和C-C’截取的横截面图。参照图2A和2B,栅线112在基板110上沿着第一方向设置,而从栅线112延伸的栅极114也设置在基板110上。公共线115平行栅线112设置。公共线115和栅线112可以设置在同一平面中。
栅线112、栅极114和公共线115可以采用一个IPP工艺同时形成。栅绝缘层116在包括栅线112的基板110上形成。栅绝缘层116可以由例如SiN的无机绝缘材料或例如苯并环丁烯(BCB)的有机绝缘材料形成。
图案形成材料应该设置在平面的基板110上以采用一个IPP工序形成均匀的图案。这是因为用于IPP的模型为平面表面以均匀地和一致地产生所需的图案。栅绝缘层116具有由栅线112、栅极114和公共线115引起的高度差。该高度差可以引起非均匀的或非平面的表面。
为了产生平面的表面,第一平面层120设置在除了栅绝缘层116中对应栅线112、栅极114和公共线115的较高部分之外的栅绝缘层116的较低部分。第一平面层120可以由与栅绝缘层116相同的材料形成或由不同于栅绝缘层116的材料形成。第一平面层120的上表面设置为与对应栅线112、栅极114和公共线115的栅绝缘层116的较高部分的上表面相一致。因此,在第一平面层120的上表面和栅绝缘层116中对应栅线112、栅极114和公共线115的较高部分的上表面得到平面的表面。
然后,在第一平面层120的基板110上,包括有源层和欧姆接触层的半导体层118设置在栅绝缘层116上对应栅极114的一部分。由于半导体层118在栅绝缘层116的较高部分上形成并且与第一平面层120的上表面重叠,在第一平面层120上形成有半导体层118的区域和第一平面层120上没有形成半导体层118的其它区域之间产生高度差。因此,第二平面层122设置在第一平面层120包围半导体层118的部分。第二平面层122的上表面设置为与半导体层118的上表面相一致。因此,通过半导体层118和第二平面层122得到平面的表面。
第二平面层122可以由与栅绝缘层116相同的材料形成或不同的材料形成。第二平面层122可以由例如SiN的无机绝缘材料或例如BCB的有机绝缘材料形成。
数据线124设置在包括第二平面层122的基板110上。源极126a从数据线124延伸。漏极126b设置为与源极126a分离。数据线124可以沿着与栅线112交叉的第二方向设置。通过交叉的栅线112和数据线124可以限定像素区域。数据线124、源极126a、和漏极126b可以采用一个IPP工序同时形成。通过这样,可以形成包括栅极114、半导体层118、源极126a、和漏极126b的薄膜晶体管128。
钝化层130设置在包括数据线124的基板110上。钝化层130可以由例如SiN的无机绝缘材料或例如BCB的有机绝缘材料形成。由于通常钝化层1 30形成地比数据线124、源极126a、和漏极126b厚得多,钝化层130没有由数据线124、源极126a、和漏极126b引起的高度差。因此,在钝化层130上不需要形成对应数据线124、源极126a、和漏极126b的平面层。
暴露漏极126b的第一接触孔132a、和暴露公共线115的第二接触孔132b可以在钝化层130中采用一个IPP工序形成。像素电极134设置为经由第一接触孔132a电连接到漏极126a。多个像素电极棒134a、134b、和134c从像素电极134延伸。同时,公共电极136设置为经由第二接触孔132b电连接到公共线115。多个公共电极棒136a、136b、136c和136d从公共电极136延伸。像素电极棒134a、134b、和134c和公共电极棒136a、136b、136c和136d可以交替排列。像素电极134、像素电极棒134a、134b、和134c、公共电极136、以及公共电极棒136a、136b、136c和136d可以采用一个IPP工序同时形成。
在上述说明中,公共电极136以及公共电极棒136a、136b、136c和136d可以与像素电极134以及像素电极棒134a、134b、和134c一起在同一平面上同时形成。然而,对于本发明实施方式的IPS模式的阵列基板,公共电极136、公共电极棒136a、136b、136c和136d可以与像素电极134、以及像素电极棒134a、134b、和134c在不同层中形成。例如,公共电极可以与公共线115一体形成,而从公共电极延伸的公共电极棒可以在公共线115形成时同时形成。这样,只有像素电极134以及像素电极棒134a、134b、和134c设置在钝化层130上。
当采用IPP而不是光刻技术制造阵列基板时,可以简化工序并且不使用曝光设备。这样,大大减少工序成本。同时,由于采用模型直接把图案转移到基板上,可以得到高分辨率图案,并且可以增加产率。
图3A至19B示出了根据本发明一实施方式制造阵列基板的工序。根据本发明的实施方式,采用可以用非曝光工艺形成构图的IPP制造阵列基板。在IPP中,通过采用由于接触模型产生的排斥力和毛细作用力移动图案材料到模型的凹陷图案而形成理想的图案。
参照图3A和3B,第一金属薄膜111沉积在基板110的整个表面。第一金属薄膜111可以由具有导电性的金属形成。可以采用溅射或化学汽相沉积(CVD)沉积第一金属薄膜111。
抗蚀(ER)材料涂覆在第一金属薄膜111上形成第一ER层190a。第一ER层190a作为用于形成图案的掩模,并且可以由聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚其中之一形成。第一ER层190a的表面能大约是33mJ/cm2至40mJ/cm2。
参照图4A和4B,具有突起/凹陷图案(不平坦)的第一模型300a设置在第一ER层190a上。第一模型300a可以由具有大约20mJ/cm2的表面能的聚二甲基硅氧烷(PDMS)形成。因此,第一模型300a和第一ER层190a之间的表面能的差是大约13-20mJ/cm2。因此,当第一模型300a接触第一ER层190a,第一ER层190a具有对第一模型300a的排斥力。同时,当第一模型300a接触第一ER层190a时,产生毛细作用力,通过毛细作用力第一ER层190a中对应第一模型300a的突起图案的一部分移到第一模型300a的凹陷图案。由于该毛细作用力受第一模型300a的凹陷图案的宽度和厚度,或者第一ER层190a的厚度的影响极大,所以需要通过预先进行测试优化第一模型300a的宽度和厚度,或者第一ER层190a的厚度。
第一模型300a的材料可以是具有低表面自由能和强耐久性的弹性材料从而可以方便地形成并且当模制其它聚合物时不产生粘附。例如,用于第一模型300a的材料可以是PDMS。
第一模型300a可以由主模(master mold)制造。例如,在主模上形成具有预先确定的图案的抗蚀图(resist pattern)。在抗蚀图上形成例如PDMS的模型材料。可以通过在PDMS硬化之后将硬化的PDMS从主模分离制造第一模型300a。
当第一模型300a接触第一ER层190a时,第一ER层190a中对应第一模型300a的突起图案的一部分通过毛细作用力和第一模型300a和第一ER层190a之间的排斥力移到第一模型300a的凹陷图案。因此,第一ER层190a中对应第一模型300a的突起图案的那部分完全移到第一模型300a的凹陷图案,从而第一模型300a的突起图案的下表面接触第一金属薄膜111。同时,第一ER层190a对应第一模型300a的凹陷图案的那部分,以及第一ER层190a已经从第一模型300a的突起图案移走的那部分被加到第一模型300a的凹陷图案以形成第一ER图案190b,如图5A和5B所示。
第一模型300a的构图可以具有的厚度至少大于第一ER层190a的厚度。因此,第一ER层190a对应第一模型300a的凹陷图案的那部分,以及第一ER层190a已经从第一模型300a的突起图案移走的那部分被加到第一模型300a的凹陷图案,从而形成第一ER图案190b。然后,第一ER图案190b从液体硬化为固体。硬化工序可以是热硬化工序或光硬化工序。
硬化工序完成以后,第一模型300a从基板110分离。
通过上述工序,第一ER图案190b在基板110上形成。
参照图6A和6B,采用第一ER图案190b作为掩模构图第一金属薄膜111以形成栅线112,从栅线112延伸的栅极114,以及平行于栅线112的公共线115。构图之后,剥离第一ER图案190b。
栅绝缘层116在包括栅线112的基板110上形成。栅绝缘层116可以由例如SiN的无机绝缘材料或例如苯并环丁烯(BCB)的有机绝缘材料形成。
栅绝缘层116可以形成具有固定的厚度。这样,栅绝缘层116具有由栅线112、栅极114和公共线115引起的第一高度差138。
在产生第一高度差138的情况下,很难执行IPP来获得所需的图案。即,IPP可以用在平面的表面。因此,应该补偿第一高度差138从而为后面的IPP准备平面的表面。
参照图7A和7B,在栅绝缘层116上形成第一平整层210以补偿第一高度差138。第一平整层210可以由与栅绝缘层116相同的材料或不同的材料形成。第一平整层210优选地由低介电性绝缘材料形成。可以通过采用低介电性材料形成第一平整层210减少寄生电容。由于第一平整层210在栅绝缘层116的整个表面上形成,所以第一平整层210也在栅绝缘层116对应线112、114、和115的部分上形成,从而不暴露出栅绝缘层116。然后,执行灰化工艺来移除位于栅绝缘层116对应线112、114、和115的较高部分的第一平整层210的那部分212从而栅绝缘层116的那部分被暴露出来。通过该工艺,形成和栅绝缘层116具有相同高度的第一平面层120。由于栅绝缘层116和第一平面层120具有相同的高度,消除了第一高度差138。因此,通过栅绝缘层对应线112、114、和115的部分和第一平面层120保持具有统一高度的平面。
参照图8A和8B,半导体材料124a在包括第一平面层120的基板110上形成,并且在其上涂覆抗蚀材料(etching resist material)形成第二ER层190c。第二ER层190c可以由与第一ER层190a相同的材料形成。半导体材料124a可以包括是非晶硅或多晶硅的有源材料,和含有掺杂非晶硅或掺杂多晶硅的欧姆接触材料。
第二ER层190c用作掩模并且可以由聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚其中之一形成。
参照图9A和9B,具有突起/凹陷图案的第二模型300ch设置在第二ER层190c上。第二模型300ch由主模制造,并且从上述用于制造第一模型300a的方法可以方便地理解。当第二模型300ch接触第二ER层190c时,第二ER层190c对应第二模型300ch的突起图案的一部分通过上述排斥力和毛细作用力被移到第二模型300ch的凹陷图案,从而形成第二ER图案190ch。
之后,参照图10A和10B,采用热硬化工艺或光硬化工艺硬化第二ER图案190ch,然后,第二模型300ch从基板110分离。
第二模型300ch的图案的厚度可以至少大于第二ER层190c的厚度。因此,第二ER层190c中对应第二模型300ch的凹陷图案的那部分,以及第二ER层190c中已经从第二模型300ch的突起部分移走的那部分被加到第二模型300ch的凹陷图案,从而形成第二ER图案190ch。
参照图11A和11B,通过采用第二ER图案190ch作为蚀刻掩模执行蚀刻工艺来构图半导体材料142a形成半导体层118。半导体层118可以在栅绝缘层116对应栅极114的部分上形成。在构图之后,第二ER图案190ch被剥离。通过半导体层118产生第二高度差148。因此,第二平整层220在包括半导体层118的第一平面层120上形成来补偿第二高度差148。
第二平整层220可以由例如SiN的无机绝缘材料或例如苯并环丁烯(BCB)的有机绝缘材料形成。第二平整层220优选地由低介电绝缘材料形成。可以通过采用低介电材料形成第二平整层220以减少寄生电容。由于第二平整层220在半导体层118上形成,半导体层118没有暴露出来。一般地,源极和漏极应该在半导体层118上形成以与其接触,但是由于第二平整层220,源极和漏极不能直接在半导体层118上形成以与其接触。
然后,执行灰化工艺来移除半导体层118上第二平整层220的那部分222从而半导体层118被暴露出来以形成与半导体层118具有相同高度的第二平面层122。由于半导体层118和第二平面层122具有相同高度,所以可以消除由半导体层118引起的第二高度差148。因此,通过半导体层118和第二平面层122保持具有统一高度的平面。第二平面层122可以由与第一平面层120相同的材料或不同的材料形成。
参照图12A和12B,在包括第二平面层122的基板110上形成,并且在其上涂覆抗蚀材料以形成第三ER层190d。第二金属薄膜150M可以由具有导电性的金属形成。第二金属薄膜150M可以采用溅射或CVD方法进行沉积。
第三ER层190d用作掩模并且可以由包括聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚其中之一形成。
因此,具有突起/凹陷图案的第三模型300b设置在第三ER层190d上。第三模型300b从主模制造,并且从上述用于制造第一模型300a的方法可以方便地理解。当第三模型300b接触第三ER层190d时,第三ER层190d对应第三模型300b的突起图案的一部分通过上述排斥力和毛细作用力被移到第三模型300b的凹陷图案,从而形成第三ER图案190e。
然后,参照图13A和13B,采用热硬化工艺或光硬化工艺硬化第三ER图案190e之后,第三模型300b从基板110分离。第三模型300b的图案的厚度可以至少大于第三ER层190d的厚度。因此,第三ER层190d对应第三模型300b的凹陷图案的那部分,以及第三ER层190d中已经从第三模型300b的突起部分移走的那部分被加到第三模型300b的凹陷图案,从而形成第三ER图案190e。
如图14A和14B所示,采用第三ER图案190e作为掩模构图第二金属薄膜150M以形成和栅线112交叉的数据线124,从数据线124延伸的源极126a,以及与源极126a分离的漏极126b。然后,剥离第三ER图案190e。
通过上述工序,形成包括栅极114、半导体层118、源极126a和漏极126b。
参照图15A和15B,钝化层130在包括数据线124的基板110上形成。钝化层130可以由例如SiN的无机绝缘材料或例如BCB的有机绝缘材料形成。由于钝化层130一般形成得非常厚,钝化层130的上表面获得均匀的平面。换句话说,钝化层130没有由数据线124、源极126a、和漏极126b引起的高度差。因此,不需要补偿高度差的单独的平面层。
当具有突起/凹陷图案的第四模型300c接触钝化层130时,钝化层130对应第四模型300c的突起图案的一部分移到第四模型300c的凹陷图案,从而第四模型300c的突起图案接触漏极126b或公共线115的上表面。换句话说,钝化层130对应第四模型300c的突起图案的一部分被完全移除,从而如图16A和16B所示,形成暴露漏极126b的第一接触孔132a和暴露公共线115的第二接触孔132b。
由于钝化层130由有机或无机材料形成,第一接触孔132a可以采用第四模型300c在钝化层130中形成而没有形成单独的ER图案。这时,采用第四模型300c可以在钝化层130对应公共线115的部分中形成孔部分。
下面,通过执行干刻工序,第一和第二平面层120和122被构图以通过该孔部分暴露公共线115。这样,可以形成第二接触孔132b。
然后,采用热硬化工艺或光硬化工艺硬化钝化层130,然后第四模型300c从钝化层130分离。
参照图17A和17B,在钝化层130上形成透明导电薄膜170M。透明导电薄膜170M可以是氧化铟锡(ITO)或氧化铟锌(IZO)。
在透明导电薄膜170M上涂覆抗蚀材料以形成第四ER层190f以作为掩模。第四ER层190f可以由聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚其中之一形成。
当具有突起/凹陷图案的第五模型300d设置在第四ER层190f上,第四ER层190f中对应第五模型300d的突起图案的一部分通过上述排斥力和毛细作用力被移到第五模型300d的凹陷图案,从而形成第四ER图案190g。然后,参照图18A和18B,采用热硬化工艺或光硬化工艺硬化第四ER图案190g,然后第五模型300d从基板110分离。
第五模型300d的图案的厚度可以至少大于第四ER层190f的厚度。因此,第四ER层190f中对应第五模型300d的凹陷图案的那部分,以及第四ER层190f已经从第五模型300d的突起部分移走的那部分被加到第五模型300d的凹陷图案,从而形成第四ER图案190g。
因此,如图19A和19B所示,采用第四ER图案190g作为蚀刻掩模构图透明导电薄膜170M以形成经由第一接触孔132a电连接到漏极126b的像素电极134,从像素电极134延伸的多个像素电极棒134a、134b、和134c,经由第二接触孔132b电连接到公共线115的公共电极136,从公共电极136延伸的多个公共电极棒136a、136b、136c和136d。在构图之后,剥离第四ER图案190g。像素电极棒134a、134b、和134c,和公共电极棒136a、136b、136c和136d可以交替形成。
根据本发明的实施方式,采用模型精确地形成ER图案,并且采用该ER图案精确地形成所需的图案。另一方面,采用相关技术的光刻术形成图案的情况下,由于光的衍射在光刻胶图案产生误差,其导致不精确的图案。根据本发明的实施方式,由于采用模型将图案直接转移到基板来形成ER图案,可以形成更精确的ER图案和形成高分辨率图案。
同时,根据本发明的实施方式,由主模方便地制造具有突起/凹陷图案的模型,与需要昂贵的曝光设备的相关技术的光刻术不同,并且采用该模型形成ER图案,从而可以显著减少工艺成本。此外,根据本发明的实施方式,采用模型的单一工序用于形成ER图案,而在相关技术中,包括至少曝光工序和显影工序的光刻术用于形成光刻胶图案。因此,减少并且简化工序的数目。
图20是根据本发明的实施方式的LCD器件的横截面图。如图20所示,LCD器件包括阵列基板100、与阵列基板100相对的滤色片基板400、夹在阵列基板100和滤色片基板400之间的液晶(LC)层450。由于可以通过图3A和19B示出的工艺制造阵列基板100,将省略详细说明。
滤色片基板400包括滤色片层420和黑矩阵(BM)层430。滤色片层420包括分别在各像素区域上形成的滤色片。BM层430吸收和阻止光在滤色片之间通过。
阵列基板100和滤色基板400采用密封图案互相粘接,并且液晶(LC)层450夹在阵列基板100和滤色基板400之间,从而最终可以制造LCD器件。该工艺限制于LC注入法。在LC滴注法的情况下,LC层滴注在阵列基板100和滤色基板400其中之一,并且然后阵列基板100采用密封图案粘接在滤色基板400。
根据本发明的实施方式,可以采用IPP制造具有更精确图案的阵列基板,以及包括其的LCD器件。由于没有采用光刻术,所以可以显著减少工艺成本以及减少并且简化工序的数目。这样,通过将模型的图案直接转移到基板可以获得高分辨率图案并且提高产率。
显然,对于熟悉本领域的技术人员来说可以对本发明可以进行各种修改和变形。从而,本发明意在覆盖落入所附权利要求书及其等同物范围内的本发明的修改和变形。
Claims (50)
1、一种阵列基板,包括:
沿着基板上第一方向设置的栅线;
从所述栅线延伸出的栅极;
在包括所述栅线的基板上方的栅绝缘层;
所述栅绝缘层的第一部分上的第一平面层;
所述栅绝缘层的第二部分和所述第一平面层上的半导体层;
所述第一平面层上方的第二平面层;
数据线;
所述半导体层和第二平面层上的源极和漏极,所述源极从所述数据线延伸出来;
所述第二平面层、源极、漏极和半导体层上的钝化层;以及
所述钝化层上的像素电极,所述像素电极经由第一接触孔电连接到所述漏极。
2、根据权利要求1所述的阵列基板,其特征在于,所述第一平面层具有与所述栅绝缘层对应所述栅线的第一部分的上表面相同高度的顶表面。
3、根据权利要求1所述的阵列基板,其特征在于,所述第二平面层具有与半导体层的上表面相同高度的顶表面。
4、根据权利要求1所述的阵列基板,其特征在于,所述数据线在第二平面层上沿着与第一方向交叉的第二方向设置。
5、根据权利要求1所述的阵列基板,其特征在于,所述半导体层重叠在第一平面层的上表面上。
6、根据权利要求1所述的阵列基板,其特征在于,所述第一平面层包括与栅绝缘层不同的材料。
7、根据权利要求1所述的阵列基板,其特征在于,所述第一平面层包括与栅绝缘层相同的材料。
8、根据权利要求1所述的阵列基板,其特征在于,所述第二平面层包括与栅绝缘层不同的材料。
9、根据权利要求1所述的阵列基板,其特征在于,所述第二平面层包括与栅绝缘层相同的材料。
10、根据权利要求1所述的阵列基板,其特征在于,所述像素电极包括多个像素电极棒,所述像素电极棒从像素电极延伸。
11、根据权利要求1所述的阵列基板,其特征在于,还包括平行于所述栅线设置的公共线;以及
所述钝化层上的公共电极,所述公共电极经由第二接触孔电连接到公共线。
12、根据权利要求11所述的阵列基板,其特征在于,所述公共电极包括多个公共电极棒,公共电极棒从公共电极延伸。
13、根据权利要求1所述的阵列基板,其特征在于,所述第一平面层由有机绝缘材料和无机绝缘材料之一形成。
14、根据权利要求1所述的阵列基板,其特征在于,所述第二平面层由有机绝缘材料和无机绝缘材料之一形成。
15、一种液晶显示器件,包括:
滤色片基板;
阵列基板,包括:
沿着基板上第一方向设置的栅线;
从所述栅线延伸出的栅极;
在包括所述栅线的基板上方的栅绝缘层;
所述栅绝缘层的第一部分上的第一平面层;
所述栅绝缘层的第二部分和所述第一平面层上的半导体层;
所述第一平面层上方的第二平面层;
数据线;
所述半导体层和第二平面层上的源极和漏极,所述源极从所述数据线延伸出;
所述第二平面层、源极、漏极和半导体层上的钝化层;以及
所述钝化层上的像素电极,所述像素电极经由第一接触孔电连接到所述漏极;以及
所述滤色片基板和阵列基板之间的液晶层。
16、一种用于制造阵列基板的方法,所述方法包括:
采用第一模型在基板上形成栅线、栅极和公共线;
在包括所述栅线、栅极和公共线的基板上方形成栅绝缘层;
在栅绝缘层的第一部分上形成第一平面层;
采用第二模型在栅绝缘层的第二部分上形成半导体层;
在第一平面层上方形成第二平面层;
采用第三模型在第二平面层上形成数据线和在半导体层上形成源极和漏极;
采用第四模型形成具有第一和第二接触孔的钝化层;以及
采用第五模型在钝化层上形成像素电极,所述像素电极经由第一接触孔电连接到所述漏极。
17、根据权利要求16所述的方法,其特征在于,所述形成第一平面层的步骤包括:
在所述栅绝缘层上方沉积第一材料;以及
平整所述沉积的第一材料以暴露出栅绝缘层的第二部分。
18、根据权利要求16所述的方法,其特征在于,所述形成第二平面层的步骤包括:
在所述第一平面层和半导体层上方沉积第二材料;以及
平整所述沉积的第二材料以暴露出所述半导体层。
19、根据权利要求16所述的方法,其特征在于,所述形成栅线、栅极和公共线的步骤包括采用共平面印刷工序。
20、根据权利要求16所述的方法,其特征在于,所述形成半导体层的步骤包括采用共平面印刷工序。
21、根据权利要求16所述的方法,其特征在于,所述形成数据线、源极和漏极的步骤包括采用共平面印刷工序。
22、根据权利要求16所述的方法,其特征在于,还包括采用第五模型在钝化层上形成公共电极,所述公共电极经由第二接触孔电连接到公共线。
23、根据权利要求22所述的方法,其特征在于,所述公共电极包括多个公共电极棒,所述公共电极棒从公共电极延伸。
24、根据权利要求22所述的方法,其特征在于,所述在钝化层上形成像素电极和公共电极的步骤包括采用共平面印刷工序。
25、根据权利要求22所述的方法,其特征在于,所述形成公共电极的步骤包括:
在所述钝化层上形成透明导电材料;
采用所述第五模型在透明导电材料上形成第四抗蚀图案;以及
采用所述第四抗蚀图案构图所述透明导电材料。
26、根据权利要求16所述的方法,其特征在于,所述像素电极包括多个像素电极棒,所述像素电极棒从像素电极延伸。
27、根据权利要求16所述的方法,其特征在于,所述形成具有第一和第二接触孔的钝化层的步骤包括采用共平面印刷工序。
28、根据权利要求16所述的方法,其特征在于,所述第一平面层由有机绝缘材料和无机绝缘材料之一形成。
29、根据权利要求16所述的方法,其特征在于,所述第一平面层由和栅绝缘层相同的材料形成。
30、根据权利要求16所述的方法,其特征在于,所述第一平面层和栅绝缘层包括不同的材料。
31、根据权利要求16所述的方法,其特征在于,所述第二平面层由和第一平面层相同的材料形成。
32、根据权利要求16所述的方法,其特征在于,所述第一平面层和第二平面层包括不同的材料。
33、根据权利要求16所述的方法,其特征在于,所述形成栅线、栅极和公共线的步骤包括:
在基板上形成第一金属薄膜;
采用第一模型在第一金属薄膜上形成第一抗蚀图案;以及
采用第一抗蚀图案构图第一金属薄膜。
34、根据权利要求33所述的方法,其特征在于,所述第一模型的图案的厚度大于第一抗蚀图案的厚度。
35、根据权利要求33所述的方法,其特征在于,所述第一抗蚀图案由具有表面能量差大于第一模型的抗蚀材料形成。
36、根据权利要求35所述的方法,其特征在于,所述抗蚀材料包括聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚之一。
37、根据权利要求16所述的方法,其特征在于,所述形成半导体层的步骤包括:
在栅绝缘层和第一平面层上形成半导体材料;
采用第二模型在半导体材料上形成第二抗蚀图案;以及
采用第二抗蚀图案构图半导体材料。
38、根据权利要求37所述的方法,其特征在于,所述第二模型的图案的厚度大于第二抗蚀图案的厚度。
39、根据权利要求37所述的方法,其特征在于,所述第二抗蚀图案由具有表面能量差大于第二模型的抗蚀材料形成。
40、根据权利要求39所述的方法,其特征在于,所述抗蚀材料包括聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚之一。
41、根据权利要求16所述的方法,其特征在于,所述形成数据线、源极和漏极的步骤包括:
在半导体层和第二平面层上形成第二金属薄膜;
采用第三模型在第二金属薄膜上形成第三抗蚀图案;以及
采用第三抗蚀图案构图第二金属薄膜。
42、根据权利要求41所述的方法,其特征在于,所述第三模型的图案的厚度大于第三抗蚀图案的厚度。
43、根据权利要求41所述的方法,其特征在于,所述第三抗蚀图案由具有表面能量差大于第三模型的抗蚀材料形成。
44、根据权利要求43所述的方法,其特征在于,所述抗蚀材料包括聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚之一。
45、根据权利要求16所述的方法,其特征在于,所述形成具有第一和第二接触孔的钝化层的步骤包括:
在第二平面层上形成绝缘材料;
采用第四模型形成第一接触孔和孔部分,所述第一接触孔暴露漏极;以及
通过所述孔部分构图第一和第二平面层以形成暴露公共线的第二接触孔。
46、根据权利要求16所述的方法,其特征在于,所述形成像素电极的步骤包括:
在钝化层上形成透明导电材料;
采用第五模型在透明导电材料上形成第四抗蚀图案;以及
采用第四抗蚀图案构图透明导电材料。
47、根据权利要求46所述的方法,其特征在于,所述第五模型的图案的厚度大于第四抗蚀图案的厚度。
48、根据权利要求46所述的方法,其特征在于,所述第四抗蚀图案由具有表面能量差大于第五模型的抗蚀材料形成。
49、根据权利要求48所述的方法,其特征在于,所述抗蚀材料包括聚乙二醇、己二醇二丙烯酸酯、1,4-丁二醇二缩水甘油醚之一。
50、根据权利要求16所述的方法,其特征在于,所述第一平面层在栅绝缘层上不对应所述栅线、栅极和公共线的第一部分上形成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060057373 | 2006-06-26 | ||
KR1020060057373 | 2006-06-26 | ||
KR1020070041023 | 2007-04-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101101914A true CN101101914A (zh) | 2008-01-09 |
CN100573887C CN100573887C (zh) | 2009-12-23 |
Family
ID=39036101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007101230301A Active CN100573887C (zh) | 2006-06-26 | 2007-06-22 | 阵列基板及其制造方法以及包括其的液晶显示器件 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101384079B1 (zh) |
CN (1) | CN100573887C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015043315A1 (zh) * | 2013-09-29 | 2015-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN105390505A (zh) * | 2015-11-05 | 2016-03-09 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01297624A (ja) * | 1988-05-26 | 1989-11-30 | Casio Comput Co Ltd | 薄膜トランジスタ |
JP3676906B2 (ja) * | 1997-04-25 | 2005-07-27 | 松下電器産業株式会社 | 液晶画像表示装置 |
KR100550089B1 (ko) * | 2001-12-29 | 2006-02-08 | 삼성전자주식회사 | 금속 나노입자 클러스터 잉크 및 이를 이용한 금속패턴형성방법 |
KR101012495B1 (ko) * | 2004-06-11 | 2011-02-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조 방법 |
-
2007
- 2007-04-26 KR KR20070041023A patent/KR101384079B1/ko active IP Right Grant
- 2007-06-22 CN CNB2007101230301A patent/CN100573887C/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015043315A1 (zh) * | 2013-09-29 | 2015-04-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
US10134769B2 (en) | 2013-09-29 | 2018-11-20 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing thereof, and display device |
CN105390505A (zh) * | 2015-11-05 | 2016-03-09 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法 |
CN105390505B (zh) * | 2015-11-05 | 2018-09-18 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101384079B1 (ko) | 2014-04-18 |
KR20070122358A (ko) | 2007-12-31 |
CN100573887C (zh) | 2009-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102034750B (zh) | 阵列基板及其制造方法 | |
CN106597770B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN100552518C (zh) | 显示装置的制造方法 | |
KR100975734B1 (ko) | 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
CN101266950B (zh) | 制造用于液晶显示器件的阵列基板的方法 | |
CN103424915A (zh) | 用于液晶显示器的阵列基板及其制造方法 | |
CN100374917C (zh) | 液晶显示器图案形成方法及制造tft阵列基板的方法 | |
CN104516166A (zh) | 用于制造液晶显示器的方法 | |
CN101718950B (zh) | 薄膜构图方法及制造液晶显示装置的方法 | |
KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
US7368753B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
CN101013740B (zh) | 有机薄膜晶体管及其制造方法 | |
US20070296884A1 (en) | Array substrate, liquid crystal display device having the same, and manufacturing method thereof | |
CN100573887C (zh) | 阵列基板及其制造方法以及包括其的液晶显示器件 | |
US8932041B2 (en) | Mold structure, patterning method using the same, and method of fabricating liquid crystal display device | |
CN101710579A (zh) | 薄膜晶体管阵列基板制造方法 | |
WO2017210995A1 (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
CN113687533B (zh) | 显示面板及其制备方法 | |
CN102044490A (zh) | 制造薄膜晶体管阵列基板的方法 | |
KR100662787B1 (ko) | 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법 | |
KR101241138B1 (ko) | 유기 박막트랜지스터 액정표시장치 및 그 제조방법 | |
KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
KR101244593B1 (ko) | 평판표시장치 및 그 제조방법 | |
KR20070073276A (ko) | 표시장치용 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |