CN102044490A - 制造薄膜晶体管阵列基板的方法 - Google Patents

制造薄膜晶体管阵列基板的方法 Download PDF

Info

Publication number
CN102044490A
CN102044490A CN2010105099439A CN201010509943A CN102044490A CN 102044490 A CN102044490 A CN 102044490A CN 2010105099439 A CN2010105099439 A CN 2010105099439A CN 201010509943 A CN201010509943 A CN 201010509943A CN 102044490 A CN102044490 A CN 102044490A
Authority
CN
China
Prior art keywords
resist pattern
electrode
conducting material
electric conducting
select lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105099439A
Other languages
English (en)
Other versions
CN102044490B (zh
Inventor
南承熙
文泰亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102044490A publication Critical patent/CN102044490A/zh
Application granted granted Critical
Publication of CN102044490B publication Critical patent/CN102044490B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

制造薄膜晶体管阵列基板的方法，本发明公开了一种具有减少的掩模工艺次数的制造TFT阵列基板的方法。该方法包括如下步骤：在基板上依次沉积第一导电材料、栅绝缘层、半导体层和第二导电材料，并在第二导电材料上形成具有三个高度水平的第一抗蚀剂图案。该方法还包括使用第一抗蚀剂图案通过多道蚀刻工艺来形成选通线、与选通线交叉并具有第一狭缝单元和第二狭缝单元的数据线、与数据线连接并具有第三狭缝单元的源极以及与源极相对地设置并具有第四狭缝单元的漏极，在源极和漏极之间设置有沟道。

Description

制造薄膜晶体管阵列基板的方法
技术领域
本发明涉及制造薄膜晶体管阵列基板的方法。更具体地，本发明涉及具有减少的掩模工艺次数的制造薄膜晶体管阵列基板的方法。
背景技术
液晶显示器使用电场来调节液晶的透光率，由此来显示图像。液晶显示器通过在像素电极和公共电极之间生成的电场来驱动液晶。
液晶显示器包括彼此相对地设置并彼此附连的薄膜晶体管(TFT)阵列基板和滤色器阵列基板，设置在两个阵列基板之间以保持两个阵列基板之间的基板间隙(cell gap)不变的间隔物，以及填充在基板间隙中的液晶层。
薄膜晶体管阵列基板包括多条信号线、多个薄膜晶体管、多个像素电极以及用于液晶的取向而涂敷的配向层。滤色器阵列基板包括：用于呈现颜色的滤色器、用于防止漏光的黑底、公共电极以及用于液晶的取向而涂敷的配向层。
通常使用包括半导体工艺的多道掩模工艺来制造薄膜晶体管阵列基板。一道掩模工艺包括如薄膜沉积处理、清洁处理、光刻处理、蚀刻处理、抗蚀剂剥离处理以及测试处理等大量处理。因此，掩模工艺数量的增加导致液晶显示器的制造成本增加。因此，已经不断地努力在制造薄膜晶体管阵列基板的过程中减少掩模工艺的数量。近来已通过各种处理(如剥离处理)将掩模工艺的数量减少到3(即3-掩模工艺)。
但是，还需要将掩模工艺的数量减少到小于或等于2(即2-掩模工艺)，以进一步降低液晶显示器的制造成本。
发明内容
因此，本发明致力于一种能够基本上消除因现有技术的局限和缺点带来的一个或更多个问题的制造薄膜晶体管阵列基板的方法。
本发明的附加特征和优点将在下面的描述中进行阐述并且将从描述中部分地显现，或者可以通过对本发明的实践来了解。通过书面的说明书及其权利要求以及附图中具体指出的结构可以实现和获得本发明的上述和其它优点。
本发明的优点在于提供一种具有减少的掩模工艺次数的制造薄膜晶体管阵列基板的方法。
在一方面，具有制造薄膜晶体管阵列基板的方法，该方法包括如下步骤：在基板上依次沉积第一导电材料、栅绝缘层、半导体层和第二导电材料；在第二导电材料上形成具有三个高度水平的第一抗蚀剂图案；使用第一抗蚀剂图案通过多道蚀刻工艺形成选通线、与选通线交叉并具有第一狭缝单元和第二狭缝单元的数据线、与数据线连接并具有第三狭缝单元的源极以及与源极相对地设置并具有第四狭缝单元的漏极，在源极和漏极之间设置有沟道；在去除了第一抗蚀剂图案的基板上沉积钝化层，并随后在钝化层上形成第二抗蚀剂图案；使用第二抗蚀剂图案通过蚀刻工艺去除像素区中的所述第二抗蚀剂图案和所述钝化层；在所述基板的包括所述像素区的整个表面上沉积第三导电材料；通过剥离工艺去除沉积在剩余的钝化层上的所述第二抗蚀剂图案和第三导电材料；以及在像素区中形成与漏极连接的像素电极。
在另一方面，可以使用压印工艺和仅一次光掩模来实现制造薄膜晶体管阵列基板的方法。
应当理解，本发明的以上的一般性描述和以下的详细描述是示例性的，且旨在提供对所要求保护的本发明的进一步的解释。
附图说明
附图被包括以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的示例性实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1为根据本发明示例性实施方式的薄膜晶体管阵列基板的平面图；
图2为沿着图1的I-I’线截取的截面图；
图3A至图3I为依次示出了根据本发明的使用2-掩模工艺的示例性实施方式的、制造薄膜晶体管阵列基板的方法的各阶段的截面图；
图4示出了暴露辅助连接图案的基本原理；
图5为示出了根据钝化层材料的薄膜晶体管的劣化特性的图；以及
图6为示出了使用压印工艺的、具有三个高度水平的抗蚀剂图案的形式的截面图。
具体实施方式
下面将详细说明本发明实施方式，在附图中示出了这些实施方式的示例。
图1为根据本发明示例性实施方式的薄膜晶体管阵列基板的平面图。图2为沿着图1的I-I’线截取的截面图。
参照图1和图2，根据本发明示例性实施方式的薄膜晶体管阵列基板包括：在下基板1上彼此交叉的选通线2和数据线4，选通线2和数据线4之间设置有栅绝缘层20，在选通线2和数据线4的各交叉点处形成的薄膜晶体管6，在选通线2和数据线4的交叉结构所限定的像素区内形成的像素电极14，与选通线2交叠的存储电容器Cst，与选通线2连接的选通焊盘46，以及与数据线4连接的数据焊盘(未示出)。该薄膜晶体管阵列基板还包括：在选通线2和数据线4的交叉点周围形成的第一狭缝单元SL1和第二狭缝单元SL2，在薄膜晶体管6的沟道周围形成的第三狭缝单元SL3和第四狭缝单元SL4，以及在存储电容器Cst的形成区域周围形成的第五狭缝单元SL5。
选通线2提供选通信号，数据线4提供数据信号。栅绝缘层20设置在选通线2和数据线4之间，以基于选通线2和数据线4的交叉结构来限定像素区。使用第一导电图案(或栅金属图案)形成选通线2，使用第二导电图案(或源/漏金属图案)形成数据线。通过第一狭缝单元SL1和第二狭缝单元SL2将数据线4下面的第一导电图案进行过蚀刻，并与选通线2电气隔离。
薄膜晶体管6响应于选通线2的选通信号而开启或关闭，并利用数据线4的数据信号对像素电极14进行充电。各薄膜晶体管6包括：与选通线2连接的栅极8、与数据线4连接的源极10以及与像素电极14连接的漏极12。各薄膜晶体管6还包括有源层30和欧姆接触层32。有源层30与栅极8交叠(栅绝缘层20设置在栅极8和有源层30之间)并在源极10和漏极12之间形成沟道。欧姆接触层32形成在有源层30的除去沟道之外的有源层30上，以与源极10和漏极12进行欧姆接触。有源层30和欧姆接触层32除了与源极10和漏极12交叠外，还和使用第二导电图案形成的数据线4、存储电极(未示出)以及数据焊盘下电极(未示出)相交叠。源极10下面的第一导电图案通过第三狭缝单元SL3而被过蚀刻，并与栅极8电气隔离。漏极12下面的第一导电图案通过第四狭缝单元SL4而被过蚀刻，并与栅极8电气隔离。
钝化层38覆盖薄膜晶体管6，并保护薄膜晶体管6的沟道免受外界环境影响。
像素电极14形成在像素区中，并由边缘连接到薄膜晶体管6的漏极12。使用第三导电图案形成像素电极14。第一导电图案在漏极12一端的下方露出，以与像素电极14连接来形成辅助连接图案16。辅助连接图案16防止在像素电极14和漏极12彼此连接时在像素电极14和漏极12之间发生连接的断开。像素电极14和与像素电极14相对地设置的公共电极(未示出)一起形成电场。在与下基板1相对的上基板(未示出)和下基板1之间被充电的液晶分子因像素电极14和公共电极之间的电场而旋转。由像素区发出的光的透光率因液晶分子的旋转程度而不同，由此获得灰度级(gray scale)。
通过选通线2和第二导电图案之间的部分交叠来形成存储电容器Cst，栅绝缘层20、有源层30和欧姆接触层32设置在第二导电图案和选通线2之间。存储电容器Cst稳定地保持向像素电极14充电的像素信号直至被施加下一像素信号为止。在存储电容器Cst中，第二导电图案下面的第一导电图案48通过第五狭缝单元SL5而被过蚀刻，并与选通线2电气隔离。第五狭缝单元SL5防止在形成存储电容器Cst时像素电极14和选通线2之间的短路。
选通焊盘46与选通驱动器(未示出)连接，并向选通线2提供选通信号。选通焊盘46包括：从选通线2延伸出的选通焊盘下电极42和直接连接到选通焊盘下电极42的选通焊盘上电极44。使用第三导电图案材料形成选通焊盘上电极44。
数据焊盘与数据驱动器(未示出)连接，并向数据线4提供数据信号。数据焊盘可以包括：从数据线4延伸出的数据焊盘下电极和直接连接到数据焊盘下电极的数据焊盘上电极。可以使用第三导电图案材料形成数据焊盘上电极。
下面参照图3A至图3I来描述根据本发明的示例性实施方式的制造薄膜晶体管阵列基板的方法。
如图3A所示，使用沉积方法(如等离子体增强化学气相沉积(PECVD)方法和溅射方法)在下基板1的整个表面上依次涂敷第一导电材料2’、栅绝缘层20、包括非晶硅层30’和n+掺杂非晶硅层32’的半导体层、第二导电材料4’和第一抗蚀剂35。第一导电材料2’和第二导电材料4’可以是，例如Cr、MoW、MoTi、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)和Cr/Al(Nd)。其它材料也可以用于第一导电材料2’和第二导电材料4’。栅绝缘层20可以由无机绝缘材料(如SiNx和SiOx)形成。其它材料也可以用作栅绝缘层20。
随后，使用第一掩模100通过光刻工艺对第一抗蚀剂进行构图，以形成具有三个高度水平的第一抗蚀剂图案。为此，第一掩模100被实施为包括透射单元102、第一半透反射(transflective)单元104、第二半透反射单元106和遮蔽(shielding)单元108的半色调掩模。在第一掩模100中，由第一半透反射单元104发出的光的量多于由第二半透反射单元106发出的光的量。通过曝光工艺将与透射单元102对应的第一抗蚀剂图案去除。通过曝光工艺将与第一半透反射单元104对应的第一抗蚀剂图案的高度水平降低到第一水平L1。通过曝光工艺将与第二半透反射单元106对应的第一抗蚀剂图案的高度水平降低到第二水平L2，该第二水平L2大于第一水平L1。在沉积工艺中将与遮蔽单元108对应的第一抗蚀剂图案的高度水平保持在第三水平L3。第一抗蚀剂的与透射单元102对应的已去除的部分对应于下基板1的未形成有选通线、选通焊盘、数据线、数据焊盘、薄膜晶体管和存储电容器的区域以及第一狭缝单元SL1至第五狭缝单元SL5的形成区域。具有第一高度水平L1的第一抗蚀剂图案35对应于不与数据线形成区域和存储电容器形成区域交叠的选通线形成区域、不与薄膜晶体管的沟道的形成区域交叠的栅极形成区域、辅助连接图案形成区域和选通焊盘下电极形成区域。具有第二高度水平L2的第一抗蚀剂图案35对应于薄膜晶体管的沟道的形成区域。具有第三高度水平L3的第一抗蚀剂图案35对应于数据线、源极、漏极和存储电容器的形成区域。
如图3B所示，使用第一抗蚀剂图案35通过第一湿式蚀刻工艺对第二导电材料4’进行构图，并随后使用第一抗蚀剂图案35通过第一干式蚀刻工艺同时对n+掺杂非晶硅层32’、非晶硅层30’和栅绝缘层20进行构图。随后，使用第一抗蚀剂图案35通过第一湿式蚀刻工艺对第一导电材料2’进行构图。结果，在与第一抗蚀剂的已去除部分相对应的区域形成第一狭缝单元SL1至第五狭缝单元SL5，并且在第一抗蚀剂的已去除部分中露出下基板1的、未形成有选通线2、选通焊盘、数据线、数据焊盘、薄膜晶体管和存储电容器的区域。将第一导电材料2’过蚀刻，以使第一导电材料2’具有下切(undercut)结构并在第一狭缝单元SL1至第五狭缝单元SL5周围被充分去除。此外，形成包括数据线、源极、与源极一起形成一个整体的漏极和数据焊盘下电极的第二导电图案组4”，形成包括欧姆接触层32和有源层30的半导体图案，以及形成包括选通线2、栅极8、选通焊盘下电极以及辅助连接图案16的第一导电图案组。
如图3C所示，使用O2等离子体通过第一灰化工艺将第一抗蚀剂图案35的整体高度水平降低到第一水平L1。随后，使用具有第一高度水平L1的第一抗蚀剂图案35依次进行第二湿式蚀刻工艺、第二干式蚀刻工艺和第二湿式蚀刻工艺，以露出选通线2的未与数据线交叠的部分、栅极8的未与沟道交叠的部分、辅助连接图案16的部分和选通焊盘下电极。露出辅助连接图案16的部分的原因是：在如图4(B)所示的后续工艺中沉积像素电极14时，防止像素电极14和漏极12之间的连接断开。如果如图4(A)所示的不露出辅助连接图案16的部分，则当沉积像素电极14时，由于辅助连接图案16的部分具有如图3B所示的下切结构，像素电极14和漏极12之间可能出现连接断开。
如图3D所示，使用O2等离子体通过第二灰化工艺将第一抗蚀剂图案35的整体高度水平降低到第二水平L2，以去除沟道上的第一抗蚀剂图案35。随后，使用具有第二高度水平L2的第一抗蚀剂图案35依次进行第三湿式蚀刻工艺和第三干式蚀刻工艺，以对沟道的第二导电图案组4”和欧姆接触层32进行蚀刻。因此，露出了沟道的有源层30，并且源极10和漏极12彼此隔离。随后，通过剥离工艺将保留在第二导电图案组4”中的第一抗蚀剂图案35完全去除。
如图3E所示，使用沉积方法(如PECVD方法)在去除了第一抗蚀剂图案35的下基板1的整个表面上涂敷钝化层38。该钝化层38可以由无机绝缘材料(如SiNx和SiOx)或有机绝缘材料(如聚酰亚胺)形成。由于栅偏压(gate bias stress)造成的薄膜晶体管的劣化特性，因此无机绝缘材料更优于有机绝缘材料。更具体地，使用如图5(A)所示的由SiNx形成的钝化层38时由栅偏压所造成的薄膜晶体管的阈值电压的偏移水平小于使用如图5(B)所示的由聚酰亚胺形成的钝化层38时由栅偏压所造成的薄膜晶体管的阈值电压的偏移水平。薄膜晶体管的阈值电压的偏移水平与薄膜晶体管的劣化程度成比例，并且薄膜晶体管的劣化特性负面地影响图像质量。在图5中，水平轴表示施加到薄膜晶体管的栅极上的电压Vg，垂直轴表示在薄膜晶体管中流动的电流Id。
如图3F所示，将第二抗蚀剂材料涂敷在钝化层的整个表面上。接着使用第二掩模200通过光刻工艺对第二抗蚀剂进行构图，以形成第二抗蚀剂图案40。为此，第二掩模200包括透射单元202和遮蔽单元204。在第二掩模200中，通过曝光工艺将与透射单元202对应的第二抗蚀剂材料去除，以露出像素区中的钝化层38、选通焊盘下电极上的钝化层38和辅助连接图案上的钝化层38。此外，保留与遮蔽单元204相对应的第二抗蚀剂材料。
如图3G所示，使用第二抗蚀剂图案40进行第四干式蚀刻工艺，以去除露出的钝化层38。对钝化层38进行过蚀刻以使得钝化层38在像素区周围具有下切结构。
如图3H所示，使用沉积方法(如溅射方法)在下基板1的包括部分地去除了钝化层38的位置的整个表面上涂敷透明的第三导电材料(如ITO、IZO和TO)。随后，使用剥离(lift-off)工艺将剩余的钝化层38和在剩余的钝化层38上的第三导电图案14’去除。
如图3I所示，由导电材料形成的像素电极14与像素区中漏极12和辅助连接图案16的一侧相连接，并与存储电容器部分地交叠。此外，形成与选通焊盘下电极直接连接的选通焊盘上电极和与数据焊盘下电极直接连接的数据焊盘上电极。
结果，使用两次光掩模可以实现根据本发明示例性实施方式的制造薄膜晶体管阵列基板的方法。
此外，如图6所示，根据本发明另一示例性实施方式的制造薄膜晶体管阵列基板的方法可以通过压印工艺形成具有三个高度水平L1～L3的抗蚀剂图案35，而不是通过如上参照图3所讨论的使用第一掩模100的光刻工艺。在该替换的实施方式中，可以使用模子和仅一次光掩模(即第二掩模200)来制造薄膜晶体管阵列基板。
如上所述，可以通过减少掩模工艺的数目(即2-掩模工艺)来大大地简化根据本发明示例性实施方式的制造薄膜晶体管阵列基板的方法。由此，可以大大降低制造薄膜晶体管阵列基板所需要的成本。
在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型，这对于本领域技术人员是显然的。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。
本申请要求于2009年10月14日提交的韩国专利申请No.10-2009-0097711的优先权，此处以引证的方式并入其全部内容，如同在此进行了完整阐述。

Claims (16)

1.一种制造薄膜晶体管阵列基板的方法，该方法包括如下步骤：
在基板上依次沉积第一导电材料、栅绝缘层、半导体层和第二导电材料；
在所述第二导电材料上形成具有三个高度水平的第一抗蚀剂图案；
使用所述第一抗蚀剂图案通过多道蚀刻工艺来形成选通线、与所述选通线交叉并具有第一狭缝单元和第二狭缝单元的数据线、与所述数据线连接并具有第三狭缝单元的源极、以及与所述源极相对地设置并具有第四狭缝单元的漏极，在所述源极和漏极之间设置有沟道；
在所述基板的、包括所述第一抗蚀剂图案被去除的部分的整个表面上沉积钝化层，并随后在所述钝化层上形成第二抗蚀剂图案；
通过蚀刻工艺去除像素区中的所述第二抗蚀剂图案和所述钝化层；
在所述基板的包括所述像素区的整个表面上沉积第三导电材料；
通过剥离工艺去除沉积在剩余的钝化层上的所述第二抗蚀剂图案和所述第三导电材料；以及
在所述像素区中形成与所述漏极连接的像素电极。
2.根据权利要求1所述的方法，其中，所述第一抗蚀剂图案和所述第二抗蚀剂图案分别通过第一掩模工艺和第二掩模工艺而形成。
3.根据权利要求1所述的方法，其中，所述第一抗蚀剂图案通过压印工艺而形成，并且其中，所述第二抗蚀剂图案通过掩模工艺而形成。
4.根据权利要求1所述的方法，其中，所述数据线下面的所述第一导电材料通过所述第一狭缝单元和所述第二狭缝单元而被过蚀刻，并与所述选通线电隔离；
其中，所述源极下面的所述第一导电材料通过所述第三狭缝单元而被过蚀刻，并与所述栅极电隔离；并且
其中，所述漏极下面的所述第一导电材料通过所述第四狭缝单元而被过蚀刻，并与所述栅极电隔离。
5.根据权利要求1所述的方法，其中，形成所述选通线、所述数据线、所述源极、所述漏极的步骤还包括露出由所述第一导电材料形成的辅助连接图案，以与所述像素电极相连接。
6.根据权利要求1所述的方法，其中，去除所述像素区中的所述钝化层的步骤还包括：对所述第二抗蚀剂图案下面的所述钝化层进行过蚀刻。
7.根据权利要求1所述的方法，其中，所述钝化层包括无机绝缘材料和有机绝缘材料中的一种。
8.根据权利要求1所述的方法，所述方法还包括：形成与所述选通线部分地交叠并具有第五狭缝单元的存储电容器，其中，形成所述存储电容器的所述第一导电材料通过所述第五狭缝单元而被过蚀刻并与所述选通线电隔离。
9.根据权利要求1所述的方法，所述方法还包括：形成与选通驱动器连接的选通焊盘，以向所述选通线提供选通信号。
10.根据权利要求9所述的方法，其中，所述选通焊盘包括从所述选通线延伸出的选通焊盘下电极，以及与所述选通焊盘下电极直接连接的选通焊盘上电极，其中所述选通焊盘上电极由所述第三导电材料形成。
11.根据权利要求1所述的方法，所述方法还包括：形成与数据驱动器连接的数据焊盘，以向所述数据线提供数据信号。
12.根据权利要求11所述的方法，其中，所述数据焊盘被形成为包括从所述数据线延伸出的数据焊盘下电极，以及与所述数据焊盘下电极直接连接的数据焊盘上电极，其中所述数据焊盘上电极由所述第三导电材料形成。
13.根据权利要求2所述的方法，其中，所述第一掩模工艺包括具有透射单元、第一半透反射单元、第二半透反射单元和遮蔽单元的半色调掩模，其中，所述第一半透反射单元发出的光的量多于所述第二半透反射单元发出的光的量。
14.根据权利要求13所述的方法，其中，所述第一抗蚀剂图案的第一高度水平与所述第一半透反射单元相对应并被降到第一水平L1，所述第一抗蚀剂图案的第二高度水平与所述第二半透反射单元相对应并被降到比所述第一水平L1大的第二水平L2，并且所述第一抗蚀剂图案的第三高度水平与所述遮蔽单元相对应并具有第三水平L3。
15.根据权利要求2所述的方法，其中，所述第二掩模工艺包括透射单元和遮蔽单元，其中将与所述透射单元对应的所述第二抗蚀剂图案去除，以露出所述像素区中、所述选通焊盘下电极上的所述钝化层。
16.根据权利要求1所述的方法，其中，所述像素电极由透明材料形成。
CN2010105099439A 2009-10-14 2010-10-13 制造薄膜晶体管阵列基板的方法 Expired - Fee Related CN102044490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0097711 2009-10-14
KR1020090097711A KR101549267B1 (ko) 2009-10-14 2009-10-14 박막 트랜지스터 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
CN102044490A true CN102044490A (zh) 2011-05-04
CN102044490B CN102044490B (zh) 2013-09-04

Family

ID=43855158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105099439A Expired - Fee Related CN102044490B (zh) 2009-10-14 2010-10-13 制造薄膜晶体管阵列基板的方法

Country Status (3)

Country Link
US (1) US7932135B1 (zh)
KR (1) KR101549267B1 (zh)
CN (1) CN102044490B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863320A (zh) * 2017-11-22 2018-03-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板
US11392003B2 (en) 2020-02-06 2022-07-19 Au Optronics Corporation Active device substrate and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI464788B (zh) * 2011-12-22 2014-12-11 Ind Tech Res Inst 感測元件陣列及其製作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057396A1 (en) * 2000-11-10 2002-05-16 Yumiko Tsubo TFT-LCD device having a reduced feed-through voltage
CN1459853A (zh) * 2002-05-20 2003-12-03 吴鸿平 散热翅片、热管或穿管、母板金属一体化散热器
CN1499271A (zh) * 2002-11-11 2004-05-26 Lg.������Lcd���޹�˾ 用于液晶显示器的阵列基板及其制造方法
US20040263710A1 (en) * 2003-06-24 2004-12-30 Song Hong Sung Liquid crystal display panel
CN1591147A (zh) * 2003-09-04 2005-03-09 三星电子株式会社 薄膜晶体管阵列面板
CN1650223A (zh) * 2002-08-21 2005-08-03 三星电子株式会社 薄膜晶体管阵列面板及包括该面板的液晶显示器
US20050242347A1 (en) * 2004-04-29 2005-11-03 Han-Chung Lai [thin film transistor array and fabricating method thereof]
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861365B2 (en) 2002-06-28 2005-03-01 Hewlett-Packard Development Company, L.P. Method and system for forming a semiconductor device
US7059834B2 (en) 2003-01-24 2006-06-13 United Technologies Corporation Turbine blade
US7070406B2 (en) 2003-04-29 2006-07-04 Hewlett-Packard Development Company, L.P. Apparatus for embossing a flexible substrate with a pattern carried by an optically transparent compliant media
US7202179B2 (en) 2004-12-22 2007-04-10 Hewlett-Packard Development Company, L.P. Method of forming at least one thin film device
US7521313B2 (en) 2005-01-18 2009-04-21 Hewlett-Packard Development Company, L.P. Thin film device active matrix by pattern reversal process
US7585424B2 (en) 2005-01-18 2009-09-08 Hewlett-Packard Development Company, L.P. Pattern reversal process for self aligned imprint lithography and device
US7341893B2 (en) 2005-06-02 2008-03-11 Hewlett-Packard Development Company, L.P. Structure and method for thin film device
US7541227B2 (en) 2005-06-02 2009-06-02 Hewlett-Packard Development Company, L.P. Thin film devices and methods for forming the same
US7291564B1 (en) 2006-04-28 2007-11-06 Hewlett-Packard Development Company, L.P. Method and structure for facilitating etching

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057396A1 (en) * 2000-11-10 2002-05-16 Yumiko Tsubo TFT-LCD device having a reduced feed-through voltage
CN1459853A (zh) * 2002-05-20 2003-12-03 吴鸿平 散热翅片、热管或穿管、母板金属一体化散热器
CN1650223A (zh) * 2002-08-21 2005-08-03 三星电子株式会社 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN1499271A (zh) * 2002-11-11 2004-05-26 Lg.������Lcd���޹�˾ 用于液晶显示器的阵列基板及其制造方法
US20040263710A1 (en) * 2003-06-24 2004-12-30 Song Hong Sung Liquid crystal display panel
CN1591147A (zh) * 2003-09-04 2005-03-09 三星电子株式会社 薄膜晶体管阵列面板
US20050242347A1 (en) * 2004-04-29 2005-11-03 Han-Chung Lai [thin film transistor array and fabricating method thereof]
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863320A (zh) * 2017-11-22 2018-03-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
CN107863320B (zh) * 2017-11-22 2019-04-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
US11392003B2 (en) 2020-02-06 2022-07-19 Au Optronics Corporation Active device substrate and method for manufacturing the same
CN113013096A (zh) * 2021-03-01 2021-06-22 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
KR101549267B1 (ko) 2015-09-11
US20110086450A1 (en) 2011-04-14
KR20110040445A (ko) 2011-04-20
CN102044490B (zh) 2013-09-04
US7932135B1 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100399193C (zh) 掩模
CN102269900B (zh) Tft阵列基板及其制造方法
CN100557492C (zh) 液晶显示器件及其制造方法
US7599034B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
CN100388104C (zh) 薄膜晶体管阵列基板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN100380220C (zh) 液晶显示器件及其制造方法
CN103033999A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN101726947A (zh) 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
CN100368920C (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
KR100698062B1 (ko) 액정표시소자 및 그 제조방법
CN103280428B (zh) Tft-lcd阵列面板结构及其制造方法
CN101645417A (zh) 薄膜晶体管阵列基板的制造方法
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN101017832A (zh) 薄膜晶体管基板及其制造方法以及具有该基板的显示面板
CN100376996C (zh) 水平电场施加型液晶显示器及其制造方法
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
US10303027B2 (en) Liquid crystal display device and manufacturing method thereof
CN101587861A (zh) 薄膜晶体管阵列基板制造方法
KR20040064466A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20211013