CN103033999A - 薄膜晶体管基板和制造薄膜晶体管基板的方法 - Google Patents

薄膜晶体管基板和制造薄膜晶体管基板的方法 Download PDF

Info

Publication number
CN103033999A
CN103033999A CN2012103491491A CN201210349149A CN103033999A CN 103033999 A CN103033999 A CN 103033999A CN 2012103491491 A CN2012103491491 A CN 2012103491491A CN 201210349149 A CN201210349149 A CN 201210349149A CN 103033999 A CN103033999 A CN 103033999A
Authority
CN
China
Prior art keywords
electrode
passivating film
photoetching agent
grid
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103491491A
Other languages
English (en)
Other versions
CN103033999B (zh
Inventor
郭喜荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103033999A publication Critical patent/CN103033999A/zh
Application granted granted Critical
Publication of CN103033999B publication Critical patent/CN103033999B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及薄膜晶体管基板和制造薄膜晶体管基板的方法。公开了减少了工序数量的薄膜晶体管基板和制造薄膜晶体管基板的方法。所述方法包括：通过第一掩模工序，在基板上形成包括栅极和选通线的第一导电图案；淀积栅绝缘膜，并通过第二掩模工序形成包括半导体图案、源极和漏极以及数据线的第二导电图案；淀积第一钝化膜和第二钝化膜，并通过第三掩模工序形成穿过第一钝化膜和第二钝化膜并露出漏极的像素接触孔；通过第四掩模工序，形成包括公共电极和公共线的第三导电图案并同时形成与公共电极形成底切结构的第三钝化膜，并通过掀离工序艺形成包括像素电极的第四导电图案。

Description

薄膜晶体管基板和制造薄膜晶体管基板的方法
技术领域
本发明涉及薄膜晶体管基板和制造薄膜晶体管基板的方法，更具体地，涉及减少了工序数量的薄膜晶体管基板和制造该薄膜晶体管基板的方法。
背景技术
液晶显示装置通过使用电场调整具有电介质各向异性的液晶的透光率来显示图像。这种液晶显示装置包括：液晶显示面板，其包括彼此相对地结合的薄膜晶体管基板和滤色器基板；背光单元，其向液晶显示面板照射光；以及驱动电路单元，其驱动液晶显示面板。
薄膜晶体管基板包括：在下基板上彼此交叉地形成的选通线和数据线，栅绝缘膜被置于选通线与数据线之间；形成在交叉位置处的薄膜晶体管（TFT）；像素电极，其通过接触孔连接到TFT的漏极；以及应用于薄膜晶体管基板的下配向膜。
滤色器基板包括用于实现颜色的滤色器、用于防止漏光的黑底、与像素电极形成垂直电场的公共电极以及应用于滤色器基板以对液晶进行定向的上配向膜。
液晶显示面板可按照扭曲向列（TN）模式形成，在该扭曲向列模式中，电极分别安装在两个基板上，液晶指向矢被定向为扭曲90°，并通过向所述电极施加电压而被驱动。此外，可使用共平面开关（IPS:in-plane switching）模式或边缘场开关（FFS:fringe field switching）模式，在IPS模式中，两个电极形成在一个基板上，并且通过两个电极之间产生的水平电场来调整液晶指向失，在FFS模式中，两个电极由透明导体形成，并两个电极之间的间隔被减小，使得液晶分子被两个电极之间形成的边缘场操作。
这里，制造FFS模式薄膜晶体管基板的方法包括以下工序：使用第一掩模形成栅极；使用第二掩模形成半导体图案；使用第三掩模形成源极/漏极；使用第四掩模形成包括像素接触孔和焊盘区的接触孔的第一钝化膜；使用第五掩模形成像素电极；使用第六掩模形成包括像素接触孔和焊盘区的接触孔的第二钝化膜；以及使用第七掩模在第二钝化膜上形成公共电极。如上所述，这种制造FFS模式薄膜晶体管基板的方法至少需要7道掩模工序，因此可导致加工成本和加工时间增加。
发明内容
因此，本发明旨在一种薄膜晶体管基板和制造薄膜晶体管基板的方法，它们大致上消除了由于现有技术的局限和缺点导致的一个或多个问题。
本发明的目的在于提供一种减少了工序数量的薄膜晶体管基板和制造薄膜晶体管基板的方法。
本发明的附加优点、目的和特征将在下面的描述中部分描述且将对于本领域普通技术人员在研究下文后变得明显，或可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种薄膜晶体管基板包括：多条选通线；与所述多条选通线交叉的多条数据线；薄膜晶体管，所述薄膜晶体管中的每一个包括连接到所述多条选通线的栅极、连接到所述多条数据线的源极、与所述源极相对地形成的漏极以及半导体图案，所述半导体图案与所述栅极交叠，其中栅绝缘膜被置于所述半导体图案与所述栅极之间；第一钝化膜至第三钝化膜，它们覆盖所述薄膜晶体管，并且包括露出每一个所述薄膜晶体管的漏极的像素接触孔；像素电极，其连接到所述漏极并且形成在所述第三钝化膜的凹槽内；以及公共电极，其与所述像素电极形成边缘场，并且所述公共电极与所述像素电极被所述公共电极与所述第三钝化膜的底切（undercut）结构提供的空间隔开。
所述薄膜晶体管基板还可以包括连接到所述多条选通线的栅焊盘以及连接到所述多条数据线的数据焊盘。
所述栅焊盘中的每一个可以包括：栅焊盘下电极，其连接到所述多条选通线；第一栅接触孔至第四栅接触孔，它们穿过所述第一钝化膜至所述第三钝化膜以及所述栅绝缘膜；以及栅焊盘上电极，其连接到所述栅焊盘下电极，所述栅焊盘上电极在与所述像素电极相同的层中由与所述像素电极相同的材料形成，并且所述栅焊盘上电极与所述公共电极被所述底切结构提供的空间隔开。
所述数据焊盘中的每一个可以包括：数据焊盘下电极，其连接到所述多条数据线；第一数据接触孔至第三数据接触孔，它们穿过所述第一钝化膜至所述第三钝化膜；以及数据焊盘上电极，其连接到所述数据焊盘下电极，所述数据焊盘上电极在与所述像素电极相同的层中由与所述像素电极相同的材料形成，并且所述数据焊盘上电极与所述公共电极被所述底切结构提供的空间隔开。
所述像素电极的厚度可以大于所述公共电极的厚度。
所述第三钝化膜的宽度可以小于所述第二钝化膜的宽度。
在本发明的另一方面，一种制造薄膜晶体管基板的方法包括：通过第一掩模工序在基板上形成包括栅极和选通线的第一导电图案；在具有所述第一导电图案的所述基板上淀积栅绝缘膜，并且通过第二掩模工序在所述栅绝缘膜上形成包括半导体图案、源极和漏极以及数据线的第二导电图案；在具有所述第二导电图案的所述基板上淀积第一钝化膜和第二钝化膜，并且通过第三掩模工序形成穿过所述第一钝化膜和所述第二钝化膜并露出所述漏极的像素接触孔；通过第四掩模工序，在所述第一钝化膜和所述第二钝化膜上形成包括公共电极和公共线的第三导电图案，同时形成与所述公共电极形成底切结构的第三钝化膜，并且通过掀离工序形成包括像素电极的第四导电图案。
所述第三导电图案和所述第四导电图案的形成可以包括：在所述第一钝化膜和所述第二钝化膜上顺序地淀积第一透明电极层、所述第三钝化膜和光刻胶；通过所述第四掩模工序形成具有不同厚度的第一光刻胶图案和第二光刻胶图案；利用所述第一光刻胶图案和所述第二光刻胶图案，通过干法刻蚀工序对所述第三钝化膜进行构图；通过所述第一透明电极层的湿法刻蚀工序，形成与所述第三钝化膜具有所述底切结构的所述公共电极；通过灰化所述第一光刻胶图案和所述第二光刻胶图案，去除所述第二光刻胶图案并减小所述第一光刻胶图案的厚度；通过干法刻蚀工序形成所述第三钝化膜与所述第一光刻胶图案的底切结构以及所述第三钝化膜的凹槽；通过在所述第三钝化膜和所述第一光刻胶图案上淀积第二透明导电层，并且通过所述掀离工序去除所述第一光刻胶图案和形成在所述第一光刻胶图案上的所述第二透明导电层，在所述第三钝化膜的凹槽内形成所述像素电极，。
所述第一光刻胶图案与所述第三钝化膜之间可以形成空间。
在所述掀离工序期间，剥离剂可以渗透到所述第一光刻胶图案与所述第三钝化膜之间的空间中，因而将所述第一光刻胶图案和形成在所述第一光刻胶图案上的所述第二透明电极层与所述第三钝化膜分开。
所述方法还可以包括形成连接到所述选通线的栅焊盘，所述栅焊盘的形成可以包括：通过所述第一掩模工序，与所述栅极同时地形成具有与所述栅极相同的材料的栅焊盘下电极；以及利用所述第一光刻胶图案和所述第二光刻胶图案，通过刻蚀工序形成穿过所述第一钝化膜至所述第三钝化膜以及所述栅绝缘膜的第一栅接触孔至第四栅接触孔，并且与此同时，通过所述掀离工序，与所述像素电极同时地形成具有与所述像素电极相同的材料的栅焊盘上电极。
所述栅焊盘上电极与所述公共电极可以被所述底切结构提供的空间彼此隔开。
所述方法还可包括形成连接到所述数据线的数据焊盘，所述数据焊盘的形成包括：通过所述第二掩模工序，与所述源极和所述漏极同时地形成具有与所述源极和所述漏极相同的材料的数据焊盘下电极；以及利用所述第一光刻胶图案和所述第二光刻胶图案，通过刻蚀工序形成穿过所述第一钝化膜至所述第三钝化膜的第一数据接触孔至第三数据接触孔，并且与此同时，通过所述掀离工序，与所述像素电极同时地形成具有与所述像素电极相同的材料的数据焊盘上电极。
所述数据焊盘上电极与所述公共电极可以被所述底切结构提供的空间彼此隔开。
所述像素电极的厚度可以大于所述公共电极的厚度。
所述第三钝化膜的宽度可以小于所述第二钝化膜的宽度。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本申请中以提供对本发明的进一步理解，并结合到本申请中且构成本申请的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1是示出根据本发明一个实施方式的薄膜晶体管基板的平面图；
图2是图1中示出的薄膜晶体管基板的沿线I-I’、II-II’、III-III’和IV-IV’获取的截面图；
图3A和图3B是示出制造图1和图2中示出的薄膜晶体管基板的第一导电图案的方法的平面图和截面图；
图4A和图4B是示出制造图1和图2中示出的薄膜晶体管基板的半导体图案和第二导电图案的方法的平面图和截面图；
图5A和图5B是示出图4B中示出的制造半导体图案和第二导电图案的方法的截面图；
图6A和图6B是示出制造图1和图2中示出的薄膜晶体管基板的第一钝化膜和第二钝化膜的方法的平面图和截面图；
图7A和图7B是示出制造图1和图2中示出的薄膜晶体管基板的第三导电图案、第四导电图案和第三钝化膜的方法的平面图和截面图；以及
图8A至图8F是示出图7B中示出的制造薄膜晶体管基板的第三导电图案、第四导电图案和第三钝化膜的方法的截面图。
具体实施方式
下面将详细描述本发明的优选实施方式，在附图中例示出了其示例。下面将通过详细描述给出本发明的构造及其功能。在可能的情况下，相同的标号在整个附图中代表相同或类似部件。在下面对本发明的描述中，当对已知功能和构造的详细描述可使得本发明的主题变得不清楚时，将省略对已知功能和构造的详细描述。
以下将参照图1至图8F来描述本发明的优选实施方式。
图1是示出根据本发明一个实施方式的薄膜晶体管基板的平面图，图2是图1中示出的薄膜晶体管基板的沿线I-I’、II-II’、III-III’和IV-IV’获取的截面图。
图1和图2中示出的薄膜晶体管基板包括分别连接到选通线102和数据线104的薄膜晶体管130、在交叉点设置的像素区中形成的像素电极122、与像素电极122形成边缘场的公共电极124、连接到选通线102的栅焊盘150、连接到数据线104的数据焊盘160以及连接到公共线126的公共焊盘128。
薄膜晶体管130响应于被提供到选通线102的扫描信号而向像素电极122充入被提供到数据线104的像素信号，并保持像素电极122被充入该像素信号。为此，薄膜晶体管130包括栅极106、源极108、漏极110、有源层114和欧姆接触层116。
栅极106连接到选通线102，使得来自选通线102的扫描信号被提供到栅极106。源极108连接到数据线104，使得来自数据线104的像素信号被提供到源极108。漏极110与源极108相对地形成，其中漏极110与源极108之间被插入了有源层114的沟道部分，并且漏极110将来自数据线104的像素信号提供到像素电极122。有源层114与栅极106交叠，其中有源层114与栅极106被插入了栅绝缘膜112，并且有源层114在源极108与漏极110之间形成沟道部分。在源极108、漏极110与有源层114之间（即，在除了沟道部分之外的有源层114上）形成欧姆接触层116。欧姆接触层116用于减小源极108与有源层114之间以及漏极110与有源层114之间的电接触电阻。
像素电极122通过第一像素接触孔120a、第二像素接触孔120b和第三像素接触孔120c连接到薄膜晶体管130的漏极110，并且形成在第三钝化膜136的凹槽236a内，第三钝化膜136形成在公共电极124上。由此，来自数据线104的像素信号通过薄膜晶体管130提供到像素电极122。
公共电极124连接到公共线126，因此公共电压通过公共线126提供到公共电极124。公共电极124与像素电极122交叠，其中第三钝化膜136被置于公共电极124与像素电极122之间，从而形成边缘场。由于这种边缘场，在薄膜晶体管基板与滤色器基板之间沿水平方向排布的液晶分子由于电介质各向异性而旋转。此外，像素区透过的光的透光率根据液晶分子的旋转角度而变化，从而产生图像。这里，如图2所示，公共电极124形成在第二钝化膜134上，并且与第三钝化膜136具有底切结构，公共电极124与像素电极122被公共电极124与第三钝化膜136之间的底切结构彼此隔开。该底切结构在公共电极124与像素电极122之间提供了空间W。为了减小公共电极124与数据线104之间寄生电容的产生，第二钝化膜134由例如感光亚克力的有机绝缘材料形成，因此第二钝化膜134可以增加公共电极124与数据线104之间的距离。
像素电极122的厚度大于公共电极124的厚度。通过如上所述地形成公共电极124与第三钝化膜136的底切结构，第三钝化膜136的宽度大于公共电极124的宽度。由此，当在具有底切结构的第三钝化膜136上淀积像素电极122时，像素电极122的厚度被形成为比公共电极124的厚度厚，以防止像素电极122的开口。
此外，为了改善在第三钝化膜136上形成的像素电极122的阶梯形覆盖，如图2所示，第三钝化膜136的宽度A被形成为小于第二钝化膜134的宽度B。
公共电极124由透明电极材料形成，氧化锡（TO）、氧化铟锡（ITO）、氧化铟锌（IZO）、氧化铟锡锌物（ITZO）等可以用作透明电极材料。
栅焊盘150将来自选通驱动器（未示出）的扫描信号提供到选通线102。为此，栅焊盘150包括栅焊盘下电极152和栅焊盘上电极156，选通下电极152连接到选通线102，栅焊盘上电极156通过穿过第一钝化膜132、第二钝化膜134和第三钝化膜136的第一栅接触孔154a、第二栅接触孔154b、第三栅接触孔154c、第四栅接触孔154d以及栅绝缘膜112而连接到栅焊盘下电极152。在形成像素电极122时，在与像素电极122相同的层中与像素电极122同时地形成具有与像素电极122相同的材料的栅焊盘上电极156。栅焊盘上电极156与在第二钝化膜134上形成的公共电极124隔开以不连接到公共电极124。即，公共电极124与栅焊盘上电极156被底切结构提供的空间彼此隔开，从而彼此不连接。如图2所示，栅焊盘下电极152包括至少152a和152b两层。
数据焊盘160将来自数据驱动器（未示出）的像素信号提供到数据线104。为此，数据焊盘160包括数据焊盘下电极162和数据焊盘上电极166，数据焊盘下电极162连接到数据线104，而数据焊盘上电极166通过穿过第一钝化膜132、第二钝化膜134和第三钝化膜136的第一数据接触孔164a、第二数据接触孔164b和第三栅接触孔164c连接到数据焊盘下电极162。当形成像素电极122时，在与像素电极122相同的层中与像素电极122同时地形成具有与像素电极122相同的材料的数据焊盘上电极166。数据焊盘上电极166与在第二钝化膜134上形成的公共电极124隔开，从而不连接到公共电极124。即，公共电极124与数据焊盘上电极166被底切结构提供的空间彼此隔开，从而彼此不连接。如图2所示，数据焊盘下电极162具有其中层叠了半导体层162a和162b以及漏极162c的结构。
图3A至图8F是示出制造图2中示出的薄膜晶体管基板的方法的平面图和截面图。
参照图3A和图3B，在基板101上形成第一导电图案，该第一导电图案包括栅极106、选通线102和栅焊盘下电极152。
更详细地，通过诸如溅射法的淀积方法在基板101上形成包括至少两层的栅金属层。所述栅金属层可以具有其中层叠了两层或更多层的结构，诸如铝/铬、铝/钼、铝（钕）/铝、铝（钕）/铬、钼/铝（钕）/钼、铜/钼、铜/钼/钛、钛/铝（钕）/钛、钼/铝、钼/钛/铝（钕）、铜合金/钼、铜合金/铝、铜合金/钼合金、铜合金/铝合金、铝/钼合金、钼合金/铝、铝合金/钼合金、钼合金/铝合金或钼/铝合金，或者具有使用钼、钛、铜、铝钕、铝、铬、钼合金、铜合金或铝合金的单层结构。之后，通过利用第一掩模的光刻工序和刻蚀工序对栅金属层进行构图，形成包括栅极106、选通线102和栅焊盘下电极152的第一导电图案。
参照图4A和图4B，栅绝缘膜112形成在具有第一导电图案、包括有源层114和欧姆接触层116的半导体图案115以及包括源极108和漏极110的第二导电图案的基板101上，并且数据线104和数据焊盘下电极162形成在具有栅绝缘膜112的基板101上。
更详细地，在具有栅金属图案的下基板101上顺序地形成栅绝缘膜112、非晶硅层132、掺杂了杂质（n+或p+）的非晶硅层216和数据金属层218。例如，非晶硅层132和掺杂了杂质的非晶硅层216通过等离子体增强化学气相沉积（PECVD）形成，而数据金属层218通过溅射法形成。栅绝缘膜112由诸如氧化硅（SiOx）或氮化硅（SiNx）的无机绝缘材料形成，而数据金属层218可以具有由诸如钼、钛、铜、铝钕、铝、铬、钼合金、铜合金或铝合金的金属形成的单层结构，或者可以具有其中层叠了诸如铝/铬、铝/钼、铝（钕）/铝、铝（钕）/铬、钼/铝（钕）/钼、铜/钼、钛/铝（钕）/钛、钼/铝、钼/钛/铝（钕）、铜合金/钼、铜合金/铝、铜合金/钼合金、铜合金/铝合金、铝/钼合金、钼合金/铝、铝合金/钼合金、钼合金/铝合金或钼/铝合金的两层或更多层的结构。在向数据金属层218施敷了光刻胶后，利用狭缝（slit）掩模或半色调（half-tone）掩模作为第二掩模，通过光刻胶工序对光刻胶进行曝光和显影，形成具有阶梯差的光刻胶图案220a和220b。将参照图5A和图5对此进行描述。
如图5A所示，半色调掩模包括：遮挡区S1，其具有在基板上形成的遮挡层172；半透光区S2，其具有在基板上形成的半透光层174；以及透光区S3，其仅设置在基板上。可使用上述的半色调掩模，或者可使用狭缝掩模（未示出）。这里，将示例性地描述半色调掩模的使用。如图5A所示，由于遮挡区S1位于将形成半导体图案115和第二导电图案并且遮挡UV光的区域，所以第一光刻胶图案220a在显影之后保留在遮挡区S1。如图5A所示，由于半透光区S2包括在层叠在将形成薄膜晶体管的沟道并且调节透光率的区域上的半透光层174，所以比第一光刻胶图案220a薄的第二光刻胶图案220b在显影之后保留在半透光区S2。此外，如图5A所示，由于透光区S3透过所有UV光，所以光刻胶在显影之后未保留在透光区S3。
如图5B所示，利用具有阶梯差的光刻胶图案220a和220b，通过刻蚀工序对数据金属层218、非晶硅层132和掺杂了杂质（n+或p+）的非晶硅层216进行构图，形成了第二导电图案及其下面的半导体图案115。
之后，利用氧（O2）等离子体，通过灰化工序减小第一光刻胶图案220a的厚度并去除第二光刻胶图案220b。之后，利用灰化的第一光刻胶图案220a，通过刻蚀工序去除露出的数据金属层218及其下面的掺杂了杂质的非晶硅层216。由此，源极108与漏极110彼此分隔开，露出有源层114。
之后，通过剥离工序去除源极108/漏极110、数据线104和数据焊盘下电极162上的第一光刻胶图案220a。
参照图6A和图6B，在具有半导体图案115和第二导电图案的基板101上形成了具有第一栅接触孔154a、第二栅接触孔154b和第三栅接触孔154c、第一数据接触孔164a和第二数据接触孔164b以及第一像素接触孔120a和第二像素接触孔120b的第一钝化层132和第二钝化层134。
更详细地，通过PECVD或化学气相沉积（CVD），在具有半导体图案115和第二导电图案的基板101上淀积了第一钝化膜132和第二钝化膜134。第一钝化膜132可以由与栅绝缘膜112相同的无机绝缘材料形成，而第二钝化膜134可以由例如感光亚克力的有机绝缘材料形成。利用第三掩模，通过光刻工序和刻蚀工序对第一钝化层132和第二钝化层134进行构图，由此形成第一栅接触孔154a、第二栅接触孔154b和第三栅接触孔154c、第一数据接触孔164a和第二数据接触孔164b以及第一像素接触孔120a和第二像素接触孔120b。第一像素接触孔120a和第二像素接触孔120b穿过第一钝化层132和第二钝化层134以露出漏极110，第一栅接触孔154a、第二栅接触孔154b和第三栅接触孔154c穿过栅绝缘膜112以及第一钝化层132和第二钝化层134以露出栅焊盘下电极152，并且第一数据接触孔164a和第二数据接触孔164b穿过第一钝化层132和第二钝化层134以露出数据焊盘下电极162。
参照图7A和图7B，在具有第一钝化层132和第二钝化层134的基板101上形成包括公共电极124、公共线126和公共焊盘128的第三导电图案，同时，在第三钝化膜136上形成包括像素电极122a和122b、栅焊盘上电极156以及数据焊盘上电极166的第四导电图案。
更详细地，在具有第一钝化层132和第二钝化层134的基板101上顺序地层叠第一透明电极层124a、第三钝化膜136和光刻胶220。第一透明电极层124a可以通过使用溅射法淀积氧化锡（TO）、氧化铟锡（ITO）、氧化铟锌（IZO）或者氧化铟锡锌（ITZO）来形成，而第三钝化膜136可以通过使用PECVD或者CVD法淀积无机绝缘材料来形成。在将光刻胶220施敷到第三钝化膜136之后，通过使用狭缝掩模或者半色调掩模210作为第四掩模进行光刻胶工序，对光刻胶220进行显影和曝光，由此形成具有阶梯差的光刻胶图案220a和220b。将参照图8A至图8F对此进行描述。
如图8A所示，半色调掩模210包括具有形成在基板上的遮挡层210a的遮挡区S1、具有仅形成在基板上的半透光层210b的半透光区S2和仅设置在基板上的透光区S3。如图8A所示，由于遮挡区S1位于将要形成第三钝化膜136的突起236b并且遮挡UV光的区域，所以第一光刻胶图案220a在显影之后保留在遮挡区S1。如图8A所示，由于半透光区S2包括层叠在将形成第三钝化膜136的凹槽136a并且调节透光率的区域上的半透光层210b，所以比第一光刻胶图案220a薄的第二光刻胶图案220b在显影之后保留在半透光区S2。此外，如图5A所示，由于透光区S3位于将形成第三像素接触孔120c、第四栅接触孔154d和第三数据接触孔164c并且使所有UV光透过的区域，所以光刻胶在显影之后未保留在传输区S3。此外，对遮挡层210a和半透光层210b进行调整，使得第三钝化层136的宽度A小于第二钝化层134的宽度B。形成比第二钝化层134的宽度B小的第三钝化层136的宽度A在淀积像素电极122时可以改善像素电极122的阶梯形覆盖。
如图8B所示，通过利用具有阶梯差的光刻胶图案220a和220b进行干法刻蚀工序对第三钝化膜136a进行构图，并通过湿法刻蚀工序去除第一透明电极层124，形成了公共电极124。这里，公共电极124具有底切结构，其中，公共电极124的宽度通过湿法刻蚀工序小于形成在公共电极124上的第三钝化膜136的宽度。此外，如图8B所示，通过调整半透光层210b和遮挡层210a的宽度，第三钝化膜136的宽度A小于第二钝化膜134的宽度B。
之后，如图8C所示，通过使用氧（O2）等离子体进行灰化工序，减小了第一光刻胶图案220a的厚度并去除了第二光刻胶图案220b。
之后，如图8D所示，通过干法刻蚀工序对第三钝化膜136进行局部刻蚀，第三钝化膜136形成底切结构，其中，第三钝化膜136的宽度小于形成在第三钝化膜136上的第一光刻胶图案220a的宽度。由此，在第三钝化膜136上形成凹槽236a和突起236b。
如图8E所示，第二透明电极层122a淀积在第一光刻胶图案220a的整个表面上，与第三钝化膜136形成底切结构。由于底切结构，第二透明电极层122a淀积在第三钝化膜136的凹槽236a内，并且淀积在第一光刻胶图案220a上。此外，第二透明电极层122a与公共电极124被第三钝化层136与公共电极124之间的底切结构提供的空间隔开。第一光刻胶图案220a与第三钝化膜136之间的空间是由第一光刻胶图案220a与第三钝化膜136之间的底切结构形成的。此外，第二透明电极层122a被淀积为厚度大于公共电极124的厚度。这样做的原因是，当淀积第二透明电极层122a时，第二透明电极层122a可能由于底切结构而被打开。
由此，通过利用掀离工序去除第一光刻胶图案220a和形成在第一光刻胶图案220a上的第二透明电极层122a，对第二透明电极层122a进行了构图。更详细地，在掀离工序中，剥离剂渗透到第一光刻胶图案220a与第三钝化层136之间的空间中，并因而将第一光刻胶图案220a和形成在第一光刻胶图案220a上的第二透明电极层122a与第三钝化层136分开，由此形成包括形成在第三钝化层136内的像素电极122、栅焊盘上电极156和数据焊盘上电极166的第四导电图案。第一光刻胶图案220a与第三钝化膜136之间的空间起到剥离剂的渗透路径的作用，由此允许容易地从第三钝化膜136去除第一光刻胶图案220a。
从以上描述明显可以看出，在根据本发明的薄膜晶体管和制造薄膜晶体管的方法中，通过使用相同掩模的工序形成源极/漏极和半导体图案，并且通过使用相同掩模的工序形成第三钝化膜、公共电极和像素电极，由此少用了至少三个掩模。
由此，与需要7道掩模工序的常规的边缘场模式薄膜晶体管基板相比，根据本发明的薄膜晶体管基板通过四道掩模工序就可形成，因此减少了加工成本和加工时间。
此外，根据本发明的制造薄膜晶体管基板的方法利用诸如感光亚克力的有机绝缘材料来形成钝化层，并且减小数据线与公共电极之间的寄生电容，从而减小了功耗。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明的实施方式中做出各种修改和变型。因而，本发明的实施方式旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。
本申请要求于2011年10月6日提交的韩国专利申请No.10-2011-0101959的优先权，此处以引证的方式并入其全部内容。

Claims (16)

1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
多条选通线；
与所述多条选通线交叉的多条数据线；
薄膜晶体管，所述薄膜晶体管中的每一个包括连接到所述多条选通线的栅极、连接到所述多条数据线的源极、与所述源极相对地形成的漏极以及半导体图案，所述半导体图案与所述栅极交叠，其中在所述半导体图案与所述栅极之间插入了栅绝缘膜；
第一钝化膜至第三钝化膜，它们覆盖所述薄膜晶体管，并且包括像素接触孔以露出所述薄膜晶体管中的每一个的漏极；
像素电极，所述像素电极连接到所述漏极，并且形成在所述第三钝化膜的凹槽内；以及
公共电极，所述公共电极与所述像素电极一起形成边缘场，并且所述公共电极与所述像素电极被所述公共电极与所述第三钝化膜的底切结构提供的空间隔开。
2.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括：
栅焊盘，所述栅焊盘连接到所述多条选通线；以及
数据焊盘，所述数据焊盘连接到所述多条数据线。
3.根据权利要求2所述的薄膜晶体管基板，其中所述栅焊盘中的每一个包括：
栅焊盘下电极，其连接到所述多条选通线；
第一栅接触孔至第四栅接触孔，它们穿过所述第一钝化膜至所述第三钝化膜以及所述栅绝缘膜；以及
栅焊盘上电极，其连接到所述栅焊盘下电极，在与所述像素电极相同的层中由与所述像素电极相同的材料形成，并且所述栅焊盘上电极与所述公共电极被所述底切结构提供的空间隔开。
4.根据权利要求2所述的薄膜晶体管基板，其中所述数据焊盘中的每一个包括：
数据焊盘下电极，其连接到所述多条数据线；
第一数据接触孔至第三数据接触孔，它们穿过所述第一钝化膜至所述第三钝化膜；以及
数据焊盘上电极，其连接到所述数据焊盘下电极，在与所述像素电极相同的层中由与所述像素电极相同的材料形成，并且所述数据焊盘上电极与所述公共电极被所述底切结构提供的空间隔开。
5.根据权利要求1所述的薄膜晶体管基板，其中所述像素电极的厚度大于所述公共电极的厚度。
6.根据权利要求1所述的薄膜晶体管基板，其中所述第三钝化膜的宽度小于所述第二钝化膜的宽度。
7.一种制造薄膜晶体管基板的方法，该方法包括：
通过第一掩模工序，在基板上形成包括栅极和选通线的第一导电图案；
在具有所述第一导电图案的所述基板上淀积栅绝缘膜，并且通过第二掩模工序在所述栅绝缘膜上形成包括半导体图案、源极和漏极以及数据线的第二导电图案；
在具有所述第二导电图案的所述基板上淀积第一钝化膜和第二钝化膜，并且通过第三掩模工序形成穿过所述第一钝化膜和所述第二钝化膜并露出所述漏极的像素接触孔；以及
通过第四掩模工序，在所述第一钝化膜和所述第二钝化膜上形成包括公共电极和公共线的第三导电图案，同时形成与所述公共电极形成底切结构的第三钝化膜，并且通过掀离工序形成包括像素电极的第四导电图案。
8.根据权利要求7所述的方法，其中所述第三导电图案和所述第四导电图案的形成包括：
在所述第一钝化膜和所述第二钝化膜上顺序地淀积第一透明电极层、所述第三钝化膜和光刻胶；
通过所述第四掩模工序，形成具有不同厚度的第一光刻胶图案和第二光刻胶图案；
利用所述第一光刻胶图案和所述第二光刻胶图案，通过干法刻蚀工序，对所述第三钝化膜进行构图；
通过针对所述第一透明电极层的湿法刻蚀工序，形成与所述第三钝化膜具有底切结构的公共电极；
通过灰化所述第一光刻胶图案和所述第二光刻胶图案，去除所述第二光刻胶图案并减小所述第一光刻胶图案的厚度；
通过干法刻蚀工序，形成所述第三钝化膜与所述第一光刻胶图案的底切结构以及所述第三钝化膜的凹槽；以及
通过在所述第三钝化膜和所述第一光刻胶图案上淀积第二透明导电层并通过所述掀离工序去除所述第一光刻胶图案和形成在所述第一光刻胶图案上的所述第二透明导电层，在所述第三钝化膜的所述凹槽内形成所述像素电极。
9.根据权利要求8所述的方法，其中在所述第一光刻胶图案与第三钝化膜之间形成空间。
10.根据权利要求9所述的方法，其中在所述掀离工序期间，剥离剂渗透到所述第一光刻胶图案与所述第三钝化膜之间的所述空间中，从而使所述第一光刻胶图案和形成在所述第一光刻胶图案上的所述第二透明电极层与所述第三钝化膜分开。
11.根据权利要求8所述的方法，该方法还包括形成连接到所述选通线的栅焊盘，其中所述栅焊盘的形成包括：
通过所述第一掩模工序，与所述栅极同时地形成具有与所述栅极相同的材料的栅焊盘下电极；以及
利用所述第一光刻胶图案和所述第二光刻胶图案，通过刻蚀工序，形成穿过所述第一钝化膜至所述第三钝化膜以及所述栅绝缘膜的第一栅接触孔至第四栅接触孔，并且同时，通过所述掀离工序与所述像素电极同时地形成具有与所述像素电极相同的材料的栅焊盘上电极。
12.根据权利要求11所述的方法，其中所述栅焊盘上电极与所述公共电极被所述底切结构提供的空间彼此隔开。
13.根据权利要求8所述的方法，该方法还包括形成连接到所述数据线的数据焊盘，其中所述数据焊盘的形成包括：
通过所述第二掩模工序，与所述源极和所述漏极同时地形成具有与所述源极和所述漏极相同的材料的数据焊盘下电极；以及
利用所述第一光刻胶图案和所述第二光刻胶图案，通过刻蚀工序，形成穿过所述第一钝化膜至所述第三钝化膜的第一数据接触孔至第三数据接触孔，并且同时，通过所述掀离工序与所述像素电极同时地形成具有与所述像素电极相同的材料的数据焊盘上电极。
14.根据权利要求13所述的方法，其中所述数据焊盘上电极与所述公共电极被所述底切结构提供的空间彼此隔开。
15.根据权利要求7所述的方法，其中所述像素电极的厚度大于所述公共电极的厚度。
16.根据权利要求7所述的方法，其中所述第三钝化膜的宽度小于所述第二钝化膜的宽度。
CN201210349149.1A 2011-10-06 2012-08-16 薄膜晶体管基板和制造薄膜晶体管基板的方法 Expired - Fee Related CN103033999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110101959A KR101894328B1 (ko) 2011-10-06 2011-10-06 박막 트랜지스터 기판 및 그 제조 방법
KR10-2011-0101959 2011-10-06

Publications (2)

Publication Number Publication Date
CN103033999A true CN103033999A (zh) 2013-04-10
CN103033999B CN103033999B (zh) 2016-02-03

Family

ID=48021028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210349149.1A Expired - Fee Related CN103033999B (zh) 2011-10-06 2012-08-16 薄膜晶体管基板和制造薄膜晶体管基板的方法

Country Status (3)

Country Link
US (1) US8860028B2 (zh)
KR (1) KR101894328B1 (zh)
CN (1) CN103033999B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN104516166A (zh) * 2013-09-30 2015-04-15 乐金显示有限公司 用于制造液晶显示器的方法
CN104749842A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 液晶显示设备及其制造方法
CN107450239A (zh) * 2017-08-29 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422362B1 (ko) 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
CN102654702B (zh) * 2012-03-06 2014-07-02 京东方科技集团股份有限公司 Tft阵列基板、tft阵列基板制造方法及显示装置
CN102723308B (zh) * 2012-06-08 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示装置
KR20150039003A (ko) 2013-10-01 2015-04-09 삼성디스플레이 주식회사 노광 마스크 및 이를 이용한 표시패널의 제조방법
KR102130545B1 (ko) * 2013-11-27 2020-07-07 삼성디스플레이 주식회사 액정 표시 장치
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
KR102087197B1 (ko) 2014-01-13 2020-03-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103745980B (zh) * 2014-01-28 2017-02-15 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法及液晶显示装置
KR102182428B1 (ko) 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20150104676A (ko) 2014-03-05 2015-09-16 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR102233865B1 (ko) 2014-03-21 2021-03-30 삼성디스플레이 주식회사 액정 표시 장치
CN103956365B (zh) * 2014-04-30 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR102261760B1 (ko) 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102244437B1 (ko) * 2014-09-05 2021-04-27 엘지디스플레이 주식회사 액정 표시장치 및 그 제조방법
KR102345979B1 (ko) 2015-04-30 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI599834B (zh) 2015-07-31 2017-09-21 友達光電股份有限公司 畫素結構及其製造方法
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN105552249B (zh) * 2016-03-16 2017-11-14 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
KR102605208B1 (ko) 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN110112146B (zh) * 2019-05-17 2021-03-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN111180467A (zh) * 2020-01-06 2020-05-19 昆山国显光电有限公司 阵列基板、显示面板及阵列基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
US20050270450A1 (en) * 2004-06-05 2005-12-08 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20060145157A1 (en) * 2004-12-30 2006-07-06 Choi Young S TFT array substrate and fabrication method thereof
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR20110071313A (ko) * 2009-12-21 2011-06-29 엘지디스플레이 주식회사 Ｆｆｓ 모드 액정표시장치용 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420554A (zh) * 2001-11-21 2003-05-28 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
US20050270450A1 (en) * 2004-06-05 2005-12-08 Ahn Byung C Liquid crystal display device and fabricating method thereof
US20060145157A1 (en) * 2004-12-30 2006-07-06 Choi Young S TFT array substrate and fabrication method thereof
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN104516166A (zh) * 2013-09-30 2015-04-15 乐金显示有限公司 用于制造液晶显示器的方法
US9857648B2 (en) 2013-09-30 2018-01-02 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN104749842A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 液晶显示设备及其制造方法
CN104749842B (zh) * 2013-12-31 2018-03-09 乐金显示有限公司 液晶显示设备及其制造方法
CN107450239A (zh) * 2017-08-29 2017-12-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10564490B2 (en) 2017-08-29 2020-02-18 Boe Technology Group Co., Ltd. Array substrate, method for fabricating the same, and display device

Also Published As

Publication number Publication date
US8860028B2 (en) 2014-10-14
US20130087794A1 (en) 2013-04-11
KR101894328B1 (ko) 2018-09-03
CN103033999B (zh) 2016-02-03
KR20130037514A (ko) 2013-04-16

Similar Documents

Publication Publication Date Title
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN102769013B (zh) 薄膜晶体管基板及其制造方法
CN101211084B (zh) 液晶显示板及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101299122B (zh) 液晶显示面板及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN102033376B (zh) 用于边缘场开关模式液晶显示器件的阵列基板及其制造方法
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
CN100435015C (zh) 液晶显示器件及其制造方法
CN100407036C (zh) 液晶显示装置及其制造方法
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
CN100397223C (zh) 液晶显示器件及其制作方法
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN105405851A (zh) 薄膜晶体管基板及其制造方法
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN103809320A (zh) 液晶显示设备的阵列基板以及制造该阵列基板的方法
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN101071217A (zh) 液晶显示器制造方法
CN100368920C (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
KR20060135502A (ko) 전기광학 표시장치 및 그 제조 방법
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
KR100908849B1 (ko) 횡전계형 액정표시장치용 어레이 기판, 이의 제조방법 및 이를 포함하는 한 횡전계형 액정표시장치
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20200816

CF01 Termination of patent right due to non-payment of annual fee