CN105405851A - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN105405851A
CN105405851A CN201510549178.6A CN201510549178A CN105405851A CN 105405851 A CN105405851 A CN 105405851A CN 201510549178 A CN201510549178 A CN 201510549178A CN 105405851 A CN105405851 A CN 105405851A
Authority
CN
China
Prior art keywords
film
electrode
film transistor
thin
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510549178.6A
Other languages
English (en)
Other versions
CN105405851B (zh
Inventor
吴锦美
李正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105405851A publication Critical patent/CN105405851A/zh
Application granted granted Critical
Publication of CN105405851B publication Critical patent/CN105405851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明描述了一种薄膜晶体管基板及其制造方法。所述薄膜晶体管基板包括：数据线和光阻挡膜，所述光阻挡膜与薄膜晶体管的有源层交叠，其中所述数据线和所述光阻挡膜同时地形成，从而降低了制造所述薄膜晶体管基板的成本。

Description

薄膜晶体管基板及其制造方法
本申请要求2014年9月5日提交的韩国专利申请第P2014-0119098号的权益，其通过参考并入本文就如在本文中完全陈述一样。
技术领域
本发明涉及薄膜晶体管基板及其制造方法，并且更具体地，涉及能够以降低的成本制造的薄膜晶体管基板及其制造方法。
背景技术
已经开发了作为信息通信时代的核心技术的用于在屏幕上显示各种信息的图像显示装置，使得所述图像显示装置较薄、较轻以及便携，并且显示高性能。另外，与阴极射线管(CRT)相比具有较低重量和体积的平板显示装置变得突出。
液晶显示装置为如下这样的平板显示装置：所述液晶显示装置利用在连接至薄膜晶体管的公共电极与像素电极之间产生的电场来调整液晶的光透射率来显示图像。
液晶显示装置包括用于使电极彼此隔离的多个钝化膜。具体地，形成具有低介电常数的有机钝化膜以使公共电极与用于向薄膜晶体管提供数据信号的数据线彼此隔离。有机钝化膜相对厚以减少在公共电极与数据线之间产生的寄生电容。然而，制造液晶显示装置的成本增加，并且随着有机钝化膜厚度的增加难以以轻薄的方式制造液晶显示装置。
另外，随着钝化膜的数量的增加用于图案化的掩模工艺的数目增加。结果，掩模工艺复杂化，由此增加了制造液晶显示装置的成本。
发明内容
因此，本发明涉及基本消除由于相关技术的缺陷和缺点所引起的一个或更多个问题的薄膜晶体管基板及其制造方法。
本发明的一个目的是提供能够以降低的成本制造的薄膜晶体管基板及其制造方法。
本发明的附加优点、目的和特征将在下面的描述中部分地被陈述，并且在研究下面内容时或通过本发明的实践，使得本发明的附加优点、目的和特征的部分对本领域技术人员是明显的。通过在书面描述及其权利要求以及附图中特别指出的结构，可以实现和获得本发明的目的和其他优点。
如在本文中所实施和宽泛描述的那样，为了实现这些目的和其他优点并且根据本发明的目的，薄膜晶体管基板包括：薄膜晶体管，薄膜晶体管连接至在基板上的所述栅极线和数据线使得栅极线与数据线彼此交叉；以及光阻挡膜，所述光阻挡膜在基板上与薄膜晶体管的有源层交叠。具体地，数据线形成在与光阻挡膜相同的平面上。
应该理解本发明的前面的一般描述和后面的详细描述是示例性的和说明性的并且旨在提供如所要求保护的本发明的进一步解释。
附图说明
本申请包括附图以提供本发明的进一步理解并且附图被合并到本申请中并构成本申请的一部分。附图示出了本发明的实施方案并且与描述一起用于解释本发明的原理。在附图中：
图1为示出根据本发明的第一实施方案的薄膜晶体管基板的截面图；
图2A至图2H为示出制造在图1中示出的薄膜晶体管基板的方法的截面图；
图3为示出根据本发明的第二实施方案的薄膜晶体管基板的截面图；
图4A至图4F为示出制造在图3中示出的薄膜晶体管基板的方法的截面图；
图5为示出根据本发明的第三实施方案的薄膜晶体管基板的截面图；
图6A至图6F为示出制造在图5中示出的薄膜晶体管基板的方法的截面图；以及
图7为示出根据本发明的第四实施方案的薄膜晶体管基板的截面图。
具体实施方式
现在将详细参考本发明的优选实施方案，在附图中示出本发明的实施方案的示例。只要有可能，贯穿附图将使用相同的附图标记来指代相同或相似的部分。
图1为示出根据本发明的薄膜晶体管基板的截面图。
在图1中所示出的薄膜晶体管基板包括薄膜晶体管、像素电极122、公共电极136和触摸感测线150。
薄膜晶体管形成在栅极线和数据线104的交叉处，栅极线和数据线104以栅极绝缘膜112和缓冲层126设置在栅极线和数据线104之间的状态交叉。在薄膜晶体管中，像素电极122充载有响应于来自栅极线的扫描信号的来自数据线104的数据信号。为此，薄膜晶体管包括连接至栅极线的栅电极106、连接至数据线104的源极接触电极108、漏极接触电极110、以及有源层114。
来自栅极线的扫描信号供给至栅电极106。栅电极106以栅极绝缘膜112设置在栅电极106和沟道区114C之间的状态与有源层的沟道区114C交叠。
来自数据线104的数据信号供给至源极接触电极108。源极接触电极108连接至有源层的源极区114S的侧表面和数据线104的上表面，有源层的源极区114S的侧表面和数据线104的上表面通过形成为穿过第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的源极接触孔124S露出。
在第一钝化膜118上漏极接触电极110与源极接触电极108相对。漏极接触电极110连接至有源层的漏极区114D的侧表面和光阻挡膜152的上表面，有源层的漏极区114D的侧表面和光阻挡膜152的上表面通过形成为穿过第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的漏极接触孔124D露出。
在源极接触电极108与漏极接触电极110之间的有源层114形成沟道。有源层114包括沟道区114C、源极区114S以及漏极区114D。
沟道区114C与栅电极106以栅极绝缘膜112设置在沟道区114C与栅电极106之间的状态交叠。源极区114S注入有n型或p型掺杂剂。源极区114S经由源极接触孔124S连接至源极接触电极108。漏极区114D注入有n型或p型掺杂剂。漏极区114D经由漏极接触孔124D连接至漏极接触电极110。源极区114S和漏极区114D可以注入有具有相同浓度或不同浓度的相同掺杂剂或不同掺杂剂。然而，在源极区114S和漏极区114D注入有相同浓度的相同掺杂剂的情况下，可以防止掩模工艺数量的增加。
在由玻璃或塑料树脂如聚酰亚胺(PI)以单层或多层结构制成的基板101上形成有由氧化硅或氮化硅制成的缓冲层126。缓冲层126防止在基板101中引起的水分或掺杂剂扩散，或者在结晶期间调整热转移的速度以容易地实现有源层114的结晶。
在基板101上形成光阻挡膜152以与沟道区114C和漏极区114D交叠。由与数据线104的材料相同的材料制成的光阻挡膜152与数据线104同时地形成在同一平面内。即，由不透明材料如Mo、Ti、Al、Cu、Cr、Co、W、Ta或Ni制成的光阻挡膜152与数据线104一起形成在基板101上。
此外，通过漏极接触孔124D露出光阻挡膜152的上表面，使得光阻挡膜152连接至漏极接触电极110。因此，提高了漏极接触电极110的电导率，并且因此提高了供给至像素电极112的数据信号的传输率。
钝化膜防止外部水分或异物的引入以保护构成薄膜晶体管的各个薄膜。钝化膜形成为具有多层结构。在本发明的第一实施方案中，将通过示例的方式描述其中设置有第一钝化膜118和第二钝化膜128的情况。
在公共电极136与触摸感测线150之间形成由无机介电材料如SiNx或SiOx制成的第一钝化膜118，以使公共电极136与触摸感测线150彼此隔离。在触摸感测线150与像素电极122之间形成由无机介电材料如SiNx或SiOx制成的第二钝化膜128，以使触摸感测线150和像素电极122彼此隔离。
在通过栅极线与数据线104之间的交叉设置的每个像素区的第二钝化膜128上形成有像素电极122。像素电极122电连接至通过像素接触孔120露出的漏极接触电极110。
在层间绝缘膜116上形成公共电极136，使得公共电极136以第一钝化膜118和第二钝化膜128设置在公共电极136与像素电极122之间的状态与像素电极122交叠以形成边缘场。因此，在根据本发明的薄膜晶体管基板中，在显示阶段期间，供给有公共电压的公共电极136与通过薄膜晶体管供给有视频信号的像素电极122一起形成边缘场，使得水平地布置在薄膜晶体管基板与滤色器基板之间的液晶分子由于介电各向异性而旋转。此外，意味着通过像素区的光的透射的光透射率根据液晶分子的旋转的程度而变化，因而实现了灰度(gradation)。
在第一钝化膜118上与源极接触电极108和漏极接触电极110相同的平面上形成由与第一钝化膜118的材料相同或不同的材料制成的触摸感测线150。触摸感测线150与相邻像素区的公共电极136电互连，使得在非显示阶段期间公共电极136用作触摸感测电极。即，在非显示阶段期间通过触摸感测线150连接的各个像素区的公共电极136驱动作为触摸感测电极以根据用户的触摸感测电容的变化。此外，将根据用户的触摸的电容与参考电容进行比较以检测触摸的位置。
在上述根据本发明的薄膜晶体管基板中，由与光阻挡膜152的材料相同的材料制成的数据线104形成在与光阻挡膜152相同的平面上。数据线104以在数据线104与公共电极136之间设置有缓冲层126、栅极绝缘膜112以及层间绝缘膜116而没有有机钝化膜如光丙烯酸类物质的状态与公共电极136隔离。在这种情况下，可以减小在数据线104与公共电极136之间产生的寄生电容Cdc而无需有机钝化膜。为此，不必形成有机钝化膜。因此，在根据本发明的薄膜晶体管基板中，没有产生关于有机钝化膜的材料或制造的成本，从而可以减少制造薄膜晶体管基板的成本。
此外，在根据本发明的薄膜晶体管基板中，对与光阻挡膜152同时形成的数据线104进行图案化的工艺和对有机钝化膜进行图案化的工艺不需要。因此，根据本发明的薄膜晶体管基板利用八个掩模工艺制造。即，与常规的薄膜晶体管基板相比，可以减少至少两个掩模工艺，从而可以减少制造薄膜晶体管基板的成本。在下文中，将参照图2A至图2H描述制造薄膜晶体管基板的方法。
参照图2A，通过第一掩模工艺在基板101上形成光阻挡膜152和数据线104。
具体地，通过沉积工艺在基板101上形成不透明金属层。随后，利用光致抗蚀剂图案通过包括蚀刻工艺的第一掩模工艺对所述不透明金属层进行图案化，所述光致抗蚀剂图案利用第一掩模通过光刻工艺形成。结果，同时地形成了光阻挡膜152和数据线104。
参照图2B，在形成有光阻挡膜152和数据线104的基板101上形成缓冲层126，并且通过第二掩模工艺在缓冲层126上形成有源层114。
具体地，利用低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)在基板101上形成缓冲层126和非晶硅薄膜。随后，将非晶硅薄膜结晶为多晶硅薄膜。随后，利用光致抗蚀剂图案通过蚀刻工艺对多晶硅薄膜进行图案化，所述光致抗蚀剂图案利用第二掩模通过光刻工艺形成。结果，在缓冲层126形成了有源层114。
参照图2C，在其上形成有有源层114的缓冲层126上形成栅极绝缘膜112，并且通过第三掩模工艺在栅极绝缘膜112上形成栅电极106。
具体地，在其上形成有有源层114的缓冲层126上形成栅极绝缘膜112，并且利用沉积方法如溅射在栅极绝缘膜112上形成栅极金属层。栅极绝缘膜112由无机介电材料如SiOx或SiNx制成。栅极金属层由金属材料(例如Mo、Ti、Cu、AlNd、Al、Cr或其合金)制成，并且栅极金属层形成为具有单层或多层结构。随后，利用光致抗蚀剂图案通过蚀刻工艺对栅极金属层进行图案化，所述光致抗蚀剂图案利用第三掩模通过光刻工艺形成。结果，在栅极绝缘膜112上形成了栅电极106。
随后，利用栅电极106作为掩模向有源层114注入n型或p型掺杂剂。结果，形成了有源层114的注入有掺杂剂的源极区114S和漏极区114D，并且形成了有源层114的没有注入掺杂剂的沟道区114C。
参照图2D，在其上形成有栅电极106的栅极绝缘膜112上形成层间绝缘膜116，以及通过第四掩模工艺在层间绝缘膜116上形成公共电极136。
具体地，利用PECVD在其上形成有栅电极106的栅极绝缘膜112上施加无机介电材料如SiNx或SiOx以形成具有至少单层结构的层间绝缘膜116。随后，利用沉积方法如溅射在层间绝缘膜116上形成透明金属层如ITO。利用光致抗蚀剂图案通过蚀刻工艺对透明金属层进行图案化，所述光致抗蚀剂图案利用第四掩模通过光刻工艺形成。结果，在层间绝缘膜116上形成了公共电极136。
参照图2E，在其上形成有公共电极136的层间绝缘膜116上形成第一钝化膜118，以及通过第五掩模工艺形成源极接触孔124S和漏极接触孔124D。
具体地，利用PECVD在其上形成有公共电极136的层间绝缘膜116上施加无机介电材料如SiNx或SiOx以形成第一钝化膜118。随后，利用光致抗蚀剂图案通过蚀刻工艺对第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化，所述光致抗蚀剂图案利用第五掩模通过光刻工艺形成。结果，形成了源极接触孔124S和漏极接触孔124D。源极接触孔124S形成为穿过第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126以露出源极区114S的侧表面和数据线104的上表面。漏极接触孔124D形成为穿过第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126以露出漏极区114D的侧表面和光阻挡膜152的上表面。
同时，在形成源极接触孔124S和漏极接触孔124D时，可以同时地①或者分别地②对第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化。
关于同时图案化①，形成为穿过第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的源极接触孔124S和漏极接触孔124D具有逐渐增加的宽度。
关于分别图案化②，形成为穿过第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的源极接触孔124S和漏极接触孔124D具有逐步增加的宽度。例如，形成为穿过第一钝化膜118的源极接触孔124S和漏极接触孔124D具有第一宽度W1，以及形成为穿过在第一钝化膜118之下的层间绝缘膜116、栅极绝缘膜112以及缓冲层126的源极接触孔124S和漏极接触孔124D具有小于第一宽度W1的第二宽度W2。因此，提高了将在通过源极接触孔124S和漏极接触孔124D露出的第一钝化膜118、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的侧表面上形成的源极接触电极108和漏极接触电极110的台阶覆盖性。
参照图2F，在第一钝化膜118上形成源极接触电极108、漏极接触电极110以及触摸感测线150，通过第六掩模工艺形成穿过第一钝化膜118的源极接触孔124S和漏极接触孔124D。
具体地，利用沉积方法如溅射在具有源极接触孔124S和漏极接触孔124D的第一钝化膜118上形成源极/漏极金属层。源极/漏极金属层由金属材料如Mo、Ti、Cu、AlNd、Al、Cr或其合金制成，并且源极/漏极金属层形成为具有单层或多层结构。随后，利用光致抗蚀剂图案通过蚀刻工艺对源极/漏极金属层进行图案化，所述光致抗蚀剂图案利用第六掩模通过光刻工艺形成。结果，在绝缘膜第一钝化膜118上形成了源极接触电极108、漏极接触电极110以及触摸感测线150。
参照图2G，通过第七掩模工艺在其上形成有源极接触电极108、漏极接触电极110以及触摸感测线150的第一钝化膜118上形成具有像素接触孔120的第二钝化膜128。
具体地，在其上形成有源极接触电极108、漏极接触电极110以及触摸感测线150的第一钝化膜118上施加无机介电材料如SiNx或SiOx以形成第二钝化膜128。随后，利用光致抗蚀剂图案通过蚀刻工艺形成穿过像素接触孔120露出漏极接触电极110的像素接触孔120，所述光致抗蚀剂图案利用第七掩模通过光刻工艺形成。
参照图2H，通过第八掩模工艺在具有像素接触孔120的第二钝化膜128上形成像素电极122。
具体地，利用沉积方法如溅射在第二钝化膜128上形成透明金属层如1TO。随后，利用光致抗蚀剂图案通过蚀刻工艺对透明金属层进行图案化，所述光致抗蚀剂图案利用第八掩模通过光刻工艺形成。结果，在第二钝化膜128上形成了像素电极122。像素电极122电连接至通过像素接触孔120露出的漏极接触电极110。
图3为示出根据本发明的第二实施方案的薄膜晶体管基板的截面图。
除了触摸感测线150形成在公共电极136上使得公共电极136与触摸感测线150彼此直接接触之外，在图3中所示出的薄膜晶体管基板与在图1中所示出的薄膜晶体管基板在结构上相同。因此，将省略薄膜晶体管基板的相同部分的详细描述。
在公共电极136上形成在图3中所示出的由与源极接触电极108和漏极接触电极110的材料相同或不同的材料制成的触摸感测线150。触摸感测线150与相邻的像素区的公共电极136电互连，使得在非显示阶段期间公共电极136用作触摸感测电极。
在公共电极136上形成触摸感测线150以直接接触公共电极136。为此，不必在触摸感测线150与公共电极136之间设置附加的钝化膜和接触孔。因此，在图3中所示出的薄膜晶体管基板包括用于对公共电极136和像素电极122进行彼此隔离的仅单层钝化膜118。
钝化膜118防止外部水分或异物的引入以保护构成薄膜晶体管的各个薄膜。在连接至触摸感测线150的公共电极136与像素电极122之间形成由无机介电材料如SiNx或SiOx制成的钝化膜118，以使公共电极136与像素电极122彼此隔离。
在通过栅极线与数据线104之间的交叉设置的每个像素区的钝化膜118上形成像素电极122。像素电极122电连接至通过像素接触孔120露出的漏极接触电极110。
在层间绝缘膜116上形成公共电极136，使得公共电极136以钝化膜118设置在公共电极136与像素电极122之间的状态与像素电极122交叠以形成边缘场。
在上述根据本发明的第二实施方案的薄膜晶体管基板中，在与光阻挡膜152相同的平面上形成由与光阻挡膜152的材料相同的材料制成的数据线104。数据线104以在设置有栅极绝缘膜112和层间绝缘膜116而没有有机钝化膜如光丙烯酸类物质的状态与公共电极136隔离。在这种情况下，可以减小在数据线104与公共电极136之间产生的寄生电容Cdc而无需有机钝化膜。为此，不必形成有机钝化膜。
此外，在根据本发明的第二实施方案的薄膜晶体管基板中，公共电极136与触摸感测线150彼此直接接触，在公共电极136与触摸感测线150之间没有附加的钝化膜，并且在数据线104与公共电极136之间不形成附加钝化膜。因此，在根据本发明的第二实施方案的薄膜晶体管基板中，可以减少在形成源极接触孔124S、漏极接触孔124D和像素接触孔120时在掩模工艺中包含的工艺时间例如曝光时间。
此外，在根据本发明的薄膜晶体管基板中，对与光阻挡膜152同时地形成的数据线104进行图案化的工艺和对有机钝化膜进行图案化的工艺不需要。因此，根据本发明的薄膜晶体管基板使用八个掩模工艺制造。即，与常规的薄膜晶体管基板相比，可以减少至少两个掩模工艺，从而可以减少制造薄膜晶体管基板的成本。在下文中，将参照图4A至图4F描述制造薄膜晶体管基板的方法。
参照图4A，通过第一掩模工艺在基板101上形成光阻挡膜152和数据线104。随后，在其上形成有光阻挡膜152和数据线104的基板101上形成缓冲层126，并且通过第二掩模工艺在缓冲层126上形成有源层114。随后，在其上形成有有源层114的缓冲层126上形成栅极绝缘膜112，并且通过第三掩模工艺在栅极绝缘膜112上形成栅电极106。同时，所述第一掩模工艺至第三掩模工艺与在图2A至图2C中所示出的第一掩模工艺至第三掩模工艺相同，并且因此将省略其详细描述。
参照图4B，在其上形成有栅电极106的栅极绝缘膜112上形成层间绝缘膜116，以及通过第四掩模工艺形成源极接触孔124S和漏极接触孔124D。
具体地，利用PECVD在其上形成有栅电极106的栅极绝缘膜112上施加无机介电材料如SiNx或SiOx以形成层间绝缘膜116。随后，利用光致抗蚀剂图案通过蚀刻工艺对层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化，所述光致抗蚀剂图案利用第四掩模通过光刻工艺形成。因此，形成了源极接触孔124S和漏极接触孔124D。形成穿过层间绝缘膜116、栅极绝缘膜112以及缓冲层126的源极接触孔124S以露出源极区114S的侧表面和数据线104的上表面。形成穿过层间绝缘膜116、栅极绝缘膜112以及缓冲层126的漏极接触孔124D以露出漏极区114D的侧表面和光阻挡膜152的上表面。
同时，在形成源极接触孔124S和漏极接触孔124D时，可以同时地或分别地对层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化。
参照图4C，通过第五掩模工艺在具有源极接触孔124S和漏极接触孔124D的层间绝缘膜116上形成公共电极136。
具体地，利用沉积方法如溅射在具有源极接触孔124S和漏极接触孔124D的层间绝缘膜116上形成透明金属层如ITO。利用光致抗蚀剂图案通过蚀刻工艺对透明金属层进行图案化，所述光致抗蚀剂图案利用第五掩模通过光刻工艺形成。结果，在层间绝缘膜116上形成了公共电极136。
参照图4D，通过第六掩模工艺在其上形成有公共电极136的层间绝缘膜116上形成源极接触电极108、漏极接触电极110以及触摸感测线150。
具体地，利用沉积方法如溅射在其上形成有公共电极136的层间绝缘膜116上形成源极/漏极金属层。所述源极/漏极金属层由金属材料如Mo、Ti、Cu、AlNd、Al、Cr或其合金制成，并且所述源极/漏极金属层形成为具有单层或多层结构。随后，利用光致抗蚀剂图案通过蚀刻工艺对所述源极/漏极金属层进行图案化，所述光致抗蚀剂图案利用第六掩模通过光刻工艺形成。结果，在层间绝缘膜116上形成了源极接触电极108、漏极接触电极110以及触摸感测线150。
参照图4E，通过第七掩模工艺在其上形成有源极接触电极108、漏极接触电极110以及触摸感测线150的层间绝缘膜116上形成具有像素接触孔120的钝化膜118。
具体地，在其上形成有源极接触电极108、漏极接触电极110以及触摸感测线150的层间绝缘膜116上方施加无机介电材料如SiNx或SiOx以形成钝化膜118。随后，利用光致抗蚀剂图案通过蚀刻工艺形成像素接触孔120，通过像素接触孔120露出漏极接触电极110，所述光致抗蚀剂图案利用第七掩模通过光刻工艺形成。
参照图4F，通过第八掩模工艺在具有像素接触孔120的钝化膜118上形成像素电极122。
具体地，利用沉积方法如溅射在钝化膜118上形成透明金属层如ITO。随后，利用光致抗蚀剂图案通过蚀刻工艺对透明金属层进行图案化，所述光致抗蚀剂图案利用第八掩模通过光刻工艺形成。结果，在钝化膜118上形成了像素电极122。像素电极122电连接至通过像素接触孔120露出的漏极接触电极110。
图5为示出根据本发明的第三实施方案的薄膜晶体管基板的截面图。
除了在层间绝缘膜上还形成由有机介电材料制成的第一钝化膜138之外，在图5中所示出的薄膜晶体管基板与在图3中所示出的薄膜晶体管基板在结构上相同。因此，将省略薄膜晶体管基板的相同部分的详细描述。
在由有机介电材料如光丙烯酸类物质制成的层间绝缘膜116上形成第一钝化膜138。在形成在基板101上的数据线104与公共电极136之间形成第一钝化膜138。结果，数据线104与公共电极136之间的距离大于在图3中所示出的结构中的情况。因此，还可以减少寄生电容Cdc。
在上述根据本发明的第三实施方案的薄膜晶体管基板中，在与光阻挡膜152相同的平面上形成由与光阻挡膜152的材料相同的材料制成的数据线104。数据线104以在数据线104与公共电极136之间设置有缓冲层126、栅极绝缘膜112、层间绝缘膜116以及第一钝化膜138的状态与公共电极136隔离。在这种情况下，可以减小在数据线104与公共电极136之间产生的寄生电容Cdc，即使在由有机介电材料制成的第一钝化膜138的厚度减小的情况下亦如此，这是因为缓冲层126、栅极绝缘膜112以及层间绝缘膜116设置在数据线与公共电极之间。因此，在根据本发明的薄膜晶体管基板中，可以减小由有机介电材料制成的第一钝化膜138的厚度。因此，在形成源极接触孔124S和漏极接触孔124D时可以减少曝光时间，从而提高生产效率。
此外，在根据本发明的第三实施方案的薄膜晶体管基板中，不需要对与光阻挡膜152同时地形成的数据线104进行图案化的工艺。因此，根据本发明的薄膜晶体管基板利用八个掩模工艺制造。即，与常规的薄膜晶体管基板相比，可以减少至少两个掩模工艺，从而可以减少制造薄膜晶体管基板的成本。在下文中，将参照图6A至图6F描述制造薄膜晶体管基板的方法。
参照图6A，通过第一掩模工艺在基板101上形成光阻挡膜152和数据线104。随后，在其上形成有光阻挡膜152和数据线104的基板101上形成缓冲层126，并且通过第二掩模工艺在缓冲层126上形成有源层114。随后，在其上形成有有源层114的缓冲层126上形成栅极绝缘膜112，并且通过第三掩模工艺在栅极绝缘膜112上形成栅电极106。同时，所述第一掩模工艺至第三掩模工艺与在图2A至图2C中所示出的第一掩模工艺至第三掩模工艺相同，并且因此将省略其详细描述。
参照图6B，在其上形成有栅电极106的栅极绝缘膜112上形成层间绝缘膜116，在层间绝缘膜116上形成第一钝化膜138，通过第四掩模工艺形成穿过第一钝化膜138的源极接触孔124S和漏极接触孔124D。
具体地，利用PECVD在其上形成有栅电极106的栅极绝缘膜112上施加无机介电材料如SiNx或SiOx以形成层间绝缘膜116。随后，在层间绝缘膜116上施加有机钝化膜如光丙烯酸类物质以形成第一钝化膜138。随后，利用光致抗蚀剂图案通过蚀刻工艺对第一钝化膜138、层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化，所述光致抗蚀剂图案利用第四掩模通过光刻工艺形成。结果，形成了源极接触孔124S和漏极接触孔124D。形成穿过第一钝化膜138、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的源极接触孔124S以露出源极区114S的侧表面和数据线104的上表面。形成穿过第一钝化膜138、层间绝缘膜116、栅极绝缘膜112以及缓冲层126的漏极接触孔124D以露出漏极区114D的侧表面和光阻挡膜152的上表面。
同时，在形成源极接触孔124S和漏极接触孔124D时，可以利用一个掩模同时地或者利用两个掩模分别地对第一钝化膜138、层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化。关于分别图案化，由不同材料制成的薄膜可以分别被图案化。例如，第一钝化膜138可以由与层间绝缘膜116、栅极绝缘膜112以及缓冲层126的材料不同的有机介电材料制成。因此，可以对由有机介电材料制成的第一钝化膜138进行图案化，并且然后利用与对第一钝化膜138图案化所使用的掩模不同的掩模对由无机介电材料制成的层间绝缘膜116、栅极绝缘膜112以及缓冲层126进行图案化。
参照图6C，通过第五掩模工艺在具有源极接触孔124S和漏极接触孔124D的第一钝化膜138上形成公共电极136。
具体地，利用沉积方法如溅射在具有源极接触孔124S和漏极接触孔124D的第一钝化膜138上形成透明金属层如ITO。利用光致抗蚀剂图案通过蚀刻工艺对透明金属层进行图案化，所述光致抗蚀剂图案利用第五掩模通过光刻工艺形成。结果，在第一钝化膜138上形成了公共电极136。
参照图6D，通过第六掩模工艺在其上形成有公共电极136的第一钝化膜138上形成源极接触电极108、漏极接触电极110以及触摸感测线150。
具体地，利用沉积方法如溅射在其上形成有公共电极136的第一钝化膜138上形成源极/漏极金属层。所述源极/漏极金属层由金属材料如Mo、Ti、Cu、AlNd、Al、Cr或其合金制成，并且所述源极/漏极金属层形成为具有单层或多层结构。随后，利用光致抗蚀剂图案通过蚀刻工艺对所述源极/漏极金属层进行图案化，所述光致抗蚀剂图案利用第六掩模通过光刻工艺形成。结果，在第一钝化膜138上形成了源极接触电极108、漏极接触电极110以及触摸感测线150。
参照图6E，通过第七掩模工艺在其上形成有源极接触电极108、漏极接触电极110以及触摸感测线150的第一钝化膜138上形成具有像素接触孔120的第二钝化膜128。
具体地，在其上形成有源极接触电极108、漏极接触电极110以及触摸感测线150的第一钝化膜138上施加无机介电材料如SiNx或SiOx以形成第二钝化膜128。随后，利用光致抗蚀剂图案通过蚀刻工艺形成像素接触孔120，通过像素接触孔120露出漏极接触电极110，所述光致抗蚀剂图案利用第七掩模通过光刻工艺形成。
参照图6F，通过第八掩模工艺在具有像素接触孔120的第二钝化膜128上形成像素电极122。
具体地，利用沉积方法如溅射在第二钝化膜128上形成透明金属层如ITO。随后，利用光致抗蚀剂图案通过蚀刻工艺对透明金属层进行图案化，所述光致抗蚀剂图案利用第八掩模通过光刻工艺形成。结果，在第二钝化膜128上形成了像素电极122。像素电极122电连接至通过像素接触孔120露出的漏极接触电极110。
同时，根据本发明的薄膜晶体管基板配置为具有包括如上所述的触摸感测线150的内嵌式(incell)触摸结构。或者，如图7所示，本发明可以应用于用于液晶显示器的不包括触摸感测线的薄膜晶体管基板。在这种情况下，通过第一掩模工艺在相同的平面即基板101上同时地形成由相同的材料制成的数据线104和光阻挡膜152，通过第二掩模工艺在缓冲层126上形成有源层114，通过第三掩模工艺在栅极绝缘膜112上形成栅电极106，通过第四掩模工艺在层间绝缘膜116上形成公共电极136，通过第五掩模工艺形成源极接触孔124S和漏极接触孔124D，以及通过第六掩模工艺在相同的平面(即钝化膜118)上同时地形成由相同的材料如ITO制成的源极接触电极108、漏极接触电极110以及像素电极122。
同时，根据本发明的薄膜晶体管基板应用于如上所述的边缘电场型液晶显示面板。或者，本发明可以被应用于所有的液晶显示面板，例如其中公共电极和像素电极设置在相同的基板上的水平电场型液晶显示面板。
此外，在本发明中，如上所述像素电极122连接至漏极接触电极110。或者，像素电极122可以连接至源极接触电极108。在这种情况下，光阻挡膜152连接至源极接触电极108，并且数据线104连接至漏极接触电极110。
此外，在本发明中，利用如上所述的单一掩模工艺同时地形成由相同的材料制成的数据线104和光阻挡膜152。或者，可以通过利用半色调掩模或衍射掩模的单一掩模工艺或者通过两个掩模工艺形成由不同材料制成的数据线104和光阻挡膜152。
此外，在本发明中，如上所述形成公共电极136，然后形成触摸感测线150。或者，可以首先形成触摸感测线150，然后形成公共电极136。即，触摸感测线150可以位于如图1、图3和图5中所示出的公共电极136之上或者位于公共电极136之下。
由上述说明书显见，在根据本发明的薄膜晶体管基板及其制造方法中，数据线与光阻挡膜形成在相同的平面上。在这种情况下，即使在没有设置由有机介电材料制成的钝化膜情况下或者即使在由有机介电材料制成的钝化膜的厚度减小的情况下，也可以减小在数据线与公共电极之间产生的寄生电容。因此，可以减少制造薄膜晶体管基板的成本。
此外，在根据本发明的薄膜晶体管基板及其制造方法中，不需要对与光阻挡膜同时地形成的数据线进行图案化的工艺和对由有机介电材料制成的钝化膜进行图案化的工艺。因此可以减少至少两个掩模工艺，从而可以减少制造薄膜晶体管基板的成本。
对本领域技术人员将明显的是，在不脱离本发明的精神或范围的情况下，可以在本发明中做出各种修改方案和变化方案。因而，只要本发明的修改方案和变化方案落入所附权利要求及其等同方案的范围内，则本发明旨在涵盖本发明的上述修改方案和变化方案。

Claims (10)

1.一种薄膜晶体管基板，包括：
薄膜晶体管，所述薄膜晶体管连接至在基板上的栅极线和数据线使得所述栅极线与所述数据线彼此交叉；以及
光阻挡膜，所述光阻挡膜在所述基板上与所述薄膜晶体管的有源层交叠，其中
所述数据线设置在与所述光阻挡膜相同的平面上。
2.根据权利要求1所述的薄膜晶体管基板，还包括：
像素电极，所述像素电极连接至所述薄膜晶体管；
公共电极，所述公共电极用于与所述像素电极一起产生电场；以及
多层绝缘膜，所述多层绝缘膜在所述公共电极与所述数据线之间，其中
所述多层绝缘膜包括：
在所述基板上的缓冲层，所述缓冲层覆盖所述光阻挡膜和所述数据线；
在所述缓冲层上的栅极绝缘膜，所述栅极绝缘膜覆盖所述有源层；以及
在所述栅极绝缘膜上的层间绝缘膜，所述层间绝缘膜覆盖所述薄膜晶体管的栅电极。
3.根据权利要求2所述的薄膜晶体管基板，还包括：
在所述层间绝缘膜上的第一钝化膜，所述第一钝化膜覆盖所述公共电极；
在所述第一钝化膜上的触摸感测线，所述触摸感测线用于将相邻的子像素的公共电极互连，使得所述公共电极作为触摸感测电极被驱动；以及
覆盖所述触摸感测线的第二钝化膜，
其中所述薄膜晶体管的漏极接触电极通过穿过所述第一钝化膜、所述层间绝缘膜、所述栅极绝缘膜和所述缓冲层的漏极接触孔连接至设置在所述基板上的所述光阻挡膜和所述有源层的漏极区，以及
所述薄膜晶体管的源极接触电极通过穿过所述第一钝化膜、所述层间绝缘膜、所述栅极绝缘膜和所述缓冲层的源极接触孔连接至设置在所述基板上的数据线和所述有源层的源极区。
4.根据权利要求2所述的薄膜晶体管基板，还包括：
在所述公共电极上的触摸感测线，所述触摸感测线直接接触所述公共电极，所述触摸感测线将相邻的子像素的公共电极互连，使得所述公共电极作为触摸感测电极被驱动；以及
在所述层间绝缘膜上的钝化膜，所述钝化膜覆盖所述公共电极和所述触摸感测线，
其中所述薄膜晶体管的漏极接触电极通过穿过所述层间绝缘膜、所述栅极绝缘膜和所述缓冲层的漏极接触孔连接至设置在所述基板上的所述光阻挡膜和所述有源层的漏极区，并且
所述薄膜晶体管的源极接触电极通过穿过所述层间绝缘膜、所述栅极绝缘膜和所述缓冲层的源极接触孔连接至设置在所述基板上的所述数据线和所述有源层的源极区。
5.一种薄膜晶体管基板，包括：
薄膜晶体管，所述薄膜晶体管连接至在基板上的栅极线和数据线使得所述栅极线与所述数据线彼此交叉；
光阻挡膜，所述光阻挡膜在所述基板上与所述薄膜晶体管的有源层交叠；
连接至所述薄膜晶体管的像素电极；
公共电极，所述公共电极用于与所述像素电极一起产生电场；以及
多层绝缘膜，所述多层绝缘膜在所述公共电极与所述数据线之间，所述多层绝缘膜至少包括由有机材料制成的单层钝化膜，其中
所述数据线设置在与所述光阻挡膜相同的平面上。
6.根据权利要求5所述的薄膜晶体管基板，其中所述多层绝缘膜包括：
在所述基板上的缓冲层，所述缓冲层覆盖所述光阻挡层和所述数据线；
在所述缓冲层上的栅极绝缘膜，所述栅极绝缘膜覆盖所述有源层；
在所述栅极绝缘膜上的层间绝缘膜，所述层间绝缘膜覆盖所述薄膜晶体管的栅电极；以及
所述钝化膜，所述钝化膜由所述有机材料制成并且设置在所述层间绝缘膜上。
7.根据权利要求6所述的薄膜晶体管基板，还包括：
触摸感测线，所述触摸感测线用于将相邻的子像素的公共电极互连，使得所述公共电极作为触摸感测电极被驱动，其中
所述触摸感测线在所述公共电极上或者在所述公共电极之下以直接接触所述公共电极。
8.一种制造薄膜晶体管基板的方法，包括：
在基板上同时地形成光阻挡膜和数据线；
在其上设置有所述光阻挡层和所述数据线的所述基板上形成有源层，使得所述有源层与所述光阻挡膜交叠；
在其上设置有所述有源层的所述基板上形成栅电极；
在其上设置有所述栅电极的所述基板上形成源极接触电极和漏极接触电极；以及
在其上设置有所述源极接触电极和所述漏极接触电极的所述基板上形成像素电极。
9.根据权利要求8所述的方法，还包括：
形成用于与所述像素电极一起产生电场的公共电极；以及
在所述公共电极与所述数据线之间形成多层绝缘膜，其中
形成所述多层绝缘膜的步骤包括：
在所述基板上形成缓冲层，使得所述缓冲层覆盖所述光阻挡膜和所述数据线；
在所述缓冲层上形成栅极绝缘膜，使得所述栅极绝缘膜覆盖所述有源层；以及
在所述栅极绝缘膜上形成层间绝缘膜，使得所述层间绝缘膜覆盖所述薄膜晶体管的栅电极。
10.根据权利要求9所述的方法，其中
形成所述多层绝缘膜的步骤还包括在所述层间绝缘膜上形成由有机材料制成的钝化膜，并且
形成所述源极接触电极和所述漏极接触电极的步骤包括在选自所述层间绝缘膜与所述钝化膜中的至少之一上与所述源极接触电极和所述漏极接触电极一起形成触摸感测线。
CN201510549178.6A 2014-09-05 2015-08-31 薄膜晶体管基板及其制造方法 Active CN105405851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140119098A KR102241442B1 (ko) 2014-09-05 2014-09-05 박막트랜지스터 기판 및 그 제조 방법
KR10-2014-0119098 2014-09-05

Publications (2)

Publication Number Publication Date
CN105405851A true CN105405851A (zh) 2016-03-16
CN105405851B CN105405851B (zh) 2019-02-05

Family

ID=55438252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510549178.6A Active CN105405851B (zh) 2014-09-05 2015-08-31 薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (1) US9443886B2 (zh)
KR (1) KR102241442B1 (zh)
CN (1) CN105405851B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870132A (zh) * 2016-04-18 2016-08-17 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
WO2018000481A1 (zh) * 2016-06-29 2018-01-04 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN109786468A (zh) * 2017-11-14 2019-05-21 夏普株式会社 半导体装置
WO2020210939A1 (zh) * 2019-04-15 2020-10-22 京东方科技集团股份有限公司 触控显示基板及其制作方法、显示装置
WO2020211159A1 (zh) * 2019-04-17 2020-10-22 深圳市华星光电半导体显示技术有限公司 半导体基板结构及其制作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609638B (zh) * 2016-03-07 2018-09-11 京东方科技集团股份有限公司 一种半导体层和tft的制备方法、tft、阵列基板
KR102543577B1 (ko) * 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
KR102618961B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 트랜지스터 기판, 표시 장치, 및 트랜지스터 기판 제조 방법
KR102618350B1 (ko) * 2016-12-14 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20190063230A (ko) 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR102661922B1 (ko) * 2017-12-08 2024-04-26 엘지디스플레이 주식회사 표시 장치
KR102660491B1 (ko) * 2017-12-15 2024-04-23 엘지디스플레이 주식회사 전계발광 표시장치
KR102574096B1 (ko) * 2017-12-29 2023-09-01 엘지디스플레이 주식회사 유기발광표시패널 및 그 제조 방법과 이를 이용한 유기발광표시장치
CN108376687B (zh) * 2018-03-30 2020-05-19 武汉华星光电技术有限公司 阵列基板及其制备方法、内嵌式触摸屏
US10826026B2 (en) * 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN108550581A (zh) * 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
CN108878449B (zh) * 2018-06-28 2020-07-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109103231B (zh) * 2018-08-27 2021-08-24 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
CN110993695B (zh) * 2019-11-11 2023-01-24 深圳市华星光电半导体显示技术有限公司 Gsd tft器件及其制作方法
KR20210126187A (ko) 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210134158A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
KR20210142024A (ko) 2020-05-14 2021-11-24 삼성디스플레이 주식회사 표시 장치
KR20220006153A (ko) 2020-07-07 2022-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20230017391A (ko) 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281626A (ja) * 2000-03-29 2001-10-10 Seiko Epson Corp 液晶表示装置
CN2665749Y (zh) * 2002-05-21 2004-12-22 精工爱普生株式会社 电光装置和电子设备
KR20050122691A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 발광 표시 장치 및 그 제조방법
CN1819195A (zh) * 2004-12-24 2006-08-16 三洋电机株式会社 显示装置
CN101206358A (zh) * 2006-12-22 2008-06-25 群康科技(深圳)有限公司 液晶显示装置
CN103383946A (zh) * 2013-07-12 2013-11-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103870056A (zh) * 2012-12-11 2014-06-18 乐金显示有限公司 触摸传感器集成式显示装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951898B1 (ko) * 2002-12-09 2010-04-09 삼성전자주식회사 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281626A (ja) * 2000-03-29 2001-10-10 Seiko Epson Corp 液晶表示装置
CN2665749Y (zh) * 2002-05-21 2004-12-22 精工爱普生株式会社 电光装置和电子设备
KR20050122691A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 발광 표시 장치 및 그 제조방법
CN1819195A (zh) * 2004-12-24 2006-08-16 三洋电机株式会社 显示装置
CN101206358A (zh) * 2006-12-22 2008-06-25 群康科技(深圳)有限公司 液晶显示装置
CN103870056A (zh) * 2012-12-11 2014-06-18 乐金显示有限公司 触摸传感器集成式显示装置及其制造方法
CN103383946A (zh) * 2013-07-12 2013-11-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870132A (zh) * 2016-04-18 2016-08-17 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
WO2018000481A1 (zh) * 2016-06-29 2018-01-04 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
US10139690B2 (en) 2016-06-29 2018-11-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and manufacture method thereof, liquid crystal display panel
CN109786468A (zh) * 2017-11-14 2019-05-21 夏普株式会社 半导体装置
WO2020210939A1 (zh) * 2019-04-15 2020-10-22 京东方科技集团股份有限公司 触控显示基板及其制作方法、显示装置
WO2020211159A1 (zh) * 2019-04-17 2020-10-22 深圳市华星光电半导体显示技术有限公司 半导体基板结构及其制作方法

Also Published As

Publication number Publication date
US20160071891A1 (en) 2016-03-10
KR102241442B1 (ko) 2021-04-16
KR20160029487A (ko) 2016-03-15
CN105405851B (zh) 2019-02-05
US9443886B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN105405851A (zh) 薄膜晶体管基板及其制造方法
CN100580531C (zh) 液晶显示器件及其制造方法
US7095047B2 (en) Semiconductor device and method of manufacturing the same
CN100365478C (zh) 液晶显示器及其薄膜晶体管阵列面板
KR101414043B1 (ko) 박막 트랜지스터 기판
WO2017008472A1 (zh) Ads阵列基板及其制作方法、显示器件
CN101726947B (zh) 用于液晶显示器件的阵列基板、其制造方法、以及具有其的液晶显示器件
US10197837B2 (en) In-plane switching array substrate, method for manufacturing the array substrate, and display device having the array substrate
CN103033999A (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101211084A (zh) 液晶显示板及其制造方法
US7787065B2 (en) Liquid crystal display with photosensor and method of fabricating the same
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
CN104298040A (zh) 一种coa基板及其制作方法和显示装置
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN204101855U (zh) 阵列基板、显示面板及显示装置
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
US7924355B2 (en) Liquid crystal display device
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN101436569A (zh) 薄膜晶体管阵列基板的制造方法及显示装置
CN1987570B (zh) 金属线路及其形成方法、显示器基板及其制造方法
CN101017832A (zh) 薄膜晶体管基板及其制造方法以及具有该基板的显示面板
WO2017177649A1 (en) Array substrate, display panel and display apparatus having the same, and fabricating method thereof
US7547588B2 (en) Thin film transistor array panel
TWI599833B (zh) 陣列基板及具有該陣列基板的液晶顯示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant