CN109786468A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109786468A
CN109786468A CN201811344315.2A CN201811344315A CN109786468A CN 109786468 A CN109786468 A CN 109786468A CN 201811344315 A CN201811344315 A CN 201811344315A CN 109786468 A CN109786468 A CN 109786468A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
mentioned
layer
tunnel oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811344315.2A
Other languages
English (en)
Inventor
铃木正彦
大东彻
今井元
菊池哲郎
西宫节治
上田辉幸
原健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109786468A publication Critical patent/CN109786468A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。半导体装置具备氧化物半导体TFT，氧化物半导体TFT具有：氧化物半导体层，其具有包含沟道氧化物半导体层和保护氧化物半导体层的层叠结构，沟道氧化物半导体层配置在比保护氧化物半导体层靠基板侧；上部栅极电极，其隔着上部绝缘层配置在氧化物半导体层的一部分上；层间绝缘层，其覆盖氧化物半导体层和上部栅极电极；以及第1和第2电极，其电连接到氧化物半导体层，还具有至少贯通层间绝缘层和保护氧化物半导体层并且使沟道氧化物半导体层的一部分露出的第1开口部，第1电极配置在层间绝缘层上和第1开口部内，在第1开口部内与沟道氧化物半导体层的一部分直接接触。

Description

半导体装置
技术领域
本发明涉及使用氧化物半导体形成的半导体装置。
背景技术
液晶显示装置等所使用的有源矩阵基板按每个像素具备薄膜晶体管(Thin FilmTransistor；以下，称为“TFT”)等开关元件。作为这种开关元件，以往以来广泛使用将非晶硅膜作为活性层的TFT(以下，称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下，称为“多晶硅TFT”)。
近年来，作为TFT的活性层的材料，有时使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。因此，也已知使用氧化物半导体TFT将栅极驱动器、源极驱动器等驱动电路单片(一体)地设置在基板上的技术。
氧化物半导体TFT多数具有底栅结构，但是也提出了具有顶栅结构的氧化物半导体TFT(例如专利文献1)。专利文献1提出的氧化物半导体TFT具有：氧化物半导体层；隔着栅极绝缘膜配置在氧化物半导体层的上方(与基板相反的一侧)的栅极电极；以及源极电极和漏极电极。另外，氧化物半导体层、栅极绝缘膜以及栅极电极由层间绝缘膜覆盖。源极电极和漏极电极在形成于层间绝缘膜的开口部内与氧化物半导体层的一部分(称为“源极接触区域”、“漏极接触区域”)接触。
现有技术文献
专利文献
专利文献1：特开2015-195363号公报
发明内容
发明要解决的问题
本申请的发明人研究的结果是，在专利文献1公开的具有顶栅结构的氧化物半导体TFT中，在其制造工艺中，氧化物半导体层中的形成沟道的区域有可能受到损伤而低电阻化。其结果是，有可能截止漏电流变高，不能得到稳定的TFT特性。
此外，可以想到在具有具备顶栅和底栅这两者的双栅结构的情况下，也可能产生同样的问题。
本发明的一实施方式是鉴于上述情况而完成的，其目的在于提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。
用于解决问题的方案
本发明的一实施方式的半导体装置具备：基板；以及氧化物半导体TFT，其支撑于上述基板，在上述半导体装置中，上述氧化物半导体TFT具有：氧化物半导体层，其支撑于上述基板，具有包含沟道氧化物半导体层和保护氧化物半导体层的层叠结构，上述沟道氧化物半导体层配置在比上述保护氧化物半导体层靠上述基板侧；上部栅极电极，其隔着上部绝缘层配置在上述氧化物半导体层的一部分上；层间绝缘层，其覆盖上述氧化物半导体层和上述上部栅极电极；以及第1电极和第2电极，其电连接到上述氧化物半导体层，还具有第1开口部，上述第1开口部至少贯通上述层间绝缘层和上述保护氧化物半导体层，并且使上述沟道氧化物半导体层的一部分露出，上述第1电极配置在上述层间绝缘层上和上述第1开口部内，在上述第1开口部内与上述沟道氧化物半导体层的上述一部分直接接触。
在某实施方式中，上述沟道氧化物半导体层具有比上述保护氧化物半导体层高的迁移率。
在某实施方式中，还具备第2开口部，上述第2开口部至少贯通上述层间绝缘层和上述保护氧化物半导体层，并且使上述沟道氧化物半导体层的另一部分露出，上述第2电极配置在上述层间绝缘层上和上述第2开口部内，在上述第2开口部内与上述沟道氧化物半导体层的上述另一部分直接接触。
在某实施方式中，上述第1开口部至少贯通上述层间绝缘层、上述保护氧化物半导体层以及上述沟道氧化物半导体层，上述第1电极在上述第1开口部的侧壁的一部分中与上述沟道氧化物半导体层的侧面直接接触。
在某实施方式中，还具备：下部电极，其配置在上述氧化物半导体层与上述基板之间；以及下部绝缘层，其配置在上述下部电极与上述氧化物半导体层之间，当从上述基板的法线方向观看时，上述下部电极与上述第1开口部重叠，并且与上述第2开口部不重叠，上述第1开口部至少贯通上述层间绝缘层、上述氧化物半导体层以及上述下部绝缘层，并且使上述下部电极的一部分露出，上述第1电极在上述第1开口部的底面中与上述下部电极直接接触，并且在上述第1开口部的侧壁的一部分中与上述沟道氧化物半导体层的侧面直接接触，上述第2开口部至少贯通上述层间绝缘层、上述氧化物半导体层以及上述下部绝缘层，上述第2电极在上述第2开口部的侧壁的一部分中与上述沟道氧化物半导体层的另一侧面直接接触，并且与上述下部电极不接触。
在某实施方式中，上述沟道氧化物半导体层包含In和Zn，上述沟道氧化物半导体层所包含的In相对于上述沟道氧化物半导体层所包含的全部金属元素的原子数比大于Zn相对于上述沟道氧化物半导体层所包含的全部金属元素的原子数比，上述保护氧化物半导体层包含In和Zn，上述保护氧化物半导体层所包含的Zn相对于上述保护氧化物半导体层所包含的全部金属元素的原子数比大于In相对于上述保护氧化物半导体层所包含的全部金属元素的原子数比。
在某实施方式中，上述沟道氧化物半导体层和上述保护氧化物半导体层均是In-Ga-Zn-O系半导体层，上述沟道氧化物半导体层所包含的In相对于上述沟道氧化物半导体层所包含的全部金属元素的原子数比大于上述保护氧化物半导体层所包含的In相对于上述保护氧化物半导体层所包含的全部金属元素的原子数比。
在某实施方式中，上述层叠结构还包含配置在上述沟道氧化物半导体层与上述保护氧化物半导体层之间的中间氧化物半导体层，上述沟道氧化物半导体层和上述保护氧化物半导体层均是结晶质氧化物半导体层，上述中间氧化物半导体层是非晶质氧化物半导体层。
在某实施方式中，上述层叠结构还包含配置在上述沟道氧化物半导体层与上述保护氧化物半导体层之间的包含In和Zn的中间氧化物半导体层，上述中间氧化物半导体层所包含的Zn相对于上述中间氧化物半导体层所包含的全部金属元素的原子数比与In相对于上述中间氧化物半导体层所包含的全部金属元素的原子数比大致相等。
在某实施方式中，上述中间氧化物半导体层是非晶质氧化物半导体层，或者是包含与上述沟道氧化物半导体层和上述保护氧化物半导体层相比晶体尺寸较小的微晶的微晶氧化物半导体层。
在某实施方式中，上述沟道氧化物半导体层的厚度大于上述保护氧化物半导体层的厚度。
在某实施方式中，上述沟道氧化物半导体层和上述保护氧化物半导体层包含In、Ga以及Zn。
在某实施方式中，上述沟道氧化物半导体层和上述保护氧化物半导体层包含结晶质部分。
在某实施方式中，上述中间氧化物半导体层包含In、Ga以及Zn。
发明效果
根据本发明的一实施方式，能提供具备具有稳定的特性的可靠性高的氧化物半导体TFT的半导体装置。
附图说明
图1的(a)和(b)分别是第1实施方式的半导体装置的氧化物半导体TFT201的示意性截面图和俯视图。
图2的(a)～(d)分别是用于说明氧化物半导体TFT201的制造方法的工序截面图。
图3的(a)和(b)分别是用于说明氧化物半导体TFT201的制造方法的工序截面图。
图4的(a)和(b)分别是第1实施方式的另一氧化物半导体TFT的示意性截面图。
图5是第1实施方式的变形例的氧化物半导体TFT202的示意性截面图。
图6是第1实施方式的变形例的氧化物半导体TFT203的示意性截面图。
图7的(a)～(c)分别是示出样本基板1～3的XRD分析结果的图。
图8是示出实施例的TFT的I-V特性的测定结果的图。
图9是示出第1实施方式的半导体装置(有源矩阵基板)100的一例的示意性俯视图。
具体实施方式
以下，参照附图说明本发明的实施方式。本发明的实施方式的半导体装置只要具备氧化物半导体TFT即可，广泛包含有源矩阵基板等电路基板、各种显示装置、电子设备等。此外，本发明不限定于以下的实施方式。
(第1实施方式)
第1实施方式的半导体装置包含基板和支撑于基板的至少1个氧化物半导体TFT。氧化物半导体TFT例如配置于有源矩阵基板的各像素，能用作像素TFT。也可以使用氧化物半导体TFT作为像素TFT和构成驱动电路等的电路TFT。
以下，以具有底栅和顶栅这两者的双栅结构的TFT为例进行说明。此外，如后所述，本实施方式的氧化物半导体TFT也可以是仅具有顶栅的单栅结构的TFT。
图1的(a)和(b)分别是例示实施方式1的氧化物半导体TFT201的截面图和俯视图。图1的(a)示出沿着图1的(b)所示的IA-IA线的截面。此外，在图1的(b)中，为了便于理解，省略了源极、漏极电极。
氧化物半导体TFT201具有：基板101；下部栅极电极(底栅)103，其支撑于基板101；下部绝缘层105，其覆盖下部栅极电极103；氧化物半导体层107，其配置在下部绝缘层105上；源极电极113；以及漏极电极114。在氧化物半导体层107上隔着上部绝缘层(也称为栅极绝缘层)109配置有上部栅极电极(顶栅)112。源极电极113和漏极电极114分别与氧化物半导体层107电连接。此外，在本说明书中，有时将源极电极113和漏极电极114中的一方称为“第1电极”，将另一方称为“第2电极”。
下部栅极电极103配置为隔着下部绝缘层105与氧化物半导体层107相对。另外，上部栅极电极112配置为隔着上部绝缘层109与氧化物半导体层107相对。因此，下部绝缘层105和上部绝缘层109分别作为栅极绝缘层(有时称为下部栅极绝缘层、上部栅极绝缘层)发挥功能。
在该例子中，上部绝缘层109仅形成在氧化物半导体层107中的与上部栅极电极112重叠的区域。上部绝缘层109也可以是岛状的。上部栅极电极112和上部绝缘层109例如也可以使用同一掩模进行图案化。在该情况下，当从基板101的法线方向观看时，上部栅极电极112的周缘和上部绝缘层109的周缘也可以是对齐的。
在本实施方式中，氧化物半导体层107具有包含沟道氧化物半导体层107A和保护氧化物半导体层107B的层叠结构。沟道氧化物半导体层107A配置在比保护氧化物半导体层107B靠基板101侧。在该氧化物半导体TFT201中，在源极、漏极间移动的载流子主要在沟道氧化物半导体层107A中流动。
沟道氧化物半导体层107A和保护氧化物半导体层107B例如是组成比相互不同的In-Ga-Zn-O系半导体层。沟道氧化物半导体层107A、保护氧化物半导体层107B也可以均是包含结晶质部分的结晶质氧化物半导体层。沟道氧化物半导体层107A例如也可以是与保护氧化物半导体层107B相比迁移率较高或带隙较小的氧化物半导体层。沟道氧化物半导体层107A也可以是与保护氧化物半导体层107B相比电阻较低的氧化物半导体层。保护氧化物半导体层107B也可以是与沟道氧化物半导体层107A相比结晶性较高的氧化物半导体层。保护氧化物半导体层107B也可以是能作为向沟道氧化物半导体层107A供应氧而降低沟道氧化物半导体层107A的氧缺损的供氧层发挥功能的层。在该情况下，保护氧化物半导体层107B例如也可以在与沟道氧化物半导体层107A相比氧含有量较多的条件下形成。
氧化物半导体层107、上部绝缘层109以及上部栅极电极112由层间绝缘层111覆盖。
在层间绝缘层111和氧化物半导体层107的保护氧化物半导体层107B，形成有使沟道氧化物半导体层107A的一部分露出的源极开口部CHs和使沟道氧化物半导体层107A的另一部分露出的漏极开口部CHd。源极电极113配置在层间绝缘层111上和源极开口部CHs内，在源极开口部CHs内与沟道氧化物半导体层107A的露出部分(以下，称为“源极接触区域”)107s接触。漏极电极114配置在层间绝缘层111上和漏极开口部CHd内，在漏极开口部CHd内与沟道氧化物半导体层107A的露出部分(以下，称为“漏极接触区域”)107d接触。优选为，当从基板101的法线方向观看时，源极电极113和漏极电极114各自与上部栅极电极112不重叠。
在氧化物半导体层107的沟道氧化物半导体层107A中，从基板101的法线方向观看时与上部栅极电极112不重叠的部分也可以是电阻比与上部栅极电极112重叠的部分小的低电阻化区域。同样地，在保护氧化物半导体层107B中，从基板101的法线方向观看时与上部栅极电极112不重叠的部分p2也可以是电阻比与上部栅极电极112重叠的部分p1小的低电阻化区域。这种构成例如是通过在形成层间绝缘层111时使氧化物半导体层107中的未由上部栅极电极112隔着上部绝缘层109覆盖的部分低电阻化而得到的。
根据本实施方式，在沟道氧化物半导体层107A上形成有保护氧化物半导体层107B，因此在等离子体工艺等制造工艺中，能降低沟道氧化物半导体层107A受到的损伤。因此，能抑制工艺损伤所引起的沟道氧化物半导体层107A的低电阻化(例如在氧化物半导体中氧缺损增加所引起的载流子的增加)，因此能降低截止漏电流。
另一方面，保护氧化物半导体层107B是与沟道氧化物半导体层107A相比结晶性较高或电阻较高的层，因此即使在制造工艺中受到损伤，对TFT特性造成的影响也小。
另外，在本实施方式中，源极电极113和漏极电极114是与沟道氧化物半导体层107A直接接触的。由此，相比于与氧化物半导体层107的最上层的表面(在此为保护氧化物半导体层107B的上表面)接触的情况，能降低接触电阻。因此，能抑制导通电阻(接触电阻)的增大并且能将截止漏电流抑制得较小。
下部栅极电极103可以与上部栅极电极112为相同电位(可以电连接到上部栅极电极112)，也可以例如电连接到源极电极113。下部栅极电极103也可以固定为电源电位等。
图1所示的氧化物半导体TFT201具有夹着氧化物半导体层107而设置2个栅极电极的双栅结构，但是氧化物半导体TFT201也可以具有仅具有上部栅极电极112的单栅结构。在该情况下，也可以在下部绝缘层105的基板101侧设置对氧化物半导体层107的沟道区域进行遮光的遮光膜来代替下部栅极电极103。或者，也可以在氧化物半导体层107的基板101侧不形成导电膜。
在本实施方式中，氧化物半导体层107具有2层结构，但是如后所述，也可以具有3层以上的层叠结构。在该情况下，源极电极113和漏极电极114分别设置为与氧化物半导体层107中的作为载流子主要移动的载流子移动层发挥功能的沟道氧化物半导体层107A直接接触。
＜半导体层107的各层的组成和厚度＞
沟道氧化物半导体层107A和保护氧化物半导体层107B可以至少包含In和Zn。沟道氧化物半导体层107A所包含的In相对于其所包含的全部金属元素的原子数比可以大于Zn相对于其所包含的全部金属元素的原子数比。另外，保护氧化物半导体层107B所包含的Zn相对于其所包含的全部金属元素的原子数比可以大于In相对于其所包含的全部金属元素的原子数比。或者，在沟道氧化物半导体层107A和保护氧化物半导体层107B均是In-Ga-Zn-O系氧化物半导体层的情况下，沟道氧化物半导体层107A中的In的原子数比可以大于保护氧化物半导体层107B中的In的原子数比。在该情况下，沟道氧化物半导体层107A或保护氧化物半导体层107B所包含的In相对于其所包含的全部金属元素的原子数比也可以与Zn相对于其所包含的全部金属元素的原子数比相同。
通过使沟道氧化物半导体层107A和保护氧化物半导体层107B具有上述的组成，从而沟道氧化物半导体层107A是具有比保护氧化物半导体层107B高的迁移率的高迁移率层，能作为沟道层发挥功能。另一方面，保护氧化物半导体层107B是具有比沟道氧化物半导体层107A高的结晶性的高结晶化层，耐蚀刻性、阻隔性优异。因此，例如在上部绝缘层109和上部栅极电极112的图案化工序、对氧化物半导体层107的等离子体处理工序等中，保护氧化物半导体层107B能作为沟道氧化物半导体层107A的保护层和牺牲层发挥功能。
沟道氧化物半导体层107A可以是氧化物半导体层107的最下层，与下部绝缘层105的上表面接触。保护氧化物半导体层107B可以是氧化物半导体层107的最上层，构成氧化物半导体层107的上表面。保护氧化物半导体层107B的上表面也可以与上部绝缘层109和层间绝缘层111接触。
以下，说明各层的优选的组成。在以下的说明中，将构成氧化物半导体的In相对于构成氧化物半导体的全部的金属元素的原子数比(组成比)简称为“In比率”，将构成氧化物半导体的Zn相对于构成氧化物半导体的全部的金属元素的原子数比简称为“Zn比率”。例如In-Ga-Zn-O系半导体层的In比率是In的原子数相对于In、Ga以及Zn的总原子数的比例。当将In的原子数表记为[In]，将Ga的原子数表记为[Ga]，将锌的原子数表记为[Zn]时，In比率由[In]/([In]+[Ga]+[Zn])表示。
作为高迁移率层的沟道氧化物半导体层107A的In比率例如比Zn比率高([In]＞[Zn])。沟道氧化物半导体层107A的In比率也可以超过0.3。在沟道氧化物半导体层107A是In-Ga-Zn-O系半导体层的情况下，Ga比率即Ga的原子数相对于In、Ga以及Zn的总原子数的比例例如比Zn比率和In比率低。Ga比率也可以小于0.3。
沟道氧化物半导体层107A是In-Ga-Zn-O系半导体层的情况下的沟道氧化物半导体层107A的优选的组成范围的一例如下所示。
[In]/([In]+[Ga]+[Zn])＞0.3
[In]＞[Ga]，[In]＞[Zn]，[Zn]＞[Ga]
[Ga]/([In]+[Ga]+[Zn])＜0.3
沟道氧化物半导体层107A的In、Ga以及Zn的原子数比In：Ga：Zn也可以为约5：1：4(例如4～6：0.8～1.2：3.2～4.8)。作为一例，当使用原子数比In：Ga：Zn为5：1：4的溅射靶形成氧化物半导体膜时，即使在工艺上产生误差或掺杂有杂质，形成后的沟道氧化物半导体层107A的组成也能包含于上述范围中。
另一方面，作为高结晶化层的保护氧化物半导体层107B的Zn比率例如比In比率高([Zn]＞[In])。Zn比率也可以超过0.5。在保护氧化物半导体层107B是In-Ga-Zn-O系半导体层的情况下，Zn比率也可以比Ga比率和In比率的合计值高。另外，Ga比率也可以比In比率高。
保护氧化物半导体层107B是In-Ga-Zn-O系半导体层的情况下的保护氧化物半导体层107B的优选的组成范围的一例如下所述。
[Zn]/([In]+[Ga]+[Zn])＞0.5
[Zn]＞[In]+[Ga]
[In]＜[Ga]
保护氧化物半导体层107B的In、Ga以及Zn的原子数比In：Ga：Zn也可以是约1：3：6(例如0.8～1.2：2.4～3.6：4.8～7.2)。作为一例，当使用原子数比In：Ga：Zn为1：3：6的溅射靶形成氧化物半导体膜时，即使在工艺上产生误差或掺杂有杂质，形成后的保护氧化物半导体层107B的组成也能包含于上述范围中。
以下例示沟道氧化物半导体层107A和保护氧化物半导体层107B使用In-Ga-Zn-O系氧化物半导体的情况下的具体组成。
沟道氧化物半导体层107A能采用In：Ga：Zn＝3：1：2(＝3/6：1/6：2/6)、In：Ga：Zn＝4：2：3(＝4/9：2/9：3/9)、In：Ga：Zn＝5：1：3(＝5/9：1/9：3/9)、In：Ga：Zn＝5：3：4(＝5/12：3/12：4/12)、In：Ga：Zn＝6：2：4(＝6/12：2/12：4/12)、In：Ga：Zn＝7：1：3(＝7/11：1/11：3/11)或者In：Ga：Zn＝5：1：4(＝5/10：1/10：4/10)的组成(原子数比)的In-Ga-Zn系氧化物、该组成附近的氧化物半导体。
保护氧化物半导体层107B能采用In：Ga：Zn＝1：3：2(＝1/6：3/6：2/6)、In：Ga：Zn＝2：4：3(＝2/9：4/9：3/9)、In：Ga：Zn＝1：5：3(＝1/9：5/9：3/9)或者In：Ga：Zn＝1：3：6(＝1/10：3/10：6/10)的组成(原子数比)的In-Ga-Zn-O系氧化物、该组成附近的氧化物半导体。
氧化物半导体层107的各层的组成不限于上述组成。例如能使用In-Sn-Zn-O系半导体层、In-Al-Sn-Zn-O系半导体层等来代替In-Ga-Zn-O系半导体层。另外，氧化物半导体层107只要从基板101侧起按顺序包含沟道氧化物半导体层107A、保护氧化物半导体层107B即可，也可以具有3层以上的多层结构。
此外，在沟道氧化物半导体层107A和保护氧化物半导体层107B均是In-Ga-Zn-O系氧化物半导体层的情况下，只要沟道氧化物半导体层107A的In比率比保护氧化物半导体层107B的In比率高即可，沟道氧化物半导体层107A和保护氧化物半导体层107B中的一方也可以具有In：Ga：Zn＝1：1：1(＝1/3：1/3：1/3)的组成或其附近的组成。
各层的厚度没有特别限定，但是沟道氧化物半导体层107A的厚度例如优选为20nm以上且50nm以下。如果沟道氧化物半导体层107A的厚度为20nm以上，则与保护氧化物半导体层107B相比在沟道氧化物半导体层107A中电子优先移动，因此能实现高迁移率的TFT。另一方面，如果为50nm以下，则能通过栅极电压更高速地进行TFT的导通/截止动作。保护氧化物半导体层107B的厚度(保护氧化物半导体层107B中的位于沟道氧化物半导体层107A与上部绝缘层109之间的部分的厚度)例如优选为3nm以上且30nm以下。如果保护氧化物半导体层107B的厚度为3nm以上，则能更有效地降低沟道氧化物半导体层107A的工艺损伤。另一方面，如果为30nm以下，则能减小由保护氧化物半导体层107B产生的电阻成分，能抑制TFT的迁移率降低。
沟道氧化物半导体层107A的厚度也可以比保护氧化物半导体层107B的厚度大。由此，能使沟道氧化物半导体层107A和源极电极113或漏极电极114更可靠地接触。另外，在开口部CHs、CHd的侧壁处使沟道氧化物半导体层107A和源极电极113或漏极电极114接触的情况下(参照后述的图4、图5)，能增大接触面积，因此能进一步降低接触电阻。
氧化物半导体层107整体的厚度没有特别限定，但是例如可以为20nm以上且60nm以下。
＜氧化物半导体TFT201的制造方法＞
接下来，说明氧化物半导体TFT201的制造方法的例子。图2和图3是用于说明氧化物半导体TFT201的制造方法的工序截面图。
首先，如图2的(a)所示，在基板101上，形成下部栅极电极103。作为基板101，例如能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。在此，在基板101上沉积第1导电膜后，将第1导电膜图案化，由此得到下部栅极电极103。下部栅极电极103的厚度例如为50nm以上且500nm以下。作为第1导电膜的材料，例如，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或其金属氮化物的膜。
接着，以覆盖下部栅极电极103的方式，例如通过CVD法形成下部绝缘层105。下部绝缘层105例如可以是氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。下部绝缘层105也可以具有层叠结构。下部绝缘层105的厚度例如为150nm以上且500nm以下。也可以在基板侧(下层)形成氮化硅层、氮氧化硅层等以防止来自基板1的杂质等的扩散，在其之上的层(上层)形成氧化硅层、氧氮化硅层等以确保绝缘性。在此，使用以厚度50nm的SiO2膜为上层，以厚度300nm的SiNx膜为下层的层叠膜。这样，当使用包含氧的绝缘层(例如SiO2等氧化物层)作为下部绝缘层105的最上层(即与氧化物半导体层接触的层)时，在氧化物半导体层107产生氧缺损的情况下，能利用氧化物层所包含的氧使氧缺损恢复，因此能降低氧化物半导体层107的氧缺损。
接下来，如图2的(b)所示，在下部绝缘层105上，形成氧化物半导体层107。氧化物半导体层107能如下形成。
首先，在下部绝缘层105按顺序沉积第1氧化物半导体膜和第2氧化物半导体膜而形成氧化物半导体层叠膜。
第1氧化物半导体膜例如是使用原子数比In：Ga：Zn为5：1：4的靶并通过溅射法形成的。作为溅射气体(气氛)，能使用氩等稀有气体原子和氧化性气体的混合气体。氧化性气体可列举O2、CO2、O3、H2O、N2O等。在此使用包含Ar气和氧(O2)气的混合气体。通过溅射法成膜时的氧气的比例例如按分压比设定为大于0％且20％以下。另外，成膜时的基板温度例如设定为100～180℃。气体气氛的压力(溅射压力)只要是等离子体能稳定放电的范围即可，不作特别限定，例如设定为0.1～3.0Pa。第1氧化物半导体膜的厚度例如可以为3nm以上且30nm以下。
第2氧化物半导体膜例如是使用原子数比In：Ga：Zn为1：3：6的靶并通过溅射法形成的。作为溅射气体，使用包含Ar气和氧(O2)气的混合气体。通过溅射法成膜时的氧气的比例例如按分压比设定为大于0％且20％以下。氧气的比例(分压比)也可以设定为比形成第1氧化物半导体膜时高。通过在与第1氧化物半导体膜相比氧的含有量较多的条件下形成第2氧化物半导体膜，由此得到能作为供氧层发挥功能的保护氧化物半导体层107B。成膜时的基板温度和溅射压力也可以与形成第1氧化物半导体膜时的基板温度和溅射压力相同。第2氧化物半导体膜的厚度例如可以为20nm以上且50nm以下。
之后，进行氧化物半导体层叠膜的退火处理。在此，在大气气氛中，以300℃以上且500℃以下的温度进行热处理。热处理时间例如为30分钟以上且2小时以下。
接着，进行热处理后的氧化物半导体层叠膜的图案化，得到氧化物半导体层107。氧化物半导体层叠膜的图案化例如是使用磷硝酸蚀刻液并通过湿式蚀刻进行的。由此，得到具有从下部绝缘层105侧起按顺序包含沟道氧化物半导体层107A和保护氧化物半导体层107B的层叠结构的岛状的氧化物半导体层107。
接着，以覆盖氧化物半导体层107的方式形成作为上部绝缘层的绝缘膜109′。绝缘膜109′例如是氧化硅(SiOx)层。绝缘膜109′的厚度例如是90nm以上且200nm以下。
接下来，如图2的(c)所示，在绝缘膜109′上，沉积作为上部栅极电极的第2导电膜(厚度：60nm以上且700nm以下)112′。在此，作为第2导电膜112′，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。第2导电膜112′也可以具有包含由不同的导电材料形成的多个层的层叠结构。
接下来，如图2的(d)所示，通过将第2导电膜112′图案化而形成上部栅极电极112。具体地说，首先，通过光刻工序，在第2导电膜112′的一部分上，形成作为蚀刻掩模的抗蚀剂层R。接着，将抗蚀剂层R作为掩模使用湿式蚀刻进行第2导电膜112′的图案化，得到上部栅极电极112。
之后，将抗蚀剂层R作为掩模使用干式蚀刻进行绝缘膜109′的图案化，得到上部绝缘层109。氧化物半导体层107中的与上部栅极电极112重叠的部分(第1部分)以外的部分露出。露出的保护氧化物半导体层107B的表层有时会被过蚀刻。接下来，将抗蚀剂层R除去。此外，为了保护氧化物半导体层107免受抗蚀剂剥离液影响，也可以在除去抗蚀剂层R后，将上部栅极电极112作为掩模进行上部绝缘层109的图案化。
接下来，如图3的(a)所示，以覆盖氧化物半导体层107、上部绝缘层109以及上部栅极电极112的方式形成层间绝缘层111。层间绝缘层111例如是氧化硅(SiOx)层、氮化硅(SiNx)层或氧氮化硅(SiNxOy)层。另外，层间绝缘层111也可以具有层叠有这些层的层叠结构。层间绝缘层111的厚度例如为150nm以上且500nm以下。
层间绝缘层111例如也可以包含氮化硅层等供氢性层。通过以与氧化物半导体层107接触的方式配置氮化硅层，氧化物半导体层107中的与氮化硅层接触的部分被还原，成为电阻比与上部绝缘层109接触的第1部分低的低电阻化区域。
之后，在层间绝缘层111和保护氧化物半导体层107B，以使沟道氧化物半导体层107A的一部分露出的方式形成源极开口部CHs和漏极开口部CHd。蚀刻方法可以是干式蚀刻，也可以是湿式蚀刻。蚀刻时间等条件能适当设定为使沟道氧化物半导体层107A的一部分露出。
接下来，如图3的(b)所示，在层间绝缘层111上以及源极开口部CHs和漏极开口部CHd内，以与沟道氧化物半导体层107A直接接触的方式形成源极电极113和漏极电极114。
源极电极113和漏极电极114能通过在层间绝缘层111上例如利用溅射法等沉积源极、漏极用的第3导电膜后将第3导电膜图案化而形成。作为第3导电膜的材料，例如，能使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等金属或它们的合金。源极电极113和漏极电极114的厚度例如为100nm以上且500nm以下。作为第3导电膜，也可以形成从氧化物半导体层107侧起按顺序层叠Ti膜(厚度：30nm)、Al(厚度：300nm)以及Ti膜(厚度50nm)这3层或者Ti膜(厚度：30nm)、Cu膜(厚度：300nm)这2层的层叠膜。
沟道氧化物半导体层107A中的与源极电极113、漏极电极114接触的区域成为源极接触区域107s、漏极接触区域107d。这样，制造氧化物半导体TFT201。
此外，在图3的(a)所示的工序中，只要至少形成贯通保护氧化物半导体层107B的开口部CHs、CHd即可。例如，如图4的(a)所示，位于保护氧化物半导体层107B的下方的沟道氧化物半导体层107A的表层部分也可以被蚀刻。也就是说，开口部CHs、CHd的底面也可以位于沟道氧化物半导体层107A的上表面(与保护氧化物半导体层107B的界面)与下表面之间。由此，使源极电极113、漏极电极114和沟道氧化物半导体层107A不仅能在开口部CHs、CHd的底面接触而且能在侧壁接触。因此，能增大接触面积，从而能更有效地降低接触电阻。
或者，如图4的(b)所示，开口部CHs、CHd也可以贯通沟道氧化物半导体层107A而到达下部绝缘层105。在该情况下，源极电极113和漏极电极114在开口部CHs、CHd的侧壁处与沟道氧化物半导体层107A的侧面直接接触，因此能降低接触电阻。
＜变形例＞
图5和图6是示出本实施方式的氧化物半导体TFT的变形例的截面图。在这些图中，对与图1所示的氧化物半导体TFT201同样的构成要素标注相同的附图标记。以下，主要仅说明与氧化物半导体TFT201的不同点。
在图5所示的氧化物半导体TFT202中，源极开口部CHs贯通层间绝缘层111、氧化物半导体层107以及下部绝缘层105，使下部栅极电极103的一部分露出。另一方面，漏极开口部CHd配置为当从基板101的法线方向观看时与下部栅极电极103不重叠。漏极开口部CHd贯通层间绝缘层111、氧化物半导体层107以及下部绝缘层105，使位于下部绝缘层105的下方的层的一部分(在基板101与下部绝缘层105之间形成有基底膜的情况下是基底膜的一部分)露出。
源极电极113在源极开口部CHs的侧壁处与沟道氧化物半导体层107A直接接触，并且在源极开口部CHs的底面处与下部栅极电极103直接接触。由此，源极电极113和下部栅极电极103设定为相同电位(例如电源电位)。另一方面，漏极电极114在漏极开口部CHd的侧壁处与沟道氧化物半导体层107A直接接触，但是与下部栅极电极103不接触，与源极电极113是电分离的。
氧化物半导体TFT202能通过与图1所示的氧化物半导体TFT201同样的方法制造。但是，以当从基板101的法线方向观看时下部栅极电极103与源极开口部CHs重叠并且下部栅极电极103与漏极开口部CHd不重叠的方式，配置下部栅极电极103、源极开口部CHs以及漏极开口部CHd。另外，在形成源极开口部CHs和漏极开口部CHd时，调整蚀刻条件，使得源极开口部CHs和漏极开口部CHd贯通下部绝缘层105。
根据氧化物半导体TFT202，在将源极电极113和下部栅极电极103设定为相同电位的情况下，能在同一开口部内同时形成源极电极113与下部栅极电极103的接触部以及源极电极113与氧化物半导体层107的接触部。因此，能减小氧化物半导体TFT202所需要的面积。另外，无需另外设置源极电极113与下部栅极电极103的接触部，因此能降低制造工序数。
在图6所示的氧化物半导体TFT203中，氧化物半导体层107具有包括沟道氧化物半导体层107A、保护氧化物半导体层107B以及设置在这些层之间的中间氧化物半导体层107i的3层结构。沟道氧化物半导体层107A配置在比保护氧化物半导体层107B靠基板101侧。保护氧化物半导体层107B也可以是氧化物半导体层107的最上层。
沟道氧化物半导体层107A和保护氧化物半导体层107B也可以与前面参照图1描述的沟道氧化物半导体层107A和保护氧化物半导体层107B同样。例如，也可以沟道氧化物半导体层107A是与保护氧化物半导体层107B相比迁移率较高的高迁移率层，保护氧化物半导体层107B是与沟道氧化物半导体层107A相比结晶性较高的高结晶化层。也可以沟道氧化物半导体层107A、保护氧化物半导体层107B均是包含结晶质部分的结晶质氧化物半导体层，中间氧化物半导体层107i是非晶质氧化物半导体层。
在氧化物半导体TFT203中，源极开口部CHs和漏极开口部CHd也形成为到达沟道氧化物半导体层107A。即，形成为贯通层间绝缘层111、保护氧化物半导体层107B以及中间氧化物半导体层107i。源极电极113和漏极电极114分别在源极开口部CHs、漏极开口部CHd内与沟道氧化物半导体层107A直接接触。此外，源极开口部CHs、漏极开口部CHd的底面也可以位于沟道氧化物半导体层107A的上表面与下表面之间(参照图4的(a))。或者，源极开口部CHs、漏极开口部CHd也可以形成为贯通氧化物半导体层107(参照图4的(b)、图5)。
以下，具体地说明沟道氧化物半导体层107A、保护氧化物半导体层107B均是包含结晶质部分的结晶质氧化物半导体层，中间氧化物半导体层107i是非晶质氧化物半导体层的例子。在此所说的“结晶质氧化物半导体层”只要是主要包含结晶质状态的氧化物半导体的氧化物半导体层即可，也可以包含微小的非晶质部分。“非晶质氧化物半导体层”只要是主要包含非晶质状态的氧化物半导体的氧化物半导体层即可，也可以包含微小的结晶质部分、例如粒子尺寸为1nm以上且20nm以下的微晶。例如，用作中间氧化物半导体层的非晶质氧化物半导体层也可以包含具有比沟道氧化物半导体层107A和保护氧化物半导体层107B小的晶体尺寸的微晶。
沟道氧化物半导体层107A和保护氧化物半导体层107B也可以具有前面参照图1描述的组成和厚度。
中间氧化物半导体层107i没有特别限定，例如也可以包含In和Zn。中间氧化物半导体层107i所包含的In相对于其所包含的全部金属元素的原子数比也可以与Zn相对于其所包含的全部金属元素的原子数比大致相等。中间氧化物半导体层107i例如也可以具有处于沟道氧化物半导体层107A与保护氧化物半导体层107B的中间的能隙。
在本实施方式中，中间氧化物半导体层107i、沟道氧化物半导体层107A以及保护氧化物半导体层107B也可以具有不同的组成。“组成不同”是指各层所包含的金属元素的种类或组成比不同。
通过在结晶质的沟道氧化物半导体层107A与结晶质的保护氧化物半导体层107B之间配置非结晶质的中间氧化物半导体层107i，能抑制在沟道氧化物半导体层107A与保护氧化物半导体层107B的界面产生晶格的失配。因此，通过蚀刻氧化物半导体层叠膜，不会发生晶格的失配所引起的“收缩”，因此得到具有正锥形形状的氧化物半导体层107。因此，能抑制TFT特性的偏差、TFT的阈值电压的负偏移，实现具有高迁移率的可靠性优异的氧化物半导体TFT。
优选中间氧化物半导体层107i以与沟道氧化物半导体层107A和保护氧化物半导体层107B这两者接触的方式配置在沟道氧化物半导体层107A与保护氧化物半导体层107B之间。由此，能更有效地改善沟道氧化物半导体层107A与保护氧化物半导体层107B的界面。
中间氧化物半导体层107i只要是能改善沟道氧化物半导体层107A和保护氧化物半导体层107B的界面的层即可。中间氧化物半导体层107i的能隙Gm也可以比沟道氧化物半导体层107A的能隙G1大并且比保护氧化物半导体层107B的能隙G2小(G1＜Gm＜G2)。
中间氧化物半导体层107i没有特别限定，但是也可以具有不结晶化而能维持非晶质状态的组成。在中间氧化物半导体层107i是In-Ga-Zn-O系半导体层的情况下，In、Ga以及Zn的原子数比In：Ga：Zn也可以为约1：1：1(例如0.8～1.2：0.8～1.2：0.8～1.2)。作为一例，当使用原子数比In：Ga：Zn为1：1：1的溅射靶形成中间氧化物半导体层107i时，即使在工艺上产生误差或掺杂有杂质，形成后的中间氧化物半导体层107i的组成也能包含在上述范围中。此外，在中间氧化物半导体层107i中的In：Ga：Zn为1：1：1的情况下，沟道氧化物半导体层107A和保护氧化物半导体层107B均设定为与In：Ga：Zn＝1：1：1不同的组成比。例如，也可以沟道氧化物半导体层107A是In比率大于Zn比率的In-Ga-Zn-O系半导体层，保护氧化物半导体层107B是In比率小于Zn比率的In-Ga-Zn-O系半导体层。
中间氧化物半导体层107i也可以是In-Sn-Zn-O系半导体层、In-Al-Sn-Zn-O系半导体层等In-Ga-Zn-O系半导体层以外的氧化物半导体层。另外，氧化物半导体层107只要以规定的顺序包含沟道氧化物半导体层107A、中间氧化物半导体层107i以及保护氧化物半导体层107B即可，也可以具有4层以上的多层结构。在该情况下，源极电极113、漏极电极114也配置为在源极开口部CHs、漏极开口部CHd内与沟道氧化物半导体层107A直接接触。
各层的厚度没有特别限定，但是沟道氧化物半导体层107A的厚度和保护氧化物半导体层107B的厚度也可以设定为前述的范围。中间氧化物半导体层107i的厚度例如优选为5nm以上且50nm以下。如果中间氧化物半导体层107i为15nm以上，则能更有效地改善沟道氧化物半导体层107A与保护氧化物半导体层107B的界面。另一方面，如果为50nm以下，则能抑制中间氧化物半导体层107i的插入所引起的阈值电压的降低。
此外，在图1、图4～图6所示的氧化物半导体TFT201～203中，源极电极113和漏极电极114均使用同一导电膜形成，但是也可以使用相互不同的导电膜。例如，在将本实施方式的氧化物半导体TFT用作有源矩阵基板的像素用TFT的情况下，也可以将源极电极113与源极总线SL使用同一导电膜形成，将漏极电极114与像素电极使用同一透明导电膜形成。
而且，如上所述在氧化物半导体TFT201～203中，示出了源极电极113和漏极电极114两者在开口部内CHs、CHd与沟道氧化物半导体层107A直接接触的例子，但是只要仅任意一方电极在开口部CHs、CHd内与沟道氧化物半导体层107A直接接触即可。例如，在使用同一金属氧化物膜形成氧化物半导体层和像素电极的情况下，只要源极电极在源极开口部内CHs与沟道氧化物半导体层107A直接接触即可，也可以不设置漏极开口部CHd。
(具有层叠结构的半导体层的分析结果)
在上述方法中，通过控制组成和成膜条件，形成了包含结晶质氧化物半导体膜和非晶质氧化物半导体膜的层叠膜。为了确认上述方法中的刚成膜之后(退火处理前)的氧化物半导体膜的结晶状态，本申请的发明人进行了如下的分析。
首先，制作具有单层的半导体膜的样本基板1～3。样本基板1是通过在玻璃基板上以溅射法形成第1氧化物半导体膜而制作的。同样地，样本基板2、3分别是通过在玻璃基板上形成中间氧化物半导体膜和第2氧化物半导体膜而制作的。在此，形成了In-Ga-Zn-O系半导体膜作为第1氧化物半导体膜、中间氧化物半导体膜以及第2氧化物半导体膜。In-Ga-Zn-O系半导体膜的厚度均为100nm。表1中示出形成In-Ga-Zn-O系半导体膜时使用的靶的组成、In-Ga-Zn-O系半导体膜的成膜条件。
【表1】
接着，对所得到的各样本基板进行了X射线衍射(XRD)分析。图7的(a)～(c)中分别示出样本基板1～3的X射线衍射图案。
从图7可知，全部样本基板的X射线衍射图案均在2θ＝20～25°处具有宽的峰P1。这被认为是玻璃基板所引起的峰。如图7的(a)所示，样本基板1的X射线衍射图案不仅具有玻璃基板的峰P1，还在2θ＝30°附近具有结晶性的峰P2。另外，如图7的(c)所示，样本基板3的X射线衍射图案不仅具有玻璃基板的峰P1，还在2θ＝32°附近具有结晶性的峰P3。因此，能确认样本基板1和样本基板3的半导体膜均是结晶质的。样本基板3的峰P3比样本基板1的峰P2尖锐(峰宽度小)，因此可知样本基板3的半导体膜具有更高的结晶性。另一方面，因为在样本基板2中看不到结晶性的峰，因此确认样本基板2上的半导体膜是非晶质的。
此外，即使对样本基板2进行上述的退火处理，中间氧化物半导体膜仍是维持非晶质状态。当对样本基板1、3进行退火处理时，有时第1和第2氧化物半导体膜的结晶性进一步变高。
如上所述，在基板上形成单层的半导体膜，调查了其结晶状态。然而，在将多个半导体膜层叠而形成层叠半导体层的情况下，通过XRD分析分别调查各半导体膜的结晶状态是困难的。层叠半导体层中的各层的结晶状态例如能通过TEM观察层叠半导体层的截面而进行调查。另外，层叠半导体层中的各层的组成例如能通过XPS、AES等进行分析。
(TFT特性的评价)
首先，以与氧化物半导体TFT201(图1)的制造方法同样的方法制作实施例的TFT。实施例的TFT具有包含作为沟道氧化物半导体层的In、Ga以及Zn的原子数比In：Ga：Zn为约5：1：4的In-Ga-Zn-O系半导体层(厚度：20nm)和作为保护氧化物半导体层的In、Ga以及Zn的原子数比In：Ga：Zn为约1：3：6的In-Ga-Zn-O系半导体层(厚度：10nm)的2层结构的活性层。
另外，除了不形成保护氧化物半导体层这一点以外，以与实施例的TFT同样的方法制作比较例的TFT。即，比较例的TFT具有包括In、Ga以及Zn的原子数比In：Ga：Zn为约5：1：4的In-Ga-Zn-O系半导体层(厚度：20nm)的单层结构的活性层。
调查实施例和比较例的TFT的迁移率的结果是，在比较例中是24.7cm2/V·s，在实施例中是26.7cm2/V·s。认为其理由是，例如，在实施例的TFT中，与比较例的TFT相比能降低接触电阻(例如比较例的TFT的接触电阻的1/10～1/100程度)，因此导通电流与比较例的TFT相比高了10％左右。
另外，在比较例的TFT中，沟道氧化物半导体层107A受到工艺损伤的结果是，有可能在沟道氧化物半导体层107A内产生氧缺损而低电阻化。由此，有时阈值电压发生负偏移，截止漏电流变大。与此相对，在实施例的TFT中，作为高迁移率层的沟道氧化物半导体层107A由保护氧化物半导体层107B保护，几乎不会受到工艺损伤。载流子主要在不会受到工艺损伤的沟道氧化物半导体层107A中流动，因此能抑制阈值电压的负偏移，能降低截止漏电流。另外，能抑制TFT特性的偏差，提高可靠性。
图8中示出测定实施例的TFT的I-V特性的结果。在图8中，示出使栅极电压Vg从负侧向正侧变化而进行了测定的结果和从正侧向负侧变化而进行了测定的结果。从图8能确认，在实施例的TFT中，抑制了阈值电压的负偏移，降低了截止漏电流。
＜有源矩阵基板的结构＞
本实施方式例如能应用于显示装置的有源矩阵基板。在将本实施方式应用到有源矩阵基板的情况下，只要设置于有源矩阵基板的多个TFT的至少一部分是图1、图4～图6所例示的具有层叠结构的活性层(以下，称为“层叠沟道结构”)的氧化物半导体TFT即可。例如，配置于各像素的像素TFT和/或构成单片驱动器的TFT(电路TFT)也可以是具有层叠沟道结构的氧化物半导体TFT。
有源矩阵基板具有有助于显示的显示区域(有源区域)和位于显示区域的外侧的周边区域(边框区域)。在显示区域形成有多个栅极总线GL和多个源极总线SL，由这些配线包围的各个区域成为“像素”。多个像素配置为矩阵状。
图9是示出本实施方式的有源矩阵基板100的一例的俯视图。图9仅图示了单个像素。在该例子中，使用层叠沟道结构的氧化物半导体TFT200作为像素TFT。氧化物半导体TFT200也可以是上述的氧化物半导体TFT201～203中的任意一个。
如图9所示，各像素具有：作为像素TFT的氧化物半导体TFT200；隔着上部层间绝缘层(未图示)配置在氧化物半导体TFT200上的像素电极119。像素电极119按每个像素是分离的。氧化物半导体TFT200在各像素中形成在多个源极总线SL与多个栅极总线GL的各交点的附近。源极总线SL例如也可以与氧化物半导体TFT200的源极电极113使用同一导电膜而与源极电极113一体地形成。栅极总线GL例如也可以与氧化物半导体TFT200的下部栅极电极103或上部栅极电极112(在该例子中为上部栅极电极112)使用同一导电膜而与下部栅极电极103或上部栅极电极112一体地形成。根据需要，也可以设置将上部栅极电极112或下部栅极电极103与栅极总线GL电连接的连接部。
氧化物半导体TFT200的漏极电极114与对应的像素电极119电连接。像素电极119也可以在设置于上部层间绝缘层的接触孔内与漏极电极114接触。
有源矩阵基板100也可以在像素电极119之上或者在上部层间绝缘层与像素电极119之间还具有作为共用电极发挥功能的其它电极层。
＜关于氧化物半导体＞
作为氧化物半导体层107所包含的氧化物半导体，可列举非晶质氧化物半导体、多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。沟道氧化物半导体层107A和保护氧化物半导体层107B也可以具有不同的晶体结构。优选保护氧化物半导体层107B的能隙大于沟道氧化物半导体层107A的能隙。但是，在这些层的能隙的差比较小的情况下，沟道氧化物半导体层107A的能隙也可以大于保护氧化物半导体层107B的能隙。
沟道氧化物半导体层107A、保护氧化物半导体层107B以及中间氧化物半导体层107i例如也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，沟道氧化物半导体层107A、保护氧化物半导体层107B以及中间氧化物半导体层107i例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。沟道氧化物半导体层107A、保护氧化物半导体层107B以及中间氧化物半导体层107i能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
结晶质In-Ga-Zn-O系的半导体的晶体结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合作为驱动TFT(例如在包含多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动电路中包含的TFT)和像素TFT(设置于像素的TFT)使用。
沟道氧化物半导体层107A、保护氧化物半导体层107B以及中间氧化物半导体层107i也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，沟道氧化物半导体层107A和保护氧化物半导体层107B也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、In-Zn-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。另一方面，中间氧化物半导体层107i也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
工业上的可利用性
本发明的实施方式的半导体装置适用于有源矩阵基板和以液晶显示装置为首的各种显示装置。
附图标记说明
101 基板
103 下部栅极电极
105 下部绝缘层
107 氧化物半导体层
107A 沟道氧化物半导体层
107B 保护氧化物半导体层
107i 中间氧化物半导体层
107d 漏极接触区域
107s 源极接触区域
109 上部绝缘层
111 层间绝缘层
112 上部栅极电极
113 源极电极
114 漏极电极
CHs 源极开口部
CHd 漏极开口部
200、201、202、203、204、205 氧化物半导体TFT。

Claims (14)

1.一种半导体装置，具备：基板；以及氧化物半导体TFT，其支撑于上述基板，
上述半导体装置的特征在于，
上述氧化物半导体TFT具有：
氧化物半导体层，其支撑于上述基板，具有包含沟道氧化物半导体层和保护氧化物半导体层的层叠结构，上述沟道氧化物半导体层配置在比上述保护氧化物半导体层靠上述基板侧；
上部栅极电极，其隔着上部绝缘层配置在上述氧化物半导体层的一部分上；
层间绝缘层，其覆盖上述氧化物半导体层和上述上部栅极电极；以及
第1电极和第2电极，其电连接到上述氧化物半导体层，
还具有第1开口部，上述第1开口部至少贯通上述层间绝缘层和上述保护氧化物半导体层，并且使上述沟道氧化物半导体层的一部分露出，
上述第1电极配置在上述层间绝缘层上和上述第1开口部内，在上述第1开口部内与上述沟道氧化物半导体层的上述一部分直接接触。
2.根据权利要求1所述的半导体装置，
上述沟道氧化物半导体层具有比上述保护氧化物半导体层高的迁移率。
3.根据权利要求1或2所述的半导体装置，
还具备第2开口部，上述第2开口部至少贯通上述层间绝缘层和上述保护氧化物半导体层，并且使上述沟道氧化物半导体层的另一部分露出，
上述第2电极配置在上述层间绝缘层上和上述第2开口部内，在上述第2开口部内与上述沟道氧化物半导体层的上述另一部分直接接触。
4.根据权利要求1至3中的任意一项所述的半导体装置，
上述第1开口部至少贯通上述层间绝缘层、上述保护氧化物半导体层以及上述沟道氧化物半导体层，
上述第1电极在上述第1开口部的侧壁的一部分中与上述沟道氧化物半导体层的侧面直接接触。
5.根据权利要求3所述的半导体装置，还具备：
下部电极，其配置在上述氧化物半导体层与上述基板之间；以及
下部绝缘层，其配置在上述下部电极与上述氧化物半导体层之间，
当从上述基板的法线方向观看时，上述下部电极与上述第1开口部重叠，并且与上述第2开口部不重叠，
上述第1开口部至少贯通上述层间绝缘层、上述氧化物半导体层以及上述下部绝缘层，并且使上述下部电极的一部分露出，
上述第1电极在上述第1开口部的底面中与上述下部电极直接接触，并且在上述第1开口部的侧壁的一部分中与上述沟道氧化物半导体层的侧面直接接触，
上述第2开口部至少贯通上述层间绝缘层、上述氧化物半导体层以及上述下部绝缘层，
上述第2电极在上述第2开口部的侧壁的一部分中与上述沟道氧化物半导体层的另一侧面直接接触，并且与上述下部电极不接触。
6.根据权利要求1至5中的任意一项所述的半导体装置，
上述沟道氧化物半导体层包含In和Zn，上述沟道氧化物半导体层所包含的In相对于上述沟道氧化物半导体层所包含的全部金属元素的原子数比大于Zn相对于上述沟道氧化物半导体层所包含的全部金属元素的原子数比，
上述保护氧化物半导体层包含In和Zn，上述保护氧化物半导体层所包含的Zn相对于上述保护氧化物半导体层所包含的全部金属元素的原子数比大于In相对于上述保护氧化物半导体层所包含的全部金属元素的原子数比。
7.根据权利要求1至6中的任意一项所述的半导体装置，
上述沟道氧化物半导体层和上述保护氧化物半导体层均是In-Ga-Zn-O系半导体层，上述沟道氧化物半导体层所包含的In相对于上述沟道氧化物半导体层所包含的全部金属元素的原子数比大于上述保护氧化物半导体层所包含的In相对于上述保护氧化物半导体层所包含的全部金属元素的原子数比。
8.根据权利要求1至7中的任意一项所述的半导体装置，
上述层叠结构还包含配置在上述沟道氧化物半导体层与上述保护氧化物半导体层之间的中间氧化物半导体层，
上述沟道氧化物半导体层和上述保护氧化物半导体层均是结晶质氧化物半导体层，上述中间氧化物半导体层是非晶质氧化物半导体层。
9.根据权利要求6所述的半导体装置，
上述层叠结构还包含配置在上述沟道氧化物半导体层与上述保护氧化物半导体层之间的包含In和Zn的中间氧化物半导体层，上述中间氧化物半导体层所包含的Zn相对于上述中间氧化物半导体层所包含的全部金属元素的原子数比与In相对于上述中间氧化物半导体层所包含的全部金属元素的原子数比大致相等。
10.根据权利要求9所述的半导体装置，
上述中间氧化物半导体层是非晶质氧化物半导体层，或者是包含与上述沟道氧化物半导体层和上述保护氧化物半导体层相比晶体尺寸较小的微晶的微晶氧化物半导体层。
11.根据权利要求1至10中的任意一项所述的半导体装置，
上述沟道氧化物半导体层的厚度大于上述保护氧化物半导体层的厚度。
12.根据权利要求1至11中的任意一项所述的半导体装置，
上述沟道氧化物半导体层和上述保护氧化物半导体层包含In、Ga以及Zn。
13.根据权利要求12所述的半导体装置，
上述沟道氧化物半导体层和上述保护氧化物半导体层包含结晶质部分。
14.根据权利要求9或10所述的半导体装置，
上述中间氧化物半导体层包含In、Ga以及Zn。
CN201811344315.2A 2017-11-14 2018-11-13 半导体装置 Pending CN109786468A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-219300 2017-11-14
JP2017219300A JP2019091794A (ja) 2017-11-14 2017-11-14 半導体装置

Publications (1)

Publication Number Publication Date
CN109786468A true CN109786468A (zh) 2019-05-21

Family

ID=66432705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811344315.2A Pending CN109786468A (zh) 2017-11-14 2018-11-13 半导体装置

Country Status (3)

Country Link
US (1) US10593809B2 (zh)
JP (1) JP2019091794A (zh)
CN (1) CN109786468A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675276A (zh) * 2021-08-25 2021-11-19 合肥鑫晟光电科技有限公司 Tft结构及其制备方法、显示面板、显示装置
WO2023092562A1 (zh) * 2021-11-29 2023-06-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027133A (ja) * 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
WO2022235273A1 (en) * 2021-05-07 2022-11-10 Applied Materials, Inc. Thin film transistors for circuits for use in display devices
JP7465922B2 (ja) * 2021-09-03 2024-04-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、その製造方法およびそれを含む表示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097487A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
US20130009148A1 (en) * 2011-07-08 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130161606A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element
US20130187152A1 (en) * 2012-01-23 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140021467A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103999228A (zh) * 2011-12-23 2014-08-20 株式会社半导体能源研究所 半导体装置
US20140326992A1 (en) * 2013-05-02 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150060844A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105190902A (zh) * 2013-05-09 2015-12-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN105308752A (zh) * 2013-03-29 2016-02-03 乐金显示有限公司 薄膜晶体管、其制造方法和包括其的显示装置
CN105405851A (zh) * 2014-09-05 2016-03-16 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN106256017A (zh) * 2014-04-18 2016-12-21 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
JP2017005064A (ja) * 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9553200B2 (en) * 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201340329A (zh) * 2012-03-28 2013-10-01 Wintek Corp 薄膜電晶體及其製作方法
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN111081734A (zh) 2014-03-17 2020-04-28 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
JP2018170324A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
CN102097487A (zh) * 2009-12-15 2011-06-15 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法
US20130009148A1 (en) * 2011-07-08 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103999228A (zh) * 2011-12-23 2014-08-20 株式会社半导体能源研究所 半导体装置
US20130161606A1 (en) * 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element
TW201342608A (zh) * 2011-12-23 2013-10-16 Semiconductor Energy Lab 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
US20130187152A1 (en) * 2012-01-23 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140021467A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN105308752A (zh) * 2013-03-29 2016-02-03 乐金显示有限公司 薄膜晶体管、其制造方法和包括其的显示装置
US20140326992A1 (en) * 2013-05-02 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105190902A (zh) * 2013-05-09 2015-12-23 株式会社半导体能源研究所 半导体装置及其制造方法
US20150060844A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106256017A (zh) * 2014-04-18 2016-12-21 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
CN105405851A (zh) * 2014-09-05 2016-03-16 乐金显示有限公司 薄膜晶体管基板及其制造方法
JP2017005064A (ja) * 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675276A (zh) * 2021-08-25 2021-11-19 合肥鑫晟光电科技有限公司 Tft结构及其制备方法、显示面板、显示装置
WO2023092562A1 (zh) * 2021-11-29 2023-06-01 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及其制备方法

Also Published As

Publication number Publication date
JP2019091794A (ja) 2019-06-13
US10593809B2 (en) 2020-03-17
US20190148558A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
CN109786468A (zh) 半导体装置
CN104685635B (zh) 半导体装置
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
CN104508808B (zh) 半导体装置及其制造方法
US10741696B2 (en) Semiconductor device and method for manufacturing same
US20170125452A1 (en) Semiconductor device
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN105027296B (zh) 半导体装置及其制造方法
US9337213B2 (en) Semiconductor device and method for manufacturing same
JP2004273614A (ja) 半導体装置およびその製造方法
CN108140675A (zh) 半导体装置及其制造方法
CN110521003A (zh) 有源矩阵基板及其制造方法
CN110246900B (zh) 半导体装置及其制造方法
US9508544B2 (en) Semiconductor device and method for manufacturing same
CN110299368A (zh) 有源矩阵基板及其制造方法
US10651209B2 (en) Semiconductor device and method for manufacturing same
CN109585455A (zh) 半导体装置
CN109661729A (zh) 有源矩阵基板及其制造方法
US10991725B2 (en) Active matrix substrate and method for producing same
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN105981148B (zh) 半导体器件及其制造方法
CN107851668A (zh) 半导体装置及其制造方法
CN106104810A (zh) 半导体器件及其制造方法
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
US10700210B2 (en) Semiconductor device, and manufacturing method for same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521

WD01 Invention patent application deemed withdrawn after publication