CN102549757A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN102549757A
CN102549757A CN2009801616408A CN200980161640A CN102549757A CN 102549757 A CN102549757 A CN 102549757A CN 2009801616408 A CN2009801616408 A CN 2009801616408A CN 200980161640 A CN200980161640 A CN 200980161640A CN 102549757 A CN102549757 A CN 102549757A
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
area
semiconductor layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801616408A
Other languages
English (en)
Inventor
佐藤步
云见日出也
林享
渡边智大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102549757A publication Critical patent/CN102549757A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

在氧化物半导体薄层晶体管中,为了实现阈值电压对于电应力的稳定性和抑制传输特性中阈值电压的变动,本发明提供薄膜晶体管,其包括氧化物半导体层和经设置以与该氧化物半导体层接触的栅极绝缘层,其中该氧化物半导体层含有氢原子并且包括至少两个作为该氧化物半导体的活性层发挥功能并且在层厚度方向上具有不同的平均氢浓度的区域;并且从栅极绝缘层侧开始将作为该氧化物半导体的活性层发挥功能的区域依次定义为第一区域和第二区域时,该第一区域的平均氢浓度低于该第二区域的平均氢浓度。

Description

薄膜晶体管
技术领域
本发明涉及包括氧化物半导体的薄膜晶体管和该薄膜晶体管的制备方法。
背景技术
目前,将无定形硅或低温多晶硅用于半导体层的薄膜晶体管(TFT)正广泛地用作显示器件例如有源矩阵型液晶显示器件或有机电致发光(EL)器件中的开关器件或驱动器件。
但是,由于制备这样的TFT需要高温工艺,因此难以使用具有低耐热性的柔性衬底例如塑料衬底或膜衬底。
将无定形硅TFT用作有机EL器件的驱动器件时,由于场效应迁移率低(至多1cm2V-1s-1),因此需要具有大尺寸的TFT并且难以减小像素的尺寸。此外,还存在如下问题:长期驱动TFT引起TFT的阈值电压的变化并且通过有机EL器件的电流减小。
关于低温多晶硅TFT,由于需要校正电路以克服使硅结晶时使用的受激准分子激光器引起的不均一性,电路变得复杂。此外,存在例如以下问题:由于显示尺寸受到受激准分子激光器的照射尺寸限制,因此难以实现大显示尺寸。
另一方面,近年来,已研究了将由In、Ga、Zn和O组成的无定形氧化物半导体用于TFT的沟道层的技术。
氧化物半导体TFT,代替用于包括柔性衬底的显示装置或有机EL器件的无定形硅TFT或低温多晶硅TFT而作为开关器件或驱动器件非常有希望。
但是,含有ZnO的氧化物半导体取决于半导体的组成对于气氛中含有的氧、水分等具有高敏感性,存在半导体的电特性变化的情形。因此,为了作为薄膜晶体管实现稳定的使用,必须通过使用由绝缘层构成的保护层将半导体层与气氛隔离。
通过等离子体化学气相沉积法(CVD法)、溅射法等形成这样的保护层时,例如由等离子体对于由氧化物半导体组成的沟道层引起的损伤或者来自保护层的氢扩散使TFT的特性劣化。为了避免这样的特性劣化,公开了通过使由氧化物半导体组成的沟道层具有两层结构并且使上层的载流子浓度低于下层的载流子浓度来抑制TFT的特性劣化的方法(专利文献1)。此时,通过用载流子受体例如Cu进行掺杂来控制载流子浓度。此外,已公开了通过使作为活性层的沟道层以预定的浓度含有氢来提高器件特性的技术(专利文献2)。
引用列表
专利文献
专利文献1:日本专利公开No.2008-199005
专利文献2:日本专利公开No.2007-103918
发明内容
技术问题
但是,将无定形氧化物半导体TFT用作有机EL器件的驱动器件时,长期进行驱动时阈值电压的稳定性未必充分并且存在需要用于校正阈值电压的电路的情形。因此,希望进一步提高对于电应力(electricstress)的稳定性。
为了改善阈值电压对于电应力的稳定性,使用具有高迁移率的氧化物半导体沟道层是有效的。但是,另一方面,由于具有高迁移率的氧化物半导体沟道层也具有低的电阻,因此难以关闭TFT的漏电流并且阈值电压的变动也增加。
总之,在阈值电压对于电应力的稳定性和阈值电压的变动之间存在折衷关系。提高一个特性时,使另一个特性劣化。因此,难以在良好的状态下实现这两个特性。
例如,为了在电阻低的同时抑制阈值电压的变动,使沟道层的膜厚度小的方法是有效的。但是,使沟道层的膜厚度小于一定的膜厚度时,存在如下情形:上述的保护层形成时的损伤使阈值电压对于电应力的稳定性劣化。
作为克服该折衷关系的一个方法,专利文献1中记载的使沟道层具有两层结构的方法是有效的。具体地,形成薄的低电阻层作为栅极绝缘层侧的沟道层并且形成高电阻层作为保护层侧的沟道层。该方法的结果,由于有效的膜厚度小,在保持阈值电压对于电应力的稳定性的同时能够将阈值电压的变动抑制到一定程度。但是,专利文献1中通过用载流子受体例如Cu进行掺杂来进行电阻的控制。含有载流子受体例如Cu的靶的使用、含有载流子受体的气体的引入或者膜形成后的离子注入引起制备成本的增加。
本发明实现的目的在于以低成本并且在不采用用载流子受体进行掺杂的技术的情况下提供在电应力下阈值电压的变化和TFT特性的变动小的氧化物半导体TFT。
问题的解决方法
根据本发明的薄膜晶体管包括氧化物半导体层和经设置以与该氧化物半导体层接触的栅极绝缘层,其中该氧化物半导体层含有氢原子并且包括至少两个作为该氧化物半导体的活性层发挥功能并且具有不同的层厚度方向上的平均氢浓度的区域;并且从栅极绝缘层侧开始将作为该氧化物半导体的活性层发挥功能的区域依次定义为第一区域和第二区域时,该第一区域的平均氢浓度低于该第二区域的平均氢浓度。
根据本发明的薄膜晶体管的制备方法是用于制备如下薄膜晶体管的方法,该薄膜晶体管包括氧化物半导体层和经设置以与该氧化物半导体层接触的栅极绝缘层,其中该氧化物半导体层至少包括,从该栅极绝缘层侧开始,在不同的溅射条件下形成的第一区域和第二区域;并且用于形成该第一区域的功率(power)高于用于形成该第二区域的功率。
本发明的有利效果
根据本发明的氧化物半导体TFT中,能够使TFT特性中在电应力下阈值电压的变化和阈值电压的变动减小。
此外,通过例如使溅射中的供给功率变化或者引入含有水蒸汽的气体,能够进行本发明中的氢浓度(也称为氢原子浓度)的控制。因此,能够以低成本制备根据本发明的氧化物半导体TFT。
附图说明
图1是表示根据本发明的TFT的截面的示意图。
图2表示无定形IGZO氧化物半导体层的电阻率对于供给功率的依赖性。
图3表示无定形IGZO氧化物半导体层的H2O解吸量对于供给功率的依赖性。
图4(a)表示无定形IGZO氧化物半导体TFT的传输特性的面内分布(150W条件);和图4(b)表示无定形IGZO氧化物半导体TFT的传输特性的面内分布(50W条件)。
图5表示无定形IGZO氧化物半导体TFT的栅偏压应力试验(gate-bias stress test)中阈值迁移,ΔVth的比较。
图6是表示根据本发明的TFT的截面的示意图。
图7表示根据本发明的TFT的传输特性的面内分布。
图8是表示包括单层氧化物半导体沟道层的TFT的截面的示意图。
图9表示包括单层氧化物半导体沟道层的TFT的传输特性的面内分布。
图10表示栅偏压应力试验中根据本发明的包括两层沟道层的TFT与包括单层沟道层的TFT之间的阈值迁移,ΔVth的比较。
图11是表示根据本发明的TFT的截面的示意图。
图12是作为根据本发明的实例的显示装置的横截面图。
具体实施方式
以下参照附图对进行本发明的实施方案进行说明。
图1是表示作为本发明的代表例的底部栅极沟道保护型氧化物半导体TFT的构成的截面图。
附图标记10表示衬底;附图标记11表示栅电极;和附图标记12表示栅极绝缘层。从栅极绝缘层侧依次地,附图标记13表示第一氧化物半导体区域(第一区域);附图标记14表示第二氧化物半导体区域(第二区域);附图标记15表示沟道保护层;附图标记16表示源/漏电极;和附图标记17表示保护层。
本发明中,第一或第二氧化物半导体区域(第一或第二区域)是氧化物半导体层内具有预定厚度的区域并且可以是各区域作为独立的层存在的情形。这种情况下,氧化物半导体层具有包括第一层和第二层的多层结构。
(氧化物半导体层)
首先,对本发明中的氧化物半导体层(也称为氧化物半导体膜)进行说明。本发明中的氧化物半导体层作为活性层(沟道层)发挥功能并且氧化物半导体层以预定的含量含有氢原子。氧化物半导体层中含有氢原子的方式不仅可以是只是氢(H)的形式而且可以是羟基(OH基)或水(H2O)的形式。氧化物半导体层中含有的这样的氢可以是单一的形式或者多种形式的组合。为了将电阻率调节到高值,优选增加以羟基(OH基)或水(H2O)的形式含有的氢的量。
可通过溅射法、脉冲激光沉积法(PLD法)、电子束蒸镀法等形成氧化物半导体层。使氧化物半导体层作为沟道层发挥功能时,优选将含有In、Ga、Zn和Sn中的至少一种元素的无定形氧化物半导体层用于提高大面积中的特性的均一性。
图2表示通过DC磁控溅射法形成的无定形In-Ga-Zn-O(IGZO)氧化物半导体层的电阻率对供给功率的依赖性。在使衬底温度为室温(25℃)的同时形成IGZO氧化物半导体层。形成方法优选为溅射法。关于形成条件(溅射条件)的实例,使用具有4英寸的直径和InGaZnO4组成的多晶烧结体作为溅射靶;膜形成时的气氛的总压力为0.5Pa;和此时的气体流量为Ar∶O2=98∶2。在50-300W的范围内使供给功率变化。氧化物半导体层具有30nm的膜厚度。图2表示在较高的供给功率的条件下形成的氧化物半导体膜具有较低的氧化物半导体层的电阻率。
图3表示采用热解吸谱分析法(thermal desorptionspectrometry)测定这些膜的H2O解吸量而得到的结果。图3表示在较高的供给功率的条件下形成的氧化物半导体层具有较低的H2O解吸量。氧化物半导体层的形成时在低供给功率的条件下形成的氧化物半导体层具有高的由热解吸谱分析法测定的H2O解吸量。这可能是因为在低供给功率的条件下形成的氧化物半导体层是在氧化物半导体层的形成时以低膜形成速率形成并且氧化物半导体层容易将室内(溅射气氛中)的水分引入其中。
图2和3中的结果表示在氧化物半导体层的电阻率和H2O解吸量之间存在相关关系;并且具有较高的H2O解吸量的氧化物半导体层,即膜中具有较高的水含量的氧化物半导体层具有较高的电阻率。本发明中,膜中含有的水(水含量)意味着膜中以羟基(OH基)或水(H2O)的形式含有的氢(H)。
氧化物半导体层的电阻率与膜的载流子浓度相关。因此,通过增加或减小氧化物半导体层中以羟基(OH基)或水(H2O)的形式含有的氢的量,能够调节氧化物半导体的载流子浓度。
根据本发明的发明人的发现,氢存在于金属-氧键的轴上或晶格间时,氢作为给体发挥功能。而氢以羟基或与水相同的分子形式存在时,氢不作为给体发挥功能,因此使氧化物半导体层的载流子浓度减小并且使氧化物半导体层的电阻率增加。即,图2和3中观察到的现象表示氢在氧化物半导体层中以羟基或水的分子形式存在。换言之,在氧化物半导体层中以羟基或水分子的形式存在的氢(氢原子)的浓度越高,氧化物半导体层的电阻率越增加。
其中,将包括具有低电阻率并且在溅射时150W的供给功率的条件下形成的无定形IGZO层(30nm)和具有高电阻率并且在溅射时50W的供给功率的条件下形成的无定形IGZO层(30nm)作为氧化物半导体沟道层的底部栅极TFT的特性进行比较。图4(a)和4(b)分别表示在溅射时150W和50W的供给功率的条件下4英寸衬底的表面内37点的传输特性。图4(a)和4(b)表示在溅射时150W的供给功率的条件下阈值电压的变动大,而在溅射时50W的供给功率的条件下阈值电压非常均一。这也表明在溅射时50W的供给功率的条件下的膜耐受影响例如由等离子体引起的损伤或来自保护层的氢扩散。
接下来,对这些TFT进行栅极偏压应力试验。关于应力,施加20V的栅电压(Vg)3000秒。将此时的阈值电压的变化(ΔVth)示于图5中。图5中的结果表明,在溅射时150W的供给功率的条件下,与在溅射时50W的供给功率的条件下相比,ΔVth小。
因此,阈值电压的变动与阈值电压对于电应力的稳定性之间的关系相冲突,即存在折衷关系。
为了克服这样的折衷问题并且在各方面实现良好的特性,根据本发明的氧化物半导体沟道层至少包括两个在层厚度方向上平均氢浓度不同的区域。优选地,本发明中,对于氧化物半导体层中以羟基(OH基)或水(H2O)的形式含有的氢,存在至少两个在层厚度方向上平均氢浓度不同的区域。
首先,对图1中的氧化物半导体层由两个半导体区域构成(两层结构)的情形进行说明。
关于接近栅极绝缘层12的第一氧化物半导体区域(第一区域)13,优选使用具有小水量(组成上低氢浓度)和阈值电压对于电应力的稳定性高的膜。氧化物半导体层中以羟基或水的分子形式存在的氢的平均浓度(以上两种形式的总浓度)优选为1.0×1021原子cm-3以下。氢浓度没有特别的下限;但是,考虑制备中容易控制,氢浓度优选为1.0×1018原子cm-3以上。电阻率优选为1.0×100Ωcm~1.0×106Ωcm。为了通过溅射法形成具有小水量的氧化物半导体层,例如,有效地采用在高供给功率或高衬底温度下的膜形成。对于具有不同平均氢浓度的区域的膜厚度并无特别限制;但是,膜厚度优选在5nm~100nm的范围内,在该范围内膜厚度不会影响阈值电压的电应力。用作活性层的沟道层的整体膜厚度优选为10nm~200nm。
关于远离栅极绝缘层12的第二氧化物半导体区域(第二区域)14,优选使用具有大水量(组成上高氢浓度)和耐受影响例如由等离子体引起的损伤或来自保护层的氢扩散的膜。以羟基或水分子形式存在的氢的浓度优选为1.0×1019cm-3原子~1.0×1022原子cm-3。电阻率优选为1.0×102Ωcm~1.0×109Ωcm。
具有不同平均氢浓度的第一区域和第二区域之间的平均氢浓度之差优选为2倍以上,更优选10倍以上。第一区域和第二区域之间平均氢浓度之差没有特别的上限;但是,重要的是这些层的氢浓度和电阻率在上述范围内。
为了通过溅射法形成具有大水量的氧化物半导体区域,例如,有效地采用在低供给功率或低衬底温度下成膜。此外,可在引入含有水蒸汽的气体的同时进行该形成。对栅极绝缘层12的膜厚度并无特别限制;但是,膜厚度优选至少20nm以上以致与栅极绝缘层接触形成的氧化物半导体层的区域不会受到影响例如由等离子体引起的损伤或来自保护层的氢扩散。
氧化物半导体层由三个以上的区域构成(由三个以上的层构成)时,在至少一个任意两个区域的组合中应满足以下关系:接近栅极绝缘层的氧化物半导体区域(第一区域)具有较低的氢量并且远离栅极绝缘层的氧化物半导体区域(第二区域)具有较高的氢量。更优选地,关于氢量的关系,满足以下关系:关于氧化物半导体层中以羟基(OH基)或水(H2O)的形式含有的氢的量,第一区域具有较低的氢量并且第二区域具有较高的氢量。
上述的水量或氢量(氢浓度)意味着含有水(以羟基(OH基)或水(H2O)的形式含有的氢)或氢的区域内的平均浓度。
水量(组成上氢浓度)可在构成氧化物半导体层的多个层连续地或逐步地变化。为了使水量连续地变化,应当在使供给功率连续变化的同时进行膜形成,或者通过例如使含有水分的气体的流量连续变化的方法进行膜形成。此时,在至少两个区域中,应满足以下关系:接近栅极绝缘层的氧化物半导体区域(第一氧化物半导体区域)具有较低的水量(组成上较低的氢量)和远离栅极绝缘层的氧化物半导体区域(第二氧化物半导体区域)具有较高的水量(组成上较高的氢浓度)。因此,只要满足这关系,在绝缘层和第一半导体区域之间可存在平均氢浓度高于第一半导体区域的平均氢浓度的区域。根据本发明的发明人的发现,可存在于栅极绝缘膜和第一区域之间并且具有高于第一区域的电阻率的区域是具有30nm以下的厚度并且具有1.0×102Ωcm~1.0×109Ωcm的电阻率的区域。
在TFT具有双栅极结构并且氧化物半导体层的上表面和下表面都与栅极绝缘层接触的情况下,从接近氧化物半导体层的下表面的区域开始将氧化物半导体层分为至少三层:i区域(层)、j区域(层)和k区域(层)时,这些区域的平均氢浓度应满足以下关系:Ci<Cj>Ck。或者,这些区域的平均电阻率应满足以下关系:ρi<ρj>ρk
与本发明的第二半导体区域相比,本发明的第一半导体区域越接近栅极绝缘层,越优选。更优选地,第一半导体区域与栅极绝缘层接触。具体地,与第二区域相比将第一区域接近栅极绝缘层设置的原因在于,向栅电极施加电场时容易使第一区域受到电场的影响。栅极绝缘膜和第一区域之间不存在其他层时,栅极电场最有效地影响第一区域。
采用上述构成时,作为接近栅极绝缘层的沟道层(第一区域),形成薄(5~100nm)并且具有低电阻率(1.0×100Ωcm~1.0×106Ωcm)的层。作为接近保护层的沟道层(第二区域),能够形成具有高电阻率(1.0×102cm~1.0×109Ωcm)的层。具有低电阻率的层作为具有高迁移率并且实质上薄(5~100nm)的沟道层发挥功能。这样的层含有小量的水(氧化物半导体层中以羟基(OH基)或水(H2O)的形式含有的氢)(低氢浓度)并且具有阈值电压对于电应力的高稳定性。使该层作为沟道层发挥功能时,使阈值电压的变动减少并且能够改善阈值电压对于电应力的稳定性。另一方面,接近保护层并且具有高电阻率的沟道层(第二区域)含有比第一区域多的水(氧化物半导体层中以羟基(OH基)或水(H2O)的形式含有的氢)(较高的氢浓度)。该层也耐受影响例如由等离子体引起的损伤或来自保护层的氢扩散。因此,在保护层的形成时氢或损伤的影响下电阻率的变化小并且能够保持高电阻率的状态。因此,该层作为一种保护层发挥功能。
通过采用这样的将具有不同功能的第一区域和第二区域组合的构成,能够实现实质上具有两层构成的沟道层。结果,能够在保持阈值电压对于电应力的稳定性的同时抑制阈值电压的变动。
本发明中,能够通过SIMS(二次离子质谱分析法)测定氧化物半导体层的区域的平均氢浓度。
本发明中氧化物半导体层各区域的平均氢浓度,能够通过在各氧化物半导体区域中确定由上述测定方法得到的膜厚度方向上的氢浓度分布并且将这些值平均而确定。
为了确定在膜中含有的氢中以羟基或水分子的形式存在的氢,将具有与各氧化物半导体区域相同的组成(在相同条件下形成)的膜形成为单层并且通过热解吸谱分析法测定这些膜的H2O解吸量。由于这种分析中检测的水分子可能在膜中以羟基或水分子的形式存在,因此由H2O解吸量视为膜中以羟基或水分子的形式存在的氢的量以确定膜中以该形式存在的氢的量。
(底部栅极沟道保护型薄膜晶体管)
根据本发明的图1中所示的TFT的制备步骤如下所述。
关于衬底10,使用玻璃衬底。或者,可使用例如塑料例如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚酰亚胺或聚碳酸酯的膜或薄板;或者涂布有绝缘层的不锈钢衬底。
随后在衬底10上形成栅电极11。能够通过溅射法、脉冲激光沉积法(PLD法)、电子束蒸镀法、化学气相沉积法(CVD法)等形成栅电极层。电极的材料应具有良好的导电性。例如,可使用金属电极材料例如金属(Ti、Pt、Au、Ni、Al、Mo等)和这些金属的合金;这样的材料的多层膜;或者氧化物导电材料例如ITO(氧化铟锡)。随后通过光刻法等将栅电极11图案化。
随后在具有图案化的栅电极11的衬底10上形成栅极绝缘层12。能够通过溅射法、脉冲激光沉积法(PLD法)、电子束蒸镀法、等离子体CVD法等形成栅极绝缘层。栅极绝缘材料应具有良好的绝缘特性。例如,能够使用通过PECVD法、溅射法等形成的氧化硅膜或氮化硅膜。
随后在栅极绝缘层12上依次形成第一氧化物半导体区域(第一区域)13和第二氧化物半导体区域(第二区域)14。该形成中,能够使用溅射法、PLD法、电子束蒸镀法等。此时,优选进行该形成以致第一氧化物半导体区域13的平均氢浓度为第二氧化物半导体区域14的平均氢浓度的1/2以下。即,第二氧化物半导体区域14的平均氢浓度为第一氧化物半导体区域13的平均氢浓度的2倍以上。它们的形成方法如上所述。通过光刻法和蚀刻法将第一氧化物半导体沟道层13和第二氧化物半导体沟道层图案化。
随后通过溅射法在氧化物半导体区域13和14上形成氧化硅层作为成为沟道保护层15的绝缘层。沟道保护层15应由具有良好的绝缘特性的材料(例如SiO2、SiN、Al2O3等)组成。由于沟道保护层15与第二氧化物半导体区域14直接接触,因此优选沟道保护层15由形成沟道保护层15时不使氧化物半导体的电阻率减小的材料组成或在这样的条件下形成。具体地,更优选含O的绝缘层例如氧化硅层或氧氮化硅层。此外,这些绝缘层可具有不满足化学计量学(化学计量组成)的组成。通过现有的光刻法和现有的蚀刻法将沟道保护层15图案化。
随后形成源/漏电极16。可通过溅射法、脉冲激光沉积法(PLD法)、电子束蒸镀法、化学气相沉积法(CVD法)等形成源/漏电极层。电极的材料应具有良好的导电性。例如,可使用的是金属电极材料例如金属(Ti、Pt、Au、Ni、Al、Mo等)和这样的金属的合金;这样的材料的多层膜;或者氧化物导电材料例如ITO(氧化铟锡)。随后通过光刻法等将源/漏电极16图案化。
进一步形成保护层17。保护层17应具有良好的绝缘特性并且优选地具有对于水分和氧的高阻隔性。关于形成方法,能够使用溅射法、脉冲激光沉积法(PLD法)、电子束蒸镀法、等离子体CVD法等。具体地,例如,氮化硅层、氧化硅层、氧氮化硅层、碳化硅层或者这样的层的多层膜是优选的。这样的绝缘层的组成不满足光学计量学时不存在任何问题。
最后,在保护层17中形成接触孔以完成本发明的薄膜晶体管。于是,本发明中,能够将多个上述的晶体管两维地配置(在平面内以行和列排列)在衬底上。
实施例
以下对本发明的实施例更详细地说明。但是,不应认为本发明基于这些实施例而受到限制。
(实施例1)
对制备图1中的包括双层氧化物半导体沟道层的底部栅极沟道保护型氧化物半导体TFT的实例进行说明。
首先,在玻璃衬底10上形成栅电极11。关于栅电极11,使用Mo作为电极材料并且使膜厚度为100nm。然后,通过光刻法和蚀刻法将栅电极层11图案化。
接下来,通过等离子体CVD法形成200-nm氧化硅层作为栅极绝缘层12。通过等离子体CVD法形成氧化硅层时的衬底温度为340℃。使用的工艺气体为SiH4和N2O并且气体流量的比例为SiH4∶N2O=1∶25。供给的RF功率密度和压力分别为0.9W/cm2和173Pa。
形成了具有15nm的膜厚度的无定形IGZO作为第一氧化物半导体区域(第一区域)13。在室温(25℃)的衬底温度下使用DC溅射装置形成了该氧化物半导体层。使用的靶是具有InGaZnO4组成的多晶烧结体并且供给功率为150W。膜形成时的气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=98∶2。
接下来,形成第二氧化物半导体区域(第二区域)14。形成具有15nm的膜厚度的无定形IGZO作为第二氧化物半导体区域14。在室温(25℃)的衬底温度下使用DC溅射装置形成该氧化物半导体层。使用的靶是具有InGaZnO4组成的多晶烧结体并且供给功率为50W。膜形成时的气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=98∶2。然后,通过光刻法和蚀刻法进行图案化以形成第一氧化物半导体区域13和第二氧化物半导体区域14。
在该区域上,通过溅射法形成具有100nm的膜厚度的氧化硅膜作为沟道保护层15。在室温的衬底温度下使用RF溅射装置形成该氧化硅层。使用的靶是具有4英寸的直径的SiO2靶并且供给的RF功率为500W。氧化硅膜的膜形成时的气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=90∶10。然后,通过光刻法和蚀刻法进行图案化以形成沟道保护层15。
接下来,形成源/漏电极16。使用Mo作为电极材料并且使膜厚度为100nm。然后,通过光刻法和蚀刻法进行图案化以形成源/漏电极16。
通过等离子体CVD法进一步形成具有300nm的膜厚度的氮化硅层作为保护层17。通过等离子体CVD法形成氮化硅层时的衬底温度为250℃。使用的工艺气体为SiH4、NH3和N2并且气体流量的比例为SiH4∶NH3∶N2=1∶2.5∶25。供给的RF功率密度和压力分别为0.9W/cm2和150Pa。
为了实现与外部的电连接,通过光刻法和蚀刻法进行图案化以在保护层17中形成接触孔。
最后,使用加热炉在250℃下在空气中进行退火处理1小时以去除由等离子体等产生的损伤。
作为上述步骤的结果,完成了根据本发明的底部栅极沟道保护型氧化物半导体TFT。
(实施例2)
对制备图6中的包括双层氧化物半导体沟道层的底部栅极共平面结构氧化物半导体TFT的实例进行说明。
如实施例1中那样,在玻璃衬底10上形成了栅电极11、栅极绝缘层12、第一氧化物半导体沟道层13、第二氧化物半导体沟道层14和沟道保护层15。
通过等离子体CVD法进一步形成具有300nm的膜厚度的氮化硅层作为保护层17。通过等离子体CVD法形成氮化硅膜时的衬底温度为250℃。使用的工艺气体为SiH4、NH3和N2并且气体流量的比例为SiH4∶NH3∶N2=1∶2.5∶25。供给的RF功率密度和压力分别为0.9W/cm2和150Pa。形成保护层17的同时,通过氢从保护层17的扩散使氧化物半导体区域13和14的没有沟道保护层15的区域具有低电阻率以变为源/漏区域13a和14a。
通过光刻法和蚀刻法在保护层17中形成了接触孔。
进一步通过溅射法形成源/漏极配线层18。使用的配线材料为Mo并且使膜厚度为100nm。然后,通过光刻法和蚀刻法进行图案化以形成源/漏极配线层18。
最后,使用加热炉在250℃下在空气中进行退火处理1小时以去除由干蚀刻等产生的损伤。
作为上述步骤的结果,完成了根据本发明的底部栅极共平面结构氧化物半导体TFT。
将由本实施例制备的4-英寸衬底的37点处的氧化物半导体TFT的传输特性示于图7中。如图7中所示,具有根据本发明的构成的氧化物半导体TFT中阈值电压的变动小。
(比较例1)
对制备图8中的包括单层氧化物半导体沟道层的底部栅极共平面氧化物半导体TFT的实例进行说明。
如实施例1中那样,在玻璃衬底10上形成了栅电极11和栅极绝缘层12。
形成了具有30nm的膜厚度的无定形IGZO作为氧化物半导体沟道层13。在室温(25℃)的衬底温度下使用DC溅射装置形成了该氧化物半导体层。使用的靶是具有InGaZnO4组成的多晶烧结体并且供给功率为150W。膜形成时的气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=98∶2。然后,如实施例1中那样形成了沟道保护层15。
如实施例2中那样,进一步形成了保护层17。此时,形成保护层17的同时,通过氢从保护层17的扩散使氧化物半导体沟道层13的没有沟道保护层15的区域具有低电阻率以变为源/漏区域13a。
如实施例2中那样,然后形成了接触孔和源/漏极配线层18。
最后,使用加热炉在250℃下在空气中进行退火处理1小时以去除由干蚀刻等产生的损伤。
作为上述步骤的结果,完成了氧化物半导体沟道层为单层的底部栅极共平面结构氧化物半导体TFT。
将由本比较例制备的4-英寸衬底中37点处的氧化物半导体TFT的传输特性示于图9中。如图9中所示,包括单层氧化物半导体沟道层的氧化物半导体TFT中阈值电压的变动大。
此外,对实施例2和比较例1的TFT进行栅极偏压应力试验。关于应力条件,栅极偏压为20V并且应力时间为3000秒。将结果示于图10中。图10显示实施例2的TFT具有小的阈值电压的变动,但具有与比较例1相当的ΔVth量。这表示,实施例2的TFT中,显示出衬底的平面中均匀的阈值电压,同时保持与氧化物半导体沟道层为单层的TFT相当的ΔVth。此外,与用图5所述的TFT相比,其中电阻率高并且在50W的供给功率下形成单层无定形IGZO层,实施例2的TFT具有低ΔVth量和提高的稳定性,同时保持与图5中的TFT相当的阈值电压的变动。
(实施例3)
对制备图11中的包括双层氧化物半导体沟道层的顶部栅极共平面结构氧化物半导体TFT的实例进行说明。
首先,在玻璃衬底10上形成具有15nm的膜厚度的无定形IGZO作为第二氧化物半导体沟道层14。在室温(25℃)的衬底温度下使用DC溅射装置形成该氧化物半导体层。使用的靶是具有InGaZnO4组成的多晶烧结体并且供给的DC功率为50W。膜形成时的气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=98∶2。
接下来,连续地形成具有15nm的膜厚度的无定形IGZO作为第一氧化物半导体区域13。在室温(25℃)的衬底温度下使用DC溅射装置形成该氧化物半导体层。使用的靶是具有InGaZnO4组成的多晶烧结体并且供给功率为150W。膜形成时的气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=98∶2。然后,通过光刻法和蚀刻法进行图案化以形成第二氧化物半导体区域14和第一氧化物半导体沟道层13。
通过溅射法在其上形成具有100nm的膜厚度的氧化硅层作为栅极绝缘层12。在室温的衬底温度下使用RF溅射装置形成氧化硅层。使用的靶是4英寸SiO2靶并且供给的RF功率为500W。氧化硅层的膜形成时气氛的总压力为0.5Pa并且此时的气体流量为Ar∶O2=90∶10。
接下来,形成栅电极11。使用Mo作为电极材料并且使膜厚度为100nm。然后,通过光刻法和蚀刻法进行图案化来形成栅极绝缘层12和栅电极层11。
此外,通过等离子体CVD法形成具有300nm的膜厚度的氮化硅层作为保护层17。通过等离子体CVD法形成氮化硅膜时的衬底温度为250℃。使用的工艺气体为SiH4、NH3和N2并且气体流量的比例为SiH4∶NH3∶N2=1∶2.5∶25。供给的RF功率密度和压力分别为0.9W/cm2和150Pa。形成保护层17的同时,通过氢从保护层17的扩散使氧化物半导体沟道层13和14的没有栅极绝缘层12和栅电极11的区域具有低电阻率以变为源/漏区域13a和14a。
然后,通过光刻法和蚀刻法在保护层17中形成接触孔并且形成源/漏极配线层15。使用的配线材料为Mo并且使膜厚度为100nm。然后,通过光刻法和蚀刻进行图案化以形成源/漏极配线层15。
作为上述步骤的结果,完成了根据本发明的顶部栅极共平面结构氧化物半导体TFT。
(实施例4)
本实施例中,对包括图1中所示的底部栅极沟道保护型氧化物半导体TFT的图12中的显示装置进行说明。氧化物半导体TFT的制备步骤与实施例1中相同。但是,可使用图1、6和11中所示的氧化物半导体TFT的任一个。
首先,在根据本发明的氧化物半导体TFT 120上通过等离子体CVD法形成氮化硅层作为绝缘层121。然后,通过光刻法在绝缘层121中形成接触孔。然后,在源极配线122中形成电极123以使绝缘层121介于它们之间。关于电极123,使用通过溅射法形成的ITO。接下来,通过气相沉积法在电极123上形成空穴传输层124和发光层125。关于空穴传输层124和发光层125,分别使用α-NPD和Alq3。此外,通过气相沉积法在发光层125上形成电极126。使用的电极材料为MgAg。于是,制备了图12中所示并且包括用作显示器件的有机电致发光器件的显示装置。
附图标记列表
10衬底
11栅电极
12栅极绝缘层
13第一氧化物半导体沟道层
13a源/漏区域
14第二氧化物半导体沟道层
14a源/漏区域
15沟道保护层
16源/漏电极
17保护层

Claims (9)

1.薄膜晶体管,包括氧化物半导体层和经设置以与该氧化物半导体层接触的栅极绝缘层,其中该氧化物半导体层含有氢原子并且包括至少两个作为该氧化物半导体的活性层发挥功能并且在层厚度方向上平均氢浓度不同的区域;并且从栅极绝缘层侧开始将作为该氧化物半导体的活性层发挥功能的区域依次定义为第一区域和第二区域时,该第一区域的平均氢浓度低于该第二区域的平均氢浓度。
2.根据权利要求1的薄膜晶体管,其中该第一区域和该第二区域具有5nm~100nm的厚度;并且该氧化物半导体层具有10nm~200nm的整体厚度。
3.根据权利要求1或2的薄膜晶体管,其中该第一区域的平均氢浓度为1.0×1018原子cm-3~1.0×1021原子cm-3
4.根据权利要求1-3的任一项的薄膜晶体管,其中该第二区域的平均氢浓度为1.0×1019原子cm-3~1.0×1022原子cm-3
5.根据权利要求1-4的任一项的薄膜晶体管,其中该第一区域的平均电阻率为1.0×100Ωcm~1.0×106Ωcm。
6.根据权利要求1-5的任一项的薄膜晶体管,其中该第二区域的平均电阻率为1.0×102Ωcm~1.0×109Ωcm。
7.根据权利要求1-6的任一项的薄膜晶体管,其中该氧化物半导体层中含有的氢以羟基或水分子的形式存在。
8.根据权利要求1-7的任一项的薄膜晶体管,其中该氧化物半导体层是含有选自In、Ga、Zn和Sn中的至少一种元素的无定形氧化物半导体层。
9.薄膜晶体管的制备方法,该薄膜晶体管包括氧化物半导体层和经设置以与该氧化物半导体层接触的栅极绝缘层,其中该氧化物半导体层至少包括,从该栅极绝缘层侧开始,在不同的溅射条件下形成的第一区域和第二区域;并且用于形成该第一区域的功率高于用于形成该第二区域的功率。
CN2009801616408A 2009-09-30 2009-09-30 薄膜晶体管 Pending CN102549757A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/067021 WO2011039853A1 (ja) 2009-09-30 2009-09-30 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN102549757A true CN102549757A (zh) 2012-07-04

Family

ID=43779293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801616408A Pending CN102549757A (zh) 2009-09-30 2009-09-30 薄膜晶体管

Country Status (4)

Country Link
US (1) US8344373B2 (zh)
JP (1) JPWO2011039853A1 (zh)
CN (1) CN102549757A (zh)
WO (1) WO2011039853A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891183A (zh) * 2012-10-25 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104183650A (zh) * 2014-09-10 2014-12-03 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
WO2017071661A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管及制造方法和显示器面板
CN107871472A (zh) * 2016-09-26 2018-04-03 株式会社日本显示器 显示装置
CN109786468A (zh) * 2017-11-14 2019-05-21 夏普株式会社 半导体装置

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102656625B (zh) 2009-12-18 2016-08-03 株式会社半导体能源研究所 用于驱动液晶显示设备的方法
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
EP2447999A1 (en) * 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20130037793A1 (en) * 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
KR20130037072A (ko) * 2011-10-05 2013-04-15 삼성전자주식회사 광터치 스크린 장치 및 그 제조 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI497689B (zh) 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
JP2013125782A (ja) * 2011-12-13 2013-06-24 Hitachi Ltd 酸化物半導体装置
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20220013471A (ko) * 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2014125820A1 (ja) * 2013-02-13 2014-08-21 出光興産株式会社 薄膜トランジスタ
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5960626B2 (ja) * 2013-03-08 2016-08-02 富士フイルム株式会社 薄膜トランジスタを備えた半導体装置の製造方法
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9443987B2 (en) 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Joled 薄膜トランジスタの製造方法
JP6239954B2 (ja) * 2013-11-28 2017-11-29 中外炉工業株式会社 成膜方法、絶縁基板の製造方法、及びモジュール
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2015162633A (ja) 2014-02-28 2015-09-07 株式会社東芝 半導体装置
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
JP6263721B2 (ja) * 2014-06-20 2018-01-24 株式会社Joled 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機el表示装置
KR20160044168A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9806200B2 (en) * 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101788929B1 (ko) * 2015-09-25 2017-11-15 아주대학교산학협력단 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
TWI567871B (zh) * 2015-10-16 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
WO2018002757A1 (ja) * 2016-07-01 2018-01-04 株式会社半導体エネルギー研究所 トランジスタ
JP6913345B2 (ja) * 2017-03-30 2021-08-04 国立大学法人東海国立大学機構 窒化物及び酸化物の成膜方法並びに成膜装置
TWI636568B (zh) * 2017-06-09 2018-09-21 逢甲大學 一種薄膜電晶體結構
US11387330B2 (en) 2018-03-12 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and transistor including metal oxide
WO2020202902A1 (ja) * 2019-04-05 2020-10-08 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、撮像素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194594A (ja) * 2005-12-19 2007-08-02 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
US20090134389A1 (en) * 2007-11-26 2009-05-28 Fujifilm Corporation Thin film field effect transistor and electroluminescence display using the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
JP2007194594A (ja) * 2005-12-19 2007-08-02 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
US20090134389A1 (en) * 2007-11-26 2009-05-28 Fujifilm Corporation Thin film field effect transistor and electroluminescence display using the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891183A (zh) * 2012-10-25 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
CN104823283B (zh) * 2012-11-30 2018-04-27 株式会社半导体能源研究所 半导体装置
WO2014084152A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104823283A (zh) * 2012-11-30 2015-08-05 株式会社半导体能源研究所 半导体装置
US9252283B2 (en) 2012-11-30 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US10074748B2 (en) 2012-11-30 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
CN104183650A (zh) * 2014-09-10 2014-12-03 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
WO2017071662A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管及制造方法和显示器面板
WO2017071661A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管及制造方法和显示器面板
CN107871472A (zh) * 2016-09-26 2018-04-03 株式会社日本显示器 显示装置
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
CN109786468A (zh) * 2017-11-14 2019-05-21 夏普株式会社 半导体装置

Also Published As

Publication number Publication date
US20110073856A1 (en) 2011-03-31
WO2011039853A1 (ja) 2011-04-07
US8344373B2 (en) 2013-01-01
JPWO2011039853A1 (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
CN102549757A (zh) 薄膜晶体管
CN101350313B (zh) 制备半导体活性层、薄膜晶体管的方法及该薄膜晶体管
US8624240B2 (en) Top gate thin film transistor and display apparatus including the same
KR100785038B1 (ko) 비정질 ZnO계 TFT
CN101719514B (zh) 场效应晶体管及其制造工艺
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
CN101884109B (zh) 包含绝缘层的氧化物半导体器件和使用该器件的显示装置
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
CN101263605A (zh) 包括含铟和锌的氧化物半导体材料的沟道的场效应晶体管
EP2421048A1 (en) Thin film transistor and method for manufacturing thin film transistor
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
CN102610618A (zh) 薄膜晶体管阵列面板
KR20150025621A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2012038891A (ja) ボトムゲート型薄膜トランジスタ
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
JP2010205798A (ja) 薄膜トランジスタの製造方法
US9153651B2 (en) Thin film transistor and method for manufacturing the same
JP6331052B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機el表示装置
US9871097B2 (en) Thin film transistor, method for manufacturing thin film transistor, and organic EL display device
TW201936951A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
Lee et al. Inkjet-processed zinc-tin-oxide thin-film transistor with a MoO 3 interlayer and its stability
CN203367288U (zh) 一种薄膜晶体管及相应的液晶显示器
KR20240095119A (ko) 박막 트랜지스터
Thapaliya et al. Electrical Characteristics of RF Sputtered ZnO/HfO2 Interfaces in Transparent Thin Film Transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704