JP2010205798A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2010205798A
JP2010205798A JP2009047238A JP2009047238A JP2010205798A JP 2010205798 A JP2010205798 A JP 2010205798A JP 2009047238 A JP2009047238 A JP 2009047238A JP 2009047238 A JP2009047238 A JP 2009047238A JP 2010205798 A JP2010205798 A JP 2010205798A
Authority
JP
Japan
Prior art keywords
tft
thin film
channel layer
film transistor
igzo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009047238A
Other languages
English (en)
Inventor
Hideo Hosono
秀雄 細野
Toshio Kamiya
利夫 神谷
Masahiro Hirano
正浩 平野
Kenji Nomura
研二 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Priority to JP2009047238A priority Critical patent/JP2010205798A/ja
Publication of JP2010205798A publication Critical patent/JP2010205798A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】a−IGZOをチャネル層として用いるTFTの素子特性分布に優れ、長時間動作の閾値電圧シフト量を低減した薄膜トランジスタの製造方法の提供。
【解決手段】In−Ga−Zn−O系アモルファス酸化物半導体膜をチャネル層として用いた薄膜トランジスタの製造方法において、該チャネル層を成膜後に、露点温度を30〜95℃に制御した水蒸気と酸素ガスの混合雰囲気中で、温度200〜500℃で該チャネル層のアモルファス酸化物を熱処理する工程を含むこと特徴とする薄膜トランジスタの製造方法。
【選択図】図2

Description

本発明は、In−Ga−Zn−O系アモルファス酸化物半導体膜をチャネル層とした薄膜
トランジスタの製造方法に関する。
本発明者らは2004年にアモルファス酸化物半導体材料を開発し、それをチャネル層と
したTFTを発表した[非特許文献1、特許文献1]。このTFTのチャネル層はIn−G
a−Zn−O系酸化物(以下、a−IGZO)から構成されており、アモルファス状態であ
る。a−IGZO薄膜では、室温堆積膜でも、ホール効果測定により求めた電子移動度が
15cm2(Vs)-1以上を示し、電子キャリア濃度を再現性よく安定に1015〜1020cm-3
に制御することが可能である[非特許文献2]。
a−IGZOをチャネル層としたTFT(以下、a−IGZO-TFT)では、チャネル中
の伝導キャリアの動き易さを表す電界効果移動度が約10cm2(Vs)-1、閾値電圧付近にお
けるゲート電圧の変動に対するドレイン電流の変化の度合いを示すサブスレショルド値(
S値)約200mV/decade、電流オン・オフ(On/Off)比が約108以上という優れたトラン
ジスタ特性を示す[非特許文献3]。また、チャネル層が、結晶粒界を一切含まないアモル
ファス状態であることから、TFT素子間のトランジスタ特性のばらつきが少ない [非特
許文献4]。したがって、大面積でも特性が均一なTFTが作製できるので、大面積平面
ディスプレイ用の駆動スイッチングTFTとしての応用を目指した開発が精力的に進めら
れている。
現在までに、n型アモルファス酸化物半導体として、a−IGZO以外に、2成分系In
−Zn−O、In−Ga−O、Zn−Sn−O、3成分系Sn−Ga−Zn−O等の金属
酸化物が報告されている[非特許文献5]。これらの酸化物も室温堆積膜はアモルファス状
態であり、TFTのnチャネル層へ適用できる。これら金属酸化物では、伝導帯を構成す
る電子軌道は金属のns軌道であることから、軌道半径の大きな5s軌道を有するInや
Snを多く含んだ組成系の酸化物で、高い飽和移動度が得られる[非特許文献6]。しかし
ながら、デバイス特性の再現性・安定性の観点からは、In−Ga−Zn3成分系アモル
ファス酸化物の方が、2成分系アモルファス酸化物よりも、優れた性能、特に長期安定性
を示すことが知られている[非特許文献7]。
よって、アモルファス酸化物半導体の中でも、特に3成分系のa−IGZOが広く研究さ
れている。現在までに、a−IGZO-TFT を用いた発振回路(リングオシレータ)に
おける実証動作が報告されている[非特許文献8]。また、画素と駆動回路のスイッチング
素子TFTとしてa−IGZO-TFTを用いた12.1インチアクティブマトリクス方
式有機ELディスプレイ(AMOLED)や15インチアクティブマトリクス方式液晶デ
ィスプレイ(AMLCD)等が実用試作ディスプレイとして開発されている[非特許文献
9]。
AMOLEDでは発光部位に自発光型エレクトロルミネセンス(EL)素子を用いること
から、高輝度・高解像度・高応答性に加えて低消費電力・省スペース化等の優位性から次
世代ディスプレイとして期待されている。AMOLEDにおける発光素子制御用TFTと
しての要求は大きく二つがある。第一は、電流を注入することでエレクトロルミネセンス
を取り出す電流注入型有機発光ディスプレイであることから、高輝度・高応答性を実現す
るためには、高移動度・低サブスレショルド値を示すTFTが望ましい。第二に、大面積
デバイス特性の均一性とデバイス特性、特に長時間駆動に対する閾値電圧の安定性である
現在まで、AMOLED用のTFTのチャネル材料として高移動度を示すpoly−Si
−TFTが検討されているが、多結晶状態による素子間におけるTFT特性のバラツキが
大きく、大面積化が非常に困難である[非特許文献10]。よって、大面積ディスプレイ作
製においてはa−Siの方が有利であるが、半導体膜質の経時劣化等による閾値シフトが
非常に大きいこと等の問題がある[非特許文献11]。現在、この問題は閾値変動を考慮し
た補償回路を組み込むことにより回避されているが、この補償回路を省くことができれば
コストの面で大きな利点となる。
a−IGZO-TFTでは、アモルファス状態であることから多結晶半導体デバイスと異
なりTFT素子間特性の均一性に優れている。また、a−IGZO-TFTではa−Si-
TFTと比較して、10倍以上の電界効果移動度、低サブスレショルド値を有する高性能
TFTが作製できる。よって、AMOLED用のスイッチングTFTとしてa−IGZO
-TFTが特に有望である。現在までに、a−IGZO-TFTにおける、移動度及びサブ
スレショルド値等のデバイス特性改善・向上において300℃以上の温度におけるa-IGZ
O薄膜の熱処理(アニール)が非常に有効であることが知られている。
容量−電圧(C-V)測定より、a−IGZO中のサブギャップ準位は約1017cm-3程度
であり、これは熱処理により低減され、TFT特性は向上する[非特許文献12]。また、
Park et al.,は、熱処理を実施したa−IGZO-TFTにおける定電流バイアス印加試
験(3mA)の結果、30000時間後における閾値電圧シフト量は2V程度であると見積
もっている [非特許文献13]。
現在までa−IGZO-TFTの特性改善を目的とした熱処理は、通常、大気中又は窒素
雰囲気中で実施されている。しかし、a−IGZO等アモルファス酸化物半導体では、結
晶質酸化物の結晶性の向上を目的とした熱処理とは異なり、材料特性及びTFT特性に及
ぼす影響は明確ではない。既に、酸化雰囲気中での熱処理によるa−IGZO薄膜の抵抗
値の制御等のTFT特性の改善に関しては、いくつかの報告はある[特許文献2〜5]が、
もっぱら加熱処理温度と処理時間の効果に言及されているだけであり、加熱雰囲気の違い
については着目されていない。
WO2005/088726A1 特開2006−165531号公報 特開2007−311404号公報 特開2008−053356号公報 特開2008−300519号公報
K. Nomura et al, Nature(London) 432, 488 (2004) A. Takagi et al, Thin Solid Films 486 38(2005) H. Yabuta et al, Appl. Phys. Lett. 89 112123 (2006) R. Hayashi et al, Journal of the SID 15/11 915 (2007) H. Q. Chiang et al, J. Vac. Sci. Technol. B 24, 2702 (2006) H. Kumomi et al, Thin Solid Films 516, 1516 (2008) K. Nomura et al, Nature(London) 432, 488 (2004) M. Ofuji et al, IEEE Elect. Device Lett. 28 273 (2007) J. K. Jeong et al, Proc. SID'08 pp. 1 (2008) R.M.A. Dawson et al, SID 98 Digest. pp. 11 (1998) M. J. Powell et al, Phys. Rev. B 87, 4160 (1992) M. Kimura et al, Appl. Phys. Lett. 92, 133512 (2008) C. J. Kim et al, Proc. IEDM '06. pp. 1 (2006)
2004年に本発明者らがa−IGZOをチャネル層とする薄膜トランジスタ(TFT)
を報告して以来、そのTFT特性・安定性の改善、向上に関する研究が活発に研究されて
いる。現在までに、電界効果移動度やサブスレショルド値等のTFT特性及びその安定性
の向上において300℃以上の温度におけるa−IGZO薄膜の熱処理が有効なことがよ
く知られている。
しかし、さらに、a−IGZOをチャネル層に用いるTFTの素子特性分布に優れ、長時
間動作の閾値電圧シフト量を低減した薄膜トランジスタが求められている。アクティブマ
トリクス方式液晶ディスプレイ及び有機ELディスプレイの素子制御用TFTとして用い
るためにはa−IGZOをチャネル層とする薄膜トランジスタにおいて、サブスレショル
ド値が0.1V/decade、電界効果移動度が10cm2(Vs)-1、閾値電圧±0.3Vの特性にお
いて、その標準偏差(σdeV)をそれぞれ10 mV /dec、1.0cm2(Vs)-1 、0.10V以
下にする必要がある。
また、前記薄膜トランジスタにおいて、定電流バイアス(ソースードレイン電流5マイク
ロA)条件下、約50時間通電後の閾値電圧シフトを約2V以下にする必要がある。
本発明は、例えば、熱酸化膜SiO2をゲート絶縁層とするボトムゲート構造のトランジ
スタ(図1)等の製造方法において、In−Ga−Zn−O系アモルファス酸化物半導体
膜をチャネル層として用い、該チャネル層を成膜後に、露点温度を約30〜95℃に制御
した水蒸気と酸素ガスの混合雰囲気中で、温度約200〜500℃で該チャネル層のアモ
ルファス酸化物の熱処理を行い、アクティブマトリクス方式液晶ディスプレイ及び有機E
Lディスプレイのバックプレーンとして、実用可能なTFT特性を実現する方法である。
上記の方法により、サブスレショルド値が約0.1V/decade、電界効果移動度が
約12cm2(Vs)-1、閾値電圧±0.3Vの特性で、その標準偏差(σdeV)がそれぞれ10
mV /dec、 1cm2(Vs)-1、 0.10V以下の薄膜トランジスタを製造することができる。
また、上記の方法により、定電流バイアス(ソースードレイン電流5マイクロA)条件下、
約50時間通電後の閾値電圧シフトが約2V以下の特性を有する薄膜トランジスタを製造
することができる。
本発明は、a−IGZOチャネル層の熱処理(アニール)の酸素雰囲気に水蒸気を混合し
て、その混合度合を特定範囲に制御した湿潤な酸素雰囲気とすることによって、特に、伝
達特性を大きく向上するとともに、TFT特性の均一性及び長時間動作の閾値電圧シフト
量を低減することを可能にしたものであり、アクティブマトリクス方式液晶ディスプレイ
及び有機ELディスプレイの素子制御用TFTとしてa−IGZOチャネル層の有用性を
著しく高めることができる。
本発明のa−IGZO薄膜をチャネル層とするTFTの構造の一例を示す模式図である。 水蒸気と酸素ガスの混合雰囲気(露点温度40℃、60℃、80℃)中、400℃で熱処理したa−IGZO薄膜をチャネル層とするTFTの伝達特性のグラフである。比較のために、熱処理なし及び乾燥酸素雰囲気中で熱処理後のa−IGZO薄膜をチャネル層とするTFTの伝達特性のグラフも示す。 水蒸気と酸素ガスの混合雰囲気中で熱処理を行ったa−IGZO薄膜をチャネル層としたTFT(10mm2□)における20素子の閾値電圧(Vth)・飽和移動度(msat)・サブスレショルド値(s)の標準偏差(σdeV)を示す。 水蒸気と酸素ガスの混合雰囲気中、400℃で熱処理したa−IGZO薄膜をチャネル層とするTFTにおける定電流バイアス印加試験(IDS=5mA)の結果である。比較のために、熱処理なし及び乾燥酸素雰囲気中で熱処理後のa−IGZO薄膜をチャネル層とするTFTにおける定電流バイアス印加試験(IDS=5mA)の結果も示す。挿入図は定電流バイアス印加試験における回路図である。
図1に、本発明のa−IGZO薄膜をチャネル層1とするTFTの一例であるボトムゲー
ト構造のトランジスタの模式図を示しているが、本発明の製造方法で対象とするTFTは
ボトムゲート構造に限らない。ソース電極2、ドレイン電極3、ゲート絶縁層4、ゲート
5の形成は通常採用されている材料、方法を用いればよい。
本発明の製造方法において、薄膜トランジスタのチャネル層1は、真空容器中で、InG
aZnO4又はIn23−Ga23−ZnOを含む3成分酸化物をターゲットとして用い
て、PLD法やスパッタ法等で基板に堆積させる成膜工程により形成できる。基板は成膜
後の熱処理の温度に耐え得るのなら制限されない。成膜工程は酸素分圧を制御できれば、
PLD法やスパッタ法等制限されない。成膜温度は300℃未満とし、好ましくは100
℃以下、さらに室温(約25〜20℃)で成膜することが望ましい。
a−IGZO薄膜の成膜工程自体は公知であるが、チャネル層を形成するには、残留電子
キャリア濃度を1015〜1020cm-3で制御する目的で成膜室内雰囲気の酸素分圧を適正
な範囲に設定する。なお、酸素分圧とは、流量制御装置により成膜室内に意図的に導入さ
れた酸素ガスの分圧のことを意味する。酸素分圧が小さいときは、酸素欠損を多く含む伝
導性薄膜が作製される。また、酸素分圧を大きくすることにより、半導体及び半絶縁体薄
膜に変化する。この方法によって、電子キャリア濃度を、1015〜1020cm-3、より好
ましくは1015〜1017cm-3、更に好ましくは1015〜1016cm-3の範囲にする
ことができる。
熱処理は、加熱炉に酸素と水蒸気を導入して加熱炉内の水分濃度を検出する水分検出手段
、例えば露点計を用いて露点温度が約30〜95℃、より好ましくは約40〜80℃とな
るように雰囲気を制御して行う。露点温度が約30〜95℃の範囲を満たさないと本発明
の目的とするTFT特性が得られない。加熱炉は、赤外線加熱炉及び抵抗加熱炉等制限さ
れない。好ましい熱処理温度は約200〜500℃、より好ましくは350〜450℃で
ある。熱処理温度が約200℃未満では長時間熱処理しても本発明の目的とするTFT特
性を得るのが困難であり、500℃を超えるとアモルファス相が結晶化するので望ましく
ない。加熱時間は加熱温度にもよるが0.5時間〜3時間程度でよい。3時間を超えても
TFTの特性改善効果は少なくなる。本発明の方法によれば、熱処理後のa−IGZO層
からの熱処理温度以下での脱離ガス量が大幅に低減し化学結合が安定化する。
本発明の方法でa−IGZO層を熱処理することで、サブスレショルド値が約0.1V/dec
ade、電界効果移動度が約12cm2(Vs)-1、閾値電圧±0.3V
の特性で、その標準偏差(σdeV)がそれぞれ10 mV /dec、1cm2(Vs)-1、0.10V以
下の薄膜トランジスタを製造することができ、大幅にTFT特性が改善される。
また、定電流バイアス(ソースードレイン電流5マイクロA)条件下、約50時間通電後
の閾値電圧シフトが約2V以下の特性を有する薄膜トランジスタを製造することができる
。本発明をさらに詳しく、実施例で説明する。
図1に示す構造のボトムゲート型TFTをチャネル層を除き通常の方法で作製した。TF
Tとして、熱酸化膜SiO2/n+-Si基板に基板温度室温、酸素分圧6.2Paの条件で
厚さ45nmのa−IGZO層をPLD法により基板上に堆積した。PLD装置としてはULV
AC社製レーザアブレーション成膜装置を用いた。ターゲットにはInGaZnO4焼結体
(株式会社高純度化学研究所製のIn23、Ga23、ZnO粉末原料を焼結して作製)
を用いて、KrFエキシマレーザ(波長248nm)を繰り返し周波数10Hz、 強度約0.
6Jcm-2の条件で照射してアブレーションを行った。基板とターゲット間の距離は35mm
とした。
上記の方法で3個のTFTを製造した。次に、各TFTを水蒸気を混合してそれぞれ露点
温度が異なる湿潤な酸素雰囲気中で、雰囲気温度400℃、1時間加熱を行った。加熱に
は、抵抗ヒーター加熱炉を用いた。水蒸気と酸素の混合雰囲気は露点温度40℃, 60℃
及び80℃(水蒸気分圧(PH2O):7.3%, 19.7%及び46.8%)に制御し
た酸素ガスをそれぞれ加熱炉に導入することにより得た。その後、フォトリソグラフィー
と電子線蒸着法によりAu(30nmt)/Ti(5nmt) 層からなるソース電極及びドレイン電
極を作製した。チャネル長(L)及びチャネル幅(W)はL/W=50/300μmとした。
[比較例1、2]
実施例1と同じ方法で作製し、熱処理を行っていないa−IGZO薄膜(比較例1)及び
乾燥酸素雰囲気中で熱処理を行ったa−IGZO薄膜(比較例2)をチャネル層としてボ
トムゲート型TFTを作製した。なお、熱処理の加熱条件は加熱雰囲気を変更した以外は
、実施例1と同じ条件である。
実施例1及び比較例1,2で作製したTFTは大気中、暗所にて、出力特性、伝達特性の
解析を行った。図2に、伝達特性を示す。実施例1で露点温度60℃の水蒸気と酸素ガス
の混合雰囲気中で熱処理を行ったa−IGZO薄膜のチャネルの閾値電圧は−0.2V
であった。また、そのTFTにおける飽和移動度(msat) 約12cm2(Vs)-1、サブスレショ
ルド値(S値)約110 mV/decを得た。
なお、TDS分析の結果、a−IGZO層からの主脱離ガスはH2(m/z=2),H2O(m/
z=18),O2(m/z=32),及びZn(m/z=64)であり、水蒸気と酸素ガ
スの混合雰囲気中で熱処理することにより熱処理温度(400℃)以下での脱離ガス量が
大幅に低減し化学結合が安定化していることが分かった。
比較例1、2の場合において、熱処理を行っていないa−IGZO薄膜をチャネルに用い
たTFTの閾値電圧(Vth)は、−2.4V 、 msat約5〜8cm2(Vs)-1、S値約450〜6
00 mV/decであり、乾燥酸素雰囲気中で熱処理を行ったa−IGZO薄膜をチャネルに用
いたTFTは、Vth −2.0V、msat約9.3cm2(Vs)-1、S値約210 mV/decであった。
よって、TFT特性は、水蒸気と酸素ガスの混合雰囲気中で熱処理を行ったa−IGZO
薄膜をチャネルに用いたTFTで最も改善された。
図3に、水蒸気と酸素ガスの混合雰囲気中で熱処理を行ったa−IGZO薄膜をチャネル
としたTFT(10mm2□)における20素子の閾値電圧・飽和移動度・サブスレショ
ルド値の標準偏差(σdeV)を示す。サブスレショルド値、飽和移動度、閾値電圧の標準
偏差は、それぞれ8.3 mV /dec、0.25 cm2(Vs)-1、0.10Vであった。
比較例1、2において、サブスレショルド値・飽和移動度・閾値電圧の標準偏差は、熱処
理を行っていないa−IGZO薄膜をチャネル層に用いたTFTでは、78mV /dec、1.
2cm2(Vs)-1、0.80Vであり、乾燥酸素熱処理を行ったa−IGZOをチャネル層に用
いたTFTは、24 mV/ dec、0.33cm2(Vs)-1、0.25Vであった。よって、サブス
レショルド値・飽和移動度・閾値電圧の全てのTFT特性において、その特性分布は水蒸
気と酸素ガスの混合雰囲気中での熱処理により改善されることがわかった。
図4に、水蒸気と酸素ガスの混合雰囲気中で熱処理を行ったa−IGZO薄膜をチャネル
としたTFTにおける定電流バイアス印加試験(IDS=5mA)の結果を示す。通電初期(約1
0h)において約1.8V程度のVthシフトが観察されたものの、約15時間程度で完全に
飽和した。よって、30000時間経過時におけるVthシフト量は2V以下と見積もられた
比較例1、2において、熱処理を行っていないa−IGZO薄膜をチャネルに用いたTF
Tでは約40時間通電後において、既に3.5〜10V程度の大きなVthシフトを示した。
一方、乾燥酸素雰囲気中で熱処理を行ったa−IGZOをチャネルに用いたTFTでは約
50時間通電後においてもVthシフト量は1.3V程度であったが、Vthシフトは飽和せず
増加し続けた。よって、30000時間経過時におけるVthシフト量としては3V以上と見
積もられた。よって、水蒸気と酸素ガスの混合雰囲気中での熱処理により電流バイアスに
よる閾値電圧シフトは改善されることがわかった。
大面積有機LED(OLED)ディスプレイ及び液晶ディスプレイにおいて、TFT特性
の均一性は非常に重要である。また、長時間動作によるTFT特性の劣化又は変動、特に
閾値電圧シフトの抑制は非常に重要である。よって、本発明は、a−IGZOチャネル層
を用いるTFTの素子特性分布に優れ、長時間動作の閾値電圧シフト量を低減した薄膜ト
ランジスタの製造方法として実用性が大きい。

Claims (3)

  1. In−Ga−Zn−O系アモルファス酸化物半導体膜をチャネル層として用いた薄膜トラ
    ンジスタの製造方法において、該チャネル層を成膜後に、露点温度を30〜95℃に制御
    した水蒸気と酸素ガスの混合雰囲気中で、温度200〜500℃で該チャネル層のアモル
    ファス酸化物を熱処理する工程を含むこと特徴とする薄膜トランジスタの製造方法。
  2. サブスレショルド値が0.1V/decade、電界効果移動度が10cm2(Vs)-1、閾値電圧±0
    .3V以内で、その特性分布の標準偏差(σdeV)がそれぞれ10mV /dec、1.0cm2(Vs)
    -1、0.10V以下の薄膜トランジスタを得ることを特徴とする請求項1記載の薄膜トラ
    ンジスタの製造方法。
  3. 定電流バイアス(ソースードレイン電流5マイクロA)条件下、50時間通電後の閾値電
    圧シフトが2V以下の薄膜トランジスタを得ることを特徴とする請求項2記載の薄膜トラ
    ンジスタの製造方法。
JP2009047238A 2009-02-27 2009-02-27 薄膜トランジスタの製造方法 Pending JP2010205798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009047238A JP2010205798A (ja) 2009-02-27 2009-02-27 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009047238A JP2010205798A (ja) 2009-02-27 2009-02-27 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2010205798A true JP2010205798A (ja) 2010-09-16

Family

ID=42967045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047238A Pending JP2010205798A (ja) 2009-02-27 2009-02-27 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2010205798A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049830A1 (ja) * 2010-10-12 2012-04-19 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012119672A (ja) * 2010-11-12 2012-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
CN102831850A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种用于检测igzo-tft驱动特性的装置
JP2013138197A (ja) * 2011-12-02 2013-07-11 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
WO2013172238A1 (ja) * 2012-05-14 2013-11-21 富士フイルム株式会社 薄膜トランジスタの製造方法
JP2014222741A (ja) * 2013-05-14 2014-11-27 出光興産株式会社 酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタ
KR20140144744A (ko) * 2012-05-14 2014-12-19 후지필름 가부시키가이샤 전계 효과형 트랜지스터의 제조 방법
JPWO2013021632A1 (ja) * 2011-08-11 2015-03-05 出光興産株式会社 薄膜トランジスタ
JP2015176965A (ja) * 2014-03-14 2015-10-05 株式会社日本製鋼所 酸化物系材料の製造方法
CN110010710A (zh) * 2019-04-18 2019-07-12 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2007073697A (ja) * 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2007073697A (ja) * 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7012004094; K.NOMURA et al: '"Defect passivation and homogenization of amorphous oxide thin-film transistor by wet O2 annealing"' Applied Physics Letters 93, 20081111, 192107, American Institute of Physics *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049830A1 (ja) * 2010-10-12 2012-04-19 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012104809A (ja) * 2010-10-12 2012-05-31 Idemitsu Kosan Co Ltd 半導体薄膜、薄膜トランジスタ及びその製造方法
CN103155154A (zh) * 2010-10-12 2013-06-12 出光兴产株式会社 半导体薄膜、薄膜晶体管及其制造方法
JP2012119672A (ja) * 2010-11-12 2012-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法
CN102831850A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种用于检测igzo-tft驱动特性的装置
JPWO2013021632A1 (ja) * 2011-08-11 2015-03-05 出光興産株式会社 薄膜トランジスタ
JP2013138197A (ja) * 2011-12-02 2013-07-11 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物薄膜、薄膜トランジスタおよび表示装置
WO2013172238A1 (ja) * 2012-05-14 2013-11-21 富士フイルム株式会社 薄膜トランジスタの製造方法
JP2013239532A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 薄膜トランジスタの製造方法
KR20140143844A (ko) * 2012-05-14 2014-12-17 후지필름 가부시키가이샤 박막 트랜지스터의 제조 방법
KR20140144744A (ko) * 2012-05-14 2014-12-19 후지필름 가부시키가이샤 전계 효과형 트랜지스터의 제조 방법
KR101717336B1 (ko) * 2012-05-14 2017-03-16 후지필름 가부시키가이샤 박막 트랜지스터의 제조 방법
TWI585986B (zh) * 2012-05-14 2017-06-01 富士軟片股份有限公司 薄膜電晶體的製造方法
KR101661834B1 (ko) 2012-05-14 2016-09-30 후지필름 가부시키가이샤 전계 효과형 트랜지스터의 제조 방법
JP2014222741A (ja) * 2013-05-14 2014-11-27 出光興産株式会社 酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタ
JP2015176965A (ja) * 2014-03-14 2015-10-05 株式会社日本製鋼所 酸化物系材料の製造方法
CN110010710A (zh) * 2019-04-18 2019-07-12 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法
CN110010710B (zh) * 2019-04-18 2020-11-27 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法

Similar Documents

Publication Publication Date Title
JP2010205798A (ja) 薄膜トランジスタの製造方法
JP5710041B2 (ja) 液晶表示装置
KR101078509B1 (ko) 박막 트랜지스터의 제조 방법
JP4560502B2 (ja) 電界効果型トランジスタ
Chiang et al. Processing effects on the stability of amorphous indium gallium zinc oxide thin-film transistors
US8492761B2 (en) Field-effect transistor and method for fabricating field-effect transistor
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2008300518A (ja) アモルファス酸化物及び電界効果型トランジスタ
JP2009081413A (ja) 電界効果型トランジスタ
KR20080058406A (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
WO2010010802A1 (ja) pチャネル薄膜トランジスタとその製造方法
JP2008085048A (ja) 半導体装置及び半導体装置の製造方法
JP2009164393A (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5735306B2 (ja) 同時両極性電界効果型トランジスタ及びその製造方法
JP5168599B2 (ja) 薄膜トランジスタの製造方法
JP2014229666A (ja) 薄膜トランジスタ
Woo et al. Effects of the thickness of the channel layer on the device performance of InGaZnO thin-film-transistors
Chen et al. Bipolar conduction in tin-oxide semiconductor channel treated by oxygen plasma for low-power thin-film transistor application
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Tsuji et al. Effects of tantalum doping on electrical characteristics of high-mobility zinc oxynitride thin-film transistors
Hu et al. Thermal stability of amorphous InGaZnO thin film transistors passivated by AlOx layers
Cho et al. Transparent oxide thin-film transistors composed of Al and Sn-doped zinc indium oxide
Lee et al. Performance investigation of amorphous InGaZnO flexible thin-film transistors deposited on PET substrates
CN112713196A (zh) 一种薄膜晶体管及其制备方法和阵列基板
Ruan et al. High mobility tungsten-doped thin-film transistor on polyimide substrate with low temperature process

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20121009

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219