TWI585986B - 薄膜電晶體的製造方法 - Google Patents

薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI585986B
TWI585986B TW102116806A TW102116806A TWI585986B TW I585986 B TWI585986 B TW I585986B TW 102116806 A TW102116806 A TW 102116806A TW 102116806 A TW102116806 A TW 102116806A TW I585986 B TWI585986 B TW I585986B
Authority
TW
Taiwan
Prior art keywords
region
thin film
film transistor
oxide semiconductor
electrode
Prior art date
Application number
TW102116806A
Other languages
English (en)
Other versions
TW201349512A (zh
Inventor
小野雅司
高田真宏
田中淳
鈴木真之
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201349512A publication Critical patent/TW201349512A/zh
Application granted granted Critical
Publication of TWI585986B publication Critical patent/TWI585986B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

薄膜電晶體的製造方法
本發明是有關於一種薄膜電晶體的製造方法。
近年來，將In-Ga-Zn-O系(以下稱為IGZO)的氧化物半導體薄膜用於活性層(通道層)的薄膜電晶體(TFT)的研究開發正積極地進行。氧化物半導體薄膜由於可實現低溫成膜、且表現出比非晶矽高的遷移率、而且對可見光為透明，因此可在塑膠板或膜等基板上形成可撓性薄膜電晶體。
此處，表1表示將各種電晶體特性的場效遷移率或製程溫度等進行比較者。
如表1所示，活性層為多晶矽的薄膜電晶體可獲得100cm2/Vs左右的遷移率，但由於製程溫度為450℃以上而非常高， 因此僅可形成於耐熱性高的基板上，並不適於廉價、大面積、可撓性化。另外，活性層為非晶矽的薄膜電晶體可在300℃左右的相對的低溫下形成，因此基板的選擇性比多晶矽廣，但僅可獲得最大為1cm2/Vs左右的遷移率，而不適於高精細的顯示器用途。
另一方面，就低溫成膜的觀點而言，活性層為有機物的薄膜電晶體可在100℃以下形成，因此可期待應用於使用耐熱性低的塑膠膜基板等的可撓性顯示器用途等，但遷移率僅可獲得與非晶矽同等程度的結果。
例如，在日本專利特開2010-21555號公報中揭示有以下的薄膜電晶體：在靠近閘極電極之側配置包含氧化銦鋅(indium zinc oxide，IZO)、氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅鎵(Gallium doped Zinc Oxide，GZO)、或氧化鋁鋅(Aluminium-doped Zinc Oxide，AZO)的氧化物的高遷移率層作為活性層，在遠離閘極電極之側配置含有Zn的氧化物層作為活性層。
另外報告有，使用氧化物半導體、其中包含In、Ga及Zn的氧化物半導體作為活性層的薄膜電晶體，若照射具有短於460nm的波長的光，則具有臨限電壓向負位移的性質(參照C.S.莊等人，SID 08文摘，第13頁(C.S.Chuang et al.,SID 08 DIGEST,P-13))。
有機電致發光(Electro Luminescence，EL)元件或液晶中所用的藍色發光層，顯示具有λ=450nm左右的峰值的寬範圍的發光，但若考慮到有機EL元件的藍色光的發光光譜的下擺(tail) 持續至420nm為止，及藍色彩色濾光片通過70%左右的400nm的光，則要求對於小於450nm的波長區域的光照射的特性劣化低。在假定IGZO膜的光學帶隙相對窄、且該區域具有光學吸收時，會引起電晶體的臨限值位移。
另一方面，隨著顯示器的大型化及高精細化，而要求顯示器驅動用薄膜電晶體的進一步的高遷移率化，亦提出了如在非晶矽或現有的IGZO元件(遷移率為10cmA2/Vs左右)中無法超越的高功能顯示器。
作為實現高遷移率化的方法之一，存在具有將包含氧化物半導體的多個活性層積層而成的結構的TFT，但在此種積層型TFT中，不在活性層上設置用以降低對於光照射的特性劣化的保護層等或阻擋層，本質上未進行提高光照射穩定性的嘗試。
此處，例如若將在420nm的光照射下的臨限值位移量(△Vth)為1V以下設定為基準，作為對光照射的穩定性的指標，則難以實現如滿足在420nm的光照射下的△Vth≦1V的積層型TFT。
日本專利特開2010-21555號公報中，使用IZO系等作為電流路徑層，而可實現高遷移率的TFT，但對於光照射特性並未提及。
另外，C.S.莊等人，SID 08文摘，第13頁(C.S.Chuang et al.,SID 08 DIGEST,P-13)中，對現有的IGZO單膜的TFT元件評價了對於光照射的特性劣化，但若以上述數值為基準，則關於光照射穩定性，特性仍然不充分。
另外，在採用積層型TFT結構時，設想在積層界面容易形成因成膜時的損傷等而導致光穩定性的惡化的大量的缺陷能階。另外，通常在積層結構中，會引起因活性層的積層產生的載子的遷移，因此導致關閉電流(off current)的增大且容易產生駝峰效應(hump effect)，並引起TFT的光穩定性及開/關特性的劣化。
由於此種狀況，而難以在積層型TFT中實現高的光穩定性、且抑制駝峰效應。
本發明的目的是提供一種薄膜電晶體的製造方法，其可藉由相對簡單的製造製程而製造實現了高的光穩定性(在λ=420nm的光照射下的△Vth≦1V)、且抑制了Vg-Id特性中的駝峰效應的積層型薄膜電晶體。
以下記載本發明的形態例。
<1>一種薄膜電晶體的製造方法，其包括：氧化物半導體層形成步驟，其中將第1區域與第2區域成膜作為具有氧化物半導體層、源極電極、汲極電極、閘極絕緣膜、閘極電極的薄膜電晶體的上述氧化物半導體層，上述第1區域具有以In(a)Ga(b)Zn(c)O(d)(a>0、b>0、c>0、d>0)表示的組成，上述第2區域配置於較上述第1區域遠離上述閘極電極之側，具有以In(e)Ga(f)Zn(g)O(h)(e>0、f>0、g>0、h>0)表示、滿足f/(e+f)≦0.875、並與上述第1區域不同的組成； 熱處理步驟，其中對上述氧化物半導體層在絕對濕度為4.8g/m3以上的濕潤氣體環境中進行300℃以上的熱處理。
<2>如<1>所述的薄膜電晶體的製造方法，其中上述第1區域的組成為滿足b≦91a/74-17/40(其中a+b+c=1)的範圍。
<3>如<1>或<2>所述的薄膜電晶體的製造方法，其中在絕對濕度為9.5g/m3以上進行上述熱處理步驟。
<4>如<2>或<3>所述的薄膜電晶體的製造方法，其中上述第1區域的組成為滿足：c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、且b≦91a/74-17/40的範圍(其中a+b+c=1)。
<5>如<4>所述的薄膜電晶體的製造方法，其中上述第1區域的組成為滿足：b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、且b≦1/5的範圍。
<6>如<1>至<5>中任一項所述的薄膜電晶體的製造方法，其中上述第2區域的組成滿足f/(e+f)>0.25。
<7>如<1>至<6>中任一項所述的薄膜電晶體的製造方法，其中上述第2區域的膜厚大於10nm、且小於70nm。
<8>如<1>至<7>中任一項所述的薄膜電晶體的製造方法，其中上述第1區域的膜厚為5nm以上、且小於10nm。
<9>如<1>至<8>中任一項所述的薄膜電晶體的製造方法，其中上述氧化物半導體層為非晶質。
<10>如<1>至<9>中任一項所述的薄膜電晶體的製造方法，其中上述熱處理步驟中的熱處理溫度為400℃以上。
<11>如<1>至<10>中任一項所述的薄膜電晶體的製造方法，其中上述熱處理步驟中的熱處理溫度為450℃以上。
根據本發明，可提供一種薄膜電晶體的製造方法，其可藉由相對簡單的製造製程而製造實現了高的光穩定性(在λ=420nm的光照射下的△Vth≦1V)、且抑制了Vg-Id特性中的駝峰效應的積層型薄膜電晶體。
1、2、2a、2b‧‧‧薄膜電晶體
5‧‧‧液晶顯示裝置
6‧‧‧有機EL顯示裝置
7‧‧‧X線感測器
11、60‧‧‧基板
12‧‧‧氧化物半導體層
13、13a、13b‧‧‧源極電極
14、14a、14b‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16、16a、16b‧‧‧閘極電極
A1‧‧‧第1區域
A2‧‧‧第2區域
19、79‧‧‧接觸孔
51、66、81‧‧‧閘極配線
52、67、82‧‧‧資料配線
53、69、70‧‧‧電容器
54、61a、61b‧‧‧鈍化層
55‧‧‧畫素下部電極
56‧‧‧對向上部電極
57‧‧‧液晶層
58‧‧‧RGB彩色濾光片
59a、59b‧‧‧偏光板
62‧‧‧下部電極
63、73‧‧‧上部電極
64‧‧‧有機發光層
65‧‧‧有機發光元件
68‧‧‧驅動配線
71‧‧‧電荷收集用電極
72‧‧‧X線轉換層
75‧‧‧鈍化膜
76‧‧‧電容器用下部電極
77‧‧‧電容器用上部電極
78‧‧‧絕緣膜
200‧‧‧探針平台
圖1是表示本發明的薄膜電晶體的一例(底部閘極-頂部接觸型)的構成的概略圖。
圖2是表示本發明的薄膜電晶體的一例(頂部閘極-底部接觸 型)的構成的概略圖。
圖3(A)是表示IGZO積層膜在剛積層後的剖面掃描穿透型電子顯微鏡(scanning transmission electron microscope，STEM)像，圖3(B)是表示IGZO積層膜在600℃退火處理後的剖面STEM像。
圖4是光照射特性評價法的概略圖。
圖5是表示Vg-Id特性的退火氣體環境中的水分含量依存性的圖。
圖6是表示實施例1中的光照射下的Vg-Id特性的變化的圖。
圖7是表示實施例1中的在照射波長下的臨限值位移量△Vth的圖。
圖8是表示實施方式的液晶顯示裝置的一部分的概略剖面圖。
圖9是圖8的液晶顯示裝置的電氣配線的概略構成圖。
圖10是表示實施方式的有機EL顯示裝置的一部分的概略剖面圖。
圖11是圖10的有機EL顯示裝置的電氣配線的概略構成圖。
圖12是表示實施方式的X線感測器陣列的一部分的概略剖面圖。
圖13是圖12的X線感測器陣列的電氣配線的概略構成圖。
圖14是藉由3元相圖記法表示本發明的薄膜電晶體的氧化物半導體層中的第1區域的組成範圍及實施例、比較例的氧化物半導體層中的第1區域的組成及遷移率的圖。
以下，一邊參照圖式，一邊對本發明的薄膜電晶體的製造方法、以及具備藉由本發明而製造的薄膜電晶體的顯示裝置、感測器及X線感測器(數位攝影裝置)進行具體地說明。另外，圖中，對具有相同或對應的功能的構件(構成要素)給予相同的符號，而適當省略說明。
本發明的薄膜電晶體的製造方法包括：(氧化物半導體層形成步驟)，其將第1區域與第2區域成膜作為具有氧化物半導體層、源極電極、汲極電極、閘極絕緣膜、閘極電極的薄膜電晶體的上述氧化物半導體層，上述第1區域具有以In(a)Ga(b)Zn(c)O(d)(a>0、b>0、c>0、d>0)表示的組成，上述第2區域配置於較上述第1區域遠離上述閘極電極之側，具有以In(e)Ga(f)Zn(g)O(h)(e>0、f>0、g>0、h>0)表示、滿足f/(e+f)≦0.875、並且與上述第1區域不同的組成；(熱處理步驟)，其對上述氧化物半導體層在絕對濕度為4.8g/m3以上的濕潤氣體環境中進行300℃以上的熱處理。
通常在將活性層設為積層結構的積層型薄膜電晶體時，由於各區域的電子親和力的大小關係，會引起載子自電子親和力小的區域，向電子親和力大的區域流入。並且，在引起載子向相對靠近閘極電極的第1區域流入時，除了在第1區域與閘極絕緣膜的界面所產生的主通道路徑外，有形成寄生傳導路徑的情況。此種寄生傳導的存在會導致Vg-Id特性中的駝峰效應，而使 開/關(On/Off)比惡化。另外，若因光照射而寄生傳導路徑中的載子增大、或在其他層中發生光激發的載子被寄生傳導路徑附近的陷阱能階(trap level)捕捉，則會引起關閉電流的增大或電晶體中的電流的上升電壓的位移，並導致光不穩定性。
另外，在積層型薄膜電晶體中，第1區域與第2區域是不同組成的半導體層，因此可容易想像在第1區域與第2區域的界面存在多個缺陷能階的狀況。特別是為氧化物半導體時，存在因氧缺陷引起的缺陷能階，此種缺陷能階是形成於帶隙內的隙內能階。此種隙內能階即便是小於帶隙的能量的光照射，亦會引起光電流的生成以及伴隨於此的臨限值的位移，因此仍然會導致光不穩定性。
本發明者等人發現，在形成IGZO層作為氧化物半導體層時，在自靠近閘極電極之側起積層第1區域及具有特定組成範圍(f/(e+f)≦0.875)的第2區域時，駝峰效應變得顯著，但藉由在特定濕潤氣體環境中進行退火，而可獲得有效地抑制駝峰效應的效果，並且在波長420nm的光照射下的臨限值位移量△Vth小於1V。
本發明的薄膜電晶體的製造方法藉由在特定的濕潤氣體環境中進行退火，藉由降低活性層內部的第1區域與第2區域界面的缺陷，而可保持積層型薄膜電晶體的高遷移率、且賦予高的光穩定性。其原因認為，濕潤氣體環境中所含的水分以OH基或H的形態被摻入至活性層內部，而有助於降低存在於活性層內部的界 面的懸鍵(dangling bond)、及降低寄生傳導路徑。
薄膜電晶體
首先，參照圖對藉由本發明而製造的薄膜電晶體(適當記為「TFT」)進行說明。另外，對作為代表例的圖1及圖2所示的TFT進行具體地說明，但本發明亦可應用於其他形態(結構)的TFT的製造。
本發明的TFT的元件結構可為根據閘極電極的位置的所謂底部閘極型結構(亦稱為逆交錯結構)及頂部閘極型結構(亦稱為交錯結構)的任一種形態。所謂頂部閘極型結構，是將形成有TFT的基板設為最下層時，在閘極絕緣膜的上側配置有閘極電極，在閘極絕緣膜的下側形成有活性層的形態。所謂底部閘極型結構，是在將形成有TFT的基板設為最下層時，在閘極絕緣膜的下側配置有閘極電極，在閘極絕緣膜的上側形成有活性層的形態。
另外，本發明的TFT的元件結構根據氧化物半導體層與源極電極及汲極電極(適當稱為「源極-汲極電極」)的接觸部分，亦可為所謂的頂部接觸型及底部接觸型的任一種形態。所謂底部接觸型結構，是源極-汲極電極較活性層先形成而活性層的下表面與源極-汲極電極接觸的形態。所謂頂部接觸型結構，是活性層較源極-汲極電極先形成而活性層的上表面與源極-汲極電極接觸的形態。
另外，本發明的TFT除了上述以外，亦可取各種構成，亦可適當為在活性層上具備保護層或在基板上具備絕緣層等的構成。
圖1是示意性表示本發明的第1實施方式的薄膜電晶體1的構成的剖面圖，圖2是示意性表示本發明的第2實施方式的薄膜電晶體2的構成的剖面圖。圖1的薄膜電晶體1、圖2的薄膜電晶體2中，對共通的要素給予相同的符號。
圖1所示的第1實施方式的薄膜電晶體1是底部閘極-頂部接觸型電晶體，圖2所示的第2實施方式的薄膜電晶體2是頂部閘極-底部接觸型電晶體。圖1、圖2所示的實施方式中，閘極電極16、源極電極13及汲極電極14相對於氧化物半導體層12的配置不同，但給予相同符號的各要素的功能相同，可應用相同的材料。
本發明的實施方式的薄膜電晶體1、薄膜電晶體2具有閘極電極16、閘極絕緣膜15、氧化物半導體層12、源極電極13、汲極電極14，氧化物半導體層12在膜厚方向自靠近閘極電極16之側起具備第1區域A1與第2區域A2。構成氧化物半導體層12的第1區域A1與第2區域A2進行連續成膜，在第1區域A1及第2區域A2之間，不介隔絕緣層、電極層等氧化物半導體層以外的層，而包含氧化物半導體膜。
以下，亦包括形成有本發明的TFT 1、TFT 2的基板，對各構成要素進行詳細闡述。
(基板)
作為用以藉由本發明而形成薄膜電晶體的基板11，若具有300℃以上的耐熱性，則形狀、結構、大小等並無特別限制，可根據目的進行適當選擇。基板11的結構可為單層結構，亦可為積層 結構。
例如可使用：包含玻璃或釔穩定化氧化鋯(Yttria Stabilized Zirconia，YSZ)等無機材料、聚醯亞胺等具有高的耐熱性的樹脂或樹脂複合材料等的基板。
另外，可使用：矽基板、不鏽鋼基板或將不鏽鋼與不同種金屬積層而成的金屬多層基板、鋁基板或藉由對表面實施氧化處理(例如陽極氧化處理)而提高表面的絕緣性的附有氧化皮膜的鋁基板等。
氧化物半導體層
氧化物半導體層12自靠近閘極電極16起依序包含第1區域A1(適當記為「A1層」)、及第2區域A2(適當記為「A2層」)，介隔閘極絕緣膜15而與閘極電極16對向配置。第1區域A1是具有以In(a)Ga(b)Zn(c)O(d)(a>0、b>0、c>0、d>0)表示的組成的IGZO層。另一方面，相對於閘極電極16而位於遠離第1區域A1之側、即第1區域A1的與閘極絕緣膜15接觸之面的相反側的第2區域A2，是具有以In(e)Ga(f)Zn(g)O(h)(e>0、f>0、g>0、h>0)表示、滿足f/(e+f)≦0.875、並且與第1區域A1不同的組成的IGZO層。
第1區域
第1區域A1理想為滿足b≦91a/74-17/40(其中a+b+c=1)，更理想為c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、且b≦91a/74-17/40(其中a+b+c=1)的組成範圍。 若為此種組成區域，則第1區域A1與第2區域A2相比，電子親和力更大，因此傳導通道形成於第1區域A1。在上述組成區域中載子遷移率亦更大，因此亦可實現超過20cm2/Vs的高的遷移率。
另外，具有上述組成的第1區域A1的膜由於載子濃度亦高，因此在將第1區域A1的膜單獨作為活性層時，難以獲得充分低的關閉電流或開關特性。
另外，第1區域A1理想為b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、且b≦1/5(其中a+b+c=1)。若第1區域A1的組成為該組成範圍內，則可實現超過30cm2/Vs的場效遷移率。
第1區域A1的厚度理想為小於10nm。第1區域A1較佳為使用容易實現高遷移率化的極富有In的IGZO膜，但此種高遷移率膜由於載子濃度高，因此有臨限值大且向負側位移的可能性。若第1區域A1的厚度為10nm以上，則成為活性層中的總載子濃度過量狀態，而難以夾止。
另一方面，就獲得氧化物半導體層12的均勻性及高的遷移率的觀點而言，第1區域A1的厚度較佳為5nm以上。
第2區域
氧化物半導體層12的第2區域A2相對於閘極電極16而位於遠離第1區域A1之側、即第1區域A1的與閘極絕緣膜15接觸之面的相反側。第2區域A2是以In(e)Ga(f)Zn(g)O(h)(e>0、f>0、g>0、h>0)表示、滿足f/(e+f)≦0.875、並且組成與第1區域A1不同的IGZO層。
第2區域A2的組成理想為f/(e+f)>0.25。若在第2區域A2中為f/(e+f)≦0.25，則第2區域A2中的載子濃度變高，向第1區域A1的載子遷移的效果變得顯著，因此第1區域A1的載子濃度變得過高，而有關閉電流的增加或臨限值大而取負值的擔憂。
第2區域A2的厚度理想為30nm以上。若第2區域A2的厚度為30nm以上，則可更可靠地期待關閉電流的降低。另一方面，若第2區域A2的厚度為10nm以下，則有引起關閉電流增大、或S值劣化的擔憂。另外，第2區域A2的厚度理想為小於70nm。若第2區域的厚度為70nm以上，則雖然可期待關閉電流的降低，但源極-汲極電極層與第1區域A1間的電阻增大，結果有導致遷移率降低的擔憂。因此，第2區域A2的厚度理想為大於10nm且小於70nm。
氧化物半導體層整體
就膜的均勻性、圖案化性的觀點而言，氧化物半導體層12整體的膜厚(總膜厚)較佳為10nm~200nm左右，更佳為35nm以上、且小於80nm。
氧化物半導體層12(第1區域A1、第2區域A2)理想為非晶質。若第1區域A1、第2區域A2為非晶質膜，則不存在結晶晶界，而可獲得均勻性高的膜。
另外，包含第1區域A1、第2區域A2的積層膜是否為非晶質，可藉由X線繞射測定進行確認。即，在藉由X線繞射測定， 未檢測到表示結晶結構的明確的峰值時，可判斷該積層膜為非晶質。
氧化物半導體層12的載子濃度的控制除了藉由調變各區域A1、區域A2的組成而進行外，亦可藉由控制成膜時的氧氣分壓而進行。
氧濃度的控制具體而言，可藉由分別控制第1區域A1、第2區域A2的成膜時的氧氣分壓而進行。若提高成膜時的氧氣分壓，則可降低載子濃度，隨之可期待關閉電流的降低。另一方面，若降低成膜時的氧氣分壓，則可使載子濃度增大，隨之可期待場效遷移率的增大。另外，例如藉由在第1區域A1的成膜後實施照射氧自由基或臭氧的處理，而亦可促進膜的氧化，並可使第1區域A1中的氧空位量降低。
另外，藉由在包含第1區域A1、第2區域A2的氧化物半導體層12的Zn的一部分中，摻雜帶隙更寬的元素離子，而可賦予伴隨光學帶隙增大的光照射穩定性。具體而言，可藉由摻雜Mg而增大膜的帶隙。例如，藉由在A1層、A2層的各區域中摻雜Mg，而與僅控制了In、Ga、Zn的組成比的體系相比，可在保持積層膜的帶分布的狀態下增大帶隙。
有機EL元件所用的藍色發光層由於顯示在λ=450nm左右具有峰值的寬範圍的發光，因此假定IGZO膜的光學帶隙相對窄、且該區域具有光學吸收時，會引起電晶體的臨限值位移。因此特別是作為有機EL驅動用途中所用的薄膜電晶體，較佳為用於 通道層的材料的帶隙更大。
另外，第1區域A1、第2區域A2的載子密度亦可藉由摻雜陽離子而任意地控制。在欲增加載子密度時，只要摻雜容易成為價數相對大的陽離子的材料(例如Ti、Zr、Hf、Ta等)即可。但是在摻雜價數大的陽離子時，由於氧化物半導體膜的構成元素數增加，因此在成膜製程的單純化、低成本化的方面不利，因此較佳為藉由氧濃度(氧空位量)控制載子密度。
源極-汲極電極
源極電極13及汲極電極14若均具有高的導電性，則材料及結構並無特別限制。例如可將Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd，氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物的導電膜等製成單層或2層以上的積層結構，而形成源極電極13、汲極電極14。
在由上述金屬或金屬氧化物構成源極電極13及汲極電極14時，若考慮到成膜性、藉由蝕刻或剝離法的圖案化性及導電性等，則其厚度分別獨立，較佳為設為10nm以上、1000nm以下，更佳為設為50nm以上、100nm以下。
閘極絕緣膜
閘極絕緣膜15是將閘極電極16、與氧化物半導體12、源極電極13、汲極電極14隔開成為絕緣的狀態的層，較佳為具有高的絕緣性者。例如可由SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等的絕緣膜、或包含二種以上的這些化合物的絕緣膜等構成 閘極絕緣膜15。
另外，閘極絕緣膜15為了降低洩漏電流及提高電壓耐性，而必須具有充分的厚度，另一方面，若厚度過大，則會導致驅動電壓的上升。閘極絕緣膜15的厚度亦取決於材質，較佳為10nm~10μm，更佳為50nm~1000nm，特佳為100nm~400nm。
閘極電極
作為閘極電極16，若具有高的導電性，則並無特別限制。例如可將Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd，氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物的導電膜等製成單層或2層以上的積層結構，而形成閘極電極。
在由上述金屬或金屬氧化物構成閘極電極16時，若考慮到成膜性、藉由蝕刻或剝離法的圖案化性及導電性等，則其厚度較佳為設為10nm以上且1000nm以下，更佳為設為50nm以上且200nm以下。
薄膜電晶體的製造方法
接著，對圖1所示的底部閘極-頂部接觸型薄膜電晶體1的製造方法進行說明。另外，各部的構成材料、厚度等如上所述，為了避免重複記載而在以下的說明中省略。
閘極電極的形成
首先，準備基板11，根據需要在基板11上形成薄膜電晶體1以外的層後，形成閘極電極16。
閘極電極16根據考慮到與所使用的材料的適性，而自例如印 刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，化學氣相沈積(Chemical vapor deposition，CVD)、電漿CVD法等化學方式等中適當選擇的方法進行成膜即可。例如在將電極膜成膜後藉由蝕刻或剝離法圖案化為特定形狀，而形成閘極電極16。此時，較佳為將閘極電極16及閘極配線同時圖案化。
閘極絕緣膜的形成
在形成閘極電極16後，形成閘極絕緣膜15。
閘極絕緣膜15根據考慮到與所使用的材料的適性，而自印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法進行成膜即可。例如閘極絕緣膜15可藉由光刻法(photolithography)及蝕刻而圖案化為特定的形狀。
氧化物半導體層的形成
接著，在閘極絕緣膜15上的與閘極電極16對向的位置，將第1區域A1、第2區域A2依序成膜，而作為氧化物半導體層12。
第1區域的成膜
作為氧化物半導體層12的第1區域，將具有以In(a)Ga(b)Zn(c)O(d)(a>0、b>0、c>0、d>0)表示、較佳為滿足c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、且b≦91a/74-17/40(其中a+b+c=1)的範圍、更佳為滿足b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、且b≦1/5的範圍的組成的IGZO層成膜。
將構成氧化物半導體層12的第1區域A1、第2區域A2成膜的方法並無特別限定，理想為藉由濺鍍法進行成膜。濺鍍法由於成膜速率快、且可形成均勻性高的膜，因此可形成低成本且大面積的氧化物半導體膜。在藉由濺鍍將第1區域成膜時，可使用以成為所期望的陽離子組成的方式預先調整的複合氧化物靶，亦可使用In2O3、Ga2O3、ZnO這3元共濺鍍。
成膜中的基板溫度可根據基板而任意地選擇，但在使用樹脂製可撓性基板時，為了防止基板的變形等，較佳為基板溫度進一步接近室溫。
第2區域的成膜
接著第1區域A1的成膜，而將具有以In(e)Ga(f)Zn(g)O(h)(e>0、f>0、g>0、h>0)表示、滿足f/(e+f)≦0.875、較佳為滿足f/(e+f)>0.25的範圍的組成的第2區域A2成膜。
第2區域A2的成膜可為在第1區域A1成膜後，暫時停止成膜，變更成膜室內的氧氣分壓及施加於靶上的電力後，再次開始成膜的方法；亦可為不停止成膜而快速或緩慢地變更成膜室內的氧氣分壓及施加於靶上的電力的方法。
另外，對於靶而言，可為直接使用在第1區域A1的成膜時所用的靶而改變投入電力的方法；亦可為在自第1區域A1向第2區域A2切換成膜時，停止對第1區域A1的成膜所用的靶投入電力，而對包含In、Ga、Zn的不同的靶施加電力的方法；還可為除了第1區域A1的成膜所用的靶外，進一步對多個靶追加施加電力的方 法。
將第2區域A2成膜時的基板溫度可根據基板而任意地選擇，但在使用樹脂製可撓性基板時，較佳為與第1區域A1的成膜時同樣，基板溫度進一步接近室溫。
在藉由濺鍍法將各區域A1、區域A2成膜時，較佳為氧化物半導體層12不暴露於大氣中而連續成膜。藉由不將氧化物半導體層12暴露於大氣中而成膜，而可防止在各區域A1、區域A2間混入雜質，結果可獲得更優異的電晶體特性。另外，由於可削減成膜步驟數，因此亦可降低製造成本。
另外，本實施方式中，在底部閘極型薄膜電晶體1的製造時，氧化物半導體層12按照第1區域A1、第2區域A2的順序成膜即可，在圖2所示的頂部閘極型薄膜電晶體2的製造時，按照第2區域A2、第1區域A1的順序成膜即可。
熱處理步驟
在將第1區域A1及第2區域A2成膜來作為氧化物半導體層12後，在絕對濕度為4.8g/m3以上(露點溫度為0.8℃以上)的濕潤氣體環境中進行300℃以上的熱處理(後退火處理)。
藉由在此種濕潤氣體環境中進行熱處理，而與在絕對濕度小於4.8g/m3的乾燥氣體環境中進行退火的情形相比，可抑制駝峰效應，結果可抑制由界面的寄生傳導路徑產生的對於光照射的不穩定性。就提高光穩定性的觀點而言，熱處理步驟的濕潤氣體環境較佳為在絕對濕度為9.5g/m3以上、露點溫度為10.7℃以上進 行。
另外，熱處理溫度較佳為400℃以上，更佳為450℃以上。若熱處理溫度為400℃以上，則可極力提高光照射穩定性(例如在420nm的光照射下的｜△Vth｜≦0.1V)。
另外，就可靠地提高光照射穩定性的觀點而言，熱處理時間較佳為5分鐘以上、120分鐘以下。
另一方面，在熱處理步驟中以600℃以上的溫度進行處理時，在第1區域A1與第2區域A2之間會引起陽離子的相互擴散，而2個區域混合。此時，難以僅在第1區域A1中集中傳導載子。因此，理想為熱處理步驟中的熱處理溫度小於600℃。在第1區域A1與第2區域A2中是否引起陽離子的相互擴散，例如可藉由進行剖面穿透型電子顯微鏡(Transmission Electron Microscope，TEM)的分析而確認。
圖3是將Ga/(In+Ga)=0.75的IGZO膜與Ga/(In+Ga)=0.25的IGZO膜合計積層5層而成的積層膜的剖面STEM(掃描穿透型電子顯微鏡)像，該圖(左；圖3(A))表示剛積層後(退火處理前)者，該圖(右；圖3(B))表示以退火溫度為600℃進行處理者。根據圖3(A)及圖3(B)，可確認在IGZO膜的積層結構中，即便以600℃進行退火處理亦會維持某種程度積層結構，但是在不同的陽離子組成的界面，見到對比度模糊的狀態。其暗示開始引起不同相的相互擴散，熱處理步驟中的上限溫度理想為600℃以下。
熱處理後，將氧化物半導體層12圖案化。圖案化可藉由光刻法及蝕刻進行。具體而言，在殘存的部分藉由光刻法形成抗蝕劑圖案，藉由鹽酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等酸溶液進行蝕刻，藉此而形成氧化物半導體層12的圖案。
另外，在氧化物半導體層12的圖案化後，可進行上述熱處理步驟，即在絕對濕度為4.8g/m3以上的濕潤氣體環境中進行300℃以上的熱處理。
源極-汲極電極的形成
接著，在氧化物半導體層12上形成用以形成源極電極13、汲極電極14的金屬膜。
源極電極13及汲極電極14均只要根據考慮到與所使用的材料的適性，而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法進行成膜即可。
例如藉由蝕刻或剝離法將金屬膜圖案化為特定形狀，而形成源極電極13及汲極電極14。此時，較佳為將源極電極13、汲極電極14、以及與這些電極13、電極14連接的配線(未圖示)同時圖案化。
根據以上的順序，可製作圖1所示的薄膜電晶體1。
藉由使用本發明的薄膜電晶體的製造方法，可不將用以降低對於光照射的特性劣化的保護層等用於活性層上，而獲得高的遷移率、及高的光照射穩定性，當然亦可在活性層上設置如上 所述的保護層。例如可藉由設置如將紫外區域(波長為400nm以下)的光吸收、反射的保護層，而進一步提高對於光照射的穩定性。
藉由本發明而製造的薄膜電晶體是抑制駝峰效應、且具有高的光照射穩定性者，可應用於各種元件。使用藉由本發明而製造的薄膜電晶體的顯示裝置及感測器，均可藉由低的消耗電力而表現良好的特性。另外，此處所謂的「特性」，在顯示裝置時為顯示特性，在感測器時為感光度特性。
液晶顯示裝置
圖8表示作為具備藉由本發明而製造的薄膜電晶體的顯示裝置的一個實施方式的液晶顯示裝置的一部分的概略剖面圖，圖9表示其電氣配線的概略構成圖。
如圖8所示，本實施方式的液晶顯示裝置5具備：圖2所示的頂部閘極-底部接觸型薄膜電晶體2、在薄膜電晶體2的由鈍化層54保護的閘極電極16上由畫素下部電極55及其對向上部電極56夾持的液晶層57、與各畫素對應而用以發出不同顏色光的RGB彩色濾光片58，並具有在TFT 2的基板11側及彩色濾光片58上分別具備偏光板59a、偏光板59b的構成。
另外，如圖9所示，本實施方式的液晶顯示裝置5具備：彼此平行的多個閘極配線51、與該閘極配線51交叉且彼此平行的資料配線52。此處，閘極配線51與資料配線52電性絕緣。在閘極配線51與資料配線52的交叉部附近，具備薄膜電晶體2。
薄膜電晶體2的閘極電極16與閘極配線51連接，薄膜電晶體2的源極電極13與資料配線52連接。另外，薄膜電晶體2的汲極電極14經由設置於閘極絕緣膜15的接觸孔19(在接觸孔19中嵌入導電體)而與畫素下部電極55電性連接。該畫素下部電極55與接地的對向電極56一起構成電容器53。
在圖8所示的本實施方式的液晶裝置中，具備頂部閘極型薄膜電晶體，但在作為本發明的顯示裝置的液晶裝置中所用的薄膜電晶體，並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
藉由本發明而製造的薄膜電晶體由於具有高的遷移率，因此在液晶顯示裝置中可實現高精細、高速響應、高對比度等的高品質顯示，亦適於大畫面化。另外，特別是在活性層(氧化物半導體層)12為非晶質時，可抑制元件特性的不均，而實現大畫面中無不均的優異的顯示品質。且由於特性位移少，因此可降低閘極電壓，進而可降低顯示裝置的消耗電力。
另外，根據本發明，構成活性層的第1區域A1及第2區域A2可使用能在低溫(例如為200℃以下)成膜的非晶質膜而形成，因此作為基板，可使用樹脂基板(塑膠基板)。因此，根據本發明，亦可提供顯示品質優異、且可撓性的液晶顯示裝置。
有機EL顯示裝置
作為具備藉由本發明而製造的TFT的顯示裝置的一個實施方式，圖10表示主動矩陣方式的有機EL顯示裝置的一部分的概略 剖面圖，圖11表示電氣配線的概略構成圖。
有機EL顯示裝置的驅動方式有單純矩陣方式與主動矩陣方式這2種。單純矩陣方式具有可低成本地製作的優點，但由於逐一選擇掃描線而使畫素發光，因此掃描線數與每條掃描線的發光時間成反比例。因此難以實現高精細化、大畫面化。主動矩陣方式由於在每個畫素中形成電晶體或電容器，因此製造成本變高，但不具有如單純矩陣方式般掃描線數無法增加的問題，因此適於高精細化、大畫面化。
本實施方式的主動矩陣方式的有機EL顯示裝置6中，在具備鈍化層61a的基板60上，分別具備頂部閘極-頂部接觸型薄膜電晶體作為驅動用TFT 2a及開關用TFT 2b。在薄膜電晶體2a、薄膜電晶體2b上具備有機發光元件65，其包含由下部電極62及上部電極63夾持的有機發光層64，並成為上表面亦由鈍化層61b保護的構成。
另外，如圖11所示，本實施方式的有機EL顯示裝置6具備：彼此平行的多個閘極配線66、與該閘極配線66交叉且彼此平行的資料配線67及驅動配線68。此處，閘極配線66與資料配線67、驅動配線68電性絕緣。開關用薄膜電晶體2b的閘極電極16b與閘極配線66連接，開關用薄膜電晶體2b的源極電極13b與資料配線67連接。另外，開關用薄膜電晶體2b的汲極電極14b與驅動用薄膜電晶體2a的閘極電極16a連接，並且藉由使用電容器69而將驅動用薄膜電晶體2a保持為接通(on)狀態。驅動用 薄膜電晶體2a的源極電極13a與驅動配線68連接，汲極電極14a與有機EL發光元件65連接。
圖10所示的本實施方式的有機EL裝置中，亦具備頂部閘極型薄膜電晶體2a、頂部閘極型薄膜電晶體2b，但在作為本發明的顯示裝置的有機EL裝置中所用的薄膜電晶體，並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
藉由本發明而製造的薄膜電晶體由於具有高的遷移率，因此電力消耗低且可實現高品質的顯示。另外，根據本發明，構成活性層的第1區域A1及第2區域A2可使用能在低溫(例如為200℃以下)成膜的非晶質膜而形成，因此可使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，可提供顯示品質優異且可撓性的有機EL顯示裝置。
另外，在圖10所示的有機EL顯示裝置中，可將上部電極63作為透明電極製成頂部發光型，亦可藉由將下部電極62及TFT 2a、TFT 2b的各電極作為透明電極而製成底部發光型。
X線感測器
圖12表示作為本發明的感測器的一個實施方式的X線感測器的一部分的概略剖面圖，圖13表示其電氣配線的概略構成圖。
本實施方式的X線感測器7具備：形成於基板11上的薄膜電晶體2及電容器70、形成於電容器70上的電荷收集用電極71、X線轉換層72、以及上部電極73。在薄膜電晶體2上設置有鈍化膜75。
電容器70成為由電容器用下部電極76與電容器用上部電極77夾持絕緣膜78而成的結構。電容器用上部電極77經由設置於絕緣膜78上的接觸孔79，而與薄膜電晶體2的源極電極13及汲極電極14的任一電極(圖12中為汲極電極14)連接。
電荷收集用電極71設置於電容器70中的電容器用上部電極77上，並與電容器用上部電極77接觸。X線轉換層72是包含非晶硒的層，以覆蓋薄膜電晶體2及電容器70的方式設置。上部電極73設置於X線轉換層72上，並與X線轉換層72接觸。
如圖13所示，本實施方式的X線感測器7具備：彼此平行的多個閘極配線81、與閘極配線81交叉且彼此平行的多個資料配線82。此處，閘極配線81與資料配線82電性絕緣。在閘極配線81與資料配線82的交叉部附近具備薄膜電晶體2。
薄膜電晶體2的閘極電極16與閘極配線81連接，薄膜電晶體2的源極電極13與資料配線82連接。另外，薄膜電晶體2的汲極電極14與電荷收集用電極71連接，而且該電荷收集用電極71與接地的對向電極76一起構成電容器70。
在本構成的X線感測器7中，X線在圖12中自上部(上部電極73側)照射，而在X線轉換層72中生成電子-電洞對。藉由利用上部電極73對該X線轉換層72預先施加高電場，而所生成的電荷被蓄積於電容器70，並依序掃描薄膜電晶體2，而被讀出。
本發明的X線感測器由於具備接通狀態電流高、且可靠 性優異的薄膜電晶體2，並且由於S/N高、且感光度特性優異，因此在用於X線數位攝影裝置時可獲得寬動態範圍的圖像。
特別是本發明的X線數位攝影裝置較佳為用於X線數位攝影裝置，其可用1台進行動態影像的透視與靜態影像的攝影，而並非僅可進行靜態影像攝影。而且在薄膜電晶體2中的構成活性層的第1區域A1及第2區域A2為非晶質時，可獲得均勻性優異的圖像。
另外，在圖12所示的本實施方式的X線感測器中，具備頂部閘極型薄膜電晶體，但本發明的感測器中所用的薄膜電晶體，並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
[實施例]
以下對實驗例進行說明，但本發明並不受這些實施例任何限定。
本發明者等人藉由以下實驗來驗證：藉由將特定組成的氧化物半導體積層，並藉由特定的熱處理，而可抑制駝峰效應，並可同時具有高的光照射穩定性(｜△Vth｜≦1V(在420nm的光照射下))。
TFT特性的退火氣體環境中的水分含量依存性
進行如下的驗證：藉由積層特定組成的氧化物半導體膜作為薄膜電晶體的活性層，並在濕潤氣體環境中進行退火處理，而獲得高遷移率與高的光穩定性。
首先，作為實施例1~實施例8及比較例1~比較例5，而製 作如以下的底部閘極-頂部接觸型薄膜電晶體。
作為基板，是使用在表面上形成有SiO2的氧化膜(厚度：100nm)、且經高濃度摻雜的p型矽基板(三菱材料(Mitsubishi Materials)公司製造)。
接著，在p型矽基板上形成氧化物半導體層。
以5nm的厚度將In(a)Ga(b)Zn(c)O(d)(a=37/60、b=3/60、c=20/60、d>0)進行濺鍍成膜，作為構成氧化物半導體層的第1區域A1。
在將A1層固定為上述組成的狀態下，以50nm的厚度將以In(e)Ga(f)Zn(g)O(h)(f/(e+f)=0.75、e>0、f>0、g>0、h>0)表示的IGZO層進行濺鍍成膜作為A2層。
氧化物半導體層在各區域間不暴露於大氣中而連續進行成膜。各區域的濺鍍在A1、A2的區域中利用使用In2O3靶、Ga2O3靶、ZnO靶的3元共濺鍍而進行。各區域的膜厚調整是藉由調整成膜時間而進行。
第1區域A1及第2區域中的成膜條件如以下所述，各區域的組成以外的濺鍍條件在後述實驗中亦共通。
第1區域A1的濺鍍條件
到達真空度：6×10-6Pa
成膜壓力：4.4×10-1Pa
成膜溫度：室溫
氧氣分壓/氬氣分壓：0.067
第2區域A2的濺鍍條件
到達真空度：6×10-6Pa
成膜壓力：4.4×10-1Pa
成膜溫度：室溫
氧氣分壓/氬氣分壓：0.033
藉由濺鍍積層氧化物半導體層後，藉由介隔金屬遮罩的真空蒸鍍法，在積層膜(氧化物半導體層)上形成包含Ti(10nm)/Au(40nm)的電極層。
在電極層形成後，在退火溫度設為400℃(比較例5除外)、氧氣分壓固定(20%)的狀態下，在退火腔室中注入濕潤氣體環境。退火時間設為1小時。濕潤氣體環境的產生是使用分流型濕度產生裝置(神榮科技(SHINYEI Technology)股份有限公司製造的SRG-1M-10L(商品名))。另外，比較例5中，將退火溫度設為200℃。
根據以上所述，而獲得通道長為180μm、通道寬為1mm的實施例1~實施例8及比較例1~比較例5的底部閘極型薄膜電晶體。
遷移率
對於所製作的上述實施例1~實施例8及比較例1~比較例5的TFT，使用半導體參數分析儀4156C(商品名；安捷倫科技(Agilent Technologies)公司製造)，進行電晶體特性(Vg-Id特性)及遷移率μ的測定。
Vg-Id特性的測定是藉由以下方式進行：將汲極電壓(Vd)固定為10V，在-30V~+30V的範圍內掃描閘極電壓(Vg)，並測定各閘極電壓(Vg)中的汲極電流(Id)。關閉電流藉由Vg-Id特性中Vg=0V時的電流值進行定義。
另外，遷移率是根據線形區域的Vg-Id特性算出線形遷移率，該線形區域的Vg-Id特性是在將汲極電壓(Vd)固定為1V的狀態下，在-30V~+30V的範圍內掃描閘極電壓(Vg)而得。
光照射穩定性
對所製作的TFT評價Vg-Id特性後，藉由照射波長可變的單色光，而評價對於光照射的TFT特性的穩定性。將單色光照射下的TFT特性測定的概略表示於圖4。如圖4所示般，在探針平台200上放置各TFT，將乾燥大氣流通2小時後，在該乾燥大氣氣體環境中測定TFT特性。單色光源的照射強度設為10μW/cm2，將波長λ的範圍設為360nm~700nm，將未照射單色光時的Vg-Id特性、與單色光照射時的Vg-Id特性進行比較，藉此評價光照射穩定性(△Vth)。單色光照射下的TFT特性的測定條件是固定為Vds=10V，在Vg=-15V~15V的範圍內掃描閘極電壓而測定。另外，以下除了特別提及的情形外，全部的測定是在將單色光照射10分鐘後進行。將在420nm的光照射下的臨限值的位移量△Vth作為TFT的光穩定性的指標。另外，上述評價方法在以下的實驗中共通。
將退火時的絕對濕度(露點溫度)、A2層的組成、TFT 特性的一覽表示於表2。
另外，將實施例1~實施例4及比較例1~比較例4的TFT中的Vg-Id特性表示於圖5。
另外，將實施例1的TFT中的單色光照射時的I-V特性表示於圖6，將在照射波長下的臨限值位移量△Vth表示於圖7。
實施例1~實施例8中可知，在A2層的組成為f/(e+f)≦0.875，退火步驟為絕對濕度4.8g/m3以上(露點溫度：0.8℃以上)時，可同時具有高的遷移率與高的光穩定性。
另一方面，為比較例1時，雖然A2層的組成為f/(e+f)≦0.875，但退火步驟為絕對濕度小於4.8g/m3，如圖5所示般，Vg-Id特性中的駝峰特性(I-V特性中出現峰)顯著，在光照射時駝峰區域的電流值增大，而無法進行詳細的評價。
另外，在比較例2、比較例3中，退火條件與實施例4、實施例7、實施例8相同，但A2層的組成不滿足f/(e+f)≦0.875，在Vg-Id曲線中出現駝峰效應，而無法評價光穩定性。另外可知， 臨限值大且進行負位移(minus shift)，關閉電流值(Vg=0V時的Id值)比實施例惡化。
根據上述結果可知，A2層為f/(e+f)≦0.875，藉由絕對濕度為4.8g/m3以上的退火(400℃)可抑制駝峰效應，且可實現高的光穩定性。另外可知，比較例5是退火溫度為200℃的情形，但此時雖然滿足組成的條件，但無法獲得充分的光穩定性。
另外，如表2所示般，在退火氣體環境中提高了濕度的實施例1~實施例3的情形(分別相當於相對濕度88%、相對濕度70%、相對濕度55%)下，在420nm(光照射能量hν=2.95eV)時的結果與其他實施例大致相同，但在400nm(光照射能量hν=3.10eV)時，與其他實施例相比，光穩定性提高。由此可知，在提高濕度時，可在氧化物半導體中更有效地降低深隙內能階。
TFT特性的A1層組成依存性
將使第2區域A2固定為IGZO層(f/(e+f)=0.75)、並將第1區域A1進行組成調變而實施退火處理時的TFT特性匯總於表3。第1區域A1的厚度設為5nm，第2區域的厚度設為50nm。
退火條件是絕對濕度15.3g/m3、400℃、1小時。
如上述表3所示可知，在實施例9~實施例20中，雖然A1層的組成不同，但光穩定性之差小，對於TFT特性、特別是光穩定性而言的A1層的組成依存性小。
關於實施例及比較例中所製作的TFT，藉由3元相圖記法將第1區域A1的組成範圍表示於圖14。
濕潤氣體環境中的TFT特性的退火溫度依存性
A1層組成設為In：Ga：Zn=37/60：3/60：20/60、A2層組成設為f/(e+f)=0.75。第1區域A1的厚度設為5nm、第2區域的厚度設為50nm。
退火條件是將絕對濕度設為15.3g/m3，並僅將退火溫度進行調變。評價TFT的遷移率及光穩定性。將評價結果表示於以下表 4。
根據表4，即便為相同的濕潤氣體環境中的退火，在將退火溫度設為400℃以上時，亦可將420nm的光照射時的△Vth抑制為小於-0.1V，而可實現光極為穩定的TFT元件。
以上所說明的藉由本發明而製造的薄膜電晶體的用途並無特別限定，例如適合用作作為電光學裝置的顯示裝置(例如液晶顯示裝置、有機EL(Electro Luminescence)顯示裝置、無機EL顯示裝置等)中的驅動元件。
而且，藉由本發明而製造的薄膜電晶體適合用作使用樹脂基板的可藉由低溫製程製作的可撓性顯示器等的元件、電荷耦合元件(Charge Coupled Device，CCD)、互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器、X線感測器等各種感測器，微機電系統(Micro Electro Mechanical System，MEMS)等各種電子元件中的驅動元件(驅動電路)。
使用藉由本發明而製造的薄膜電晶體的本發明的顯示 裝置及感測器，均藉由低的消耗電力而表現出良好的特性。另外，此處所謂「特性」，在顯示裝置時為顯示特性，在感測器時為感光度特性。
日本專利申請案2012-110773號的揭示是藉由參照而將其整體併入本說明書中。
關於本說明書所記載的全部文獻、專利申請案、及技術標準，藉由參照併入各文獻、專利申請案、及技術標準，是與具體且分別記載的情形同等程度地，藉由參照而併入本說明書中。
1‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧氧化物半導體層
13‧‧‧源極電極
14‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16‧‧‧閘極電極
A1‧‧‧第1區域
A2‧‧‧第2區域

Claims (11)

  1. 一種薄膜電晶體的製造方法，其包括：氧化物半導體層形成步驟，其中將第1區域與第2區域成膜作為具有氧化物半導體層、源極電極、汲極電極、閘極絕緣膜、閘極電極的薄膜電晶體的上述氧化物半導體層，上述第1區域具有以In(a)Ga(b)Zn(c)O(d)(a>0、b>0、c>0、d>0)表示的組成，上述第2區域配置於較上述第1區域遠離上述閘極電極之側，具有以In(e)Ga(f)Zn(g)O(h)(e>0、f>0、g>0、h>0)表示、滿足f/(e+f)≦0.875、並與上述第1區域不同的組成；熱處理步驟，其中對上述氧化物半導體層在絕對濕度為4.8g/m3以上且15.3g/m3以下的濕潤氣體環境中進行300℃以上的熱處理。
  2. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第1區域的組成為滿足b≦91a/74-17/40(其中a+b+c=1)的範圍。
  3. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在絕對濕度為9.5g/m3以上進行上述熱處理步驟。
  4. 如申請專利範圍第2項所述的薄膜電晶體的製造方法，其中上述第1區域的組成為滿足：c≦3/5、b>0、b≧3a/7-3/14、 b≧9a/5-53/50、b≦-8a/5+33/25、且b≦91a/74-17/40的範圍(其中a+b+c=1)。
  5. 如申請專利範圍第4項所述的薄膜電晶體的製造方法，其中上述第1區域的組成為滿足：b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、且b≦1/5的範圍。
  6. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第2區域的組成滿足f/(e+f)>0.25。
  7. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第2區域的膜厚大於10nm、且小於70nm。
  8. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第1區域的膜厚為5nm以上、且小於10nm。
  9. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述氧化物半導體層為非晶質。
  10. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述熱處理步驟中的熱處理溫度為400℃以上。
  11. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其 中上述熱處理步驟中的熱處理溫度為450℃以上。
TW102116806A 2012-05-14 2013-05-13 薄膜電晶體的製造方法 TWI585986B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110773A JP5901420B2 (ja) 2012-05-14 2012-05-14 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201349512A TW201349512A (zh) 2013-12-01
TWI585986B true TWI585986B (zh) 2017-06-01

Family

ID=49583645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116806A TWI585986B (zh) 2012-05-14 2013-05-13 薄膜電晶體的製造方法

Country Status (4)

Country Link
JP (1) JP5901420B2 (zh)
KR (1) KR101717336B1 (zh)
TW (1) TWI585986B (zh)
WO (1) WO2013172238A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
WO2017021812A1 (ja) * 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 光電変換素子、撮像装置、及び光電変換素子の製造方法
KR102187129B1 (ko) * 2019-07-23 2020-12-04 연세대학교 산학협력단 산소 분압 조절을 통한 이종접합 산화물 박막 트랜지스터 및 그의 제조 방법
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097838A1 (en) * 2008-01-31 2010-04-22 Sony Corporation Optical sensor element, imaging device, electronic equipment and memory element
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
US20100289020A1 (en) * 2007-12-13 2010-11-18 Idemitsu Kosan Co., Ltd. Field effect transistor using oxide semicondutor and method for manufacturing the same
TW201111319A (en) * 2009-06-22 2011-04-01 Fujifilm Corp IGZO-based oxide material and method of producing IGZO-based oxide material
TW201135853A (en) * 2010-03-03 2011-10-16 Fujifilm Corp Fabricating method of IGZO amorphous oxide semiconductor film and fabricating method of field effect transistor using the method
TW201216374A (en) * 2010-08-25 2012-04-16 Fujifilm Corp Method for producing oxide semiconductor thin film, and oxide semiconductor from the said method, thin film transistor and device with thin film transistor produced
TW201222823A (en) * 2010-09-08 2012-06-01 Fujifilm Corp Film transistor, method for preparing the same, and device having the film transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100289020A1 (en) * 2007-12-13 2010-11-18 Idemitsu Kosan Co., Ltd. Field effect transistor using oxide semicondutor and method for manufacturing the same
US20100097838A1 (en) * 2008-01-31 2010-04-22 Sony Corporation Optical sensor element, imaging device, electronic equipment and memory element
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
TW201111319A (en) * 2009-06-22 2011-04-01 Fujifilm Corp IGZO-based oxide material and method of producing IGZO-based oxide material
TW201135853A (en) * 2010-03-03 2011-10-16 Fujifilm Corp Fabricating method of IGZO amorphous oxide semiconductor film and fabricating method of field effect transistor using the method
TW201216374A (en) * 2010-08-25 2012-04-16 Fujifilm Corp Method for producing oxide semiconductor thin film, and oxide semiconductor from the said method, thin film transistor and device with thin film transistor produced
TW201222823A (en) * 2010-09-08 2012-06-01 Fujifilm Corp Film transistor, method for preparing the same, and device having the film transistor

Also Published As

Publication number Publication date
KR101717336B1 (ko) 2017-03-16
TW201349512A (zh) 2013-12-01
JP5901420B2 (ja) 2016-04-13
WO2013172238A1 (ja) 2013-11-21
JP2013239532A (ja) 2013-11-28
KR20140143844A (ko) 2014-12-17

Similar Documents

Publication Publication Date Title
TWI543379B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ射線感測器以及ｘ射線數位攝影裝置
TWI491049B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
US9673048B2 (en) Method of producing thin film transistor, thin film transistor, display device, image sensor, and X-ray sensor
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI580048B (zh) 場效電晶體的製造方法
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
TWI575754B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置
TWI585986B (zh) 薄膜電晶體的製造方法