JPWO2013021632A1 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JPWO2013021632A1
JPWO2013021632A1 JP2013527897A JP2013527897A JPWO2013021632A1 JP WO2013021632 A1 JPWO2013021632 A1 JP WO2013021632A1 JP 2013527897 A JP2013527897 A JP 2013527897A JP 2013527897 A JP2013527897 A JP 2013527897A JP WO2013021632 A1 JPWO2013021632 A1 JP WO2013021632A1
Authority
JP
Japan
Prior art keywords
carrier concentration
channel layer
thin film
insulating film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013527897A
Other languages
English (en)
Other versions
JP6231880B2 (ja
Inventor
勇輝 霍間
勇輝 霍間
一晃 江端
一晃 江端
重和 笘井
重和 笘井
松崎　滋夫
滋夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2013527897A priority Critical patent/JP6231880B2/ja
Publication of JPWO2013021632A1 publication Critical patent/JPWO2013021632A1/ja
Application granted granted Critical
Publication of JP6231880B2 publication Critical patent/JP6231880B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、高移動度を有し、高いｏｎ−ｏｆｆ比を有し、かつ、効率的に製造できる薄膜トランジスタを提供することを目的とする。本発明は、ソース電極５０、ドレイン電極６０及びゲート電極２０と、ゲート絶縁膜３０と、酸化物半導体からなるチャネル層４０を有し、前記チャネル層４０の平均キャリア濃度は１?１０１６／ｃｍ３〜５?１０１９／ｃｍ３の範囲であり、前記チャネル層４０の前記ゲート絶縁膜３０側には、前記平均キャリア濃度より高いキャリア濃度領域４２があり、前記チャネル層４０は実質的に同一の組成を有する、薄膜トランジスタ１である。

Description

本発明は、チャネル層として酸化物半導体層を有する薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に関する。
電界効果トランジスタ（ＦＥＴ）は、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられている。薄膜トランジスタ（ＴＦＴ）は、電界効果トランジスタの一種である。近年における画像表示装置のめざましい発展に伴い、このＴＦＴは、各種の画像表示装置において、スイッチング素子として、多用されている。各種の画像表示装置には、液晶画像表示装置（ＬＣＤ）、有機エレクトロルミネッセンス画像表示装置などがある。
ディスプレイの代表であるＬＣＤは、中小型パネル分野やＴＶ用途の大型映像表示パネル分野で主流を占めている。一方で、有機ＥＬ画像表示装置は、高精彩の点でＬＣＤより優れるため、今後の展開が期待されている。
ＬＣＤは動画解像度の改善や三次元ディスプレイの普及に伴い、フレームレートの高速化が進んでいる。高フレームレート駆動は動画解像度向上に有効であり、更なるフレームレートの高速化が求められている。映像表示用装置の展望として、大画面、高精細、高フレームレート駆動がキーワードとなっており、この実現に必要な性能がＴＦＴに求められている。例えば、大画面化による画素容量の増大、高精細化による走査線数の増大、フレームレートの増大に伴い、ＴＦＴには高い移動度が要求されている。
従来のＬＣＤで使用されている、ａ−Ｓｉ：Ｈ（水素化アモルファスシリコン）ＴＦＴの移動度は、最高で２ｃｍ２／Ｖｓ程度である。しかし、映像表示ディスプレイに求められる大画面、高精細、高フレームレート駆動には、この程度の移動度では、対応できなくなりつつある。
加えて、有機ＥＬは電流駆動素子であり、画面の輝度向上にはドライブＴＦＴの電流値増大が求められるため、有機ＥＬ画像表示装置には、高移動度ＴＦＴが不可欠である。また、有機ＥＬ画像表示装置の駆動に使用されるＴＦＴには、高移動度に加えて、電流ストレスに対する信頼性が要求される。現状では、移動度と信頼性の両方を満たすＴＦＴ材料の候補として、低温ｐｏｌｙ−Ｓｉ（ＬＴＰＳ）が挙げられている。しかしながら、レーザー結晶化時の使用ビーム長の関係で実現できる画面サイズが制限されることや、レーザー光のショット間ばらつきによって生じるＴＦＴ特性の面内不均一性も問題となっている。
ａ−Ｓｉ：Ｈ ＴＦＴやＬＴＰＳに代えて、酸化物半導体を用いたＴＦＴが注目されている。例えば、酸化亜鉛（ＺｎＯ）又は酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体を、活性層（半導体層）に用いたＴＦＴは移動度などにおいて優れた性質を示し、その改良開発が進められている。
酸化物半導体はイオン性の高い結合で構成されており、結晶質であっても、非晶質であっても、電子移動度の違いが小さいことが特徴である。即ち、非晶質状態でも比較的高い電子移動度が実現できることを特徴とする。また、結晶化した場合にも粒界障壁の影響を受けにくく、面内均一性を必要とする大面積化に適したＴＦＴを作製することが可能である。さらに、価電子帯近傍に酸素欠損由来のギャップ内準位を有するため、電子に比べ正孔がフリーキャリアとなりづらく、このためＴＦＴ動作時のオフ電流が１０〜１５Ａ程度に低減できることが報告されている。また、シリコン系ＴＦＴに比べワイドバンドギャップな半導体のため、可視光領域の光安定性においても優位性を有する。さらに、スパッタリング法などを用いることにより室温にて非晶質膜を成膜できるので、ＰＥＴなどの樹脂基板上での酸化物半導体膜トランジスタ形成の研究も行われている。
酸化物半導体を用いたＴＦＴ技術として、例えば、特許文献１では、結晶質酸化物がＮ型半導体として用いられており、結晶質酸化物の電子キャリア濃度が２×１０１７／ｃｍ３未満で、安定性、均一性、再現性、耐熱性、耐久性などに優れた半導体デバイスが提案されている。
特許文献２では、キャリア濃度が高い酸化物導電性材料として酸化インジウム錫（ＩＴＯ）などをチャネル層に使用したＴＦＴが開示されている。この文献では、極薄膜（６〜１０ｎｍ）であるチャネル層の膜厚を均一化すると共に、ゲート絶縁膜の表面を平坦化して界面特性を改善し、リーク電流の低減とサブスレッショルド係数の改善を図っている。
特許文献３では、酸化インジウムにガリウムが固溶した酸化物焼結体をスパッタリングすることにより、１×１０１８ｃｍ−３程度のキャリア濃度を有する酸化物半導体膜を作製している。
また、特許文献４では、ボトムゲート型ＴＦＴにおいて、酸素含有プラズマ照射することにより、酸化物半導体の表面層の酸素密度をゲート絶縁膜側に比べて増加させることで、ｏｎ−ｏｆｆ比を高めている。
特許文献５には、酸化インジウム亜鉛（又はＩＴＯ）とＧＩＺＯで構成される２層の活性層を有する酸化物ＴＦＴが開示されており、高い移動度と好適な閾値電圧が得られるとしている。具体的には、膜厚５ｎｍの高キャリア濃度の酸化インジウム亜鉛（又はＩＴＯ）層の上に、膜厚６０ｎｍの低キャリア濃度のＧＩＺＯを設けた２層の活性層のＴＦＴを作製している。
しかしながら、上記特許文献の技術には以下の問題があった。
特許文献１に開示された技術は、電子キャリア濃度が２×１０１７ｃｍ−３未満であるため、移動度を高める余地がある。
特許文献２では、チャネル層の膜厚が１０ｎｍ以下と薄いために、チャネル層が島状に形成される可能性があり、チャネル層中に半導体層が形成されていない部分が生じやすい。
特許文献３では、酸化物半導体層内にキャリア濃度の違う領域が設けておらず、サブスレッショルド係数に改良の余地がある。
特許文献４では、酸素プラズマ処理により、半導体層中に高酸素密度化領域を設けてＯＮ／ＯＦＦ比の向上を図っているが、高移動度は得られていない。
特許文献５では、２層構造のチャネル層を必要とするため、単一の材料でチャネル層を作製する場合に比べて、生産性や製造コストに問題があった。
ＷＯ２００８／０９６７６８ 特開２００７−２５０９８７号公報 ＷＯ２０１０／０３２４２２ 特開２０１０−２５８１９６号公報 特開２０１０−２１５５５号公報
本発明は、上記の問題を鑑みて、高移動度を有しつつ、高いｏｎ−ｏｆｆ比を有する薄膜トランジスタを提供することを目的とする。また、効率的に製造できる薄膜トランジスタを提供することを目的とする。
本発明に係る薄膜トランジスタは以下の通りである。
１．ソース電極、ドレイン電極及びゲート電極と、
ゲート絶縁膜と、
酸化物半導体からなるチャネル層を有し、
前記チャネル層の平均キャリア濃度は１×１０１６／ｃｍ３〜５×１０１９／ｃｍ３の範囲であり、前記チャネル層の前記ゲート絶縁膜側には、前記平均キャリア濃度より高いキャリア濃度領域があり、
前記チャネル層は実質的に同一の組成を有する、薄膜トランジスタ。
２．前記チャネル層は１０ｎｍ以上の膜厚を有し、かつ前記高いキャリア濃度領域の平均キャリア濃度が１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲にある１記載の薄膜トランジスタ。
３． 前記高キャリア濃度領域が、ゲート絶縁膜との界面からチャネル層の内側約５ｎｍまでの領域である１又は２記載の薄膜トランジスタ。
４．前記酸化物半導体が結晶構造を有する１〜３のいずれかに記載の薄膜トランジスタ。
５．前記酸化物半導体が、
酸化インジウム、
Ｇａをドープした酸化インジウム、
Ａｌをドープした酸化インジウム、
ＧａとＡｌをドープした酸化インジウム、
Ｚｎをドープした酸化インジウム、又は
Ｓｎをドープした酸化インジウムである１〜４のいずれかに記載の薄膜トランジスタ。
６．前記Ｇａをドープした酸化インジウムの原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．００７〜０．２０７である５記載の薄膜トランジスタ。
７．前記Ａｌをドープした酸化インジウムの原子比Ａｌ／（Ａｌ＋Ｉｎ）が０．００３〜０．１２５である５記載の薄膜トランジスタ。
８．ボトムゲート構造を有する１〜７のいずれかに記載の薄膜トランジスタ。
９．前記チャネル層の上に保護層が設けられている８に記載の薄膜トランジスタ。
１０．前記保護層が酸素透過性を有する絶縁膜である９に記載の薄膜トランジスタ。
１１．トップゲート構造を有する１〜７のいずれかに記載の薄膜トランジスタ。
本発明の薄膜トランジスタは以下の方法で製造できる。
［１］ ゲート電極を形成し、
前記ゲート電極上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、チャネル層を形成し、
ソース電極とドレイン電極を、前記チャネル層と接触して形成することを含む薄膜トランジスタの製造方法。
［２］ 前記チャネル層の形成が、次のいずれかの工程を含む［１］に記載の薄膜トランジスタの製造方法。
（１）水又は水素を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングして、チャネル層を成膜する工程。
（２）少なくとも希ガス原子、酸素分子及び水素分子を含む気体雰囲気下において、金属酸化物からなるターゲットをスパッタリングしてチャネル層を成膜する工程。
（３）金属酸化物からなるターゲットをスパッタリングしてチャネル層を成膜し、ソース電極とドレイン電極を形成した後に、チャネル層を還元処理する工程。
但し、チャネル層を還元処理する工程は、ソース・ドレイン電極形成前であってもよい。また、チャネル層を還元する工程は、チャネル層上にＣＶＤにて絶縁膜を設ける際の還元雰囲気に晒される工程を利用してもよい。
［３］ ソース電極とドレイン電極を形成後、チャネル層上に酸素透過性絶縁膜を設ける［１］に記載の薄膜トランジスタの製造方法。
但し、エッチストップ型のトランジスタ構造の場合、酸素透過性絶縁膜がチャネル層に接していれば、酸素透過性絶縁膜を設ける工程は、ソース電極及びドレイン電極の形成前後を問わない。
［４］ 酸素透過性絶縁膜を形成した後に、１５０〜５００℃の範囲から選択される温度で加熱処理を行なう［３］に記載の薄膜トランジスタの製造方法。
［５］ 絶縁基板上にソース電極とドレイン電極を形成し、
チャネル層を形成し、
前記チャネル層と、前記ソース電極とドレイン電極は接触し、
前記チャネル層上に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成することを含む薄膜トランジスタの製造方法。
［６］ 前記チャネル層の形成には、水、水素又は酸素を含む希ガス雰囲気下において、単一の金属酸化物からなるターゲットをスパッタリングして酸化物半導体層を成膜することが含まれる［５］に記載の薄膜トランジスタの製造方法。
［７］ 前記チャネル層の形成後、大気中、酸素中、酸素添加窒素ガス雰囲気中、酸素添加希ガス雰囲気中から選択される１つ以上の雰囲気により加熱処理をする［６］に記載の薄膜トランジスタの製造方法。
［８］ 前記加熱処理の後、酸素プラズマ処理、Ｎ２Ｏプラズマ処理、オゾン処理から選択される１以上の処理を行なう［７］に記載の薄膜トランジスタの製造方法。
［９］ ［７］記載の加熱処理又は［８］記載の処理後に、水素プラズマ処理、希ガス雰囲気中での逆スパッタリング、電子線照射、または紫外線照射から選択される１つ以上の処理を行なう［７］又は［８］に記載の薄膜トランジスタの製造方法。
［１０］ 前記ゲート絶縁膜を、３００℃以下にて、ＣＶＤまたはスパッタリングにより製造する、［５］〜［９］のいずれかに記載の薄膜トランジスタの製造方法。
［１１］ 前記薄膜トランジスタを、１５０〜５００℃の範囲から選択される温度で加熱処理を行なう薄膜トランジスタの製造方法。
本発明は、高移動度を有しつつ、高いｏｎ−ｏｆｆ比を有する薄膜トランジスタを提供できる。また、単一の酸化物半導体材料により効率的に製造できる薄膜トランジスタを提供できる。
本発明の一実施形態であるボトムゲート型薄膜トランジスタを示す概略断面図である。 高キャリア濃度領域を説明するための図である。 高キャリア濃度領域を説明するための図である。 高キャリア濃度領域を説明するための図である。 本発明の他の実施形態であるトップゲート型薄膜トランジスタを示す概略断面図である。 実施例１で製造したボトムゲート型薄膜トランジスタを示す概略断面図である。 実施例１で製造した薄膜トランジスタをＸＰＳ測定した結果を示す図である。 実施例１で製造した薄膜トランジスタをＸＰＳ測定した結果を示す図である。
以下、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施形態に限定されず、その形態及び詳細を様々に変更し得る。
実施形態１
図１は、本発明の一実施形態であるボトムゲート逆スタガ型薄膜トランジスタを示す概略断面図である。
この薄膜トランジスタ１は、基板１０上に、ゲート電極２０、ソース電極５０及びドレイン電極６０が形成されている。ゲート絶縁膜３０は、ゲート電極２０と接して形成されている。ゲート絶縁膜３０の上には、ソース電極５０とドレイン電極６０が形成され、ソース電極５０とドレイン電極６０の間には、チャネル層４０が形成されている。チャネル層４０はゲート絶縁膜３０に接している。ソース電極５０、ドレイン電極６０、チャネル層４０を覆って保護層７０が形成されている。チャネル層４０は、ゲート絶縁膜３０と保護層７０の間にあって、これら層と接している。尚、保護層７０は形成しなくてもよい。
ここで、チャネル層はチャネル長（ソース電極とドレイン電極の間隔）とチャネル幅（ソース電極とドレイン電極の幅）と半導体層の膜厚に囲まれる領域と定義する。
さらに、チャネル層４０のゲート絶縁膜側には、チャネル層４０の平均キャリア濃度より高いキャリア濃度領域４２があり、ゲート絶縁膜と対向する側には、平均キャリア濃度より低いキャリア濃度領域４４がある。
高濃度キャリア領域は、ゲート絶縁膜３０近傍、好適にはチャネル層４０のゲート絶縁膜３０側の面から内側に５ｎｍまでの帯状の領域である。
チャネル層の平均キャリア濃度は１×１０１６／ｃｍ３〜５×１０１９／ｃｍ３、好ましくは１×１０１７／ｃｍ３〜５×１０１９／ｃｍ３、さらに好ましくは１×１０１８／ｃｍ３〜１×１０１９／ｃｍ３である。
チャネル層の平均キャリア濃度とは、チャネル層中に存在するキャリア総数をチャネル長×チャネル幅×チャネル層膜厚で割った値である。チャネル層中の平均キャリア濃度が、５×１０１９／ｃｍ３を超えた場合、ゲート電界によりｏｎ−ｏｆｆを制御することが困難となる。一方、１×１０１６／ｃｍ３未満の場合には、高濃度キャリア領域が離散的に存在するために、高移動度特性が得られない。
高キャリア濃度領域、特にゲート絶縁膜面から内側に５ｎｍまでの領域において、キャリア濃度は、領域内で均一に高くてもよいし、図２に示すように、キャリア濃度が不均一でもよい。また、図３に示すように、ゲート絶縁膜３０から、膜厚方向に、対向する面に向かって、徐々にキャリア濃度が低くなっていてもよい。さらに、図４に示すように、キャリア濃度が保護層と接する部分だけ低くなっていてもよい。いずれの場合も、高キャリア濃度領域は、ゲート絶縁膜側から一定の幅だけ内側の帯状の領域であり、この領域のキャリア濃度は、チャネル層全体の平均キャリア濃度より高い。
チャネル層のゲート絶縁膜面から内側に５ｎｍまでの領域は、キャリアの移動する領域と考えられるため、この領域が高濃度キャリア領域であると高移動度の発現の面で好ましい。また、帯状とは、高濃度キャリア領域が塊状に存在するのではないことを示す。ゲート絶縁膜の近傍に、キャリアの移動の障害とならないように高濃度キャリア領域が存在すれば足りる。このような態様として、帯状であることが好ましい。
高キャリア濃度領域の平均キャリア濃度が１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲にあることが好ましく、２×１０１８／ｃｍ３〜５×１０２０／ｃｍ３の範囲にあることがさらに好ましい。
チャネル層中の高キャリア濃度領域、例えば、ゲート絶縁膜界面から５ｎｍまでの領域の平均キャリア濃度とは、この領域に存在するキャリア総数をチャネル長×チャネル幅×５ｎｍで割った値であり、この領域中に１×１０１８／ｃｍ３未満の部分又は５×１０２１／ｃｍ３を超える部分が存在しても問題ない。
例えば、高キャリア濃度領域の平均キャリア濃度が１×１０１８〜５×１０２１／ｃｍ３の範囲にあり、かつチャネル層の平均キャリア濃度が１×１０１６〜５×１０１９／ｃｍ３の範囲にあり、かつ前者の濃度の方が高い薄膜トランジスタであれば、電界効果移動度が４０（ｃｍ２／Ｖ・ｓ）以上かつｏｎ−ｏｆｆ比が１０７の達成が可能となる。また例えば、高キャリア濃度領域の平均キャリア濃度が３×１０１８〜５×１０２０／ｃｍ３の範囲にあり、かつチャネル層の平均キャリア濃度が１×１０１７〜５×１０１８／ｃｍ３の範囲にある薄膜トランジスタであれば、電界効果移動度８０（ｃｍ２／Ｖ・ｓ）以上かつｏｎ−ｏｆｆ比が１０８の達成が可能となる。
本実施形態では、通常、チャネル層のゲート絶縁膜側の第１の面のキャリア濃度が、第１の面と対向する第２の面のキャリア濃度より高い。
チャネル層及び高キャリア濃度領域の平均キャリア濃度は、広がり抵抗顕微鏡（ＳＳＲＭ：Ｓｃａｎｎｉｎｇ Ｓｐｒｅａｄ Ｒｅｓｉｓｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｅ）測定から求めることができる。また、チャネル層中の平均キャリア濃度は、ホール測定から求めることができる。
チャネル層の膜厚は、通常１０〜２００ｎｍ、好ましくは１５〜１５０ｎｍ、より好ましくは２０〜１００ｎｍ、さらに好ましくは２５〜８０ｎｍ、特に好ましくは３０〜５０ｎｍである。チャネル層の膜厚が１０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製したＴＦＴの特性が面内で不均一になるおそれがある。一方、膜厚が２００ｎｍ超の場合、成膜時間が長くなり工業的生産が不利になる。
チャネル層は、実質的に同一の組成の酸化物半導体からなる。好ましくは酸化物半導体は結晶構造を有する。
ここで、実質的に同一とは、チャネル層を作製する際に使用したスパッタリングターゲット又は溶液が１種であることである。また、チャネル層が接する電極及び絶縁膜を構成する金属元素を除いて、チャネル層に含まれる金属元素の構成比が、膜厚方向で８０％以上同一であることをいい、さらには８５％以上、特には９０％以上が同一であることが好ましい。ここで、膜厚方向の金属元素の構成比は、深さ分解ＸＰＳやＳＩＭＳによって同定することができる。ただし、絶縁膜界面付近でのチャネル層に含まれる金属元素の構成比は同定が困難となるため、この領域においては、注目する金属元素のスペクトル強度が、チャネル層のバルク方向から絶縁膜方向に向かって滑らかに減衰していれば、構成比が同一とみなす。
チャネル層を形成する材料として、例えば、酸化インジウム、Ｇａをドープした酸化インジウム、Ａｌをドープした酸化インジウム、ＧａとＡｌをドープした酸化インジウム、Ｚｎをドープした酸化インジウム、またはＳｎをドープした酸化インジウムが挙げられる。さらに、Ｉｎ、Ｚｎ及び第三元素を含有し、前記第三元素がＳｎ，Ｇａ，Ｈｆ，Ｚｒ，Ｔｉ，Ａｌ，Ｍｇ，Ｇｅ，Ｓｍ，Ｎｄ，Ｌａから選ばれる少なくとも１種以上の金属元素である材料が挙げられる。
チャネル層を形成する材料を、酸化インジウム、Ｇａをドープした酸化インジウム、Ａｌをドープした酸化インジウム、ＧａとＡｌをドープした酸化インジウム、Ｚｎをドープした酸化インジウム及びＳｎをドープした酸化インジウムから選ぶと、高移動度を有しつつ、高いｏｎ−ｏｆｆ比を有する薄膜トランジスタが得られるので好ましい。
ゲート絶縁膜を形成する材料は特に制限はなく、一般に用いられている材料を任意に選択できる。ゲート絶縁膜の材料としては、例えばＳｉＯ２，ＳｉＮｘ，ＳｉＯＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
ドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，酸化インジウム亜鉛，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
本発明においては、実施例に示すように、基板とゲート電極を兼ねる材料を用いてもよいが、基板と電極を異なる材料としてもよい。この場合、絶縁性の基板が好ましい。このような基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラス等、フュージョン法やフロート法で作製される無アルカリガラス基板等に代表されるガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等が挙げられる。また、ステンレス合金等の金属基板の表面に絶縁膜を設けた基板を適用してもよい。基板がマザーガラスの場合、基板の大きさは、第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、第６世代１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いることができる。また基板に下地膜として絶縁膜を形成してもよい。下地膜としては、例えば、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、又は窒化酸化珪素膜を単層又は積層で形成する。
さらに、熱酸化膜付きシリコン基板を、ゲート絶縁膜が熱酸化膜であり、ゲート電極をシリコンとする、ゲート絶縁膜及びゲート電極付きの基板とみなすこともできる。
上述したように、本実施形態の薄膜トランジスタを構成するチャネル層は、平均キャリア濃度が高いと同時に、ゲート絶縁膜側の層のキャリア濃度がさらに高い。
薄膜トランジスタのトランスファー特性において、キャリアの主要な伝導経路はゲート絶縁膜界面近傍であるため、移動度やｏｎ−ｏｆｆ比は、その部分の酸化物半導体領域の状態に大きく影響される。本実施形態では、キャリア濃度の高い領域がゲート絶縁膜近傍に形成されているので、ｏｎ動作をしているときに得られる最大電流値が大きくなる。また、Ｗａｇｅｒ ｅｔ．ａｌ．著“Ｔｒａｎｓｐａｒｅｎｔ Ｅｌｅｃｔｒｏｎｉｃｓ” Ｓｐｒｉｎｇｅｒ， Ｎｅｗ Ｙｏｒｋの１２９頁には、キャリア濃度の高い酸化物半導体は総じて移動度が大きな傾向を持つことが記載されており、このトランスファー特性から導出される薄膜トランジスタの移動度も高くなる。薄膜トランジスタの移動度は好ましくは４０ｃｍ２／Ｖｓ以上、より好ましくは８０ｃｍ２／Ｖｓ以上である。
一方、本実施形態の薄膜トランジスタにおいては、バックチャネル側の低キャリア濃度領域の導電性はゲート絶縁膜近傍よりも低い。このため、ゲート電極を負に印加した場合に電子が蓄積されやすいバックチャネル側の伝導が抑制され、ｏｆｆ電流の低いトランジスタが得られる。
これらの理由から、本発明の薄膜トランジスタは、高移動度でｏｎ−ｏｆｆ比が大きい性能を有する。
次に、サブスレッショルド係数（Ｓ値）とは、トランスファー特性のｏｆｆ状態からｏｎ状態の立ち上がり度合いに相関する係数であり、低い値であるほど立ち上がりが急峻なことを意味する。また、ゲート電圧を負側から正側に掃引したときに、誘起された絶縁層表面近傍の電子がバンドギャップ中の局在アクセプタ様準位又は酸化物半導体−絶縁膜表面の界面準位を利用して伝導に寄与することで、トランスファーカーブの立ち上がりが、なまってしまい良好なサブスレッショルド係数が得られないことが知られている。
キャリア濃度の高い層がゲート絶縁膜表面に接して（あるいは近傍に）形成されていると、このような準位はより速やかに占有されるため良好なサブスレッショルド係数が得られる。また、先に述べたようにｏｆｆ領域での電流値も低減されているので、その分だけサブスレッショルド係数に有利に働くことが考えられる。
酸化物半導体中に存在するキャリアが酸素欠損由来であることは一般的に知られている。酸化物半導体層のバックチャネル側（ゲート絶縁膜と接触しない側）のキャリア濃度が低いことは、バックチャネル側の酸素欠損が少ないことを意味する。
ここで、バイアスストレスや光照射に対する薄膜トランジスタ性能の安定性はフロントチャネル又はバックチャネル側に存在する酸素欠損量に相関があると解釈されているので、バックチャネル側のキャリア濃度を低減することでバイアスストレス耐性や光安定性に優れた高信頼性を有する薄膜トランジスタが得られると考えられる。
高キャリア濃度を有する酸化物半導体層は結晶粒内や結晶粒間に存在するポテンシャル障壁を低減する効果を持つことが、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．９４，ｐ７７６８ （２００３）に記載されている。このため障壁由来で生じる面内方向の特性のばらつきも低減することができ、ＴＦＴ特性の観点から見た場合に面内均一性を有する薄膜を作製できると考えられる。
また、本実施形態のチャネル層は組成が実質的に同じなので、単一のスパッタリングターゲットや溶液から、膜厚に対してキャリア濃度勾配を有する膜を作製できるため、生産性やコスト面で優れている。
本実施形態の薄膜トランジスタは、基板上に配設して薄膜トランジスタ基板として使用でき、また、画像表示装置にも使用することができる。
本実施形態の薄膜トランジスタのチャネル層は、以下の（１）〜（３）のいずれかの工程を含む方法で製造できる。
（１）水または水素を含む希ガス雰囲気下において、単一の金属酸化物からなるターゲットをスパッタリングして、酸化物半導体層を成膜する工程
（２）少なくとも希ガス原子、酸素分子及び水素分子を含む気体雰囲気下において、単一の金属酸化物からなるターゲットをスパッタリングして、酸化物半導体層を成膜する工程
（３）単一の金属酸化物からなるターゲットをスパッタリングして酸化物半導体層を成膜し、成膜した層を還元処理する工程。
工程（３）の還元処理には、真空アニール、水素プラズマ処理、紫外線照射、水蒸気アニールが好ましい。特に好ましくは、水蒸気アニールである。水蒸気アニールは、圧力１〜３ＭＰ、温度１５０℃〜５００℃の条件下で行なうことが好ましい。この処理により、薄膜のキャリア濃度を上昇させることができるため、酸化物半導体膜直後のキャリア濃度が１×１０１８／ｃｍ３未満であっても、それ以上のキャリア濃度を有するチャネル層を得ることができる。
工程（１）の成膜方法を用いることで、プラズマ中に水素イオンおよび水素ラジカルが生成するため、還元作用が生じ、得られる半導体薄膜のキャリア濃度が高くなる。また、成膜時にターゲット中から高速で基板に衝突する酸素イオンを抑制することができるため、良質な半導体薄膜を成膜でき、加熱後のキャリア濃度をアニール時間により１０１５〜１０２2／ｃｍ３の範囲で幅広く制御することができ、特に１×１０１８〜５×１０２1／ｃｍ３の領域を安定に作製できる。
水分子の希ガス原子に対する分圧比は、［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［希ガス原子］）で表される。［Ｈ２Ｏ］は気体雰囲気中の水分子の分圧であり、［希ガス原子］は気体雰囲気中の希ガス原子の分圧である。この分圧比は好ましくは０．１〜１０％、より好ましくは０．５〜７．０％、さらに好ましくは１．０〜５．０％、特に好ましくは１．０〜３．０％である。水分子の含有量が希ガス原子に対して分圧比で０．１％未満の場合、プラズマ中の水素イオンおよび水素ラジカルの生成抑制効果が得られず、加熱前の膜中のキャリア濃度を低下させ、保護層成膜後の加熱処理後に所望のキャリア濃度を含むチャネル層を得られないおそれがある。一方、水分子の含有量が希ガス原子に対して分圧比で１０％超の場合、加熱処理の際に水が薄膜から抜けるため、酸化物半導体膜の膜密度が低下し得られるＴＦＴ素子の移動度が低下するおそれがある。尚、希ガス原子は特に制限されないが、好ましくはアルゴン原子である。また、希ガス及び水以外に、ＴＦＴ素子に影響を及ぼさない範囲で酸素及び窒素を含んでもよい。
上記工程（１）の代わりに、工程（２）によってチャネル層を形成してもよい。工程（２）において、スパッタリング中の気体雰囲気は酸素原子に対してモル比で２倍以上の水素原子を含むことが好ましい。そうすることにより気体雰囲気中に水を導入したものと同等の効果を得ることができる。
上記工程（１）又は（２）の代わりに、工程（３）によってチャネル層を形成してもよい。また、チャネル層に上記（１）〜（３）の工程によって還元処理を行わない場合、ＣＶＤ又はスパッタリングにてチャネル層に接する酸素透過性絶縁膜を形成する過程を通じて還元処理を行うことができる。例えば、スパッタリングにて酸素透過性絶縁膜を形成する場合、出力やスパッタリング圧力を調整することにより、前記絶縁膜のチャネル層への打ち込みが生じ酸素欠損が生成する。その結果、チャネル層中のキャリア濃度が増大し還元作用が生じる。また、ＣＶＤにて酸素透過性絶縁膜を成膜する場合、水素を含む導入ガスを使用し、基板温度、導入比率を調整することでチャネル層を還元することが可能である。
（１）、（２）又は（３）の工程に続き、保護層成膜後の加熱処理よりチャネル層のキャリア濃度をゲート絶縁膜側から膜厚方向に順次減少させ、ゲート絶縁膜界面から５ｎｍ以下の領域に存在する酸化物半導体チャネル層中の平均キャリア濃度を１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲に調整することが可能となる。
具体的に、実施形態１の薄膜トランジスタは、例えば、以下のようにして製造できる。
先ず、絶縁性基板上にゲート金属膜を成膜し、該ゲート金属膜をパターニングすることによりゲート電極を形成した後で、ゲート電極を覆うゲート絶縁膜を絶縁性基板上に成膜する。
次にゲート絶縁膜上に酸化物半導体膜を成膜する。
酸化物半導体膜を成膜する際に、水又は水素を含む希ガス雰囲気下において、金属酸化物からなるターゲットをスパッタリングすることが好ましい。この操作によって成膜された薄膜は、酸素との結合が抑制されキャリア濃度を高いことが特徴である。
次に、酸化物半導体膜を所望の形状にパターニングしてチャネル層とする。
次に、チャネル層上に亘ってソース・ドレイン膜を形成し、該ソース・ドレイン膜をパターニングすることにより、ソース・ドレイン電極（一方がソース電極で他方がドレイン電極）を形成する。
次に、ソース・ドレイン電極上を覆うとともに、ソース・ドレイン電極の間隔においてはチャネル層上を覆うように、保護層を成膜する。ここで、保護層膜としてチャネル層に接する、酸素透過性を有する絶縁膜（以下、酸素透過性絶縁膜と略記する場合がある。）であることが望ましい。酸素透過性絶縁膜としては、例えばＳｉＯ２，ＳｉＯＮ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３等の膜を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＯＮ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，Ａｌ２Ｏ３である。これら酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。酸素透過性絶縁膜は、プラズマＣＶＤ法又はスパッタリング法を用いて形成する。好ましくは、酸素を含む希ガス雰囲気下においてスパッタリング法にて成膜する。
尚、酸素透過性絶縁膜は、エッチストップタイプを例として、ソース・ドレイン膜の成膜前に形成することが可能である。
次に、必要に応じて、チャネル層に対して加熱処理を行う。加熱処理を行う環境は、大気中、酸素中、酸素添加窒素ガス雰囲気中、酸素添加希ガス雰囲気中が好ましい。また、加熱処理装置は特に限定されないが、ランプアニール装置（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置を用いることができる。この操作を行うことにより、酸素透過性絶縁膜を通じてチャネル層中に酸素がバックチャネル側から供給されるため、キャリア濃度が前記ゲート絶縁膜側から膜厚方向に順次減少する。
尚、酸化物半導体膜を成膜してから酸素透過性絶縁膜を成膜するまでの工程の間に、酸化物半導体膜又はチャネル層中のキャリア濃度を低下させるようなプロセスを経ることは望ましくない。例えば、酸素透過性絶縁膜を形成する前に、大気アニールを行うことで急速に酸素がチャネル層に取り込まれ、チャネル層のキャリア濃度が均一に低下して、ゲート絶縁膜界面付近に高キャリア濃度の領域を有することが困難となる。しかしながら、このような処理をした場合にも、酸素透過性絶縁膜を形成する前に、水素添加不活性ガス中での還元アニールや高圧水蒸気雰囲気下でのアニールなどの操作を行うことで、チャネル層の全体にキャリア濃度が上昇し、酸素透過性絶縁膜を成膜後の加熱処理により所望のチャネル層を得ることができる。また、酸素透過性絶縁膜形成後の加熱処理を行った後に、ＳｉＮｘやＡｌＮなどの酸素透過防止絶縁膜を形成してもよい。
実施形態２
実施形態１のチャネル層には結晶性酸化物及びアモルファス酸化物のいずれも用いるが、本実施形態は、チャネル層に、結晶性酸化物を用いる。本実施形態は、チャネル層に用いる酸化物を結晶性酸化物に特定した以外は、実施形態１と同一である。
本実施の形態で用いる結晶性酸化物半導体層の特徴は、堆積直後はアモルファス構造を有しかつチャネル層中のキャリア濃度が５×１０１８／ｃｍ３以上であるが、保護層として酸素透過性の絶縁膜を成膜後の加熱処理により結晶構造へと変化することである。
そして、加熱結晶化後にゲート絶縁膜界面から一定の領域、例えば５ｎｍまでの領域の平均キャリア濃度を、１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３とできる。
実施形態２においては、チャネル層の形成は、例えば、希ガス原子と、水分子、水素分子から選ばれる一以上の分子とを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、希ガス原子と水分子を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。これにより、堆積直後の酸化物半導体層がアモルファスであってキャリア濃度が１×１０１８／ｃｍ３以上となる。ここで、アモルファスであることは、Ｘ線結晶構造解析から、ハローパターンが観測され、結晶構造が特定できないことより定義される。熱処理後のチャネル層は、連続的な構造を持つ結晶粒を有する多結晶薄膜となる。
実施形態２において、酸化物半導体層を構成する材料は、インジウム含有酸化物等であり、例えば、酸化インジウム、Ｇａをドープした酸化インジウム、Ａｌをドープした酸化インジウム、ＧａとＡｌをドープした酸化インジウム、Ｚｎをドープした酸化インジウム及びＳｎをドープした酸化インジウムから選ばれることが好ましい。ここで、ドープとは酸化インジウムに対して、金属原子または金属原子を含む化合物を添加する意味であって、酸化インジウムとの原子比が０．５を超えてもよい。
チャネル層に結晶系材料を用いることで光学特性に優れる薄膜トランジスタを得ることができる。チャネル層に結晶系材料の酸化物半導体を用いた場合、バンドギャップが３．５ｅＶ以上になることが期待できるので、薄膜トランジスタの動作時にバックライトや有機ＥＬの迷光が当たっても安定した特性を保持できる。さらに、結晶系材料として、酸化インジウムにＧａやＡｌをドープした場合、バンドギャップ３．７ｅＶ以上を期待できる。
材料のバンドギャップを評価する代表的な手法として、分光エリプソメトリー法がある。分光エリプソメトリーとは、直線偏光の光を試料に入射させ、試料を反射した光の偏光状態（一般には楕円偏光）を調べ、膜の物性を記述するのに最適なモデルでフィッティングすることによって、薄膜の屈折率nと消衰係数k（光学定数）や、膜厚、表面粗さ・界面の粗さなどを測定する方法である。また、結晶度や異方性、電気抵抗率やバンドギャップなど他の物性値を予測することができる。
酸化インジウムにＧａやＡｌをドープすることにより、格子定数が減少するためＩｎの５ｓ軌道の重なりが大きくなり移動度上昇が期待できる。
ガリウム金属とインジウム金属の原子比Ｇａ／（Ｇａ＋Ｉｎ）は、好ましくは０．００７〜０．２０７、より好ましくはＧａ／（Ｇａ＋Ｉｎ）が０．０２〜０．１２、さらに好ましくは、Ｇａ／（Ｇａ＋Ｉｎ）が０．０５〜０．０８である。原子比が０．２０７を超えるとＧａドープ酸化インジウム薄膜の結晶化温度が上昇する場合がある。また、原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．００７より小さくなるとＧａドープによる格子定数の減少が抑制され、移動度の向上というＧａドープの効果を十分に発揮できないおそれがある。
アルミニウム金属とインジウム金属の原子比Ａｌ／（Ａｌ＋Ｉｎ）は、好ましくは０．００３〜０．１２５であり、より好ましくは０．０１〜０．０４であり、さらに好ましくは０．０１〜０．０３である。原子比が０．１２５を超えるとＡｌがＩｎサイトに固溶せずＡｌが結晶粒界等に析出するおそれがある。また、原子比Ａｌ／（Ａｌ＋Ｉｎ）が０．００３より小さくなるとＡｌドープによる格子定数の減少が抑制され、移動度の向上というＡｌドープの効果を十分に発揮できないおそれがある。
Ｚｎをドープした酸化インジウムの原子比Ｚｎ／（Ｚｎ＋Ｉｎ）は、０．０１〜０．８が好ましく、０．０１〜０．０７がより好ましい。原子比が０．８を超えると、ＺｎがＩｎサイトに固溶せず、Ｚｎが結晶粒界等に析出するおそれがある。
Ｓｎをドープした酸化インジウムの原子比Ｓｎ／（Ｓｎ＋Ｉｎ）は、０．００１〜０．０５が好ましく、０．００２〜０．０２がより好ましい。原子比が０．０５を超えると、Ｉｎに固溶したＳｎがドナーの役割を果たし、キャリア濃度の上昇により半導体化しないおそれがある。
上記薄膜の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により、含有元素を定量分析して求めることができる。
具体的に、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
また、それぞれのスペクトル線の大きさ（発光強度）は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる（定量分析）。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
スパッタリングターゲットの電気抵抗値を下げるために、本実施形態の酸化物半導体ターゲットに対して、Ｓｎ、Ｔｉ、Ｓｉ、Ｃｅ、Ｚｒ等の正４価を取り得る元素を３重量％以下の割合で含有してもよい。特にＳｎは焼結密度を向上させ、ターゲットの電気抵抗を下げる効果が大きい。正４価を取りうる元素の含有量は２重量％以下であることがより好ましく、１質量％以下であることが特に好ましい。正４価元素の含有量が３重量％を超えると、酸化物半導体膜のキャリア濃度を低濃度に制御できないおそれがある。
酸化物半導体層は、実質的に上記酸化物からなる。これは、層が上記酸化物の他、不可避不純物を含んでいてもよいことを意味する。
実施形態２における酸化物半導体層は、例えば、ＤＣ（直流）スパッタリング、ＡＣ（交流）スパッタリング、ＲＦスパッタリング、パルスＤＣスパッタリング法等により成膜できる。ＤＣスパッタリングは電源装置が簡素化できる。ＡＣスパッタリングは、工業的に大面積均一性に優れ、ターゲットの利用効率を向上させることができる。ＲＦスパッタリングは、ターゲットの抵抗が高くても放電可能なため、スパッタリングターゲットの焼結条件を緩和できる。
スパッタリングにより成膜する際の基板温度は、０〜１２０℃であることが好ましく、さらに好ましくは１０〜１００℃、特に好ましくは２０〜９０℃である。成膜時の基板温度が１２０℃よりも高いと薄膜堆積直後の膜中に微結晶が生成し、加熱結晶化後のチャネル層中の平均キャリア濃度が５×１０１９／ｃｍ３を超えるおそれがある。また、成膜時の基板温度が０℃よりも低いと薄膜の膜密度が低下し、薄膜トランジスタの移動度が低下するおそれがある。
ターゲット及び基板間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜３０ｃｍであり、さらに好ましくは２〜８ｃｍである。この距離が１ｃｍ未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が３０ｃｍを超える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な半導体特性を得ることができないおそれがある。
酸化物薄膜の成膜は、磁場強度が３００〜１５００ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が３００ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、１５００ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。
気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜３．０Ｐａである。さらに好ましくはスパッタリング圧力は０．１〜１．５Ｐａ、特に好ましくは０．１〜１．０Ｐａである。スパッタリング圧力が３．０Ｐａを超える場合、スパッタリング粒子の平均自由工程が短くなり、薄膜の密度が低下するおそれがある。また、スパッタリング圧力が０．１Ｐａ未満である場合、成膜時に膜中に微結晶が生成するおそれがある。尚、スパッタリング圧力とは、アルゴン、水、酸素等の分子を導入した後のスパッタリング開始時の系内の全圧をいう。
前述したように、ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率を高めることができる。また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５−２９０５５０号公報記載のような大面積生産用のＡＣスパッタリング装置を使用することが好ましい。ＡＣスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下が好ましい。パワー密度が３Ｗ／ｃｍ２未満の場合、成膜速度が遅く、生産上経済的でない。２０Ｗ／ｃｍ２を超えると、ターゲットが破損するおそれがある。より好ましいパワー密度は４Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２である。ＡＣスパッタ時の水の分圧は、５×１０−３〜５×１０−１Ｐａが好ましい。５×１０−３Ｐａ以下の場合、薄膜堆積直後に膜中に微結晶が生成してしまうおそれがある。５×１０−１Ｐａを超えると、膜密度の低下が顕著となるため、インジウムの５ｓ軌道の重なりが小さくなり移動度の低下を招くおそれがある。スパッタ時の水の分圧は、放電のパワー密度にもよるが、５Ｗ／ｃｍ２であれば、１×１０−２Ｐａ〜１×１０−１Ｐａの範囲が好ましい。ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚを下回ると、騒音の問題が発生する。１ＭＨｚを超えるとプラズマが広がりすぎるため、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることがある。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
得られた酸化物半導体膜を、酸素透過性絶縁膜成膜後に１５０〜５００℃で加熱処理する工程について説明する。
この工程は、非晶質酸化物薄膜を加熱処理（アニール）して、結晶質に変化させる工程である。同時に、結晶質酸化物半導体膜のキャリア濃度をゲート絶縁膜側から膜厚方向に順次減少させ、ゲート絶縁膜界面から一定領域に存在する酸化物半導体チャネル層中の平均キャリア濃度は高いまま維持される工程でもある。
加熱温度は、１５０〜５００℃であることが好ましく、２００〜３５０℃であることがより好ましい。加熱温度が１５０℃未満であると、結晶化が不十分となりキャリア濃度を所望の値まで減少できないおそれがあり、５００℃を超えると、キャリア濃度が低下しすぎるおそれがある。
また、結晶化の工程と、ゲート絶縁膜界面から一定の領域のキャリア濃度を高いまま維持する工程は、別々に行ってもよい。例えば、３００℃で３０分間加熱することで結晶化の工程を実施し、続いて２００℃で２時間キャリア濃度を調整する工程を実施してもよい。
実施形態２において、酸化インジウムとドーパントを含む非晶質酸化物薄膜は、上記加熱処理（アニール）を施すことにより、ドーパントが酸化インジウム結晶中に固溶し、ビックスバイトの単一相を示すようになり、膜厚側について柱状に結晶が配置する。
柱状に結晶が配置した酸化物薄膜を用いることにより、結晶の方位ずれが小さく膜中のトラップ密度が小さいため、電界効果移動度が向上し、且つ、Ｓ値（サブスレッショルド係数）が良好な薄膜トランジスタを再現性良く形成することができる。
非晶質酸化物薄膜の加熱処理（アニール）時の雰囲気は、大気中、酸素中、酸素添加窒素ガス雰囲気中、酸素添加希ガス雰囲気中、酸素添加不活性ガス雰囲気中がキャリア制御性の観点から好ましい。加熱処理工程は、ランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
また、柱状に結晶が配置した酸化物薄膜は、乱雑な微結晶を含みにくいために酸素欠損の下限値を低くすることが可能であり、加熱後のキャリア濃度をアニール時間により１×１０１５〜１×１０２１／ｃｍ３と幅広く制御することができる。これにより、結晶質酸化物半導体膜のキャリア濃度をゲート絶縁膜側から膜厚方向に（順次）減少させ、ゲート絶縁膜界面から一定の領域の平均キャリア濃度を１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲に調整することが可能となる。
結晶化後の酸化物半導体層は、実質的にＩｎ２Ｏ３のビックスバイト構造からなる薄膜となる。尚、「実質的にＩｎ２Ｏ３のビックスバイト構造からなる」とは、本発明における酸化物層（結晶質酸化物半導体層）において、得られた結晶質酸化物薄膜における結晶構造の７０％以上（好ましくは８０％以上、さらに好ましくは８５％以上）がビックスバイト構造であることを意味する。
本実施形態における酸化物半導体層は、結晶構造が実質的に酸化インジウムのビックスバイト構造のみからなるものが望ましい。酸化物半導体層がビックスバイト構造を示す酸化インジウムからなることは、Ｘ線回折測定（ＸＲＤ測定）により確認することができる。
原子が規則的に並んだ結晶にＸ線が入射すると、特定の方向で強いＸ線が観察され、回折現象を生じる。これは、それぞれの位置で散乱されるＸ線の光路差が、Ｘ線の波長の整数倍になっていると、波の位相が一致するため、波の振幅が大きくなることで説明される。
物質はそれぞれに特有な規則性を持つ結晶をつくることから、Ｘ線回折では化合物の種類を調べることができる。また、結晶の大きさ（結晶の秩序性）、材料中に存在する結晶の方位の分布状態（結晶配向）、結晶に掛かる残留応力の評価を行うこともできる。
チャネル層の膜厚は、通常１０〜２００ｎｍ、好ましくは１５〜１５０ｎｍ、より好ましくは２０〜１００ｎｍ、さらに好ましくは２５〜８０ｎｍ、特に好ましくは３０〜５０ｎｍである。チャネル層の膜厚が１０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製した薄膜トランジスタの特性が面内で不均一になるおそれがある。一方、膜厚が２００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。
実施形態３
図５は、本発明の他の実施形態であるトップゲート正スタガ型薄膜トランジスタを示す概略断面図である。
この薄膜トランジスタ２は、基板１０上に、ソース電極５０及びドレイン電極６０が形成されている。ソース電極５０とドレイン電極６０の間には、チャネル層４０が形成されている。基板１０、ソース電極５０、ドレイン電極６０、チャネル層４０の上に、ゲート絶縁膜３０が形成されている。チャネル層４０はゲート絶縁膜３０に接している。このゲート絶縁膜３０に接してゲート電極２０が形成されている。チャネル層４０は、ゲート絶縁膜３０と、基板１０、ソース電極５０、ドレイン電極６０の間にあって、これらと接している。
本実施形態では、チャネル層４０のゲート絶縁膜３０側には、チャネル層の平均キャリア濃度より高いキャリア濃度領域４２があり、ゲート絶縁膜３０と対向する側には、平均キャリア濃度より低いキャリア濃度領域４４がある。
高キャリア濃度領域４２を含むチャネル層４０等の部材の構成は、実施形態１と同じである。
実施形態３の薄膜トランジスタは、例えば、以下のようにして製造できる。
先ず、絶縁性基板上に酸化物半導体膜を成膜する。ここで、酸化物半導体層は、１０ｎｍ以上であり、実質的に同質であることが好ましい。トップゲート構造の場合、酸化物半導体層の成膜方法については、金属酸化物からなるターゲットをスパッタリングすることが好ましい。実施形態１とは異なり、成膜時の雰囲気に関しては、水又は水素を含む希ガス雰囲気下の他に、酸素を含む希ガス雰囲気も選択が可能である。酸化物半導体層をパターン化してチャネル層とする。
続いて、絶縁性基板上にチャネル層の対向する両端部にそれぞれ接触するように、ソース電極及びドレイン電極を形成する。
ここで、チャネル層の平均キャリア濃度は、５×１０１９／ｃｍ３以下、より望ましくは１×１０１８／ｃｍ３以下、さらに望ましくは１×１０１７／ｃｍ３以下に調整されることが好ましい。成膜後の酸化物半導体膜層のキャリア濃度が高い場合、大気中、酸素中、酸素添加窒素ガス雰囲気中、酸素添加希ガス雰囲気中、酸素添加不活性ガス雰囲気中にて加熱処理をすることが好ましい。また、加熱処理によってもキャリア濃度が十分に低下しない場合、酸素プラズマ処理、Ｎ２Ｏプラズマ処理、オゾン処理によってチャネル層の平均キャリア濃度を所望の値に調整することが可能である。
続いて、基板上のチャネル層表面に対して、水素プラズマ処理、希ガス雰囲気中での逆スパッタリング、電子線照射、又は紫外線照射にて、酸素欠陥を誘起することにより、酸化物半導体チャネル層表面近傍領域のキャリア濃度を高める操作を行う。ここで、この領域の平均キャリア濃度が１×１０１８〜５×１０２１／ｃｍ３になっていることが好ましく、さらに好ましくは２×１０１８〜５×１０２０／ｃｍ３である。また、チャネル層の平均キャリア濃度は１×１０１６〜５×１０１９／ｃｍ３であることが好ましく、望ましくは１×１０１７〜５×１０１９／ｃｍ３である。例えば、高キャリア濃度領域の平均キャリア濃度が１×１０１８〜５×１０２１／ｃｍ３の範囲にあり、かつチャネル層の平均キャリア濃度が１×１０１６〜５×１０１９／ｃｍ３の範囲にあり、かつ前者の濃度の方が高い薄膜トランジスタであれば、電界効果移動度が４０（ｃｍ２／Ｖ・ｓ）以上かつｏｎ−ｏｆｆ比が１０７の達成が可能となる。また例えば、高キャリア濃度領域の平均キャリア濃度が３×１０１８〜５×１０２０／ｃｍ３の範囲にあり、かつチャネル層の平均キャリア濃度が１×１０１７〜５×１０１８／ｃｍ３の範囲にある薄膜トランジスタであれば、電界効果移動度８０（ｃｍ２／Ｖ・ｓ）以上かつｏｎ−ｏｆｆ比が１０８の達成が可能となる。
続いて、基板上のチャネル層、ソース電極及びドレイン電極を覆うゲート絶縁膜を形成する。さらに、ゲート絶縁膜上にゲート電極を形成する。ゲート電極はチャネル層上に位置する。
尚、ゲート絶縁膜を成膜する工程にて、酸化物半導体膜中のキャリア濃度を変化させるようなプロセスを経ることは望ましくない。例えば、プラズマＣＶＤプロセスによりゲート絶縁膜を形成する場合、基板温度が高いと水素がチャネル層内に拡散し、チャネル層中のキャリア濃度が均一に増加して、チャネル層に所望の平均キャリア濃度を得ることが困難となる。また、ゲート絶縁膜には酸素透過性絶縁膜の他に、ＳｉＮｘやＡｌＮなどの酸素透過防止絶縁膜を形成してもよい。
酸素透過性絶縁膜をゲート絶縁膜に選択した場合、ゲート絶縁膜を成膜する工程にてキャリア濃度が変化しても、ゲート絶縁膜側のキャリア濃度が高ければ、ゲート絶縁膜形成後の加熱処理よりチャネル層のキャリア濃度をゲート絶縁膜側から膜厚方向に順次減少させ、ゲート絶縁膜界面から５ｎｍ以下の領域に存在する酸化物半導体チャネル層中の平均キャリア濃度を１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲に調整することが可能となる。
実施例１
（１）薄膜トランジスタの作製
本実施例では、図６に示すボトムゲート型（逆スタガ型）のＴＦＴを作製した。
まず、熱酸化シリコンからなるゲート絶縁膜３０（膜厚１００ｎｍ）が形成されている低抵抗ｎ型結晶シリコン基板（基板兼ゲート電極）１０，２０上に、ＤＣスパッタ法により、酸化物半導体層４０として厚さ５０ｎｍのＩｎ−Ｇａ−Ｏ酸化物半導体を堆積した。ターゲットとして、ＩｎＧａＯ組成（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）を有する多結晶焼結体を用いた。スパッタ時の投入ＤＣパワーを１００Ｗとした。成膜時の雰囲気は全圧０．４Ｐａ、ガス流量比はＡｒ：Ｈ２Ｏ＝９９：１、成膜レートは８ｎｍ／分であった。また、基板温度は２５℃であった。
ゲート絶縁膜３０上に堆積したＩｎ−Ｇａ−Ｏ酸化物半導体膜４０上に、金属マスクを設置し、チャネル長Ｌ：２００μｍ，チャネル幅Ｗ：１０００μｍのチャネル部４０を形成した。
次に、金を蒸着してソース・ドレイン電極５０，６０を形成した。さらに、その上にスパッタ法により保護層としてＳｉＯ２膜７０を１００ｎｍ堆積した。このスパッタ時の投入ＲＦパワーを３００Ｗとした。成膜時の雰囲気は全圧０．４Ｐａ、ガス流量比はＡｒ：Ｏ２＝７０：３０、成膜レートは２ｎｍ／分、ターゲット−基板（Ｔ・Ｓ）間の距離は７ｃｍであった。また、基板温度は２５℃であった。
続いて、大気中にて３００℃１時間加熱してＴＦＴを製造した。
（２）ＴＦＴの評価
上記（１）で得たＴＦＴについて、大気下で得られた伝達曲線から求めたＴＦＴ特性は、閾値電圧Ｖｔｈ＝０．１Ｖ、電界効果移動度μ＝１２５（ｃｍ２／Ｖ・ｓ）、Ｓ値＝０．３０（Ｖ／ｄｅｃａｄｅ）、Ｏｎ／Ｏｆｆ比＝１０９であった。また、５０℃にてゲートに２０Ｖの電圧を１００００秒かけた後のＶｔｈシフト電圧は０．２Ｖであった。尚、伝達曲線は、半導体パラメーターアナライザー（ケースレーインスツルメント（株）製 ケースレー４２００）を用い測定した。
（３）ＴＦＴのチャネル層の評価
（１）により得られたＴＦＴに対して、深さ分解ＸＰＳ測定、断面ＴＥＭ測定、Ｘ線構造回折、ＳＳＲＭ測定を行った。
（３ａ）深さ分解ＸＰＳ測定
チャネル部４０について、Ｘ線光電子分光法（以下、単にＸＰＳという）により、深さ方向分析を行った。本実施例では、加速電圧１ｋｅＶのＡｒイオンを用いたスパッタリングにより、表面を掘削しながらＩｎ・３ｄ５／２，Ｇａ・２ｐ３／２，Ｓｉ・２ｐのＸＰＳスペクトルを測定した。
具体的には、ＸＰＳ分析には、アルバックファイ社製のＱｕａｎｔｕｍ２０００を用いた。Ｘ線源は、単色化されたＡｌのＫα線を用いた。パスエネルギ（Ｐａｓｓ ｅｎｅｒｇｙ）は２９．３５ｅＶであった。
掘削はＳｉＯ２膜７０のスパッタ速度が１．７ｎｍ／分となる条件で、ＳｉＯ２層７０の表面７０ａから、チャネル層４０を通って、チャネル層４０のゲート絶縁膜側界面４０ａまで行った。そして、膜厚方向に１．６ｎｍごとのポイントをＸＰＳ測定した。
ＳｉＯ２層７０の表面７０ａから、酸化物半導体膜４０を通って、チャネル層４０のゲート絶縁膜側界面４０ａに存在する原子は、ＸＰＳ測定から、酸素、シリコン、インジウム、ガリウムであることが分かった。表面７０ａからは、炭素も観察されたが、表面のみの吸着であったので、これを除外した。また、構成金属原子の比率を、膜厚方向にプロットした図７から、保護膜層であるＳｉＯ２層７０の構成金属であるシリコンと、チャネル層４０を構成する主要金属原子であるインジウムの比率が逆転した膜厚を保護層膜側界面層４０ｂとした。また、ゲート絶縁膜層であるＳｉＯ２層３０の構成金属であるシリコンと、チャネル層４０を構成する主要金属原子であるインジウムの比率が逆転した膜厚をゲート絶縁膜側界面４０ａとした。尚、原子比は所望のピーク、例えば、Ｉｎ・３ｄ５／２、Ｇａ・２ｐ３／２、Ｓｉ２ｐ， Ｏ１ｓのピーク面積を求め，Ｐｅｒｋｉｎ−Ｅｌｍｅｒから与えられている感度係数で割って表面での原子比率とした。光電子ピークの面積を求める際には、得られたスペクトルデータにＳａｖｉｔｚｋｙ−Ｇｏｌａｙ法による５点スムージングを施し，Ｘ線源のサテライトピークを除去した後，Ｓｈｉｒｌｅｙ法によるバックグラウンド除去を行った。
また、チャネル層を構成する原子であるインジウムとガリウムの原子比率を各深さ位置において求めた。図７に示すように、両界面４０ａ，４０ｂ間にプラトーが観察された。チャネルから界面に向かってインジウムおよびガリウムの比率は滑らかに減衰したため、組成が界面〜プラトー領域においては膜厚方向で同一とみなした。インジウムのプラトー領域を界面から５ｎｍ以降の領域とし、プラトー領域のインジウム比率（Ｉｎ／（Ｉｎ＋Ｇａ））を求めると（図８）、０．９５１〜０．９４０であり、平均値が０．９４７であった。平均値に対する最大値、最小値の割合は、それぞれ１％以下であったので、チャネル層内部においても膜厚方向で組成が同一とみなした。同様に、ガリウムのプラトー領域を界面から５ｎｍ以降の領域とし、プラトー領域のガリウム比率（Ｇａ／（Ｉｎ＋Ｇａ））を求めると（図８）、０．０６０〜０．０４７であり、平均値が０．０５３であった。平均値に対する最大値、最小値の割合は、それぞれ１５％以下であったので、チャネル層内部においても膜厚方向で組成が同一とみなした。
（３ｂ）断面ＴＥＭ測定及びＸ線構造回折
透過型電子顕微鏡（ＴＥＭ）を用いて、チャネル部４０の断面を観察したところ、膜厚方向に等価な回折像が観察され、膜厚方向に結晶質であることが確認できた。従って、膜厚方向に連続的な構造を持つ結晶質層からなる酸化物半導体膜であることが確認された。また、得られた結晶質層は、Ｘ線結晶構造解析によりビックスバイト型結晶構造を示す酸化物であることが確認された。
（３ｃ）ＳＳＲＭ測定
水中機械研磨によりチャネル部４０の断面を得た。続いて、その断面に対してＳＳＲＭによって広がり抵抗測定を行った。キャリア濃度既知の標準サンプルと比較することによりキャリア濃度の膜厚方向の分布を求めた。標準サンプルは、本試料と同一素子構成を有し、それぞれ１×１０１７ｃｍ−３、１×１０１９ｃｍ−３、５×１０１９ｃｍ−３のキャリア濃度のチャネル層を有するものを用意した。また、標準サンプルのチャネル層は、本実施例のターゲットをスパッタリングすることによって得た。標準サンプルのキャリア濃度調整は、スパッタリング時の成膜条件およびその後のアニール条件を変化させることによって行った。ゲート絶縁膜界面近傍におけるチャネル層のキャリア濃度が高くなると、ＳＳＲＭ像はあたかもゲート絶縁膜の膜厚が減少するように観察される。そこで、標準サンプルと本試料のＳＳＲＭ像から判断される見かけ上のゲート絶縁膜の厚みを比較したときに、本試料の見かけ上のゲート絶縁膜の厚みが標準サンプルの１×１０１９ｃｍ−３と５×１０１９ｃｍ−３の間に位置したので、ゲート絶縁膜界面から５ｎｍまでの領域の平均キャリア濃度を３×１０１９ｃｍ−３とした。また、１×１０１７ｃｍ−３の標準サンプルと比較したときに、保護層膜の厚みが、本試料に比べ薄く観察されたため、保護層膜近傍のチャネル層のキャリア濃度が１×１０１７ｃｍ−３以下であることが確認された。よって、本測定より、キャリア濃度がゲート絶縁膜側から膜厚方向に順次減少し、かつ前記ゲート絶縁膜界面から５ｎｍまでの領域の平均キャリア濃度が３×１０１９ｃｍ−３であることが確認された。
使用した装置および測定条件を以下に示す。
・観察装置 ： Ｂｒｕｋｅｒ ＡＸＳ（旧Ｖｅｅｃｏ）社Ｄｉｇｉｔａｌ Ｉｎｓｔｒｕｍｅｎｔｓ部門製
ＮａｎｏＳｃｏｐｅ ＩＶａ ＡＦＭ Ｄｉｍｅｎｓｉｏｎ ３１００ ステージＡＦＭシステム＋ＳＳＲＭオプション
・ＳＳＲＭ走査モード： コンタクトモードと拡がり抵抗同時測定
・ＳＳＲＭ探針（Ｔｉｐ）： ダイヤモンドコートシリコンカンチレバー
・試料加工 ： 機械研磨による断面作製後、各層を短絡してバイアス電圧を印加できるようにした。
・測定環境 ： 室温、大気中
（４）ガラス基板上の薄膜のホール測定評価
低抵抗ｎ型結晶シリコン基板１０，２０の代わりにガラス基板を用い、（１）と同様なプロセスにて酸化物半導体膜、ホール電極及び保護層を作製した。ｖａｎ ｄｅｒ ｐａｕｗ法により平均キャリア濃度をホール測定装置を用い測定した。その結果、酸化物半導体膜の平均キャリア濃度は２．６×１０１８／ｃｍ３であることを確認した。
ホール測定装置、及びその測定条件は下記のとおりであった、
［ホール測定装置］
東陽テクニカ製：Ｒｅｓｉ Ｔｅｓｔ８３１０
［測定条件］
室温（約２５℃）、約０．５［Ｔ］、約１０−４〜１０−１２Ａ、ＡＣ磁場ホール測定
［サンプル形状］
１０ｍｍ×１０ｍｍ
実施例２
スパッタリングターゲットにＩｎＧａＡｌＯ組成（Ｇａ／（Ｉｎ＋Ｇａ＋Ａｌ）＝０．０５８，Ａｌ／（Ｉｎ＋Ｇａ＋Ａｌ）＝０．０１３：原子比）を有する多結晶焼結体を用い、実施例１と同様にＴＦＴを作製し評価した。
深さ方向ＸＰＳ分析により酸化物半導体層の組成が膜厚方向で同一であること、ＴＥＭ測定により酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、Ｘ線結晶構造解析により結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例３
スパッタリングターゲットにＩｎＡｌＯ組成（Ａｌ／（Ｉｎ＋Ａｌ）＝０．０１３：原子比）を有する多結晶焼結体を用い、実施例１と同様にＴＦＴを作製し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例４
スパッタリングターゲットにＩｎ２Ｏ３組成を有する多結晶焼結体を用い、実施例１と同様にＴＦＴを作製し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例５
スパッタリングターゲットにＩｎＺｎＯ組成（Ｚｎ／（Ｉｎ＋Ｚｎ）＝０．０５０：原子比）組成を有する多結晶焼結体を用い、実施例１と同様にＴＦＴを作製し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例６
スパッタリングターゲットにＩｎＳｎＯ組成（Ｓｎ／（Ｉｎ＋Ｓｎ）＝０．０９３：原子比）組成を有する多結晶焼結体を用い、実施例１と同様にＴＦＴを作製し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例７
本実施例では、フォトリソグラフィーにて、図６に示すようなボトムゲート型（逆スタガ型）のＴＦＴを作製した。
実施例１（１）と同様に、ゲート絶縁膜が形成されている低抵抗ｎ型結晶シリコン上に、ＩｎＧａＯ組成（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）の酸化物半導体層をＤＣスパッタ法により形成した。
堆積したＩｎ−Ｇａ−Ｏ酸化物半導体上に、レジストを塗布し、８０℃にて１５分間プレベークを行い、３００ｍＪ／ｃｍ２の光強度のＵＶ光をマスクに通して照射し、その後、３重量％のテトラメチルアンモニウムハイドロオキサイドにて、現像を行い、純水で洗浄後、ポストベークを１３０℃、１５分行い、所望のチャネル形状にレジストパターンを形成した。このレジストパターン付き基板を、燐酸・酢酸・硝酸の混合酸にて、Ｉｎ−Ｇａ−Ｏ酸化物半導体膜をエッチングして半導体の島切りを行った。
続いて、この素子に、レジストを塗布し、８０℃にて１５分間プレベークを行い、３００ｍＪ／ｃｍ２の光強度のＵＶ光をマスクを通して照射し、その後、３重量％のテトラメチルアンモニウムハイドロオキサイドにて、現像を行い、純水で洗浄後、ポストベークを１３０℃、１５分行い、所望の形状のソース・ドレイン電極形状のレジストパターンを形成した。その後、全面にモリブデン層を３００ｎｍ成膜し、アセトンでレジストを剥離することにより、チャネル長１０μｍ、チャネル幅２０μｍのリフトオフ素子を作製した。
さらに、その上にスパッタ法により保護層としてＡｌ２Ｏ３膜を１００ｎｍ堆積した。このスパッタ時の投入ＲＦパワーを３００Ｗとした。成膜時の雰囲気は全圧０．４Ｐａ、ガス流量比はＡｒ：Ｏ２＝７０：３０、成膜レートは２ｎｍ／分、ターゲット−基板（Ｔ・Ｓ）間の距離は７ｃｍであった。また、基板温度は２５℃であった。
続いて、大気中にて３００℃１時間加熱してＴＦＴを製造した。
得られたＴＦＴについて実施例１と同様に評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例８
本実施例では、図５に示す構造のトップゲート型（正スタガ型）のＴＦＴを作製した。
まず、ガラス基板１０上に金属マスクを設置し、チャネル長Ｌ：２００μｍのチャネル部が形成可能なように、ソース・ドレイン電極５０，６０としてモリブデンを蒸着して形成した。
続いて、ＩｎＧａＯ組成（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）を有する多結晶焼結体をターゲットとして、ＤＣスパッタ法により、酸化物半導体層４０として厚さ５０ｎｍのＩｎ−Ｇａ−Ｏ酸化物半導体層を堆積した。スパッタ時の投入ＤＣパワーを１００Ｗとした。成膜時の雰囲気は全圧０．４Ｐａ、ガス流量比はＡｒ：Ｈ２Ｏ＝９９：１、成膜レートは８ｎｍ／分であった。また、基板温度は２５℃であった。
堆積したＩｎ−Ｇａ−Ｏ酸化物半導体４０上に、金属マスクを設置し、チャネル長Ｌ：２００μｍ，チャネル幅Ｗ：１０００μｍのチャネル部４０を形成した。ここで、大気中にて３００℃１時間加熱して、酸化物半導体層の結晶化及びキャリア低減を行った。続いて、チャネル層表面近傍の領域に対して、水素プラズマ処理を行った。
続いて、チャネル層４０、ソース電極５０、ドレイン電極６０及び酸化物半導体膜４０を覆うようにゲート絶縁膜３０を形成した。ゲート絶縁膜３０はスパッタ法によりＳｉＯ２膜を１００ｎｍ堆積した。このスパッタ時の投入ＲＦパワーを３００Ｗとした。成膜時の雰囲気は全圧０．４Ｐａ、ガス流量比はＡｒ：Ｏ２＝７０：３０、成膜レートは２ｎｍ／分、ターゲット−基板（Ｔ・Ｓ）間の距離は７ｃｍであった。
さらに、ゲート絶縁膜３０上にモリブデンのゲート電極２０を形成した。ゲート電極２０はチャネル層４０上に位置するように、メタルマスクを用いてＤＣスパッタにより成膜した。
得られたＴＦＴについて実施例１と同様に評価した。
酸化物半導体層４０の組成が膜厚方向で同一であること、酸化物半導体層４０は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例９
４インチΦの無アルカリガラス基板を用意し、スパッタリング法で厚さ５０ｎｍのＭｏを成膜した後、フォトリソ法によりゲート配線状にパターニングした。次に、この基板をプラズマＣＶＤ装置にセットし、前記基板を３５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ１５０ｎｍのゲート絶縁膜を得た。
次に、このゲート絶縁膜付ガラス基板をスパッタ装置に装着し、ＩｎＧａＯ（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）を実施例１と同条件で成膜し、５０ｎｍの酸化物半導体層を成膜した。次に、フォトリソグラフィー法によりチャネル部に加工した（チャネル長Ｌ：２０μｍ，チャネル幅Ｗ：５０μｍ）。
再びこの基板をプラズマＣＶＤ装置にセットし、前記基板を１７０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ５０ｎｍの層間絶縁膜を積層した。次に、この基板をドライエッチング装置にセットし、ゲート電極とソース・ドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、Ｍｏを成膜後、再びフォトリソ法でパターニングしてソース・ドレイン電極とした。
続いて、本基板を大気下にて３００℃、８時間の条件にてアニールを行った。
引き続き、再びこの基板をプラズマＣＶＤ装置にセットし、前記基板を２５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ３００ｎｍの層間絶縁膜を積層した。そして再度フォトリソグラフィー法により、ソース・ドレイン・ゲート電極用のコンタクトホールを形成した。最後にこの基板を大気中、３５０℃、１時間の条件でアニールして、ＴＦＴを得た。
得られたＴＦＴについて実施例１と同様に評価した。酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例１０
４インチΦの無アルカリガラス基板を用意し、スパッタリング法で厚さ５０ｎｍのＭｏを成膜した後、フォトリソ法によりゲート配線状にパターニングした。次にこの基板をプラズマＣＶＤ装置にセットし、前記基板を３５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ１５０ｎｍのゲート絶縁膜を得た。
次に、このゲート絶縁膜付ガラス基板をスパッタ装置に装着し、ＩｎＧａＯ（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）を実施例１と同条件で成膜し、５０ｎｍの酸化物半導体層を成膜した。次に、フォトリソグラフィー法によりチャネル部に加工した（チャネル長Ｌ：２０μｍ，チャネル幅Ｗ：５０μｍ）。
続いて、本基板を大気下にて３００℃、１時間の条件にてアニールを行った。
再びこの基板をプラズマＣＶＤ装置にセットし、前記基板を２００℃に保持し、ＳｉＨ４を４ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ５０ｎｍの層間絶縁膜を積層した。次に、この基板をドライエッチング装置にセットし、ゲート電極とソース・ドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、Ｍｏを成膜後、再びフォトリソ法でパターニングしてソース・ドレイン電極とした。
続いて、本基板を大気下にて３００℃、８時間の条件にてアニールを行った。
引き続き、再びこの基板をプラズマＣＶＤ装置にセットし、前記基板を２５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ３００ｎｍの層間絶縁膜を積層した。そして再度フォトリソグラフィー法により、ソース・ドレイン・ゲート電極用のコンタクトホールを形成した。最後にこの基板を大気中、３５０℃、１時間の条件でアニールして、ＴＦＴを得た。
得られたＴＦＴについて実施例１と同様に評価した。酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
実施例１１
４インチΦの無アルカリガラス基板を用意し、スパッタリング法で厚さ５０ｎｍのＭｏを成膜した後、フォトリソ法によりゲート配線状にパターニングした。次にこの基板をプラズマＣＶＤ装置にセットし、前記基板を３５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ１５０ｎｍのゲート絶縁膜を得た。
次に、このゲート絶縁膜付ガラス基板をスパッタ装置に装着し、ＩｎＧａＯ（Ｇａ／（Ｉｎ＋Ｇａ）＝０．０７２：原子比）の成膜雰囲気を全圧０．４Ｐａ、ガス流量比はＡｒ：Ｏ２＝５０：５０とし、他は実施例１と同条件で、３０ｎｍの酸化物半導体層を成膜した。次に、フォトリソグラフィー法によりチャネル部に加工した（チャネル長Ｌ：２０μｍ，チャネル幅Ｗ：５０μｍ）。
続いて、本基板を真空下にて３００℃、１時間の条件にてアニールを行った。
再びこの基板をプラズマＣＶＤ装置にセットし、前記基板を１７０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ５０ｎｍの層間絶縁膜を積層した。次に、この基板をドライエッチング装置にセットし、ゲート電極とソース・ドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、Ｍｏを成膜後、再びフォトリソ法でパターニングしてソース・ドレイン電極とした。
続いて、本基板を大気下にて３００℃、４時間の条件にてアニールを行った。
引き続き、再びこの基板をプラズマＣＶＤ装置にセットし、前記基板を２５０℃に保持し、ＳｉＨ４を２ｓｃｃｍ、Ｎ２Ｏを１００ｓｃｃｍ、Ｎ２を１２０ｓｃｃｍの割合で１１０Ｐａの圧力で導入して、厚さ３００ｎｍの層間絶縁膜を積層した。そして再度フォトリソグラフィー法により、ソース・ドレイン・ゲート電極用のコンタクトホールを形成した。最後にこの基板を大気中、３５０℃、１時間の条件でアニールして、ＴＦＴを得た。
得られたＴＦＴについて実施例１と同様に評価した。酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
比較例１
実施例１において、保護層７０形成直前に水素雰囲気中にてアニール処理（３００℃１時間）を行い、酸化物半導体層４０中のキャリア濃度を増加させた他は、実施例１と同様にＴＦＴを製造し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
比較例２
実施例１において、保護層７０形成直前に大気中にてアニール処理（３００℃１時間）を行い、酸化物半導体層４０中のキャリア濃度を低下させた他は、実施例１と同様にＴＦＴを製造し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
比較例３
実施例８において、ゲート絶縁膜をＣＶＤにより成膜し、ＣＶＤ時の基板温度が４５０℃と比較的高温になったため酸化物半導体層中のキャリア濃度が上昇した他は、実施例８と同様にＴＦＴを製造し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
比較例４
実施例９において、チャネル層と接する層間絶縁膜の膜厚を５ｎｍとした。その他、実施例９と同様にＴＦＴを製造し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
比較例５
実施例１０において、チャネル層と接する層間絶縁膜における作製時の基板温度を３００℃とした。その他、実施例１０と同様にＴＦＴを製造し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
比較例６
実施例１１において、チャネル層と接する層間絶縁膜における作製前の真空アニール処理を行わなかった。その他、実施例１１と同様にＴＦＴを製造し評価した。
酸化物半導体層の組成が膜厚方向で同一であること、酸化物半導体層は膜厚方向に連続的な構造を持つ結晶質層であること、結晶質層はビックスバイト型結晶構造を示す酸化物であることが確認された。その他、得られた結果を表１に示す。
［酸化物半導体薄膜のバンドギャップの評価］
上記実施例に対して、石英基板上に成膜した基板を分光エリプソメトリーによりバンドギャップを評価した。屈折率および消衰係数から吸収係数を算出し、直接遷移型を仮定し、吸収係数の２乗とエネルギーのグラフからバンドギャップを求めた。また、ＩＣＰ−ＡＥＳ分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。実施例１〜３および実施例７〜１１、比較例１〜６の膜においてバンドギャップが３．７〜４．０ｅＶであることを確認した。また、実施例４〜６は３．５ｅＶ以上であることを確認した。
実施例１〜１１に示すように本発明の薄膜トランジスタは、高移動度を有しつつ、かつ高いｏｎ−ｏｆｆ比を有することが分かる。一方、比較例は、高移動度と高いｏｎ−ｏｆｆ比の両者を達成しておらず、薄膜トランジスタの性能に劣ることが分かる。
本発明の薄膜トランジスタは、表示装置等の、半導体デバイス、電気素子、及び回路に用いることができる。
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
この明細書に記載の文献及び本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。

Claims (11)

  1. ソース電極、ドレイン電極及びゲート電極と、
    ゲート絶縁膜と、
    酸化物半導体からなるチャネル層を有し、
    前記チャネル層の平均キャリア濃度は１×１０１６／ｃｍ３〜５×１０１９／ｃｍ３の範囲であり、前記チャネル層の前記ゲート絶縁膜側には、前記平均キャリア濃度より高いキャリア濃度領域があり、
    前記チャネル層は実質的に同一の組成を有する、薄膜トランジスタ。
  2. 前記チャネル層は１０ｎｍ以上の膜厚を有し、前記高いキャリア濃度領域の平均キャリア濃度が１×１０１８／ｃｍ３〜５×１０２１／ｃｍ３の範囲にある請求項１記載の薄膜トランジスタ。
  3. 前記高いキャリア濃度領域が、ゲート絶縁膜との界面からチャネル層の内側５ｎｍまでの領域である請求項１又は２記載の薄膜トランジスタ。
  4. 前記酸化物半導体が結晶構造を有する請求項１〜３のいずれかに記載の薄膜トランジスタ。
  5. 前記酸化物半導体が、
    酸化インジウム、
    Ｇａをドープした酸化インジウム、
    Ａｌをドープした酸化インジウム、
    ＧａとＡｌをドープした酸化インジウム、
    Ｚｎをドープした酸化インジウム、又は
    Ｓｎをドープした酸化インジウムである請求項１〜４のいずれかに記載の薄膜トランジスタ。
  6. 前記Ｇａをドープした酸化インジウムの原子比Ｇａ／（Ｇａ＋Ｉｎ）が０．００７〜０．２０７である請求項５記載の薄膜トランジスタ。
  7. 前記Ａｌをドープした酸化インジウムの原子比Ａｌ／（Ａｌ＋Ｉｎ）が０．００３〜０．１２５である請求項５記載の薄膜トランジスタ。
  8. ボトムゲート構造を有する請求項１〜７のいずれかに記載の薄膜トランジスタ。
  9. 前記チャネル層の上に保護層が設けられている請求項８に記載の薄膜トランジスタ。
  10. 前記保護層が酸素透過性を有する絶縁膜である請求項９に記載の薄膜トランジスタ。
  11. トップゲート構造を有する請求項１〜７のいずれかに記載の薄膜トランジスタ。
JP2013527897A 2011-08-11 2012-08-08 薄膜トランジスタ Active JP6231880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013527897A JP6231880B2 (ja) 2011-08-11 2012-08-08 薄膜トランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011176315 2011-08-11
JP2011176315 2011-08-11
PCT/JP2012/005028 WO2013021632A1 (ja) 2011-08-11 2012-08-08 薄膜トランジスタ
JP2013527897A JP6231880B2 (ja) 2011-08-11 2012-08-08 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2013021632A1 true JPWO2013021632A1 (ja) 2015-03-05
JP6231880B2 JP6231880B2 (ja) 2017-11-15

Family

ID=47668167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527897A Active JP6231880B2 (ja) 2011-08-11 2012-08-08 薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9178076B2 (ja)
JP (1) JP6231880B2 (ja)
KR (1) KR102101605B1 (ja)
CN (1) CN103765596B (ja)
TW (1) TWI546974B (ja)
WO (1) WO2013021632A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI661553B (zh) * 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
US9466725B2 (en) * 2013-01-24 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014121469A1 (zh) * 2013-02-06 2014-08-14 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法
JP6139973B2 (ja) * 2013-05-14 2017-05-31 出光興産株式会社 酸化物半導体薄膜及びその製造方法、並びに当該酸化物半導体薄膜を備えてなる薄膜トランジスタ
KR20160033145A (ko) * 2013-07-16 2016-03-25 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 반도체 박막 및 박막 트랜지스터
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
TWI559549B (zh) * 2014-12-30 2016-11-21 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
KR20160082173A (ko) * 2014-12-31 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
WO2016199679A1 (ja) * 2015-06-08 2016-12-15 シャープ株式会社 半導体装置およびその製造方法
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR101788929B1 (ko) * 2015-09-25 2017-11-15 아주대학교산학협력단 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
JP6862805B2 (ja) * 2015-12-08 2021-04-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN107026208B (zh) * 2016-01-29 2020-11-13 日立金属株式会社 半导体装置和半导体装置的制造方法
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
KR102506007B1 (ko) 2016-04-13 2023-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
CN106206745B (zh) * 2016-08-31 2019-12-31 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法
CN106128963B (zh) 2016-09-23 2019-07-23 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106521415B (zh) * 2016-10-27 2020-05-19 中山大学 一种改良的氧化铟透明导电薄膜退火方法
JP6746557B2 (ja) * 2016-12-06 2020-08-26 旭化成株式会社 半導体膜、及びそれを用いた半導体素子
JP7187322B2 (ja) * 2017-02-01 2022-12-12 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
CN106941082B (zh) * 2017-03-21 2020-02-28 京东方科技集团股份有限公司 氧化物半导体及氧化物薄膜晶体管制备方法和显示面板
CN107910331B (zh) * 2017-11-17 2020-07-28 南方科技大学 非易失存储器单元及其制备方法
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device
CN108766972B (zh) 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
CN112490294A (zh) * 2020-12-04 2021-03-12 昆山国显光电有限公司 氧化物薄膜晶体管及其制造方法和显示设备
WO2024029429A1 (ja) * 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 積層構造体及び薄膜トランジスタ

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250987A (ja) * 2006-03-17 2007-09-27 Tokyo Institute Of Technology 固体電子装置およびその作製方法
JP2008072025A (ja) * 2006-09-15 2008-03-27 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2009099953A (ja) * 2007-09-26 2009-05-07 Canon Inc 電界効果型トランジスタの製造方法
JP2009141342A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009212497A (ja) * 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
WO2010032431A1 (ja) * 2008-09-17 2010-03-25 出光興産株式会社 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ
WO2010047063A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP2010161327A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
US20100276682A1 (en) * 2009-04-29 2010-11-04 Industrial Technology Research Institute Oxide semiconductor thin-film transistor
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2011141531A (ja) * 2009-11-30 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置の駆動方法、及び当該液晶表示装置を具備する電子機器
JP2011142316A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5288142B2 (ja) * 2008-06-06 2013-09-11 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
WO2010032422A1 (ja) * 2008-09-19 2010-03-25 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP5655277B2 (ja) 2009-04-24 2015-01-21 凸版印刷株式会社 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
US8692243B2 (en) * 2010-04-20 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250987A (ja) * 2006-03-17 2007-09-27 Tokyo Institute Of Technology 固体電子装置およびその作製方法
JP2008072025A (ja) * 2006-09-15 2008-03-27 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2009212497A (ja) * 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009099953A (ja) * 2007-09-26 2009-05-07 Canon Inc 電界効果型トランジスタの製造方法
JP2009141342A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
WO2010032431A1 (ja) * 2008-09-17 2010-03-25 出光興産株式会社 結晶質酸化インジウム半導体膜を有する薄膜トランジスタ
WO2010047063A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP2010161327A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2010205798A (ja) * 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
US20100276682A1 (en) * 2009-04-29 2010-11-04 Industrial Technology Research Institute Oxide semiconductor thin-film transistor
JP2011029238A (ja) * 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
JP2011066070A (ja) * 2009-09-15 2011-03-31 Idemitsu Kosan Co Ltd 多結晶薄膜、その成膜方法、及び薄膜トランジスタ
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
JP2011141531A (ja) * 2009-11-30 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置の駆動方法、及び当該液晶表示装置を具備する電子機器
JP2011142316A (ja) * 2009-12-11 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20140197408A1 (en) 2014-07-17
CN103765596B (zh) 2018-07-13
KR20140048249A (ko) 2014-04-23
US9178076B2 (en) 2015-11-03
KR102101605B1 (ko) 2020-04-17
JP6231880B2 (ja) 2017-11-15
CN103765596A (zh) 2014-04-30
TW201308611A (zh) 2013-02-16
TWI546974B (zh) 2016-08-21
WO2013021632A1 (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
JP6231880B2 (ja) 薄膜トランジスタ
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
JP5189674B2 (ja) 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
TWI427795B (zh) Field-effect transistor and field-effect transistor manufacturing method
JP6505804B2 (ja) 薄膜トランジスタ
WO2011132644A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5185838B2 (ja) 薄膜トランジスタの製造方法
WO2011132418A1 (ja) 成膜方法
JP2011066375A (ja) 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
JP2013070010A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5295439B2 (ja) 酸化物半導体薄膜層を有する積層構造の製造方法
JP6178733B2 (ja) 積層構造、その製造方法及び薄膜トランジスタ
JP2015032655A (ja) 薄膜トランジスタ
JP5965107B2 (ja) 薄膜トランジスタ
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
JP7070130B2 (ja) 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
JP2014082424A (ja) 半導体装置の製造方法
TW202412321A (zh) 積層構造及薄膜電晶體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171020

R150 Certificate of patent or registration of utility model

Ref document number: 6231880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150