JP5965107B2 - 薄膜トランジスタ - Google Patents

Description

本発明は、薄膜トランジスタに関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、近年における表示装置の発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
ＴＦＴ駆動素子としては、現在最も広く用いられているシリコン系半導体薄膜に比べ、安定性が優れる金属酸化物からなる酸化物半導体薄膜が注目されている。

従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜されるのが一般的である。しかし、酸素分圧のわずかな振れにより、膜中のキャリア濃度が大きく変化し、半導体特性が変動するという問題があった。
この問題を解決する手段として、スパッタ成膜時のパワー密度を高くすることにより、膜中のキャリア濃度の酸素分圧依存性を緩やかにすることが知られている（特許文献１）。また、酸化物半導体膜は、膜の電気特性を制御するため、上記のように酸素ガスを導入した雰囲気中で成膜されるのが一般的であるが、より効果的にキャリア濃度を制御するため、水蒸気を導入する技術が開示されている（特許文献２）。

特許文献２は、水蒸気を導入して成膜した原子比Ｉｎ：Ｇａ：Ｚｎ＝０．９８：１．０２：４の半導体膜を用い、チャンネル層の厚さが４５ｎｍのトップゲート型の薄膜トランジスタを開示する。
特許文献３ではＩｎ、Ｚｎの少なくとも一方の元素、及び水素を含むアモルファス酸化物半導体が開示されている。非特許文献１は、１０^−２Ｐａ以上の水蒸気分圧で原子比Ｉｎ：Ｇａ：Ｚｎ＝１．３：１．０：１．０の半導体膜を成膜し、チャンネル層の膜厚が３０ｎｍのボトムゲート構成且つボトムコンタクト構成を有する薄膜トランジスタを開示する。
しかしながら、水蒸気分圧を導入して成膜した薄膜トランジスタは、移動度が１０ｃｍ^２／Ｖｓに満たないため、酸素導入時よりも特性が低いという問題があった。以上のように水導入スパッタに対して酸化物半導体薄膜の最適な組成は明らかではなかった。

国際公開第２００９／０８４５３７号パンフレット 特開２００７−７３６９７号公報 特開２０１０−８０９３６号公報

Takafumi Aoi et al.,Thin Solid Films，Volume 518，Issue 11，Pages3004-3007(2010)

本発明の目的は、例えば２５ｃｍ^２／Ｖｓ以上の高い電界効果移動度を有する薄膜トランジスタを提供することである。

本発明者らは鋭意研究した結果、Ｉｎ原子及びＺｎ原子を含み、Ｉｎ原子及びＺｎ原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％以上２０原子％未満である酸化物半導体材料を、希ガス原子に水分子を導入した雰囲気下でスパッタリングして得られる酸化物薄膜を薄膜トランジスタのチャネル層に用いると、２５ｃｍ^２／Ｖｓ以上の電界効果移動度が得られることを見出し、本発明を完成させた。
本発明によれば、以下の薄膜トランジスタ等が提供される。
１．希ガス及び水分子を含有する混合気体雰囲気下で酸化物半導体材料を成膜してなるチャネル層を備える薄膜トランジスタであって、
前記酸化物半導体材料がＩｎ原子及びＺｎ原子を含む酸化物であり、原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％以上２０原子％未満である薄膜トランジスタ。
２．前記酸化物半導体材料がＩｎ原子及びＺｎ原子の酸化物から構成される１に記載の薄膜トランジスタ。
３．前記チャネル層のキャリア濃度が５×１０^１８／ｃｍ^３以下である１又は２に記載の薄膜トランジスタ。
４．電界効果移動度が２５ｃｍ^２／Ｖｓ以上である１〜３のいずれかに記載の薄膜トランジスタ。
５．前記チャネル層上にＳｉＮｘを含有する保護膜を備える１〜４のいずれかに記載の薄膜トランジスタ。
６．前記混合気体における水分子の分圧比が０．１％〜２５％である１〜５のいずれかに記載の薄膜トランジスタ。
７．１〜６のいずれかに記載の薄膜トランジスタを備える表示装置。

本発明によれば、高い電界効果移動度を有する薄膜トランジスタが提供できる。

本発明の薄膜トランジスタの一実施形態を示す概略断面図である。 実施例１及び比較例１で製造した薄膜トランジスタの伝達特性を示す図である。

本発明の薄膜トランジスタは、希ガス及び水分子を含有する混合気体雰囲気下で酸化物半導体材料を成膜してなるチャネル層を備える薄膜トランジスタである。
上記酸化物半導体材料（以下、本発明の酸化物半導体材料という場合がある）は、Ｉｎ原子及びＺｎ原子を含み、Ｉｎ原子及びＺｎ原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％以上２０原子％未満である。本発明の酸化物半導体材料から得られる酸化物半導体薄膜を薄膜トランジスタのチャネル層に用いることで、本発明の薄膜トランジスタは、２５ｃｍ^２／Ｖｓ以上の高い電界効果移動度を示すことができる。

［酸化物半導体材料及び酸化物半導体薄膜］
本発明の酸化物半導体材料は、Ｉｎ原子及びＺｎ原子を含む酸化物であり、例えばＩｎ原子及びＺｎ原子の酸化物から実質的になる酸化物である、又はＩｎ原子及びＺｎ原子の酸化物のみからなる酸化物である。
Ｉｎ原子及びＺｎ原子の酸化物から実質的になる酸化物とは、例えばＩｎ原子及びＺｎ原子の合計が、酸化物を構成する酸素原子を除く全原子に対して９０原子％以上、９５原子％以上、９７原子％以上、９８原子％以上又は９９原子％以上であることを意味する。

本発明の酸化物半導体材料は、電気抵抗値を下げるために、本発明の効果を損なわない範囲で、Ｓｎ、Ｔｉ、Ｓｉ、Ｚｒ、Ｃｅ等の正４価を取りうる元素の酸化物を３重量％以下の割合で含有してもよく、特にＳｎは焼結密度を向上させることができ、酸化物半導体材料の電気抵抗を下げる効果が大きい。
正４価を取りうる元素の酸化物の含有量は、２重量％以下であることがより好ましく、１重量％以下であることが特に好ましい。正４価元素の酸化物の含有量が３重量％を超えると、４価元素自体がキャリアの散乱源となり、得られる薄膜トランジスタの電界効果移動度が低下するおそれがある。
また、本発明の酸化物半導体材料は、本発明の効果を損なわない範囲で、不可避不純物を含んでもよい。

本発明の酸化物半導体材料のＩｎ原子及びＺｎ原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）は、１０原子％以上２０原子％未満であり、好ましくは１２原子％以上１９原子％未満であり、より好ましくは１５原子％以上１８原子％未満である。
Ｉｎ原子及びＺｎ原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が、２０原子％超の場合、Ｉｎ原子の５ｓ軌道のオーバーラップが小さくなるため電界効果移動度が低下するおそれがある。一方、原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％未満である場合、結晶化しやすくなるため、得られる酸化物半導体薄膜がアモルファス膜とならないおそれがある。
尚、酸化物半導体スパッタリングターゲットは、公知の方法で製造できるほか、市販の酸化物半導体スパッタリングターゲットを用いることもできる。

本発明の薄膜トランジスタのチャネル層は、本発明の酸化物半導体材料を成膜して得られる酸化物半導体薄膜であり、当該成膜はスパッタリング法により実施できる。
上記成膜は、希ガス及び水分子を含有する混合気体雰囲気下で実施され、酸素欠損の生成（キャリアの発生）を回避することができ、スパッタ速度を低下させることなく酸化物半導体薄膜を成膜することができる。

希ガス及び水分子を含有する混合気体において、水分子の含有量は、好ましくは分圧比で０．１〜２５％であり、好ましくは０．２〜１８％であり、さらに好ましくは０．５〜１７％であり、特に好ましくは０．５〜１５％である。
尚、水分子の分圧比は、［Ｈ_２Ｏ］／［混合気体の全圧］で表わされ、混合気体が水分子及び希ガス原子のみからなる場合は、［Ｈ_２Ｏ］／（［Ｈ_２Ｏ］＋［希ガス原子］）で表される。［Ｈ_２Ｏ］は混合気体雰囲気中の水分子の分圧であり、［希ガス原子］は混合気体雰囲気中の希ガス原子の分圧である。

混合気体は、さらに酸化性ガスを含有してもよい。
酸化性ガスとしては、例えばＯ_２、ＣＯ_２、Ｏ_３、Ｎ_２Ｏ等が挙げられる。スパッタリング成膜時の酸化性ガスの分圧比は、好ましくは０％以上３０％未満であり、より好ましくは０〜１２％であり、さらに好ましくは０〜８％である。
混合気体中の酸化性ガスの分圧比が３０％以上であると、得られるトランジスタの移動度が低下したり、キャリア濃度が不安定となったりするおそれがある。これは成膜時に混合気体雰囲気中の酸化性ガスが多すぎると、結晶格子間に取り込まれる酸化性ガスが多くなって散乱の原因となったり、容易に膜中から離脱し不安定化したりするためと推定される。

混合気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜５．０Ｐａである。スパッタ圧力とは、希ガス、水、酸素等を導入した後のスパッタ開始時の系内の全圧をいう。
スパッタ時の水の分圧は、好ましくは２×１０^−３〜１×１０^−１Ｐａである。水の分圧が２×１０^−３Ｐａ未満の場合、薄膜の酸化度が不足し、キャリア濃度の制御が行いにくくなるおそれがある。一方、水の分圧が１×１０^−１Ｐａ超の場合、酸化が促進しすぎるため、キャリア濃度の制御が行いにくくなるおそれがある。

スパッタリングの成膜速度は、成膜面に対して垂直方向に通常は１〜２００ｎｍ／ｍｉｎであり、好ましくは１〜１００ｎｍ／ｍｉｎであり、さらに好ましくは１０〜８０ｎｍ／ｍｉｎであり、特に好ましくは３０〜６０ｎｍ／ｍｉｎである。
成膜速度が１ｎｍ／ｍｉｎ未満の場合、成膜速度が遅いため生産性が悪くなるおそれがある。一方、成膜速度が２００ｎｍ／ｍｉｎ超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるおそれがある。

本発明の酸化物半導体材料からなるターゲットと酸化物半導体薄膜を成膜する基板間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、さらに好ましくは４〜８ｃｍである。
この距離が１ｃｍ未満の場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなり、良好な膜特性を得ることができないおそれがあるうえ、膜厚及び電気特性の面内分布が生じてしまうおそれがある。一方、ターゲットと基板との間隔が１５ｃｍを越える場合、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎて、緻密な膜を得ることができず、良好な膜特性を得ることができないおそれがある。

スパッタリングは、好ましくは磁場強度が３００〜１５００ガウスの雰囲気下で行う。
磁場強度が３００ガウス未満の場合、プラズマ密度が低くなるため高抵抗のスパッタリングターゲットの場合スパッタリングできなくなるおそれがある。一方、１５００ガウス超の場合、膜厚及び膜中の電気特性の制御性が悪くなるおそれがある。

スパッタリングの方法は特に限定されず、プラズマ活性の低いＤＣスパッタリング及び周波数１０ＭＨｚ以下の高周波スパッタリングのいずれでもよい。また、スパッタリングはパルススパッタリングでもよい。
ここでＤＣスパッタリングとは、直流電源を印加して行うスパッタ方法（直流スパッタ）をいい、高周波スパッタ（ＲＦスパッタリング）とは、交流電源（交流スパッタ）を印加して行うスパッタリングをいう。また、パルススパッタリングとは、パルス電圧を印加して行うスパッタリングをいう。

ＲＦスパッタリングは、ＤＣスパッタリングに比べてプラズマ密度が高く、放電電圧が下がるため、格子の乱れ等が減少し、キャリア移動度を高めることができる。また、一般的にＲＦスパッタリングの方が面内均一性が良好な膜が得られやすい。そのため、ＲＦスパッタリングより得られる膜は、ＴＦＴ素子としたときの電界効果移動度も高くなることが期待される。
しかし、一般的にＲＦスパッタリングは、ＤＣスパッタリングよりも成膜が遅いため、工業的にはＤＣスパッタリングが採用されている。

ＤＣスパッタ成膜時のターゲットに印加するパワー密度は、好ましくは１〜５Ｗ／ｃｍ^２であり、より好ましくは２〜５Ｗ／ｃｍ^２であり、さらに好ましくは２．５〜５Ｗ／ｃｍ^２である。
パワー密度が１Ｗ／ｃｍ^２未満の場合、成膜速度が遅くなり、生産性が悪くなるおそれがある。一方、スパッタパワー密度が５Ｗ／ｃｍ^２超の場合、成膜速度が速くなりすぎて、膜厚の制御性が悪くなるおそれがある。

ＤＣスパッタリングで成膜する際の基板温度は、好ましくは２５〜５００℃であり、より好ましくは２５〜３００℃であり、さらに好ましくは２５〜２５０℃である。
成膜時の基板温度が５００℃超の場合、薄膜堆積直後の膜中に微結晶が生成するおそれがある。一方、成膜時の基板温度が２５℃未満の場合、薄膜の膜密度が低下してＴＦＴの移動度が低下するおそれがある。

本発明の酸化物半導体材料をスパッタリングして得られる薄膜をアニール処理することで酸化物半導体薄膜とすることができる。
アニール処理温度は、例えば１５０℃以上５００℃以下であり、好ましくは２００℃以上４００℃以下であり、より好ましくは２５０℃以上３５０℃以下である。また、アニール処理時間は、例えば１５分〜３時間であり、好ましくは３０分〜２時間であり、より好ましくは４５分〜２時間である。
上記の条件でアニール処理をすることにより、得られる薄膜トランジスタのＴＦＴ特性のばらつきを減らすことができる他、得られる酸化物半導体薄膜のキャリア濃度を例えば１×１０^１３〜５×１０^１８／ｃｍ^３とすることができる。
処理温度が１５０℃未満の場合、酸化物半導体薄膜のキャリア濃度が５×１０^１８／ｃｍ^３超となるおそれがある。一方、処理温度が５００℃超の場合、酸化物半導体薄膜を破壊してしまうおそれがある。同様に、処理時間が１５分未満の場合、得られる酸化物半導体薄膜のキャリア濃度が５×１０^１８／ｃｍ^３超となるおそれがある。一方、処理時間が３時間超の場合、得られる酸化物半導体薄膜のキャリア濃度が１×１０^１３／ｃｍ^３未満となるおそれがある。
尚、アニール処理は、酸素の存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることにより実施できる。

アニール処理は、大気中で実施することができ、好ましくは酸素分圧２０％以上の雰囲気で行い、より好ましくは酸素分圧が２０％以上６０％以下で行い、さらに好ましくは酸素分圧が２０％以上４０％以下で行う。酸素分圧が２０％未満であると酸素欠陥が増加することにより、得られる酸化物半導体薄膜のキャリア濃度が５×１０^１８／ｃｍ^３超になるおそれがある。

酸化物半導体薄膜は、アモルファス（非晶質）構造を有し、このことはＸ線回折測定（ＸＲＤ測定）で回折パターンが観測されないことにより確認できる。
尚、原子が規則的に並んだ結晶にＸ線が入射すると、特定の方向で強いＸ線が観察され、回折現象を生じる。これは、それぞれの位置で散乱されるＸ線の光路差が、Ｘ線の波長の整数倍になっていると、波の位相が一致するため、波の振幅が大きくなることで説明される。
物質はそれぞれに特有な規則性を持つ結晶をつくることから、Ｘ線回折では化合物の種類を調べることができる。また、結晶の大きさ（結晶の秩序性）、材料中に存在する結晶の方位の分布状態（結晶配向）、結晶に掛かる残留応力の評価を行うこともできる。

酸化物半導体薄膜のキャリア濃度は、好ましくは５×１０^１８／ｃｍ^３以下であり、より好ましくは５×１０^１３〜５×１０^１８／ｃｍ^３であり、さらに好ましくは１×１０^１４〜５×１０^１８／ｃｍ^３であり、特に好ましくは１×１０^１５〜４×１０^１８／ｃｍ^３である。
酸化物半導体薄膜のキャリア濃度が５×１０^１８／ｃｍ^３超の場合、薄膜トランジスタ等の素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が得られないおそれがある。また、キャリア濃度が５×１０^１３／ｃｍ^３未満となるとキャリア数が少ないため、ＴＦＴとして駆動しないおそれがある。

酸化物半導体薄膜の密度は、好ましくは６．２ｇ／ｃｍ^３以上であり、より好ましくは６．４ｇ／ｃｍ^３以上であり、さらに好ましくは６．２ｇ／ｃｍ^３以上７．１ｇ／ｃｍ^３以下である。
酸化物半導体薄膜の密度が６．２ｇ／ｃｍ^３未満の場合、キャリアの伝導を担うＩｎ５Ｓ軌道の重なりが小さくなって移動度が低下するおそれがある。

酸化物半導体薄膜に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。
具体的に、ＩＣＰ−ＡＥＳを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０^−７〜１０^−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
また、それぞれのスペクトル線の大きさ（発光強度）は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる（定量分析）。
定性分析で酸化物半導体薄膜に含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求めるとよい。

［薄膜トランジスタ］
図１は、本発明の薄膜トランジスタの１実施形態を示す概略断面図である。
薄膜トランジスタ１は、ゲート電極（基板）１０上にゲート絶縁膜２０を有し、ゲート絶縁膜２０上にはチャネル層３０が形成されており、当該チャネル層３０の両端の一部を覆うようにしてソース電極４０及びドレイン電極５０がそれぞれ間隔をあけて形成されている。ソース電極４０及びドレイン電極６０、並びにチャネル層３０の一部露出部分は、保護膜６０によって覆われている。
基板１０は、ゲート電極として機能し、基板１０に印加される電圧によってソース電極４０及びドレイン電極５０の間のチャネル層３０に流れる電流が制御され、薄膜トランジスタ１がオン／オフ動作する。

薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
薄膜トランジスタの各層について以下説明する。

［チャネル層］
チャネル層は、本発明の酸化物半導体薄膜である。
チャネル層の成膜を、希ガス及び水分子を含有する混合気体雰囲気下で行うことで、チャネル層のキャリア濃度を５×１０^１３〜５×１０^１８／ｃｍ^３に制御することができ、膜厚に対してプロセスウィンドウが広い電界効果トランジスタとすることができる。

チャネル層は、本発明の酸化物半導体材料と同様の組成を有し、Ｉｎ原子及びＺｎ原子を含む酸化物からなり、Ｉｎ原子及びＺｎ原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％以上２０原子％未満である。

チャネル層の膜厚は、通常１０〜３００ｎｍであり、好ましくは２０〜２５０ｎｍであり、より好ましくは３０〜２００ｎｍであり、さらに好ましくは３５〜１２０ｎｍであり、特に好ましくは４０〜８０ｎｍである。
チャネル層の膜厚が１０ｎｍ未満の場合、大面積に成膜した際の膜厚の不均一性により、作製した薄膜トランジスタの特性が面内で不均一になるおそれがある。一方、膜厚が３００ｎｍ超の場合、成膜時間が長くなり工業的に採用できないおそれがある。

チャネル層は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。

［ドレイン電極、ソース電極及びゲート電極］
ドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ_２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。特にドレイン電極、ソース電極及びゲート電極をＩＺＯとすることが好ましい。

ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。

Ｉｎ原子及びＺｎ原子を含む酸化物であり、Ｉｎ原子及びＺｎ原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％以上２０原子％未満である本発明の酸化物半導体材料を用い、水分子を含まない雰囲気下で成膜して得られる薄膜は、キャリア濃度を５×１０^１９／ｃｍ^３以上とすることができ、ドレイン電極、ソース電極及びゲート電極とすることが可能である。
従って、成膜雰囲気を調整することで、同一のターゲットを用いてチャネル層、ドレイン電極、ソース電極及びゲート電極の全てを成膜することが可能である。

［ゲート絶縁膜］
ゲート絶縁膜を形成する材料は特に制限はなく、一般に用いられている材料を任意に選択できる。ゲート絶縁膜の材料としては、例えばＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，Ｓｍ_２Ｏ_３，ＳｒＴｉＯ_３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３であり、より好ましくはＳｉＯ_２，ＳｉＮｘ，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３である。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯｘでもよい）。

ゲート絶縁膜の膜厚は、通常５〜４００ｎｍであり、好ましくは５０〜３００ｎｍである。
ゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。

ゲート絶縁膜は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。

［保護膜］
チャネル層上の保護膜は、好ましくはＳｉＮｘを含有する。ＳｉＮｘはＳｉＯｘと比較して緻密な膜を形成できるため、ＴＦＴの劣化をより抑制することができる。
保護膜は、ＳｉＮｘの他に例えばＳｉＯ_２，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，ＨｆＯ_２，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，Ｓｍ_２Ｏ_３，ＳｒＴｉＯ_３又はＡｌＮ等の酸化物等を含むことができるが、好ましくは、実質的にＳｉＮｘのみからなる。ここで、「実質的にＳｉＮｘのみからなる」とは、本発明の薄膜トランジスタにおける保護層を構成する薄膜の７０ｗｔ％以上（好ましくは８０ｗｔ％以上、さらに好ましくは８５ｗｔ％以上）がＳｉＮｘであることを意味する。

保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行うようにしてもよい。但し、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、ＴＦＴ駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりＴＦＴの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは二酸化窒素プラズマ処理を施すことにより、結晶構造中においてＩｎ−ＯＨの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。

実施例１
［ホール効果測定用素子及びＸＲＤ評価用素子の作製及び評価］
マグネトロンスパッタリング装置に、亜鉛及びインジウムの酸化物であって、亜鉛原子及びインジウム原子の原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１７原子％である４インチターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。
ＤＣマグネトロンスパッタリング法により、スライドガラス上に膜厚５０ｎｍの非晶質膜を下記スパッタ条件で成膜した。成膜時には、表１に示す分圧比でＡｒガス、Ｏ_２ガス及びＨ_２Ｏガスを導入した。その後、得られた非晶質膜を成膜した基板を、表１に示す酸素分圧、加熱処理温度及び加熱処理時間でアニール処理して酸化物半導体薄膜を形成した。

スパッタ条件は以下の通りである。
基板温度：２５℃
到達圧力：８．５×１０^−５Ｐａ
雰囲気ガス：表１に示す組成のＡｒガス、Ｏ_２ガス及びＨ_２Ｏガスからなる混合気体
スパッタ圧力（全圧）：０．４Ｐａ
投入電力：ＤＣ１００Ｗ
Ｓ（基板）−Ｔ（ターゲット）距離：７０ｍｍ

得られたガラス基板上に酸化物半導体薄膜を成膜した積層体をホール効果測定用素子とし、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）にセットし、室温でホール効果を評価した。キャリア濃度の結果を表１に示す。また、ＩＣＰ−ＡＥＳにより分析した酸化物半導体薄膜の組成比の結果を表１に示す。

得られたガラス基板上に酸化物半導体薄膜を成膜した積層体をＸＲＤ評価用素子とし、Ｘ線回折測定装置（リガク製Ｕｌｔｉｍａ−ＩＩＩ）により結晶構造を調べたところ、酸化物半導体薄膜は、回折ピークが観測されず非晶質であることを確認した。

ＸＲＤの測定条件は以下の通りである。
装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ−θ反射法、連続スキャン（１．０°／分）
サンプリング間隔：０．０２°
スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ

［薄膜トランジスタの作製及び評価］
膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を基板として使用した。熱酸化膜はゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。ゲート絶縁膜である熱酸化膜上にホール効果測定用素子の製造と同一のスパッタ条件でスパッタ成膜し、膜厚５０ｎｍの非晶質膜を成膜し、ホール効果測定用素子の製造と同一の条件でアニール処理をして、熱酸化膜上に酸化物半導体薄膜を成膜した。
その後、専用のメタルマスクを用いて、チャネル幅（Ｗ）／チャネル長（Ｌ）＝１０００／２００μｍとなるように酸化物半導体薄膜上にＡｕ電極（膜厚５０ｎｍ）をスパッタ成膜し、薄膜トランジスタを製造した。

製造したトランジスタの電界効果移動度（μ）、Ｓ値及び閾値電圧（Ｖｔｈ）を、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温且つ遮光環境下（シールドボックス内）で測定した。
また、盛装したトランジスタについて、ドレイン電圧（Ｖｄ）を５Ｖ及びゲート電圧（Ｖｇ）を−２０〜２５Ｖとして伝達特性を評価した。結果を図２に示す。
図２に示すように電界効果移動度は、３３．２ｃｍ^２／Ｖｓであった。尚、電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。

実施例２−１１及び比較例１−７
表１及び表２に示す組成を有するターゲットを用いた他は、実施例１と同様にしてホール効果測定用素子、ＸＲＤ評価用素子及びトランジスタを作製し、それぞれ評価した。結果を表１及び表２に示す。
また、比較例１のトランジスタについては、実施例１と同様にして伝達特性を評価した。結果を図２に示す。

実施例２〜１１のトランジスタは、それぞれ電界効果移動度が２５ｃｍ^２／Ｖｓ以上であった。
比較例１〜７のキャリア濃度は５×１０^１８ｃｍ^−３超であり、水を導入してスパッタしなかった場合と水導入量が少ない場合には酸素欠陥が多い薄膜であることが分かった。加えて、比較例１〜６に関しては、回折ピークが観測されず非晶質であることを確認した。比較例７に関しては、Ｚｎ／（Ｉｎ＋Ｚｎ）が０．１０より小さいため薄膜堆積直後の薄膜において回折ピークが観測され、結晶化していることを確認した。

図２に示すように、比較例１の薄膜では、キャリア濃度が５．６０×１０^１９ｃｍ^２／Ｖｓであるためキャリアが多く、ＴＦＴ駆動しなかった。表２に示すように比較例２〜７の素子についても、キャリア濃度が５×１０^１３〜５×１０^１８／ｃｍ^３から外れるためＴＦＴ駆動しないことが分かった。

本発明の薄膜トランジスタは電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路に適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。

１ 薄膜トランジスタ
１０ ゲート電極（基板）
２０ 絶縁膜
３０ チャネル層
４０ ソース電極
５０ ドレイン電極
６０ 保護膜

Claims (5)

1. チャネル層を、希ガス及び水分子を含有する混合気体雰囲気下でＤＣスパッタリングにより酸化物半導体材料を成膜することを特徴とする薄膜トランジスタの製造方法であって、
   前記酸化物半導体材料がＩｎ原子及びＺｎ原子を含む酸化物であり、原子比Ｚｎ／（Ｉｎ＋Ｚｎ）が１０原子％以上２０原子％未満であり、
   前記薄膜トランジスタの電界効果移動度が２５ｃｍ^２／Ｖｓ以上である、薄膜トランジスタの製造方法。
2. 前記酸化物半導体材料がＩｎ原子及びＺｎ原子の酸化物のみから構成される請求項１に記載の薄膜トランジスタの製造方法。
3. 前記チャネル層のキャリア濃度が５×１０^１８／ｃｍ^３以下である請求項１又は２に記載の薄膜トランジスタの製造方法。
4. 前記チャネル層上にＳｉＮｘを含有する保護膜を形成する請求項１〜３のいずれかに記載の薄膜トランジスタの製造方法。
5. 前記混合気体における水分子の分圧比が０．１％〜２５％である請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法。

Images