JP2020027882A - 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜 - Google Patents

Abstract

【課題】より信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、及びこのＩＧＺＯ膜からなる酸化物半導体膜を提供することにある。【解決手段】上記目的を達成するため、本発明の一形態に係る薄膜トランジスタは、ゲート電極と、酸化物半導体膜で構成された活性層と、上記ゲート電極と上記活性層との間に配置されたゲート絶縁膜と、上記活性層に電気的に接続された、ソース電極及びドレイン電極とを具備する。上記酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなり、非晶質で膜密度が６．０ｇ／ｃｍ３以上である。【選択図】図１

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜に関する。

薄膜トランジスタに用いられるアモルファスシリコンの代替手段として、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏｘｉｄｅ）膜が利用されている。ＩＧＺＯ膜は、アモルファスシリコンと比較して導電率が１桁ほど大きく、またデバイス構造も簡素になることから、例えば、表示デバイスの駆動用の薄膜トランジスタに利用されている。

ＩＧＺＯ膜を形成する場合には、ＩＧＺＯターゲットを用い、マグネトロンスパッタリングによって成膜を行う（例えば、特許文献１参照）。そして、このようなＩＧＺＯ膜を駆動用の薄膜トランジスタに適用した場合、表示ディスプレイの高精度化にともなって、より信頼性の高いものが望まれている。

特開２０１３−０６４１８５号公報

以上のような事情に鑑み、本発明の目的は、ＩＧＺＯ膜が薄膜トランジスタに適用された場合、より信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、及びこのＩＧＺＯ膜からなる酸化物半導体膜を提供することにある。

上記目的を達成するため、本発明の一形態に係る薄膜トランジスタは、ゲート電極と、酸化物半導体膜で構成された活性層と、上記ゲート電極と上記活性層との間に配置されたゲート絶縁膜と、上記活性層に電気的に接続された、ソース電極及びドレイン電極とを具備する。上記酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなり、非晶質で膜密度が６．０ｇ／ｃｍ^３以上である。

このような薄膜トランジスタによれば、活性層の膜密度が６．０ｇ／ｃｍ^３以上と高く、膜内で金属と酸素が強固に接合しているので、活性層が形成された後のプロセスが進行しても、活性層が酸化物半導体膜としての機能を維持する。これにより、薄膜トランジスタは、高い信頼性を有する。

上記の薄膜トランジスタにおいては、上記活性層がストレス試験である、ＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＴＳ試験のすくなくとも１つにおけるオン電圧（Ｖ_ｏｎ）の変化量の絶対値が２．０Ｖよりも小さいストレス耐性を有してもよい。

このような薄膜トランジスタによれば、ストレス試験である、ＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＴＳ試験を行っても、これらのすくなくとも１つにおける電圧変化量の絶対値が２．０Ｖよりも小さい。これにより、薄膜トランジスタは、高い信頼性を有する。

上記目的を達成するため、本発明の一形態に係る薄膜トランジスタの製造方法では、上記の薄膜トランジスタの製造方法で、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなるスパッタリングターゲットを用いて、マグネトロンスパッタリング法によって、非晶質で膜密度が６．０ｇ／ｃｍ^３以上である上記活性層が形成される。

このような薄膜トランジスタの製造方法によれば、膜密度が６．０ｇ／ｃｍ^３以上と高く、膜内で金属と酸素が強固に接合した活性層を形成するので、活性層を形成した後のプロセスを進行させても、活性層が酸化物半導体膜としての機能を維持する。これにより、薄膜トランジスタは、高い信頼性を有する。

上記の薄膜トランジスタの製造方法においては、磁場強度が７５０gauss以上に設定されたマグネトロンスパッタリング法によって、上記活性層を形成してもよい。

このような薄膜トランジスタの製造方法によれば、磁場強度が７５０gauss以上に設定されたマグネトロンスパッタリング法によって、活性層を形成するので、高密度の活性層が形成される。

上記目的を達成するため、本発明の一形態に係る酸化物半導体膜は、薄膜トランジスタの活性層に適用される酸化物半導体膜であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなり、非晶質で膜密度が６．０ｇ／ｃｍ^３以上である。

このような酸化物半導体膜によれば、酸化物半導体膜の膜密度が６．０ｇ／ｃｍ^３以上と高く、膜内で金属と酸素が強固に接合しているので、酸化物半導体膜が形成された後のプロセスが進行しても、酸化物半導体膜が半導体としての機能を維持する。これにより、酸化物半導体膜は、高い信頼性を有する。

以上述べたように、本発明によれば、ＩＧＺＯ膜が薄膜トランジスタに適用された場合、より信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、及びこのＩＧＺＯ膜からなる酸化物半導体膜が提供される。

本実施形態に係る酸化物半導体膜を含む薄膜トランジスタの模式的断面図である。 薄膜トランジスタの製造工程の一例を示すフロー図である。 マグネトロンスパッタリング法の構成を示す模式的断面図である。 磁場強度Ｇを変化させた場合の活性層の特性を示すグラフ図である。 図（ａ）は、薄膜トランジスタのスイッチング特性の磁場依存を示すグラフ図である。図（ｂ）は、薄膜トランジスタにストレス試験を行った場合のオン電圧の経時変化を示すグラフ図である。 図（ａ）〜図（ｂ）は、磁場強度Ｇが３３０gaussのときのゲート電圧−電流特性を示すグラフ図である。図（ｃ）〜図（ｄ）は、磁場強度Ｇが７５０gaussのときのゲート電圧−電流特性を示すグラフ図である。図（ｅ)〜図（ｇ）は、磁場強度Ｇが１１００gaussのときのゲート電圧−電流特性を示すグラフ図である。

以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、ＸＹＺ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付し、その部材を説明した後には適宜説明を省略する場合がある。

（薄膜トランジスタ）

図１は、本実施形態に係る酸化物半導体膜を含む薄膜トランジスタの模式的断面図である。

図１には、ボトムゲート型の薄膜トランジスタ１が例示されている。薄膜トランジスタ１では、ガラス基板１０上に、ゲート電極１３、ゲート絶縁膜１２、活性層（酸化物半導体層）１１、及び絶縁層１５が積層されている。活性層１１は、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなる酸化物半導体膜で構成される。ゲート絶縁膜１２は、ゲート電極１３と活性層１１との間に配置される。活性層１１は、ソース電極１６Ｓ及びドレイン電極１６Ｄに電気的に接続されている。ソース電極１６Ｓ及びドレイン電極１６Ｄが接続された部分以外の活性層１１は、絶縁層１５によって被覆される。ソース電極１６Ｓ及びドレイン電極１６Ｄは、保護層１７で被覆される。

活性層１１に適用された、ＩＧＺＯ膜は、非晶質で、その膜密度は、６．０ｇ／ｃｍ^３以上である。ＩＧＺＯとは、Ｉｎ−Ｇａ−Ｚｎ−Ｏからなる材料の略称である。Ｉｎ、Ｇａ、及びＺｎの原子比は、１：１：１である。活性層１１の厚みは、５０ｎｍである。ゲート電極１３は、Ｍｏ膜、Ｍｏ合金、Ｔｉ等で構成される。ゲート電極１３の厚みは、例えば、２００ｎｍに設定される。ゲート絶縁膜１２は、活性層１１側のＳｉＯ_２膜とゲート電極１３側のＳｉ_３Ｎ_４膜とを有する２層構造の絶縁膜である。ゲート電極１３と活性層１１との間におけるゲート絶縁膜１２の厚みは、３５０ｎｍである。

ソース電極１６Ｓからドレイン電極１６Ｄに向かう方向（Ｙ軸方向）におけるチャネル長Ｌは、一例として、１０μｍである。Ｘ軸方向におけるチャネル幅Ｗは、一例として、２０μｍである。また、薄膜トランジスタ１としては、図示したボトムゲート型に限らず、ゲート電極１３を活性層１１の上方に配置したトップゲート型であってもよい。

図２は、薄膜トランジスタの製造工程の一例を示すフロー図である。
図３は、マグネトロンスパッタリング法の構成を示す模式図である。

まず、ガラス基板１０の上に、ゲート電極１３がパターニングされる（ステップＳ１０）。ゲート電極１３は、例えば、スパッタリング法によりガラス基板１０上に成膜された後、ウェットエッチングでパターニングされる。

次に、ゲート絶縁膜１２がガラス基板１０及びゲート電極１３の上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法により成膜される（ステップＳ２０）。

次に、ゲート絶縁膜１２の上に、活性層１１がパターニングされる（ステップＳ３０）。活性層１１は、酸素雰囲気下で磁場強度Ｇが７５０gauss以上のマグネトロンスパッタリング法によって成膜された後、ウェットエッチングでパターニングされる。マグネトロンスパッタリング法により形成された直後の活性層１１は、非晶質である。ウェットエッチング時に活性層１１が非晶質であることで、活性層１１が大面積で形成されても、エッチャントにより精度よくパターニングされる。活性層１１は、ゲート絶縁膜１２を介してゲート電極１３に対向するように配置される。活性層１１の密度は、６．０ｇ／ｃｍ^３以上である。

例えば、図３に示すスパッタリングターゲット２１は、ＩＧＺＯ材料からなる。磁気回路２２から、スパッタリングターゲット２１と下地２０との間の空間に漏洩する磁場強度Ｇは、７５０gauss以上に設定される。下地２０は、ゲート絶縁膜１２に相当する。磁場強度Ｇは、Ｎ極がスパッタリングターゲット２１に向かう磁石２２Ｎと、Ｓ極がスパッタリングターゲット２１に向かう磁石２２Ｓとの間に位置する、スパッタリングターゲット２１の法線Ｍ上における磁力線の最大磁場強度とする。

マグネトロンスパッタリング条件の詳細は、一例として、以下のようになる。
スパッタリングガス：Ａｒ／Ｏ_２
全圧：０．１Ｐａ以上１Ｐａ以下
Ｏ_２分圧：全圧の１％以上３０％以下
電力方式：パルス直流電圧方式（交流電圧でもよい。）
ターゲット投入電力：１Ｗ／ｃｍ^２以上１０Ｗ／ｃｍ^２以上
磁場強度：７５０gauss以上
ターゲット基板間距離：６０ｍｍ以上２５０ｍｍ以下
下地温度：室温から２００℃までの温度

次に、活性層１１の活性化のために、活性層１１に対して、３００℃以上５００℃以下で、３０分以上９０分以下の加熱処理がなされる（ステップＳ４０）。

この後、活性層１１に対して、酸素を含むガスでのプラズマ処理が施される（ステップＳ５０）。これにより、活性層１１の表面の酸化の程度がさらに進行し、耐還元性が増加する。

次に、ゲート絶縁膜１２及び活性層１１の上に、絶縁層１５がパターニングされる（ステップＳ６０）。絶縁層１５は、プラズマＣＶＤ法によって成膜された後、ドライエッチングでパターニングされる。絶縁層１５は、例えば、酸化シリコンを含む。絶縁層１５のパターニングでは、活性層１１のソース・ドレイン電極が接続される部分が絶縁層１５から開放される。

次に、絶縁層１５及び活性層１１の上に、ソース電極１６Ｓ及びドレイン電極１６Ｄがパターニングされる（ステップＳ７０）。ソース電極１６Ｓ及びドレイン電極１６Ｄは、マグネトロンスパッタリング法によって成膜された後、ウェットエッチングでパターニングされる。これにより、ソース電極１６Ｓ及びドレイン電極１６Ｄが活性層１１に電気的に接続される。

次に、ソース電極１６Ｓ及びドレイン電極１６Ｄの上に、保護層１７がパターニングされる（ステップＳ８０）。保護層１７は、プラズマＣＶＤ法によって成膜された後、加熱処置され、ドライエッチングでパターニングされる。

図４（ａ）〜図４（ｃ）は、磁場強度Ｇを変化させた場合の活性層の特性を示すグラフ図である。図４（ａ）の膜密度は、Ｘ線反射率法（ＸＲＲ法）によって計測される。図４（ｂ）のキャリア密度及び図４（ｃ）の移動度は、ホール効果測定器によって計測される。

図４（ａ）に示すように、磁場強度Ｇを上昇させると、活性層１１の膜密度が増加する傾向にある。例えば、磁場強度Ｇが３３０gaussのときは、膜密度が６．００ｇ／ｃｍ^３より小さくのに対して、磁場強度Ｇが７５０gaussのときは、６．０１ｇ／ｃｍ^３になり、磁場強度Ｇが１１００gaussのときは、６．０３ｇ／ｃｍ^３になっている。また、図４（ｂ）に示すように、磁場強度Ｇを上昇させると、活性層１１のキャリア密度が減少する傾向にあり、図４（ｃ）に示すように、磁場強度Ｇを上昇させると、活性層１１のホール移動度が減少する傾向にある。

図４（ａ）〜図４（ｃ）に示す現象は、磁場強度Ｇの増加によってプラズマ密度が増加し、プラズマ中における金属と酸素との反応性が高まって、活性層１１中における金属と酸素との結合が強固になることが考えられる。この結果、活性層１１内では、磁場強度Ｇの増加とともに活性層１１中における金属と酸素との結合が強固になって活性層１１の密度が増加し、酸素欠損が減り、キャリア密度及びホール移動度が減少したと考えられる。

以下、実施例により本実施形態に係る高密度のＩＧＺＯ膜を薄膜トランジスタ１に適用した場合の薄膜トランジスタ１の特性をさらに具体的に説明する。本発明の範囲はこれらの実施例等に限定されるものではない。

表１は、薄膜トランジスタの特性の一部をまとめた表である。
また、図５（ａ）は、薄膜トランジスタのスイッチング特性の磁場依存を示すグラフ図である。図５（ｂ）は、薄膜トランジスタにストレス試験を行った場合のオン電圧の経時変化を示すグラフ図である。

表１には、磁場強度として、３３０gauss、７５０gauss、及び１１００gaussの場合のＳ値、Ｖ_ｏｎ、及びストレス試験の結果が例示されている。Ｓ値は、サブスレッショルド係数である。Ｖ_ｏｎは、ソース・ドレイン間が導通するゲート電極１３のオン電圧である。ここで、Ｖ_ｏｎは、ソース・ドレイン間に１×１０^−９Ａの電流が流れた時点での電圧としている。ＰＢＴＳは、ストレス試験の１種であるPositive Bias Temperature Stress試験での電圧変化量である。ＮＢＩＴＳは、ストレス試験の１種であるNegative Bias Illumination Temperature Stress試験での電圧変化量である。ＮＢＴＳは、ストレス試験の１種であるNegative Bias Temperature Stress試験での電圧変化量である。ＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＩＴＳ試験の条件は、以下の通りである。

ＰＢＴＳ試験：
ゲート電圧：＋３０Ｖ
ソース・ドレイン電圧：０Ｖ
基板温度：６０℃
ストレス印加時間：１分〜６０分
光ストレス条件：なし

ＮＢＩＴＳ試験：
ゲート電圧：−３０Ｖ
ソース・ドレイン電圧：０Ｖ
基板温度：６０℃
ストレス印加時間：１分〜６０分
光ストレス条件：白ＬＥＤ、４５００ｃｄ／ｍ^２、６０分

ＮＢＴＳ試験：
ゲート電圧：−３０Ｖ
ソース・ドレイン電圧：０Ｖ
基板温度：６０℃
ストレス印加時間：１分〜６０分
光ストレス条件：なし

なお、表１でのＰＢＴＳ、ＮＢＩＴＳ、及びＮＢＩＴＳは、ストレス試験を６０分間実行した場合の結果である。

表１に示すように、磁場強度Ｇが増加するにつれ、Ｓ値が低くなる。すなわち、磁場強度Ｇが増加するにつれ、ゲート電極１３による薄膜トランジスタ１のオンオフ動作の応答性が良好になることが分かった。

また、薄膜トランジスタ１にストレス試験を行った場合、活性層１１が高いストレス耐性を有することが分かった。例えば、磁場強度Ｇを適性に調整することで、活性層１１におけるＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＴＳ試験のすくなくとも１つが良好になっている。

例えば、図５（ａ）には、薄膜トランジスタ１にストレス試験を実行する前のゲート電圧−電流特性（Ｖ_ｇ−Ｉ_ｄ特性）が示されている。図５（ａ）に示すように、ストレス試験の実行前では、磁場強度Ｇが３３０gauss、７５０gauss、及び１１００gaussのそれぞれで、Ｖ_ｇ−Ｉ_ｄ曲線がほぼ一致し、オン電圧（Ｖ_ｏｎ）もほぼ一致している。

しかし、ＰＢＴＳ試験及びＮＢＴＳ試験を行うと、図５（ｂ）に示すように、ストレス印加時間が長くなるほど、ΔＶ_ｏｎが３３０gauss、７５０gauss、及び１１００gaussのいずれの磁場強度Ｇにおいても０から遠ざかる傾向にある。すなわち、ΔＶ_ｏｎの絶対値は、ストレス印加時間の経過とともにより大きくなる。

但し、ΔＶ_ｏｎの絶対値の拡大の程度は、磁場強度Ｇによって顕著な差が出ている。例えば、ストレス印加時間の経過にともなうΔＶ_ｏｎの絶対値の拡大の程度は、磁場強度Ｇが３３０gaussよりも磁場強度Ｇが７５０gaussのほうが小さい。また、ストレス印加時間の経過にともなうΔＶ_ｏｎの絶対値の拡大の程度は、磁場強度Ｇが７５０gaussよりも磁場強度Ｇが１１００gaussのほうが小さい。すなわち、ストレス試験を長く実行させた場合ほど、磁場強度Ｇが強い場合に、ΔＶ_ｏｎの絶対値の拡大が抑制されることが分かる。

例えば、表１に示すように、ストレス印加時間が６０分の場合、磁場強度Ｇが３３０gaussでは、ＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＴＳ試験の電圧変化量の絶対値が２Ｖ前後になっている。これに対して、磁場強度Ｇが７５０gaussになると、ＰＢＴＳ試験の電圧変化量の絶対値が１．４Ｖになり、ＮＢＩＴＳ試験の電圧変化量の絶対値が０．８Ｖ、及びＮＢＴＳ試験の電圧変化量の絶対値０．９Ｖになっている。これらの値は、磁場強度Ｇが３３０gaussのときの半分程度である。さらに、磁場強度Ｇが１１００gaussになると、ＰＢＴＳ試験の電圧変化量の絶対値が１．０まで下がり、ＮＢＩＴＳ試験の電圧変化量の絶対値が０．４にまで下がっている。

図６（ａ)〜図６（ｂ）は、磁場強度Ｇが３３０gaussのときのゲート電圧−電流特性を示すグラフ図である。
図６（ｃ)〜図６（ｄ）は、磁場強度Ｇが７５０gaussのときのゲート電圧−電流特性を示すグラフ図である。
図６（ｅ)〜図６（ｇ）は、磁場強度Ｇが１１００gaussのときのゲート電圧−電流特性を示すグラフ図である。
図６（ａ)〜図６（ｇ）は、ストレス試験を実行する前のゲート電圧−電流特性を示すグラフ図である。

ここで、図６（ａ）、（ｃ）、（ｅ）には、絶縁層１５を形成するときの成膜温度が２１０℃のときのＶ_ｇ−Ｉ_ｄ特性が示されている。図６（ｂ）、（ｄ）、（ｆ）には、絶縁層１５を形成するときの成膜温度が２２０℃のときのＶ_ｇ−Ｉ_ｄ特性が示されている。図６（ｇ）には、絶縁層１５を形成するときの成膜温度が２３０℃のときのＶ_ｇ−Ｉ_ｄ特性が示されている。

また、図６（ａ）〜図６（ｇ）において、実線は、ゲート電極を低電圧側から高電圧側に変化させた場合のＶ_ｇ−Ｉ_ｄ曲線であり、破線は、ゲート電極を高電圧側から低電圧側に変化させた場合のＶ_ｇ−Ｉ_ｄ曲線である。また、図６（ａ）〜図６（ｇ）の各図には、薄膜トランジスタにおける移動度（ｃｍ^２／V・秒）、オン電圧（Ｖ）が示されている。

図６（ａ）〜図６（ｇ）に示すように、活性層１１を用いて薄膜トランジスタ１を構成した場合には、磁場強度Ｇの増加とともに、移動度が増加する傾向にある。これは、実デバイスでは、磁場強度Ｇが強くなるほど、活性層１１内における酸素結合がより強固になり、活性層１１中のトラップ準位が低下したことが一因としてあげられる。

また、薄膜トランジスタ１においては、磁場強度Ｇの増加とともに、活性層１１の耐還元性が増加している。

例えば、活性層１１、すなわち、ＩＧＺＯ膜を形成した後には、プラズマＣＶＤによってＩＧＺＯ膜上に絶縁層１５が形成される。この場合、原料ガスとして、ＳｉＨ_４／Ｎ_２０等が用いられる。このため、プラズマ中には、活性水素が発生している。この活性水素にＩＧＺＯ膜が晒されると、ＩＧＺＯ膜中の酸素が活性水素により引き抜かれる場合がある。ＩＧＺＯ膜から酸素が引き抜かれると、いわゆる酸素poorのＩＧＺＯ膜となり、ＩＧＺＯ膜が酸化物半導体膜としての機能を失う場合がある。

特に、絶縁層１５の成膜温度が高くなるほど、活性水素の活性層１１中への拡散が活発になり、その還元作用がより高まる。図６（ａ）〜図６（ｇ）において、絶縁層１５の成膜温度が高くなるにつれ、オン電圧が低くなるのは、還元作用の高まりを裏付けている。逆に、絶縁層１５の成膜温度が低くなると、還元作用よりも酸化作用に転じて、オン電圧が高くなる傾向にある。

ここで、磁場強度Ｇが３３０gauss、７５０gaussの場合、絶縁層１５の成膜温度を２１０℃、２２０℃に設定した場合、薄膜トランジスタ１のオンオフ動作が正常に制御され、適正なＶ_ｇ−Ｉ_ｄ曲線が得られた（図６（ａ）、（ｃ））。しかし、磁場強度Ｇが３３０gauss、７５０gaussの場合は、絶縁層１５の成膜温度を２３０℃に設定した場合、活性水素の還元作用によってＩＧＺＯ膜が導電体に近くなり、薄膜トランジスタ１のオンオフ動作が制御できなくなった。この場合、磁場強度Ｇが３３０gauss、７５０gaussでの適正なＶ_ｇ−Ｉ_ｄ曲線が得られなかった。

一方、磁場強度Ｇを１１００gaussに設定すると、絶縁層１５の成膜温度を２３０℃に設定した場合でも薄膜トランジスタ１のオン電圧は下がるものの、薄膜トランジスタ１のオンオフ動作が正常に制御された。つまり、絶縁層１５の成膜温度を２３０℃に設定した場合でも、磁場強度Ｇをより強く、例えば、１１００gaussに設定することで還元作用が抑制されて、適正なＶ_ｇ−Ｉ_ｄ曲線が得られた（図６（ｇ））。換言すれば、磁場強度Ｇを１１００gaussに設定することで、活性層１１内におけるＩｎ、Ｇａ、及びＺｎと酸素との結合がより強固になって、活性層１１を形成した後の後工程、例えば、絶縁層１５のＣＶＤ条件（例えば、成膜温度等）のマージン拡大が図れることが分かった。

このように、本実施形態に係る薄膜トランジスタ１によれば、活性層１１を構成するＩＧＺＯ膜の密度が６．０ｇ／ｃｍ^３以上に構成されているので、ストレス試験であるＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＴＳ試験を行っても、電圧変化量の絶対値が２．０Ｖよりも小さくなる。これにより、ストレス耐性が高く、信頼性の高い薄膜トランジスタ１が形成される。

活性層１１は、膜密度が６．０ｇ／ｃｍ^３以上と高く、膜内で金属と酸素が強固に接合しているので、薄膜トランジスタ１を形成するために、プラズマ中の還元性ガス（活性水素等）に活性層１１が晒されたとしても、活性層１１から酸素が引き抜かれにくくなっている。

さらに、絶縁層１５のドライエッチング加工の際にも、活性層１１が絶縁層１５から表出されて活性層１１がエッチングガスに晒されたとしても、活性層１１は、膜密度が６．０ｇ／ｃｍ^３以上と高く構成されているので、活性層１１の表面がダメージを受けにくくなっている。

このように、活性層１１が形成された後のプロセスが進行しても、活性層１１は、酸化物半導体膜としての機能を維持する。また、活性層１１がＣＶＤガス及びエッチングガスに対しての強い耐性を有しているので、ＣＶＤ条件またはエッチング条件のプロセスマージンが向上する。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。

１…薄膜トランジスタ
１０…ガラス基板
１１…活性層
１２…ゲート絶縁膜
１３…ゲート電極
１５…絶縁層
１６Ｄ…ドレイン電極
１６Ｓ…ソース電極
１７…保護層
２０…下地
２１…スパッタリングターゲット
２２Ｎ、２２Ｓ…磁石
２２…磁気回路

Claims (5)

1. ゲート電極と、
   酸化物半導体膜で構成された活性層と、
   前記ゲート電極と前記活性層との間に配置されたゲート絶縁膜と、
   前記活性層に電気的に接続された、ソース電極及びドレイン電極と、
   を具備し、
   前記酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなり、非晶質で膜密度が６．０ｇ／ｃｍ^３以上である薄膜トランジスタ。
2. 請求項１に記載された薄膜トランジスタであって、
   前記活性層がストレス試験である、ＰＢＴＳ試験、ＮＢＩＴＳ試験、及びＮＢＴＳ試験のすくなくとも１つにおける電圧変化量の絶対値が２．０Ｖよりも小さいストレス耐性を有する
   薄膜トランジスタ。
3. ゲート電極と、酸化物半導体膜で構成された活性層と、前記ゲート電極と前記活性層との間に配置されたゲート絶縁膜と、前記活性層に電気的に接続された、ソース電極及びドレイン電極とを具備する薄膜トランジスタの製造方法であって、
   Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなるスパッタリングターゲットを用いて、マグネトロンスパッタリング法によって、非晶質で膜密度が６．０ｇ／ｃｍ^３以上である前記活性層を形成する
   薄膜トランジスタの製造方法。
4. 請求項３に記載された薄膜トランジスタの製造方法であって、
   磁場強度が７５０gauss以上に設定されたマグネトロンスパッタリング法によって、前記活性層を形成する
   薄膜トランジスタの製造方法。
5. 薄膜トランジスタの活性層に適用される酸化物半導体膜であり、
   Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料からなり、非晶質で膜密度が６．０ｇ／ｃｍ^３以上である酸化物半導体膜。

Images