JP2016134489A - 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子 - Google Patents
酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子 Download PDFInfo
- Publication number
- JP2016134489A JP2016134489A JP2015007913A JP2015007913A JP2016134489A JP 2016134489 A JP2016134489 A JP 2016134489A JP 2015007913 A JP2015007913 A JP 2015007913A JP 2015007913 A JP2015007913 A JP 2015007913A JP 2016134489 A JP2016134489 A JP 2016134489A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide semiconductor
- oxide
- semiconductor thin
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 液晶ディスプレイ(LCD)や有機ELディスプレイ(OLED)等の表示デバイスに利用されるTFT基板について、チャネル層に酸化物半導体を用いながら、面内均一性と安定性に優れたTFT基板を得る。
【解決手段】 広域X線吸収微細構造測定より得られる動径分布関数χにおいて、第一近接原子分布が二つの分布中心を有し、0.8〜0.15Åの範囲の分布中心位置をLa、0.9〜2.0Åの範囲の分布中心位置をLbとおいたとき、前記動径分布関数χの強度比(χ(Lb)/χ(La))が1.4以上、2.0以下の関係を満たすように酸化物半導体の製膜条件を決定する。
【選択図】 図3
【解決手段】 広域X線吸収微細構造測定より得られる動径分布関数χにおいて、第一近接原子分布が二つの分布中心を有し、0.8〜0.15Åの範囲の分布中心位置をLa、0.9〜2.0Åの範囲の分布中心位置をLbとおいたとき、前記動径分布関数χの強度比(χ(Lb)/χ(La))が1.4以上、2.0以下の関係を満たすように酸化物半導体の製膜条件を決定する。
【選択図】 図3
Description
本発明は、複数の金属酸化物からなる半導体薄膜と、それを用いた薄膜トランジスタ素子、およびその薄膜トランジスタ素子を基板上に配列した表示素子に関するものである。
薄膜トランジスタ(以下、Thin Film Transistorの略称である、「TFT」とも呼ぶ。)をスイッチング素子として用いたTFT基板(アクティブマトリックス基板)は、液晶ディスプレイ(以下、「LCD」と呼称)や有機ELディスプレイ(以下、「OLED」と呼称)等の表示デバイスに利用される。TFTは薄膜であり、動作のための電力も少ないことから、薄型の表示デバイスの画素を制御する素子として広く用いられている。
一般的なLCDは、アレイ状(マトリックス状)に配設されたTFTを有するTFT基板と、カラーフィルタを有する対向基板との間に液晶層が挟持された構成のパネル(セル)と駆動回路から成っている。パネルの前面側(視認側)と背面側のそれぞれに偏光板が設けられ、当該パネルの背面側には光源としてバックライトが設けられる。このような構造によって良好なカラー表示が得られる。
従来、LCDやOLED用のTFT基板に用いるスイッチング素子としては、チャネル層となる半導体膜として非晶質シリコン(a-Si)を用いるのが一般的であったが、近年では、チャネル層に酸化物半導体を用いたTFTの開発が盛んになっている。酸化物半導体は、従来の非晶質シリコンよりも高い移動度を有するため、TFTのチャネル層に用いることで、小型で高性能なTFTを実現できる。酸化物半導体としては、主に酸化亜鉛(ZnO)系材料や、酸化亜鉛に酸化ガリウム(Ga2O3)、酸化インジウム(In2O3)、酸化錫(SnO2)などを含有する材料が用いられている(例えば、特許文献1および2参照。)。
表示デバイスの製造上、重要な点のひとつは、表示面内の均一性である。表示デバイスは、半導体を用いるデバイスとしては、かなりの面積を有しており、表示面内の均一性が得られないとディスプレイとしての機能を果たすことが出来ない。特性の面内分布は、表示ムラ等の不具合の発生原因となる。したがって、酸化物半導体薄膜をチャネル層として用いるTFT基板を製造するには、酸化物半導体の材料物性の面内バラつきを低減することが必須の課題となる。
TFT素子の動作を左右するチャネル層としての物性には、電子やホールのキャリア密度や、キャリア移動度等の電気的物性が挙げられる。これらの電気的物性の安定性を制御するには、膜厚みや含有金属成分比、含有酸素成分比等の膜組成を制御するだけでは十分とは言えない。酸化物半導体の電気的物性を安定性も含めて制御するには、膜構造を適切に制御しなければならず、膜構造の制御することなしに面内均一性と安定性に優れたTFT基板を得ることはできない。ここで「膜構造」は、結晶質、非晶質、またはその中間遷移相(多結晶、微結晶、ナノ結晶を含む非晶質)等を意味する。
面内で均一な膜構造を達成するには、結晶欠陥の無い結晶質、完全無秩序な非晶質、均一分散した微結晶またはナノ結晶を含む非晶質の膜を作成する等の方針があるが、量産性の観点からは、非晶質構造であることが好ましい。しかし、一口に非晶質といってもその内部の局所構造は様々なものが想定され、その中で所望の電気的特性を発現するような局所構造であるかを判断するには、各種の局所構造を規定する必要がある。
すなわち、製造された非晶質酸化物半導体薄膜の物性を真に管理するためには、電気的特性のみならず、製造した非晶質薄膜の内部構造を評価する手段を確立することが肝要である。非晶質に関する構造規定方法には動径分布関数(以下、「RDF」とも呼称)が知られており、特許文献3にはX線散乱測定より求まるRDFを用いた構造規定手段が記載されているものの、原子間距離が0.3〜0.42nmの範囲を用いており、所謂第二近接原子分布を規定したものと考えることができる。したがって、特許文献3の方法は、第二近接原子分布において特定の分布を示さないような、より無秩序な非晶質薄膜には適用することができない。なお、特許文献3は、In2O3とZnOとを含有する非晶質膜を製膜した後に、熱処理酸化によって透明半導体薄膜を得る方法を開示しているものである。
本発明は、上記の事情を鑑みてなされたものであり、表示デバイスで用いられる広い面積の基板に酸化物半導体薄膜を形成する場合であっても、面内における物性値の変動が小さい非晶質酸化物半導体薄膜の管理指標となる評価方法を提供し、また酸化物半導体薄膜をTFTのチャネル層へと適用する場合に好適となる局所構造を有する酸化物半導体薄膜を提供し、これを用いたTFT基板および表示デバイスを提供するものである。
この発明の酸化物半導体薄膜は、酸化インジウムと酸化亜鉛と酸化ガリウムとを含有する非晶質薄膜からなる酸化物半導体薄膜であって、キャリア密度が1011 cm-3以上、1016 cm-3以下、ホール移動度が1 cm2/V・sec以上、30 cm2/V・sec以下であり、広域X線吸収微細構造測定より得られる動径分布関数χにおいて、第一近接原子分布が二つの分布中心を有し、0.8〜0.15Åの範囲の分布中心位置をLa、0.9〜2.0Åの範囲の分布中心位置をLbとおいたとき、前記動径分布関数χの強度比(χ(Lb)/χ(La))が1.4以上、2.0以下の関係を満たすものである。
この発明は、上記のような構成とすることにより、酸化物半導体薄膜を大面積に形成する場合であっても、広い温度範囲で均質な非晶質膜を形成しやすくなるため、量産性に優れており、また面内で均質な電気的物性が発現されるため、表示ムラのない表示装置等の用途に好適な酸化物半導体薄膜の提供が可能になる。
実施の形態1.
図1は、基板1上に形成された酸化物半導体薄膜2の断面模式図である。表示デバイスへの応用を図るため、本発明に係る酸化物半導体薄膜を形成する基板1には、光透過性を有する基材を用いる必要があり、ガラス基板を用いることが一般的である。
図1は、基板1上に形成された酸化物半導体薄膜2の断面模式図である。表示デバイスへの応用を図るため、本発明に係る酸化物半導体薄膜を形成する基板1には、光透過性を有する基材を用いる必要があり、ガラス基板を用いることが一般的である。
本実施の形態1において、酸化物半導体薄膜2は、少なくとも、酸化インジウム、酸化ガリウム及び酸化亜鉛を含有する非晶質薄膜であり、酸化物半導体薄膜2を形成する方法としては、スプレー法、ディップ法、化学気相成長法などの化学的製膜方法の他、物理的製膜方法も利用することができる。キャリア密度の制御や、膜質の向上が容易であるという点から、通常は物理的製膜方法が好ましい。物理的製膜方法としては、スパッタ法、蒸着法、イオンプレーティング法、パルスレーザーデポジション法などが一般的に知られており、工業的には大面積を高速に製膜することが可能なスパッタ法が優れている。スパッタ法としては、スパッタに用いる磁場印加形態、装置構成によってDCスパッタ法、RFスパッタ法、ACスパッタ法、ECRスパッタ法および対向ターゲットスパッタ法などがあり、いずれの方法も使用可能である。本願の説明では、特に量産性に優れる、DCスパッタ法を用いることを想定している。
スパッタ法を用いる場合、ターゲットは酸化物半導体薄膜2を構成する材料全てを含有する焼結ターゲットを用いても良いが、個別の酸化物からなる焼結ターゲットを複数用いて共スパッタとしても良い。また、個別金属からなる金属ターゲット、あるいはこれらの合金ターゲットを用いた反応性スパッタ、これらの共スパッタを用いることができる。
本発明においては、量産性向上の観点から、酸化物半導体薄膜2を構成する材料全てを含んだ焼結ターゲットを用いることが好ましい。また、その焼結ターゲットの含有成分比としては、例えば酸化インジウム(In2O3)と酸化ガリウム(Ga2O3)と酸化亜鉛(ZnO)の場合の含有比率(金属元素の原子数比)は、代表的に1:1:1や1:1:2等を用いることができる。酸化ガリウムと酸化亜鉛の比の値は、±5%程度のずれを許容する。さらに、焼結ターゲットに含めることができるその他成分としては、錫(Sn)、アルミニウム(Al)、ハフニウム(Hf)、チタン(Ti)、ジルコニウム(Zr)やランタノイドであるランタン(La)、セリウム(Ce)、プラセオジウム(Pr)、ネオジウム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ディスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、トゥリウム(Tm)、イッテルビウム(Yb)、ルテニウム(Lu)のいずれか、あるいは複数種を有することができる。錫等の添加により、酸素欠損を抑制し非結合金属量を低減できることが推定される。
スパッタ製膜時の製膜雰囲気は、希ガス雰囲気、酸素雰囲気、またはこれらの混合雰囲気とすることができる。通常、希ガス雰囲気下におけるスパッタリング製膜時には、形成された膜は酸素欠乏状態に陥りやすくなるため、希ガスと酸素の混合雰囲気下において製膜することが好ましい。例えばアルゴン(Ar)に0.3〜20%程度の酸素(O2)を混合させた雰囲気とすることができる。また製膜時の基板を、基板に歪が生じない範囲で加熱しても良い。
また、酸化物半導体薄膜2の形成後に、酸化物半導体薄膜2の高密度化、脱水化、脱水素化等を目的とした加熱処理を行っても良い。加熱処理の条件は、不活性ガス雰囲気もしくは大気雰囲気下において、基板1に歪が生じない程度の温度とすることが好ましく。120℃以上、700℃以下とすることが好ましい。ただし、この時に酸化物半導体薄膜2は加熱処理によって結晶化しないことが望ましい。上記の比率が1:1:2の酸化物半導体薄膜2については、加熱処理を行っても結晶化が進行することなく、アモルファス状態でも安定であり、優れた性質を備えていることを見出した。
以上に述べた工程から得られた酸化物半導体薄膜2について、膜中に含まれるインジウム(In)原子のK吸収端を中心とした広域X線吸収微細構造測定から、インジウム原子を動径中心とした動径分布関数(RDF)を得ることができる。広域微細構造測定の対象物質が非晶質であることから、測定精度を向上させるため試料は冷凍機等を用いて30K以下に冷却してから測定することが望ましい。
後述するように、酸化物半導体薄膜2は、本願において「第一近接条件」と呼ぶ、インジウム原子周りのRDFにおける第一近接原子分布の特徴的な分布を有することにより、製膜した面内で均質な電気的物性が発現される。
なお、酸化物半導体薄膜2のTFTとしての用途では、発現される電気的特性として、キャリア密度が10+16 cm-3以下、ホール移動度は1 cm2/V・sec以上となっている必要がある。これらの特性は、スパッタ条件を適宜調整することにより、容易に実現可能である。
このような酸化物半導体からなる非晶質薄膜は、広い温度範囲で作製しやすくなるとともに、構造が規定された非晶質であるが故に、大面積であっても均一な物性を発現しやすくなるため、表示装置等の用途に特に好ましい。
なお、非晶質であることは、X線吸収微細構造の広域微細構造測定から得られる動径分布関数において第二近接ピークが存在しない事で確認できる。局所構造的として第二近接ピークがない非晶質構造であるが故に、ナノ結晶や、微結晶等の秩序性の高い粒の分布に起因する面内特性分布が生じないと解釈される。
酸化物半導体薄膜2の「第一近接条件」は、インジウム原子周りのRDFにおける第一近接原子分布が2つ以上の分布を有し、0.8〜0.15 Å範囲の分布中心をLaとし、0.9〜2.0 Å範囲の分布中心をLbとおいたとき、RDFの強度比(χ(Lb)/χ(La))が2.0以下かつ1.4以上の関係を満たすものである。このときLa、Lbは第一近接原子分布が二つの正規分布からなると仮定し、ガウシアン関数を用いたカーブフィッティングにより求められる。RDF強度比の物理的意味合いは、In原子周りの酸素配位状況を示していると考えることができる。酸化インジウムの結晶構造において、インジウム原子まわりには酸素原子が八面体配位(六配位)している。非晶質の場合であっても最近接秩序は類似構造を持っていることが推察される。この時、強度の小さい短距離側の分布は、八面体頂点に位置する酸素、長距離側の分布は、頂点以外の酸素位置に対応すると考えられる。従って、この強度比はインジウム周りの酸素配位構造の尺度となる。その条件の理由については後述する。なお、この条件は、非晶質薄膜形成後の加熱処理の後に達成されても良い。例えば、DCスパッタ法により、スパッタパワーを500W、製膜基板温度を60〜250℃、装置内圧力を0.16 Pa、Ar/O2比10%以下の雰囲気で形成することができ、その熱処理条件として、例えば大気雰囲気下で350℃とすることができる。
次に、上述の酸化物半導体薄膜を用いたTFT基板の作製方法について説明する。図2は、酸化物半導体薄膜2を用いたTFTが形成された基板100の断面構造模式図であり、薄膜トランジスタ基板10のTFT形成部を拡大した断面構造を示す。本実施の形態において基板1上にドレイン電極11と、ソース電極12を離間させて形成するとともに、ドレイン電極11とソース電極12のそれぞれ少なくとも一部と接するように酸化物半導体薄膜2が形成され、さらにその上部からゲート絶縁膜13および、ゲート電極14をこの順で形成してなるトランジスタ構造が構成されている。本実施の形態において、基板1は、前述したように、光透過性を有するガラス基板や樹脂製基板を用いる。また、ドレイン電極11、ソース電極12およびゲート電極14に用いる電極材料には、例えば、酸化インジウムに錫、亜鉛等が添加されたITO、IZOや、ZnO、SnO2等の導電性酸化物からなる透明電極をはじめ、アルミニウム(Al)、銀(Ag)、銅(Cu)、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、金(Au)、タンタル(Ta)およびチタン(Ti)などの金属、およびこれらを含む合金等の金属電極を用いることができる。
また、異種材料積層構造において接合界面には程度の差ことあれ界面反応が必ず生じる。これを低減または増大させることを狙って、接合界面が形成される基板表面に界面層を形成したり、熱処理を加えたり、特定の雰囲気に晒したりするなどの処理が加えられてもよい。なお、電極材料については、電極として要求される導電率等の諸物性を満たせば、本実施の形態の効果を失わない範囲で上記以外の材料を選択することができること、また全てが同一材料である必要がないことは言うまでもない。
ゲート絶縁膜14を形成する材料としては、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、酸化マグネシウム、酸化ジルコニウム、酸化セリウム、酸化カリウム、酸化リチウム、酸化ナトリウム、酸化ルビジウム、酸化ハフニウム等の酸化物および、窒化物やその混合物を用いることができる。それらの積層化された膜を用いてもよい。ゲート絶縁膜の形成方法としては、化学気相成長法やスパッタ法または原子堆積法等が挙げられる。ゲート絶縁膜14は、他の構成要素に影響の無い範囲で、上記以外の材料、上記以外の膜形成方法についても、任意に選択することができる。
図2に示すTFTは、キャリア経路となるチャネル層の上部にゲート電極が設けられたトップゲート型のTFTである。
本発明の実施は、トップゲート構造に限らず、チャネル層の下にゲート電極が形成されたボトムゲート型および、チャネル層の上下両方にゲート電極が配置されたデュアルゲート型に適用してもよい。いずれもスイッチング動作特性の安定性(閾値電圧変動)に関して、なんら遜色ない効果が得られ、またチャネル層の形成される下地が、一般的に用いられる前記のゲート絶縁膜13上に形成されようとも酸化物半導体薄膜2の非晶質構造に大きな影響はなく、本発明の構造を満たすことができる。
本発明の実施は、トップゲート構造に限らず、チャネル層の下にゲート電極が形成されたボトムゲート型および、チャネル層の上下両方にゲート電極が配置されたデュアルゲート型に適用してもよい。いずれもスイッチング動作特性の安定性(閾値電圧変動)に関して、なんら遜色ない効果が得られ、またチャネル層の形成される下地が、一般的に用いられる前記のゲート絶縁膜13上に形成されようとも酸化物半導体薄膜2の非晶質構造に大きな影響はなく、本発明の構造を満たすことができる。
本発明の好ましい実施形態について前記記載の内容を引用しながら示す。基板1に透過性が優れたガラス基板を用い、その上部に酸化物半導体薄膜2を形成する。形成方法は量産性の観点からDCスパッタ法を選択し、そのターゲット材料として、酸化インジウム(In2O3)と酸化ガリウム(Ga2O3)と酸化亜鉛(ZnO)と酸化錫(SnO2)を原子数比で例えば1:1:2:2の比率で焼結されたものを用い、その製膜雰囲気はアルゴン(Ar)に酸素(O2)を10%含ませた雰囲気を使用する。また製膜時基板加熱は自然昇温を除いて250℃程度までとする。
図3は、このようにして形成された酸化物半導体薄膜の動径分布関数の例を示すグラフである。実線で示すグラフについて、La、Lbの位置を示している。一点鎖線のグラフは実線と異なるサンプルのものであり、La、Lbの位置は実線のグラフから若干シフトしている。それぞれのRDF強度比(χ(Lb)/χ(La))は、1.75と1.19であり、それぞれ異なる基板温度を用いて作成されている。図3に示したように、上記の酸化物半導体薄膜2については、最近接原子分布以外の分布は認められず、膜の構造がアモルファスであることが分かる。
図3は、このようにして形成された酸化物半導体薄膜の動径分布関数の例を示すグラフである。実線で示すグラフについて、La、Lbの位置を示している。一点鎖線のグラフは実線と異なるサンプルのものであり、La、Lbの位置は実線のグラフから若干シフトしている。それぞれのRDF強度比(χ(Lb)/χ(La))は、1.75と1.19であり、それぞれ異なる基板温度を用いて作成されている。図3に示したように、上記の酸化物半導体薄膜2については、最近接原子分布以外の分布は認められず、膜の構造がアモルファスであることが分かる。
図4は、上記の酸化物半導体薄膜2を用いた薄膜トランジスタのRDF強度比と閾値電圧変動(ΔVth)との関係を示すグラフである。このグラフから、局所構造はIn周りの動径分布関数における強度比が1.4以下となったとき、閾値変動が生じていることが分かる。これは、インジウム原子周りの酸素配位状況により、インジウム原子のもつ電子軌道を占める電子数・軌道が変化して特性を変化させているものと推定される。また強度比上限は、キャリア密度の測定下限から規定されている。2.0を超えるとき、キャリア密度は10+10 cm-3以下となることから、ホール測定等で評価することができない。この水準であっては、物性としてはほぼ絶縁体となることから、TFTの動作には適さない。
酸化物半導体薄膜2中のRDF強度比(χ(Lb)/χ(La))が2.0以下かつ1.4以上の関係を満たすような構成とすれば、電気的性質に関しては、キャリア密度が10+16 cm-3以下、ホール移動度は1 cm2/V・sec以上となる。キャリア密度の下限値は10+11 cm-3であり、ホール移動度の上限は実験的に30 cm2/V・secである。
図4の結果から、上記の「第一近接条件」を満たす酸化物半導体薄膜を薄膜トランジスタに用いた場合に、閾値電圧の変動がない安定なトランジスタのスイッチング動作を得ることができる。また、局所構造からも非晶質であることが担保されるため、大面積に形成する場合にあっても面内均一性の高い酸化物半導体薄膜を得ることができる。
実施の形態2.
なお、実施の形態1では、基板1にガラス基板を用いて酸化物半導体薄膜を構成したが、基板1には、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)などからなる樹脂製基板を用いることもできる。光透過性を有する基板1と、酸化物半導体薄膜2との接合界面に、界面層3を介在させてもよい。図5は、基板1上に形成された酸化物半導体薄膜2の断面模式図である。例えば、界面層3として非晶質の酸化シリコン層を介在させることにより、酸化物半導体薄膜2の形成条件を、ガラス基板上に形成する場合に近づけることができる。
なお、実施の形態1では、基板1にガラス基板を用いて酸化物半導体薄膜を構成したが、基板1には、ポリエチレンテレフタレート(PET)、ポリカーボネート(PC)などからなる樹脂製基板を用いることもできる。光透過性を有する基板1と、酸化物半導体薄膜2との接合界面に、界面層3を介在させてもよい。図5は、基板1上に形成された酸化物半導体薄膜2の断面模式図である。例えば、界面層3として非晶質の酸化シリコン層を介在させることにより、酸化物半導体薄膜2の形成条件を、ガラス基板上に形成する場合に近づけることができる。
PETやPC等の樹脂製透光性基板では、これを形成する有機高分子が規則正しく配向していたとしても、その周期間隔は、酸化物半導体薄膜2内部の動径分布とは大きく異なるため、局所的な結晶化などは生じず、面内均一性の高い非晶質構造を維持することができる。そのため、ガラス基板上に形成する場合と比べて、本発明によって規定する局所構造とほぼ相違ない構造をとることが可能になる。なお、上部に形成する薄膜の厚みを一般的なTFTのチャネル層厚(100 nm程度)以下とすれば、PET、PCの屈曲性とTFTの性能確保を両立することができる。
実施の形態3.
また、実施の形態1で用いた酸化物半導体薄膜形成に用いるスパッタターゲットにおいて、酸化インジウム(In2O3)と、酸化ガリウム(Ga2O3)と、酸化亜鉛(ZnO)とが焼結されたものを用いてもよい。実施の形態1と比較すると、錫等の添加を伴わない組成を用いるものである。
また、実施の形態1で用いた酸化物半導体薄膜形成に用いるスパッタターゲットにおいて、酸化インジウム(In2O3)と、酸化ガリウム(Ga2O3)と、酸化亜鉛(ZnO)とが焼結されたものを用いてもよい。実施の形態1と比較すると、錫等の添加を伴わない組成を用いるものである。
この時、前述のRDF強度比を計算する上でのLaとLbの位置は、共に実施の形態1に比べてわずかに(10 pm程度)拡がる。これは、実施の形態1と、本実施の形態3とでは、スパッタターゲット組成によって、形成される酸化物半導体薄膜内部の密度が異なることに起因した変化と考えられる。実施の形態1の例では理論値的に、密度は約6.4 g/cm3であるのに対し、本実施の形態3では約6.0 g/cm3となる。全体膜密度が低下することを反映して、局所構造が拡張したと解釈することができる。
以上のように形成された薄膜トランジスタについても、チャネル層が面内均質性に優れ、またTFT動作に好適な電気的諸物性を発現することが可能であり、量産性に優れた半導体装置となる。
実施の形態4.
電子の経路となるチャネル層として、実施の形態1に記載の酸化物半導体薄膜を用いた半導体装置としてガラス基板を用いたTFTアレイ基板を作製し、ゲートバイアス温度ストレス試験(BTS試験)を実施した。DCスパッタのターゲットは、酸化インジウム(In2O3)、酸化ガリウム(Ga2O3)、酸化亜鉛(ZnO)、酸化錫(SnO2)を原子数比1:1:2:2で焼結したものを用いた。スパッタ時の雰囲気は、Ar/O2比が10%であった。
電子の経路となるチャネル層として、実施の形態1に記載の酸化物半導体薄膜を用いた半導体装置としてガラス基板を用いたTFTアレイ基板を作製し、ゲートバイアス温度ストレス試験(BTS試験)を実施した。DCスパッタのターゲットは、酸化インジウム(In2O3)、酸化ガリウム(Ga2O3)、酸化亜鉛(ZnO)、酸化錫(SnO2)を原子数比1:1:2:2で焼結したものを用いた。スパッタ時の雰囲気は、Ar/O2比が10%であった。
図6は、上記のTFTアレイ基板の薄膜トランジスタにおける酸化物半導体薄膜のRDF強度比と、BTS試験時の閾値電圧シフトとの関係を示すグラフである。これは、それぞれ異なる基板温度を用いて作成された、RDF強度比が異なる酸化物半導体薄膜を用いた2種類のTFTアレイ基板について、温度が+70℃の状態で、ゲート電圧が±20V、2000sの連続駆動を実施した結果である。PBTSは、正バイアス印加事のVthシフト量を、LNBTS(POSI)、LNBTS(NEGA)はそれぞれ、光照射下における負バイアス印加事の正シフト量、負シフト量を示す。RDF強度比が2.32の値は、RDF強度比1.78の値にて規格化されている。RDF強度比が1.78のTFTは、本発明の第一近接条件を満たし、RDF強度比が2.32のTFTは、本発明の第一近接条件を満たしていない。第一近接条件を満たしているサンプルは、閾値電圧シフト量が相対的に小さくなっていることが分かる。
すなわち、製膜条件をコントロールすることにより、上記の第一近接条件を満たすようなアモルファス酸化物半導体薄膜を形成し、これをチャネル層として用いることにより、動作の安定性に優れたTFT基板を得ることが出来る。
また、上記のTFTアレイ基板を用いて、LCDやOLEDの素子を構成し、画素毎にTFTを配置することにより、量産性に優れるとともに、消費電力の小さい表示素子を得ることができる。上記の表示素子の具体的な製造方法は、TFT形成以外について、既存の方法を用いることができる。
1 基板
2 酸化物半導体薄膜
10 薄膜トランジスタ
11 ドレイン電極
12 ソース電極
13 ゲート酸化膜
14 ゲート電極
2 酸化物半導体薄膜
10 薄膜トランジスタ
11 ドレイン電極
12 ソース電極
13 ゲート酸化膜
14 ゲート電極
Claims (4)
- 酸化インジウムと酸化亜鉛と酸化ガリウムとを含有する非晶質薄膜からなる酸化物半導体薄膜であって、
キャリア密度が1011 cm-3以上、1016 cm-3以下、ホール移動度が1 cm2/V・sec以上、30 cm2/V・sec以下であり、
広域X線吸収微細構造測定より得られる動径分布関数χにおいて、第一近接原子分布が二つの分布中心を有し、
0.8〜0.15Åの範囲の分布中心位置をLa、
0.9〜2.0Åの範囲の分布中心位置をLbとおいたとき、
前記動径分布関数χの強度比(χ(Lb)/χ(La))が1.4以上、2.0以下の関係を満たす酸化物半導体薄膜。 - 酸化インジウムと酸化ガリウムと酸化亜鉛と酸化錫とを原子数比で1:1:2:2の比率で混合して焼結したターゲット材料を用いて、
スパッタリング法によって製膜されたことを特徴とする、請求項1に記載の酸化物半導体薄膜。 - キャリアの経路となるチャネル層に請求項1または2のいずれかに記載の酸化物半導体薄膜を用いた薄膜トランジスタ素子。
- 請求項3に記載の薄膜トランジスタ素子をマトリクス状に配列して、マトリクス状に配列した画素の表示制御を行う表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007913A JP2016134489A (ja) | 2015-01-19 | 2015-01-19 | 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007913A JP2016134489A (ja) | 2015-01-19 | 2015-01-19 | 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016134489A true JP2016134489A (ja) | 2016-07-25 |
Family
ID=56464491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015007913A Pending JP2016134489A (ja) | 2015-01-19 | 2015-01-19 | 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016134489A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020027882A (ja) * | 2018-08-13 | 2020-02-20 | 株式会社アルバック | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080936A (ja) * | 2008-08-28 | 2010-04-08 | Canon Inc | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ |
JP2010118407A (ja) * | 2008-11-11 | 2010-05-27 | Idemitsu Kosan Co Ltd | エッチング耐性を有する薄膜トランジスタ、及びその製造方法 |
JP2014225626A (ja) * | 2012-08-31 | 2014-12-04 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
-
2015
- 2015-01-19 JP JP2015007913A patent/JP2016134489A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080936A (ja) * | 2008-08-28 | 2010-04-08 | Canon Inc | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ |
JP2010118407A (ja) * | 2008-11-11 | 2010-05-27 | Idemitsu Kosan Co Ltd | エッチング耐性を有する薄膜トランジスタ、及びその製造方法 |
JP2014225626A (ja) * | 2012-08-31 | 2014-12-04 | 株式会社神戸製鋼所 | 薄膜トランジスタおよび表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020027882A (ja) * | 2018-08-13 | 2020-02-20 | 株式会社アルバック | 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210020784A1 (en) | SEMICONDUCTOR FILM COMPRISING AN OXIDE CONTAINING IN ATOMS, Sn ATOMS AND Zn ATOMS | |
TWI400806B (zh) | A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor | |
KR101291977B1 (ko) | 반도체 박막, 그의 제조 방법, 박막 트랜지스터 및 액티브매트릭스 구동 표시 패널 | |
TWI487118B (zh) | Semiconductor device | |
US7998372B2 (en) | Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel | |
TWI595668B (zh) | 氧化物半導體薄膜及薄膜電晶體 | |
US8207530B2 (en) | Oxide semiconductor and thin film transistor including the same | |
JP2008192721A (ja) | 薄膜トランジスタ及びその製造方法 | |
TW201012958A (en) | Sputtering target for oxide semiconductor, comprising ingao3(zno) crystal phase and process for producing the sputtering target | |
TW200937528A (en) | Patterned crystalline semiconductor thin film, process for producing thin-film transistor and field effect transistor | |
US9806097B2 (en) | Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus | |
JP2010251604A (ja) | 薄膜トランジスタの製造方法 | |
WO2014080996A1 (ja) | 酸化物半導体薄膜とその製造方法および薄膜トランジスタ | |
JP6036984B2 (ja) | 酸窒化物半導体薄膜 | |
JP2016134489A (ja) | 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子 | |
JP5702447B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
JP5678149B2 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル | |
KR20120050565A (ko) | 금속 도핑된 산화물 반도체 박막 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |