TWI595668B - 氧化物半導體薄膜及薄膜電晶體 - Google Patents

氧化物半導體薄膜及薄膜電晶體 Download PDF

Info

Publication number
TWI595668B
TWI595668B TW102136713A TW102136713A TWI595668B TW I595668 B TWI595668 B TW I595668B TW 102136713 A TW102136713 A TW 102136713A TW 102136713 A TW102136713 A TW 102136713A TW I595668 B TWI595668 B TW I595668B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
thin film
semiconductor thin
film
oxide
Prior art date
Application number
TW102136713A
Other languages
English (en)
Other versions
TW201427033A (zh
Inventor
中山德行
Original Assignee
住友金屬鑛山股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友金屬鑛山股份有限公司 filed Critical 住友金屬鑛山股份有限公司
Publication of TW201427033A publication Critical patent/TW201427033A/zh
Application granted granted Critical
Publication of TWI595668B publication Critical patent/TWI595668B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

氧化物半導體薄膜及薄膜電晶體
本發明係關於一種作為薄膜電晶體的通道層材料之氧化物半導體薄膜及使用該氧化物半導體薄膜之薄膜電晶體。
薄膜電晶體(Thin Film Transistor;TFT)為場效電晶體(Field Effect Transistor:FET)的一種。TFT就基本構成而言,係具備閘極端子、源極端子及汲極端子的3端子元件,使用成膜於基板上的半導體薄膜,作為電子或電洞移動的通道層,對閘極端子施予電壓,控制流動於通道層的電流,具有開關源極端子與汲極端子之間的電流之功能的主動元件。
目前,作為TFT的通道層,廣泛使用多晶質矽膜、或非晶質矽膜。特別是非晶質矽膜,由於可對大面積的第10代玻璃基板均勻地成膜,被廣泛利用來作為液晶面板用TFT的通道層。但是,作為載體之電子的移動度(載體移動度)為低至1cm2/Vsec以下,難以應用於其高精細面板用TFT。亦即,伴隨液晶的高精細化,要求TFT的高 速驅動,但為了實現如此之TFT的高速驅動,必須於通道層使用顯示比非晶質矽膜的載體移動度1cm2/Vsec更高之載體移動度的半導體薄膜。
然而,多晶質矽膜由於顯示100cm2/Vsec左右的高載體移動度,作為以高精細面板用TFT為對象之通道層材料具有充分的特性。但是,多晶質矽膜因在結晶粒界之載體移動度低,故缺乏基板的面內均勻性,產生所謂TFT特性不均的問題。而且,多晶質矽膜的製造步驟係在300℃以下的較低溫下形成非晶質矽膜後,藉由退火(anealing)處理步驟而結晶化。該退火處理步驟因應用準分子雷射退火等之特殊設備,故需要高的營運成本。此外,由於可對應的玻璃基板之大小亦止於第5代的程度,在成本的降低上有限,製品的開發亦受限。
因此,實際情形係需要一種兼具非晶質矽膜及多晶質矽膜的優異特性,且可以低成本取得之通道層材料。
對於如此的情況,於日本公開專利特開2010-182924號公報中,已提出以氣相成膜法成膜且由In、Ga、Zn及O的元素所構成之透明非晶質氧化物薄膜(a-IGZO膜),該氧化物的組成係經結晶化時的組成為InGaO3(ZnO)m(m為未達6的自然數)之透明半絕緣性非晶質氧化物薄膜,及以該透明半絕緣性非晶質氧化物薄膜作為通道層的薄膜電晶體。該透明半絕緣性非晶質氧化物薄膜,係未添加雜質離子,而載體移動度比1cm2/Vsec還高,且載體濃度可為1016cm-3以下。
但是,於日本公開專利特開2010-182924號公報所提出之以濺鍍法、脈衝雷射蒸鍍法的任一種氣相成膜法成膜之a-IGZO膜,基本上顯示1至10cm2/Vsec的範圍之較高的載體移動度,但是,起因於非晶質氧化物薄膜原本就容易產生氧空缺或對於熱等外在的因素作為載體的電子之動作未必安定,有TFT等的裝置之動作常常成為不安定的問題。再者,若被指出於非晶質膜特有之可見光照射下對TFT元件連續施加負偏壓,臨界電壓(threshold voltage)在負側有偏移的現象(光負偏壓劣化現象)之發生,在液晶等的顯示器用途上成為很嚴重的問題。
另一方面,於日本公開專利特開2008-192721號公報或特開2010-251606號公報中,係提出一種以不需要高溫之製程,而可於高分子基材製作元件,且可以低成本達成得到高性能、高可靠性之薄膜電晶體為目的,並適用於通道層摻雜錫、鈦、鎢等的任一種之氧化銦膜,或於通道層摻雜鎢與鋅及/或錫的氧化銦膜。該等之技術係利用摻雜鎢的氧化銦,或摻雜鎢及鋅摻雜的氧化銦膜中保持非晶性的傾向、熱安定性或膜平坦性者。該等之氧化物薄膜係因在不加熱基板而藉由濺鍍成膜所得到,且成膜後不實施退火處理,故為非晶質膜。該等非晶質氧化物薄膜應用於通道層的結果,於TFT元件中,可達成5cm2/Vsec左右的載體移動度。但是,該等非晶質氧化物薄膜,既然為非晶質膜,就有容易產生氧空缺,且對於熱等外在因素不安定的問題,又有於非晶質膜產生特有的光負偏壓 劣化現象的問題。
[專利文獻]
[專利文獻1]日本公開專利特開2010-182924號公報
[專利文獻2]日本公開專利特開2008-192721號公報
[專利文獻3]日本公開專利特開2010-251606號公報
本發明之目的在於解決作為氧化物半導體薄膜的氧化物非晶質薄膜具有的問題,藉由氧化物結晶質薄膜,提供具備較高之載體移動度,且適宜作為薄膜電晶體(TFT)的通道層材料之氧化物半導體薄膜。
本發明人等,對於可適用於氧化物半導體薄膜之氧化物非晶質薄膜的替代材料,進行專心研究。具體上,累積對於以濺鍍法所得到之銦及鎢的氧化物,以及銦、鎢及鋅的氧化物作為主成分之非晶質氧化物半導體薄膜,藉由實施退火處理,形成結晶質氧化物半導體薄膜的實驗。此時,對於已結晶化的氧化物半導體薄膜顯現載體移動度高的條件,亦即作為氧化物半導體薄膜的銦及鎢的氧化物,或銦、鎢及鋅的氧化物的組成、膜厚及使之結晶化的條件等,進行詳細的研究。
其結果得到如下的見識,即藉由 (1)以銦及鎢的氧化物作為主成分之氧化物半導體薄膜 中,鎢含量就W/In原子數比為0.005至0.12,或者銦、以鎢及鋅的氧化物作為主成分之氧化物半導體薄膜中,鎢含量就W/In原子數比為0.005至0.12以及鋅含量就Zn/In原子數比為0.001至0.05;(2)任一氧化物半導體薄膜亦藉由實施退火處理,而僅由方鐵錳礦(bixbyite)型構造的In2O3相所構成的結晶質薄膜;(3)藉由任一氧化物半導體薄膜的膜厚亦控制於15至200nm的範圍;俾所得到之氧化物半導體薄膜,顯示比1cm2/Vsec還高的載體移動度、低至1018cm-3以下的載體濃度,適合於作為薄膜電晶體(TFT)的通道層材料之氧化物半導體薄膜。本發明係基於此見識而完成者。
亦即,本發明的氧化物半導體薄膜,其特徵為包含:含有銦及鎢的氧化物,鎢含量就W/In原子數比為0.005至0.12,為結晶質,只由方鐵錳礦型構造的In2O3相所構成,且載體濃度為1×1018cm-3以下,載體移動度高於1cm2/Vsec。
前述鎢含量就W/In原子數比較佳為0.01至0.05,更佳為0.015至0.035。
構成本發明的氧化物半導體薄膜之前述氧化物中亦可更含有鋅。亦即,本發明的氧化物半導體薄膜,係亦可藉由含有銦、鋅及鎢的氧化物所構成,此時,其特徵為鎢含量就W/In原子數比為0.005至0.12,鋅含量就Zn/In原子數比為0.05以下,為結晶質,只由方鐵錳礦型構造的In2O3相所構成,且載體濃度為1×1018cm-3以下,載體移動度高於1cm2/Vsec。
於該氧化物半導體薄膜中,前述鎢含量就W/In原子數比較佳為0.01至0.05,更較佳為0.015至0.035。而且,前述鋅含量就Zn/In原子數比較佳為0.003至0.03,更較佳為0.005至0.02。
本發明的氧化物半導體薄膜的膜厚,較佳為15至200nm,更較佳為30至150nm更理想,最佳為40至100nm。
於本發明的氧化物半導體薄膜中,較佳為平均結晶粒徑為10nm以上,更較佳為20nm以上。
如此,於本發明的氧化物半導體薄膜係藉由至少對於組成及膜厚而適當地限制,可使載體移動度為3cm2/Vsec以上,又可為10cm2/Vsec以上。而且,載體濃度亦可為1×1016至1×1017cm-3
本發明的薄膜電晶體(TFT)係具備源極電極、汲極電極、閘極電極、通道層及閘極絕緣層,其特徵為前述通道層係藉由本發明的氧化物半導體薄膜所構成。
本發明的氧化物半導體薄膜,由於為氧化物結晶質薄膜,具有超過1cm2/Vsec的高載體移動度,同時不易產生氧空缺,對於熱等外在因素安定,且不會產生光負偏壓劣化現象的問題。
而且,本發明的氧化物半導體薄膜係將特定組成的氧化物非晶質薄膜例如在400℃以下的溫度進行退火處理,可得到只由方鐵錳礦型構造的In2O3相所構成且具有高結 晶性的氧化物結晶質薄膜。
因此,使用本發明的氧化物半導體薄膜作為通道層材料,可以低成本實現TFT特性之提升,在工業上的意義極大。
1‧‧‧閘極電極
2‧‧‧閘極絕緣層
3‧‧‧通道層
4‧‧‧源極電極
5‧‧‧汲極電極
第1圖係本發明的TFT元件的剖面示意圖。
第2圖係表示實施例2的氧化物半導體薄膜以X射線繞射測定的結果之圖。
以下,詳細說明有關本發明的氧化物半導體薄膜以及使用該氧化物半導體薄膜作為通道層材料之薄膜電晶體(TFT)。
1.氧化物半導體薄膜
(a)組成
本發明之含有銦及鎢的氧化物所構成之結晶質氧化物半導體薄膜,係必須將鎢含量就W/In原子數比控制於0.005至0.12,較佳為0.01至0.05,更佳為0.015至0.035的範圍。
作為適用於TFT的氧化物半導體薄膜,係必須將載體濃度控制於1×1018cm-3以下,較佳為1×1016至1×1017cm-3的範圍,但藉由使鎢含量就W/In原子數比為0.005以上,可容易地達成如此的載體濃度。再者,為了安定地使載體濃度控制於1×1016至1×1017cm-3的範圍,較佳係使鎢含量就 W/In原子數比控制於0.01以上,更佳係控制於0.015以上。
又,不含有其他添加元素之只有銦的氧化物所構成之結晶質氧化物半導體薄膜的載體源,主要為氧空缺,但認為藉由添加鎢,可抑制其生成。另一方面,結晶質氧化物半導體薄膜中的鎢成為6價離子或5價離子,形成所謂離子化雜質散射中心(ionized impurity scattering center)而動作,成為載體散射的原因,藉由鎢的添加,載體移動度降低。具體上,若鎢含量就W/In原子數比超過0.12,載體散射變得顯著,載體移動度成為1cm2/Vsec以下。亦即,為了使載體移動度為1cm2/Vsec以上,必須使鎢含量就W/In原子數比為0.12以下。再者,從使載體移動度安定地為10cm2/Vsec以上的觀點,較佳係鎢含量就W/In原子數比為0.05以下,更佳為0.035以下。
構成本發明的氧化物半導體薄膜之氧化物,係可含有鋅。由含有銦、鎢及鋅的氧化物所構成的氧化物半導體薄膜,係依與含有銦及鎢的氧化物所構成的氧化物半導體薄膜相同的理由,鎢含量就W/In原子數比控制於0.005至0.12,較佳為0.01至0.05,更佳為0.015至0.035的範圍。
另一方面,對於鋅含量係就Zn/In原子數比控制於0.05以下。氧化物半導體薄膜中的鋅,因形成2價離子而動作,故取代成結晶質的In2O3相之In部位時,即使為相同的載體,並非電子而產生電洞。電洞被認為係藉中和而消滅因氧空缺所產生的電子。亦即,在上述範圍,藉添加鋅,可能降低載體濃度。
然而,若鋅含量就Zn/In原子數比超過0.05,因結晶化溫度變高,難以得到結晶質的氧化物半導體薄膜,或者即使可得到結晶質的氧化物半導體薄膜,亦成為其結晶性低者。再者,為了安定地得到降低載體濃度之效果,鋅含量就Zn/In原子數比較佳為0.003至0.03,更佳為0.005至0.02。
再者,於本發明的氧化物半導體薄膜中,除去不可避免的雜質,藉由銦及鎢所構成的氧化物或者銦、鋅及鎢所構成的氧化物所構成者之外,亦可包含:以銦及鎢、或者銦、鋅及鎢作為主成分而於氧化物半導體薄膜的用途中,藉由適當含有不可避免的雜質以外的習知添加元素的氧化物所構成者。作為如此的添加元素,可舉例如鎵、鋁、鉻、鐵或鉭等。該等之添加元素的含量,使添加元素的含量作為M,而就M/In原子數較佳為0.003至0.03,更佳為0.005至0.02。添加元素的含量就M/In原子數比未達0.003時,無法得到其效果。另一方面,若超過0.03,就與銦、鎢或鋅的含量的關係,無法得到所期望的特性。
(b)生成相及組織
本發明的氧化物半導體薄膜,係結晶質,實質上只由方鐵錳礦型構造的In2O3相所構成。於方鐵錳礦型構造的In2O3相中,形成In及O所構成的InO6八面體構造,相鄰的InO6八面體構造共有嵴,In-In之間的距離變短。因此,成為載體的電子軌道之重疊變大,載體移動度提高。包含鎢、鋅之銦以外的元素,係固態溶解於該方鐵錳礦型構造 的In2O3相。此處,所謂實質上不包含方鐵錳礦型構造的In2O3相以外的結晶相,係意指於本發明的氧化物半導體薄膜中,除了只由方鐵錳礦型構造的In2O3相所構成者之外,尚包含些許InO6八面體構造共有嵴的In2O3相以外的結晶相者,如氧化物半導體薄膜的特性(載體濃度及載體移動度)包含於本發明的範圍,亦可含有。再者,氧化物半導體薄膜的生成相及組織,可藉由X射線繞射測定而求得。
(c)平均結晶粒徑
又,於本發明的氧化物半導體薄膜中,構成氧化物半導體薄膜的結晶粒之大小,亦即平均結晶粒徑較佳為10nm以上,更佳為20nm以上。藉由平均結晶粒徑10nm以上的結晶粒所構成,因結晶粒界之載體的散射變少,故可使載體移動度安定地為1cm2/Vsec以上。平均結晶粒徑的上限值,並無特別限制,但從存在於通道層的結晶粒界的分佈為均一者的觀點,較佳為1000nm以下。再者,平均結晶粒徑係例如可源自X射線繞射測定的結果之算出、或藉SEM、EBSD觀察圖的圖像解析等來求得。
(d)膜厚
本發明的氧化物半導體薄膜的膜厚,較佳係控制於15至200nm,更佳係30至150nm,最佳係40至100nm。
一般,不限於氧化物,半導體薄膜常形成於玻璃基板。亦即,於非晶質的基板上,形成結晶質的基板。因此,於本發明的氧化物半導體薄膜中,膜厚未達15nm時,亦依鎢或鋅的添加量而異,但即使受基板的影響而在400℃左 右的高溫下施以退火處理時,有時作為前驅物之氧化物非晶質薄膜不結晶化。或者,即使該氧化物非晶質薄膜結晶化,有時亦無法得到充分的結晶性。結果,變成無法得到高的載體移動度。而且,使所得之結晶膜中之平均結晶粒徑為10nm以上變困難。
以基板為非晶質之氧化物半導體薄膜對結晶性的影響,係藉由使氧化物半導體薄膜的膜厚為30nm以上來進一步降低,但藉由為40nm以上,可安定地排除其影響。但,若考慮成本面時,較佳係使膜厚為200nm以下,更佳為150nm以下,最佳為100nm以下。再者,藉由使膜厚控制於100nm左右,本發明的氧化物半導體薄膜形成於玻璃基板時,藉由光學干涉,可期待藍色光的透過率之提昇。因此,應用於透明TFT時,較佳係調整膜厚為100nm左右。
2.氧化物半導體薄膜的製造方法
(a)成膜
(a-1)原材料
本發明的氧化物半導體薄膜,係使用氧化物燒結體的靶材、錠劑(tablet),藉由濺鍍法、離子鍍法等的習知成膜技術,形成於基板上。此時,成為原材料的氧化物燒結體的金屬元素組成比,係與本發明的氧化物半導體薄膜之金屬元素組成比相同。亦即,含有銦及鎢的氧化物燒結體,係使其鎢含量就W/In原子數比為0.005至0.12,較佳為0.01至0.05,更佳為0.015至0.035。同樣地,於銦、鎢及鋅所構成的氧化物燒結體中,係使其鎢含量就W/In原子數比為 0.005至0.12,較佳為0.01至0.05,更佳為0.015至0.035,鋅含量就Zn/In原子數比為0.05以下,較佳為0.003至0.03,更佳為0.005至0.02。
作為銦及鎢所構成的氧化物燒結體,主要使用只由方鐵錳礦型構造的In2O3相所構成的氧化物燒結體。鎢固態溶解於該In2O3相中。但是,鎢不固態溶解之In2O3相,亦即除了不可避免的雜質,任何元素亦不固態溶解之In2O3亦可共存。又,以WO3、WO2等的氧化鎢之形態,或In2W3O12等氧化銦-氧化鎢間的複合氧化物之形態,In2O3相以外的結晶相分散於氧化銦燒結體中之氧化物燒結體,亦可作為靶材、錠劑的材料。
但是,相對於In2O3相,其他之結晶相的面積比率必須為10%以下之比率。例如,於一般的直流(DC)濺鍍法,為了提高成膜速度,係進行提高投入的直流電力。此時,若上述面積比率超過10%,認為在進行濺鍍的同時,In2O3相以外的結晶相變成小結核(nodule)成長的起始點。另一方面,將於In2O3相以外的結晶相的面積比率控制於10%以下時,實質上In2O3相以外的結晶相被細微分散,變成很難成為小結核成長的起始點之構造。藉由使如此的氧化物燒結體作為靶材、錠劑的材料,於成膜時,即使提高投入的直流電力,亦可抑制小結核的產生,因不易產生電弧等的異常放電,故可提高成膜的效率。
由銦、鋅及鎢所構成的氧化物燒結體,亦主要以方鐵錳礦型構造的In2O3相所構成。鎢及/或鋅固態溶解於該 In2O3相,但鎢及鋅不固態溶解之In2O3相,亦即除了不可避免的雜質,亦可存在任何元素亦不固態溶解之In2O3。In2O3相以外,與由銦及鎢所構成的氧化物燒結體同樣地,亦可以WO3、WO2等的氧化鎢的形態,或以In2W3O12等氧化銦-氧化鎢間的複合氧化物的形態,使用In2O3相以外的結晶相就面積比率10%以下分散之氧化物燒結體。
但是,較佳係不形成六方晶層狀化合物In2O3(ZnO)m(m=2至20)。若形成此化合物時,結晶化溫度會顯著上升,以400℃左右的退火處理,難以提高結晶化或結晶性。
再者,由銦及鎢所構成的氧化物燒結體靶材,以及由銦、鋅及鎢所構成的氧化物燒結體靶材中,就In2O3相以外的結晶相而言,即使以WO3、WO2等的氧化鎢的形態,或以In2W3O12等氧化銦-氧化鎢間之複合氧化物的形態含有其他結晶相時,亦可使用該等之氧化物燒結體作為靶材或錠劑,而以濺鍍法或離子鍍法進行成膜所得之氧化物半導體薄膜,只由In2O3相所構成,鎢或鋅係變成固態溶解於In2O3相中。
(a-2)成膜條件
本發明的氧化物半導體薄膜,使用一般的濺鍍法、離子鍍法,以該等之方法藉由一般所採用的條件,可進行成膜。本發明的氧化物半導體薄膜藉由濺鍍法形成於基板上時,特別地,若為直流濺鍍法,成膜時的熱影響少,可高速成膜,故在工業上可利用。
就基板而言,係以玻璃基板為代表,但只要為矽等可 被使用來作為半導體裝置用基板者即可,其他,亦只要可承受上述製程之溫度者即可,可使用樹脂板、樹脂薄膜作為基板。
基板溫度較佳係形成為含有銦及鎢的氧化物、或含有銦、鋅及鎢的氧化物所構成的非晶質膜之結晶化溫度以下。使基板溫度為結晶化溫度以上時,因成膜時該等之氧化物會結晶化,在其後的退火處理中氧空缺未進行消滅,結果,有時很難將載體濃度控制於1×1018cm-3以下。從如此的觀點,基板溫度若膜厚為15至70nm的範圍,在200℃以下,若膜厚為70至200nm的範圍,較佳為100℃以下。任一情況下,更佳係從室溫至100℃為止的範圍。
對於其他之成膜條件,並無特別限制,必須依據成膜方法或成膜裝置等而適當選擇。例如,使本發明的氧化物半導體薄膜藉直流濺鍍法製膜時,使濺鍍裝置的腔體內真空排氣至2×10-4Pa以下之後,導入濺鍍氣體,使氣體壓力為0.1至1Pa,較佳係0.2至0.8Pa,更佳係0.2至0.5Pa。此時所使用的濺鍍氣體較佳係例如由惰性氣體及氧氣,特別是氬氣及氧氣所構成的混合氣體。然後,使靶材-基板間距離調整為10至100mm,較佳為40至70mm的範圍,再者,相對於濺鍍的面積,以使直流電力亦即直流電力密度為1至3W/cm2左右的範圍,施以直流電力,產生直流電漿,進行5至30分鐘的前置濺鍍後,依需要,調整基板位置之後,宜以相同之條件進行濺鍍。
(b)結晶化
就得到結晶質的氧化物半導體薄膜的方法而言,有如下:將基板溫度控制於室溫至150℃的溫度範圍,形成非晶質膜後,使該非晶質膜在結晶化溫度以上進行退火處理而結晶化的方法;或者,藉由將基板加熱至氧化物半導體薄膜的結晶化溫度以上之後進行成膜,以得到結晶質的氧化物半導體薄膜的方法。於本發明中,可採用任一種方法,但若考量藉由退火處理而有效率地使氧空缺消滅,或者以後述之濕式蝕刻等進行細微加工的容易性,宜藉由前者的方法得到結晶質的氧化物半導體薄膜。再者,於本發明中,即使採用任一種方法時,可使退火處理之加熱溫度為400℃以下。
為了使本發明的氧化物半導體薄膜結晶化,於退火處理時,使加熱溫度為250℃以上,較佳為300℃以上,更佳為350℃以上。但是,對於退火處理之手段,除使用退火爐之外,可廣泛地使用習知的退火處理用的手段,可適用包含依據各別手段之退火溫度的退火條件。
(c)細微加工
本發明的氧化物半導體薄膜係藉由濕式蝕刻或乾式蝕刻而在TFT等的用途進行必需的細微加工。最初形成非晶質膜,然後,在結晶化溫度以上進行熱處理而使氧化物半導體薄膜結晶化的方法時,非晶質膜形成後,可實施以使用弱酸的濕式蝕刻進行加工。只要為弱酸大概皆可使用,但以草酸為主成分的弱酸較佳。例如,可使用關東化學(股)公司製的透明導電膜蝕刻液(ITO-06N)等。於乾式蝕刻的情 況下係對於結晶化後的氧化物半導體薄膜或成膜時直接成膜於基板之結晶質氧化物半導體薄膜,亦可使用適當的蝕刻氣體進行加工。
3.TFT元件及其製造方法
本發明的薄膜電晶體(TFT)係如上述般,其特徵係於通道層材料應用由含有銦及鎢的氧化物所構成的氧化物半導體薄膜,或由含有銦、鋅及鎢的氧化物所構成的氧化物半導體薄膜之點。TFT的構造係未被限定,但可例如第1圖所示的構成之TFT元件。
第1圖的TFT元件,係於藉熱氧化於表面形成SiO2膜之SiO2/Si基板上,藉由本發明的氧化物半導體薄膜、及Au/Ti積層電極所構成。於該構成中,閘極電極1為Si基板、閘極絕緣層2為SiO2膜,通道層3為本發明的氧化物半導體薄膜、源極電極4及汲極電極5為以Au/Ti積層電極所構成。
於第1圖的TFT元件中,係使用SiO2/Si基板,但基板係不受此限定者,亦可使用以往被使用來作為包含薄膜電晶體的電子裝置之基板者。例如,除SiO2/Si基板或Si基板之外,可使用無鹼玻璃、石英玻璃等的玻璃基板。而且,亦可使用各種金屬基板、塑膠基板、聚醯亞胺等不透明之耐熱性高分子薄膜基板等。
對於閘極電極1,於第1圖的TFT元件中,係以Si基板構成,但不限於此。例如可使用Mo、Al、Ti、Au、Pt等金屬薄膜、該等金屬的導電性氧化物、氮化物薄膜或氧 氮化物薄膜或各種導電性高分子材料。於透明TFT時,可使用氧化銦錫(ITO)等的透明導電膜。再者,亦可使用具有與本發明的氧化物半導體薄膜相同金屬元素組成的氧化物半導體薄膜作為透明導電膜。於該閘極電極1,係要求良好的導電性。該等之電極的比電阻(specific resistance),宜控制於1×10-6至1×10-1Ω‧cm的範圍,更宜控制於1×10-6至1×10-3Ω‧cm的範圍。
又,閘極絕緣層2係可使用以SiO2、Y2O3、Ta2O5、Hf氧化物等的金屬氧化物薄膜、或SiNx等金屬氮化物薄膜、亦或聚醯亞胺為首之絕緣性高分子材料等習知的材料。閘極絕緣層2的比電阻,宜為1×106至1×1015Ω‧cm的範圍,更宜為1×1010至1×1015Ω‧cm。
通道層3的比電阻,無特別限制,但宜控制於1×10-1至1×106Ω‧cm,特別宜控制於1×100至1×103Ω‧cm。本發明的氧化物半導體薄膜的比電阻,係藉由濺鍍法或離子鍍法之成膜條件、以及結晶化的退火處理之條件的選擇,可調整氧空缺的生成量,故可比較容易控制。
就作為源極電極4及汲極電極5而言,與閘極電極1同樣地,可使用Mo、Al、Ti、Au、Pt等金屬薄膜、該等金屬的導電性氧化物或氮化物薄膜、或者各種導電性高分子材料、亦或作為透明TFT用之ITO等的透明導電膜。於該源極電極4或汲極電極5係被要求良好的導電性。該等電極的比電阻宜控制於10-6至10-1Ω‧cm的範圍,更宜控制於10-6至10-3Ω‧cm的範圍更理想。
再者,以本發明的製造方法製造的TFT元件之構造,不限於第1圖所示的下閘極‧上接觸極型者,亦可選擇下閘極‧下接觸極、上閘極‧下接觸極、上閘極‧上接觸極等的其他形態。
[實施例]
以下,使用本發明的實施例,更詳細說明,但本發明不限於該等實施例。再者,氧化物燒結體、氧化物半導體薄膜及TFT元件的評價,係藉由下述方法進行。
[氧化物燒結體的評價]
對於各別之實施例及比較例所得之氧化物燒結體的碎片,使用X射線繞射裝置(飛利浦(Philips)公司製、X’PertPRO MPD),進行以粉末X射線繞射法的生成相之鑑定。
[氧化物半導體薄膜的基本特性評價]
依各實施例及比較例所得之氧化物半導體薄膜的組成,藉ICP發光分光法進行測定。而且,使氧化物半導體薄膜的膜厚,以表面形狀測定裝置(科磊(KLA-Tencor)公司製)進行測定,從此結果與成膜時間算出成膜速度。再者,使氧化物半導體薄膜的載體濃度及比電阻藉由電洞效果測定裝置(東陽技術股份公司製)進行測定,從該等值算出其載體移動度。氧化物半導體薄膜的生成相之鑑定,係與上述相同,藉由X射線繞射進行測定。
[TFT元件的特性評價]
TFT元件的特性評價係使用半導體參數分析儀(吉時 利(Keithley)公司製、4200SCS),確認TFT元件動作,同時進行測定on/off比、場效移動度。此處,所謂on/off比係指相對於on狀態,off狀態的電阻之比,所謂場效移動度係關於TFT元件的高速動作的指標。
[實施例1至12、比較例1及2] (實施例1)
準備含有銦及鎢作為氧化物之氧化物燒結體(氧化物燒結體靶材)作為濺鍍靶材。該氧化物燒結體係鎢含量就W/In原子數比為0.035,只由In2O3相所構成。
於裝設有無電弧產生抑制功能的直流電源之直流磁控濺鍍裝置(佳能(Canon Tokki)公司製)的非磁性體濺鍍靶用陰極上,安裝上述濺鍍靶材。於基板上係使用無鹼玻璃基板(道康寧公司製、Corning#7059),使靶材-基板間距離固定為60mm。然後,真空排氣至2×10-4Pa,以使氧的比例為6.0%之方式導入由氬氣及氧氣所構成的混合氣體,將氣體壓力調整為0.6Pa。
於該條件下,施以直流電力300W(1.64W/cm2)而產生直流電漿,使氧化物半導體薄膜成膜。具體上,係10分鐘的前置濺鍍後,在濺鍍靶材之正上方,亦即於靜止對向的位置配置基板,不加熱而在室溫下,再實施濺鍍,使膜厚50nm的氧化物半導體薄膜成膜。確認出該氧化物半導體薄膜的組成係幾乎與氧化物燒結體靶材的組成相同。又,X射線繞射測定的結果,確認出該氧化物半導體薄膜為非晶質。
使該氧化物半導體薄膜在大氣中、以400℃、30分鐘 的條件進行退火處理。X射線繞射測定的結果,確認出退火處理後的氧化物半導體薄膜為結晶化,以及In2O3(222)為主繞射峰,該氧化物半導體薄膜實質上以方鐵錳礦型構造的In2O3相所構成。然後,由In2O3(222)主繞射峰算出平均結晶粒徑的結果,為50nm。
然後,實施氧化物半導體薄膜的電洞效果測定,求出載體濃度及載體移動度時,載體濃度為5.4×1016cm-3,載體移動度為17.4cm2/Vsec。
(實施例2)
使與實施例1同樣做法所得到之非晶質氧化物半導體薄膜,在大氣中、以300℃、30分鐘的條件,進行退火處理,而得到氧化物半導體薄膜。退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為58nm,載體濃度為2.1×1017cm-3,載體移動度為9.2cm2/Vsec。
(實施例3)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.02以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件使氧化物半導體薄膜成膜。該氧化物半導體薄膜的組成,幾乎與氧化物燒結體靶材的組成相同,為非晶質。
該氧化物半導體薄膜在大氣中、以400℃、30分鐘的條件進行退火處理。退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為51nm,載體濃度為5.9×1016cm-3,載體移動 度為22.8cm2/Vsec。
(實施例4)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.015以外,其他條件不變,與實施例1同樣的濺鍍成膜條件以及退火條件,製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜,幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為50nm,載體濃度為7.8×1016cm-3,載體移動度為20.2cm2/Vsec。
(實施例5)
使與實施例4同樣做法所得到之非晶質氧化物半導體薄膜,在大氣中、300℃、30分鐘的條件進行退火處理,得到結晶質的氧化物半導體薄膜。退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為59nm,載體濃度為1.6×1017cm-3,載體移動度為8.7cm2/Vsec。
(實施例6)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.01以外,其他條件不變,與實施例1同樣的濺鍍成膜條件以及退火條件,製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均 結晶粒徑為55nm,載體濃度為9.7×1016cm-3,載體移動度為11.2cm2/Vsec。
(實施例7)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.05以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為55nm,載體濃度為4.9×1016cm-3,載體移動度為10.4cm2/Vsec。
(實施例8)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.005以外,其他條件不變,而以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為53nm,載體濃度為1.3×1017cm-3,載體移動度為8.1cm2/Vsec。
(實施例9)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.07以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧 化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為56nm,載體濃度為4.0×1016cm-3,載體移動度為8.5cm2/Vsec。
(實施例10)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.12以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為55nm,載體濃度為4.8×1016cm-3,載體移動度為3.9cm2/Vsec。
(實施例11)
除將氧化物半導體薄膜的膜厚變更為15nm以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為10nm,載體濃度為9.6×1016cm-3,載體移動度為13.2cm2/Vsec。
(實施例12)
除將氧化物半導體薄膜的膜厚變更為200nm以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為62nm,載體濃度為5.0×1016cm-3,載體移動度為18.8cm2/Vsec。
(比較例1)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.001以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為53nm,載體濃度為2.3×1018cm-3,載體移動度為7.6cm2/Vsec。
(比較例2)
將氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.2以外,其他條件不變,以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶質,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均 結晶粒徑為55nm,載體濃度為3.5×1016cm-3,載體移動度為0.8cm2/Vsec。
從實施例1至12,得知藉由將鎢含量就W/In原子數比控制於0.005至0.12,且在400℃以下的大氣中退火處理,氧化物半導體薄膜成為結晶質,載體濃度為1×1018cm-3以下,且載體移動度高於1cm2/Vsec。
特別是從實施例1、3及4,得知藉由將鎢含量就W/In原子數比控制於0.015至0.035,且在400℃的大氣中退火 處理,氧化物半導體薄膜的載體濃度為1×1016至1×1017cm-3的範圍,且載體移動度為15cm2/Vsec以上。
而且,從實施例6及7,得知藉由將鎢含量就W/In原子數比控制於0.01至0.05,且在400℃的大氣中退火處理,氧化物半導體薄膜的載體濃度為1×1016至1×1017cm-3的範圍,且載體移動度為10cm2/Vsec以上。
另一方面,實施例11及12係使氧化物半導體薄膜的膜厚為15nm及200nm時之例。此時,得知藉由以特定的條件進行退火處理,可使平均結晶粒徑為10nm以上,同時載體濃度為1×1016至1×1017cm-3的範圍,且載體移動度為10cm2/Vsec以上。
然而,比較例1及比較例2係鎢含量不在本發明的範圍之例。比較例1係鎢含量就W/In原子數比未達0.005之例,此時,得知載體濃度超過1×1018cm-3。而且,比較例2係鎢含量就W/In原子數比超過0.12之例,此時,得知載體移動度未達1cm2/Vsec。
[實施例13至24、比較例3及4] (實施例13)
除使用鎢含量就W/In原子數比為0.035,鋅含量就Zn/In原子數比為0.01,只由In2O3相所構成之含有銦、鋅及鎢作為氧化物之氧化物燒結體所構成的濺鍍靶材以外,其餘係以與實施例1同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火 處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為53nm,載體濃度為4.1×1016cm-3,載體移動度為16.1cm2/Vsec。
(實施例14)
使與實施例13同樣做法所得到之非晶質氧化物半導體薄膜在大氣中、300℃、30分鐘的條件下進行退火處理,得到結晶質之氧化物半導體薄膜。X射線繞射測定的結果,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為57nm,載體濃度為1.3×1017cm-3,載體移動度為11.5cm2/Vsec。
(實施例15)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.015,鋅含量就Zn/In原子數比變更為0.005以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為50nm,載體濃度為6.2×1016cm-3,載體移動度為19.1cm2/Vsec。
(實施例16)
使與實施例15同樣做法所得到之非晶質的氧化物半導體薄膜在大氣中、300℃、30分鐘的條件下進行退火處 理,得到結晶質的氧化物半導體薄膜。X射線繞射測定的結果,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為55nm,載體濃度為1.1×1017cm-3,載體移動度為12.4cm2/Vsec。
(實施例17)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.015,鋅含量就Zn/In原子數比變更為0.02以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為51nm,載體濃度為5.4×1016cm-3,載體移動度為16.0cm2/Vsec。
(實施例18)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.02,鋅含量就Zn/In原子數比變更為0.01以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為54nm,載體濃度為5.2×1016cm-3,載體移動度為21.1cm2/ Vsec。
(實施例19)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.01,鋅含量就Zn/In原子數比變更為0.003以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為54nm,載體濃度為8.2×1016cm-3,載體移動度為13.3cm2/Vsec。
(實施例20)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.05,鋅含量就Zn/In原子數比變更為0.03以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為55nm,載體濃度為3.4×1016cm-3,載體移動度為12.0cm2/Vsec。
(實施例21)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.005,鋅含量就Zn/In原子數比變更為0.001以外,其 他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為53nm,載體濃度為1.2×1017cm-3,載體移動度為8.4cm2/Vsec。
(實施例22)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.07,鋅含量就Zn/In原子數比變更為0.05以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為56nm,載體濃度為2.7×1016cm-3,載體移動度為8.8cm2/Vsec。
(實施例23)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.12,鋅含量就Zn/In原子數比變更為0.02以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為55nm,載體濃度為3.1×1016cm-3,載體移動度為3.0cm2/Vsec。
(實施例24)
除使氧化物半導體薄膜的膜厚變更為15nm以外,其他條件不變,而以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的氧化物半導體薄膜為結晶化,以In2O3(222)為主繞射峰。該氧化物半導體薄膜的平均結晶粒徑為11nm,載體濃度為4.1×1016cm-3,載體移動度為11.8cm2/Vsec。
(比較例3)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.035,鋅含量就Zn/In原子數比變更為0.08以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且,退火處理後的X射線繞射測定的結果,確認出氧化物半導體薄膜沒有結晶化。因此,無法實施氧化物半導體薄膜的電洞效果測定。
(比較例4)
使氧化物燒結體靶材的鎢含量就W/In原子數比變更為0.11,鋅含量就Zn/In原子數比變更為0.08以外,其他條件不變,以與實施例13同樣的濺鍍成膜條件以及退火條件製作氧化物半導體薄膜。成膜後的氧化物半導體薄膜係幾乎與氧化物燒結體靶材的組成相同,為非晶質。而且, 退火處理後的X射線繞射測定的結果,確認出氧化物半導體薄膜沒有結晶化。因此,無法實施氧化物半導體薄膜的電洞效果測定。
從實施例13至24,得知藉由將鎢含量就W/In原子數比控制於0.005至0.12的範圍,同時控制鋅含量就Zn/In原子數比控制於0.001至0.05的範圍,又在400℃以下的大氣中退火處理,氧化物半導體薄膜成為結晶質,載體濃度為1×1018cm-3以下,且載體移動度為1cm2/Vsec 以上。
特別是從實施例13、15、17及18,得知藉由將鎢含量就W/In原子數比控制於0.015至0.035,同時鋅含量就Zn/In原子數比控制於0.005至0.02,且在400℃以下的大氣中退火處理,可使氧化物半導體薄膜的載體濃度為1×1016至1×1017cm-3的範圍,且載體移動度為15cm2/Vsec以上。
而且,從實施例19及20,得知藉由將鎢含量就W/In原子數比控制於0.01至0.05,同時鋅含量就Zn/In原子數比控制於0.003至0.03,且在400℃以下的大氣中退火處理,可使氧化物半導體薄膜的載體濃度為1×1016至1×1017cm-3的範圍,且載體移動度為10cm2/Vsec以上。
另一方面,實施例24係鎢含量就W/In原子數比為0.005至0.12且鋅含量就Zn/In原子數比為0.001至0.05時,以膜厚為15nm之時的例。此時,得知藉由以特定的條件進行退火處理,可使平均結晶粒徑為10nm以上,同時載體濃度為1×1016至1×1017cm-3的範圍,且載體移動度為10cm2/Vsec以上。
然而,比較例3及4係鋅含量就Zn/In原子數比超過0.05之例,此時,得知無法得到結晶質的氧化物半導體薄膜。
[實施例25及26] (實施例25)
使用由含有銦及鎢作為氧化物之氧化物燒結體所構成的濺鍍靶材,而於厚度300nm之藉熱氧化形成有SiO2膜之 Si基板的SiO2膜上,實施氧化物半導體薄膜的成膜以使厚度成為50nm。此時所使用的氧化物燒結體係其鎢含量就W/In原子數比為0.035,只由In2O3相所構成。而且,此時之氧化物半導體薄膜的成膜條件係與實施例1相同。
然後,藉由所得之非晶質氧化物半導體薄膜在大氣中、400℃、30分鐘的條件下進行退火處理而使之結晶化,藉此,使上述Si基板、SiO2膜以及結晶質氧化物半導體薄膜分別作為閘極電極、閘極絕緣層及通道層。
接著,於前述通道層的表面藉由直流磁控濺鍍法而依序成膜為厚度5nm的Ti膜以及厚度100nm的Au膜,以形成由Au/Ti積層膜所構成的源極電極及汲極電極,得到第1圖所示的構成之薄膜電晶體(TFT元件)。再者,源極電極及汲極電極的成膜條件係除了使濺鍍氣體只為氬氣,直流電力變更為50W以外,其餘係與氧化物半導體薄膜的成膜條件相同。
再者,對源極電極及汲極電極,使用金屬遮罩,進行圖形化,得到通道長100μm、通道寬450μm的TFT元件。
使用半導體參數分析儀研究所得之TFT元件的動作特性之結果,可確認出作為TFT元件的動作特性。而且,確認出該TFT元件係顯示on/off比為108以上,場效移動度為22.5cm2/Vsec之良好的值。
(實施例26)
除使用含有銦、鋅及鎢之氧化物燒結體作為濺鍍靶材,而形成通道層以外,其餘係與實施例25同樣做法而進 行氧化物半導體薄膜的成膜。再者,此時所使用的氧化物燒結體係與實施例13相同,鎢含量就W/In原子數比為0.035,鋅含量就Zn/In原子數比為0.01。
然後,使所得之非晶質的氧化物半導體薄膜在大氣中、400℃、30分鐘的條件下進行退火處理,使其結晶化,藉此,使在上述Si基板、SiO2膜以及結晶質之氧化物半導體薄膜分別作為閘極電極、閘極絕緣層及通道層。
接著,與實施例25同樣做法,得到通道長100μm、通道寬450μm的TFT元件。使用半導體參數分析儀研究該TFT元件的動作特性之結果,可確認出作為TFT元件的動作特性。而且,確認出該TFT元件顯示on/off比為108以上,場效移動度為18.7cm2/Vsec之良好的值。

Claims (11)

  1. 一種氧化物半導體薄膜,其係包含:含有銦及鎢的氧化物;鎢含量就W/In原子數比為0.005至0.12;其係結晶質,只由方鐵錳礦(Bixbite)型構造的In2O3相所構成;且載體濃度為1×1018cm-3以下,載體移動度高於1cm2/Vsec。
  2. 一種氧化物半導體薄膜,其係包含:含有銦、鋅及鎢的氧化物;鎢含量就W/In原子數比為0.005至0.12;鋅含量就Zn/In原子數比為0.05以下;其係結晶質,只由方鐵錳礦(Bixbite)型構造的In2O3相所構成;且載體濃度為1×1018cm-3以下,載體移動度高於1cm2/Vsec。
  3. 如申請專利範圍第1項所述之氧化物半導體薄膜,其中,鎢含量就W/In原子數比為0.01至0.05。
  4. 如申請專利範圍第2項所述之氧化物半導體薄膜,其中,鎢含量就W/In原子數比為0.01至0.05,且鋅含量就Zn/In原子數比為0.003至0.03。
  5. 如申請專利範圍第1或2項所述之氧化物半導體薄膜,其中,膜厚為15至200nm。
  6. 如申請專利範圍第1或2項所述之氧化物半導體薄 膜,其中,膜厚為40至100nm。
  7. 如申請專利範圍第1或2項所述之氧化物半導體薄膜,其中,平均結晶粒徑為10nm以上。
  8. 如申請專利範圍第1或2項所述之氧化物半導體薄膜,其中,載體移動度為3cm2/Vsec以上。
  9. 如申請專利範圍第1或2項所述之氧化物半導體薄膜,其中,載體移動度為10cm2/Vsec以上。
  10. 如申請專利範圍第1或2項所述之氧化物半導體薄膜,其中,載體濃度為1×1016至1×1017cm-3的範圍。
  11. 一種薄膜電晶體,係具備源極電極、汲極電極、閘極電極、通道層及閘極絕緣層之薄膜電晶體,其特徵為前述通道層係由申請專利範圍第1或2項所述之氧化物半導體薄膜所構成。
TW102136713A 2012-10-11 2013-10-11 氧化物半導體薄膜及薄膜電晶體 TWI595668B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012226439A JP5966840B2 (ja) 2012-10-11 2012-10-11 酸化物半導体薄膜および薄膜トランジスタ

Publications (2)

Publication Number Publication Date
TW201427033A TW201427033A (zh) 2014-07-01
TWI595668B true TWI595668B (zh) 2017-08-11

Family

ID=50477485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102136713A TWI595668B (zh) 2012-10-11 2013-10-11 氧化物半導體薄膜及薄膜電晶體

Country Status (6)

Country Link
US (1) US9299791B2 (zh)
JP (1) JP5966840B2 (zh)
KR (1) KR102062280B1 (zh)
CN (1) CN104685634B (zh)
TW (1) TWI595668B (zh)
WO (1) WO2014058019A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
EP3181537A1 (en) * 2014-08-12 2017-06-21 Sumitomo Electric Industries, Ltd. Oxide sintered body and method of manufacturing same, sputter target, and semiconductor device
JP6357664B2 (ja) * 2014-09-22 2018-07-18 株式会社Joled 薄膜トランジスタ及びその製造方法
EP3061735A4 (en) 2014-10-22 2016-12-14 Sumitomo Electric Industries SINTERED OXID AND SEMICONDUCTOR ELEMENT
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
JP2016111125A (ja) * 2014-12-04 2016-06-20 日本放送協会 薄膜トランジスタおよびその製造方法
WO2016121152A1 (ja) * 2015-01-26 2016-08-04 住友電気工業株式会社 酸化物半導体膜および半導体デバイス
EP3257827A4 (en) 2015-02-13 2018-10-17 Sumitomo Electric Industries, Ltd. Oxide sintered body and method for producing same, sputter target, and semiconductor device
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2017017966A1 (ja) * 2015-07-30 2017-02-02 出光興産株式会社 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
JP6350466B2 (ja) * 2015-09-16 2018-07-04 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6308191B2 (ja) * 2015-09-16 2018-04-11 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6593257B2 (ja) * 2016-06-13 2019-10-23 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2018211724A1 (ja) * 2017-05-16 2018-11-22 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
JP6493601B2 (ja) * 2018-05-31 2019-04-03 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2024042997A1 (ja) * 2022-08-25 2024-02-29 株式会社ジャパンディスプレイ 酸化物半導体膜、薄膜トランジスタ、および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218153A1 (en) * 2002-03-27 2003-11-27 Sumitomo Metal Mining Co., Ltd. Transparent conductive thin film, process for producing the same, sintered target for producing the same, and transparent, electroconductive substrate for display panel, and organic electroluminescence device
JP2010106291A (ja) * 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
US20110140095A1 (en) * 2009-12-15 2011-06-16 c/o Samsung Mobile Display Co., Ltd. Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7646015B2 (en) * 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US8623511B2 (en) 2008-06-06 2014-01-07 Idemitsu Kosan Co., Ltd. Sputtering target for oxide thin film and process for producing the sputtering target
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
WO2010047077A1 (ja) * 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP5553997B2 (ja) 2009-02-06 2014-07-23 古河電気工業株式会社 トランジスタおよびその製造方法
JP2010251606A (ja) * 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタ
US20120037897A1 (en) 2009-04-17 2012-02-16 Bridgestone Corporation Thin film transistor and method for manufacturing thin film transistor
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
JP5437825B2 (ja) 2010-01-15 2014-03-12 出光興産株式会社 In−Ga−O系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
CN103347836B (zh) * 2011-02-04 2016-01-20 住友金属矿山株式会社 氧化物烧结体以及对其进行加工而得到的片体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218153A1 (en) * 2002-03-27 2003-11-27 Sumitomo Metal Mining Co., Ltd. Transparent conductive thin film, process for producing the same, sintered target for producing the same, and transparent, electroconductive substrate for display panel, and organic electroluminescence device
JP2010106291A (ja) * 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
US20110140095A1 (en) * 2009-12-15 2011-06-16 c/o Samsung Mobile Display Co., Ltd. Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same

Also Published As

Publication number Publication date
CN104685634A (zh) 2015-06-03
KR20150063046A (ko) 2015-06-08
JP5966840B2 (ja) 2016-08-10
US9299791B2 (en) 2016-03-29
JP2014078645A (ja) 2014-05-01
CN104685634B (zh) 2017-11-24
TW201427033A (zh) 2014-07-01
US20150279943A1 (en) 2015-10-01
WO2014058019A1 (ja) 2014-04-17
KR102062280B1 (ko) 2020-01-03

Similar Documents

Publication Publication Date Title
TWI595668B (zh) 氧化物半導體薄膜及薄膜電晶體
TWI400806B (zh) A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP5466939B2 (ja) 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP4981282B2 (ja) 薄膜トランジスタの製造方法
TWI594433B (zh) 氧化物半導體薄膜與其製造方法以及薄膜電晶體
TWI640492B (zh) 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2018107316A (ja) 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees