TWI594433B - 氧化物半導體薄膜與其製造方法以及薄膜電晶體 - Google Patents

氧化物半導體薄膜與其製造方法以及薄膜電晶體 Download PDF

Info

Publication number
TWI594433B
TWI594433B TW102142591A TW102142591A TWI594433B TW I594433 B TWI594433 B TW I594433B TW 102142591 A TW102142591 A TW 102142591A TW 102142591 A TW102142591 A TW 102142591A TW I594433 B TWI594433 B TW I594433B
Authority
TW
Taiwan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
film
oxide
Prior art date
Application number
TW102142591A
Other languages
English (en)
Other versions
TW201431077A (zh
Inventor
中山德行
Original Assignee
住友金屬鑛山股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友金屬鑛山股份有限公司 filed Critical 住友金屬鑛山股份有限公司
Publication of TW201431077A publication Critical patent/TW201431077A/zh
Application granted granted Critical
Publication of TWI594433B publication Critical patent/TWI594433B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

氧化物半導體薄膜與其製造方法以及薄膜電晶體
本發明係關於一種氧化物半導體薄膜與其製造方法以及使用該氧化物半導體薄膜之薄膜電晶體。
薄膜電晶體(Thin Film Transistor：TFT)係場效電晶體(Field Effect Transistor：FET)之1種。TFT係作為基本構成之主動元件，其係具備閘極端子、源極端子、及汲極端子之3端子元件，將成膜在基板上之半導體薄膜使用作為供電子或電洞移動之通道層，且具備將電壓施行在閘極端子，控制流通於通道層之電流，以切換源極端子與汲極端子間之電流的功能。
現在，就TFT之通道層而言，係廣泛地使用多晶矽膜或非晶矽膜。特別是，由於非晶矽膜係可均勻地成膜在大面積之第10代玻璃基板，故被廣泛地利用作為液晶面板用TFT之通道層。然而，由於作為載體之電子之遷移度(載體遷移度)低至1cm2/Vsec以下，因此難以適用於高精細面板用TFT。亦即，伴隨著液晶之高精細化，TFT之高速驅動被要求，且為了實現TFT之高速驅動，必須將顯現比非晶矽膜之載體遷移度之1cm2/Vsec更高之載體遷移度的半導體薄膜使用在通道層。
相對於此，多結晶矽膜係顯現100cm2/Vsec左右之高載體遷移度，因此具有充分作為適合高精細面板用TFT之通道層材料的特性。然而，由於載體遷移度會在多結晶矽膜結晶粒界降低，因此會有欠缺基板之面內均勻性，且TFT之特性產生變異之問題。再者，在多結晶矽膜之製造步驟中，在300℃以下之比較低溫下形成非晶矽膜後，藉由退火處理使該膜結晶化。該退火處理係適合準分子雷射退火等之特殊處理，因此需要較高之運轉成本。此外，由於可對應之玻璃基板的大小亦僅止於第5世左右，因此成本降低有其限度，製品發展亦受到限制。
由於上述情事，就TFT之通道層的材料而言，現在正盛行開發能夠兼備非晶矽膜與多結晶矽膜之優良特性，且以低成本所得之材料的。例如，在日本特開2010-219538號公報中，提案有一種透明半絕緣性非晶氧化物薄膜、以及將該透明半絕緣性非晶氧化物薄膜作為通道層的薄膜電晶體，其係以氣相成膜法成膜，且為由銦(In)、鎵(Ga)、鋅(Zn)及氧(O)所構成之透明非晶氧化物薄膜(a-IGZO膜)，結晶化時之組成為InGAO3(ZnO)m(m為未滿6之自然數)，在不添加雜質離子之情形下，載體遷移度超過1cm2/Vsec，且載體濃度為1016cm-3以下。
然而，在日本特開2010-219538號公報所提案之以濺鍍法或脈衝雷射蒸著法之氣相成膜法而成膜之a-IGZO膜，雖係顯示大致1cm2/Vsec至10cm2/Vsec之範圍的較高載體遷移度，但非晶氧化物薄膜本來就容易產生缺氧，而且會因作為載體之電子的動作對於熱等外在因素而未必穩定，而造成TFT等裝置之動作經常不穩定的問題。再者，非晶膜特有之在可視光照射下對TFT 元件連續地施行負偏壓時，臨限值電壓朝負側偏離之現象(光負偏壓劣化現象)的發生，係在液晶等顯示器的用途上成為嚴重之問題。
相對於此，在日本特開2008-192721號公報中提案有一種技術，係無須高溫之製程，即可將元件製造成高分子基材，以雖為低成本但可獲得兼具高性能及高信賴性之薄膜電晶體為目的，將摻雜有錫(Sn)、鈦(Ti)、鎢(W)之任一者的氧化銦膜、或摻雜有鎢、鋅及/或錫之氧化銦膜適用在通道層。依據日本特開2008-192721號公報，藉由將由該技術所得之氧化銦膜適用在通道層，即可將TFT元件之載體遷移度設為5cm2/Vsec以上。
此外，在日本特開2010-251604號公報中，記載有一種技術，係同樣地將摻雜有錫、鈦、鎢及鋅之1種或2種以上之氧化銦的燒結體作為靶材，並以無加熱之濺鍍成膜法形成後，在150℃至300℃下，進行10分至120分之熱處理。依據該技術，在維持兼具高遷移度與非晶性之特徵的情形下，藉由比較容易之控制，可獲得具有穩定之特性的氧化銦膜，並且藉由將該氧化銦膜作為通道層而使用，可獲得具有穩定特性之TFT元件。
然而，由該等文獻所記載之技術所得之氧化銦膜皆係非晶膜，容易產生缺氧，因此無法根本地解決因熱等外在因子造成不穩定之問題、或非晶膜特有之光負偏壓劣化現象之產生的問題。再者，考慮使用作為適用於高精細面板用TFT之通道層材料時，則期待能夠達成更高之載體遷移度。
(先前技術文獻) (專利文獻)
專利文獻1：日本特開2010-219538號公報
專利文獻2：日本特開2008-192721號公報
專利文獻3：日本特開2010-251604號公報
本發明係為了解決作為氧化物半導體薄膜之氧化物非晶薄膜所具有之問題而研創者，其目的在於以氧化物結晶質薄膜提供具有比較高之載體遷移度且適合作為薄膜電晶體(TFT)之通道層材料的氧化物半導體薄膜。
本發明人等係針對可適用於氧化物半導體薄膜之氧化物非晶薄膜的替代材料進行精心研究。具體而言，藉由對由濺鍍法所得之銦與鈦之氧化物施行退火處理，重複進行形成結晶質之氧化物半導體薄膜的實驗。此時，針對結晶化之氧化物半導體薄膜顯現較高之載體遷移度的條件，亦即作為氧化物半導體薄膜之銦與鈦之氧化物的組成、膜厚、及使之結晶化的條件等，進行詳細之研討。
結果，本發明人等係發現將以銦與鈦之氧化物為主成分之氧化物半導體薄膜的鈦含量限制在預定範圍，且對該組成之非晶質膜施行預定條件之退火處理，以作成為僅由方鐵錳礦(bixbyite)型構造之In2O3相所構成之結晶質的氧化物半導體薄膜，藉此可獲得顯現1cm2/Vsec以上之高載體遷移度，且1×1019cm-3以下之低載體濃度，而適合作為薄膜電晶體(TFT)之通道層材料的氧 化物半導體薄膜。本發明係依據該發現而完成者。
亦即，本發明之氧化物半導體薄膜係由包含銦與鈦之氧化物所構成，鈦含量以Ti/In原子數比計為0.005至0.12，且為結晶質之僅由方鐵錳礦型構造之In2O3相所構成，且載體濃度為1×1019cm-3以下，載體遷移度為1cm2/Vsec以上。
具備該種特性之本發明的氧化物半導體薄膜可藉由以下步驟製得，亦即：藉由對於由含有銦與鈦之氧化物所構成且鈦含量以Ti/In原子數比計為0.005至0.12之非晶質的氧化物半導體薄膜，施行250℃以上之加熱溫度、及1分至120分之處理時間的退火處理，而可獲得結晶質且僅由方鐵錳礦型構造之In2O3相所構成，且載體濃度為1×1019cm-3以下、載體遷移度為1cm2/Vsec以上之氧化物半導體薄膜。
前述鈦含量係較佳為Ti/In原子數比為0.01至0.06。
前述載體遷移度較佳為3cm2/Vsec以上，且前述載體濃度為5×1017cm-3以下，且前述載體遷移度更佳為5cm2/Vsec以上。
前述氧化物半導體薄膜之膜厚較佳為15nm至200nm，更佳為40nm至100nm。
前述In2O3相之結晶粒徑較佳為10nm以上。
此外，本發明之薄膜電晶體係一種具備源極電極、汲極電極、閘極電極、通道層及閘極絕緣膜之薄膜電晶體，且前述通道層係由本發明之氧化物半導體薄膜所構成。
本發明之氧化物半導體薄膜係由於為氧化物結晶質薄膜，雖具有超過1cm2/Vsec之高載體遷移度，但不容易產生缺 氧，且對於熱等之外在因子較為穩定，且不會有光負偏壓劣化現象之產生的問題。
再者，本發明之氧化物半導體薄膜係可在例如400℃以下之溫度下對預定組成之氧化物非晶薄膜進行退火處理，且作成為僅由方鐵錳礦型構造之In2O3相所構成且具有高結晶性之氧化物結晶質薄膜而獲得。
因此，藉由將本發明之氧化物半導體薄膜使用作為通道層材料，即可以低成本實現TFT之特性提升，故其工業上之意義極大。
1‧‧‧閘極電極
2‧‧‧閘極絕緣膜
3‧‧‧通道層
4‧‧‧源極電極
5‧‧‧汲極電極
第1圖係本發明之TFT元件的概略剖視圖。
第2圖係顯示對實施例5之氧化物半導體薄膜進行X線繞射測量之結果的圖。
第3圖係顯示退火處理之加熱溫度、與所得之氧化物半導體薄膜之結晶化之關係的圖。
以下，針對本發明之氧化物半導體薄膜、及將該氧化物半導體薄膜使用作為通道層材料之薄膜電晶體(TFT)，詳細地說明。
1.氧化物半導體薄膜 (a)組成
本發明之由含有銦(In)與鈦(Ti)之氧化物所構成之結晶質的氧化物半導體薄膜係鈦含量以Ti/In原子數比計在0.005至0.12之範 圍。因此，可達成載體濃度為1×1019cm-3以下，且載體遷移度為1cm2/Vsec以上，甚或為3cm2/Vsec以上之良好的載體特性。
僅由未含有添加元素之銦的氧化物所構成之結晶質的氧化物半導體薄膜之載體源，雖主要是缺氧，但藉由添加氧化親和性高之鈦，即可抑制其生成。另一方面，由於結晶質之氧化物半導體薄膜中的鈦為4價離子，且作為施體動作，故亦可成為載體源。此外，由於鈦係作為所謂之離子化雜質散射中心動作，而成為載體散射之原因，故使載體遷移度降低。由此，在由含有銦與鈦之氧化物所構成之結晶質的氧化物半導體薄膜中，為了在不會使作為載體源之載體濃度過度增高之情形下，使抑制缺氧之產生的作用變得具有優勢且使離子散射不會過度，必須將鈦含量控制在上述範圍。
在鈦含量為Ti/In原子數比未達0.005之情形下，無法充分地獲得利用鈦之氧親和性來抑制載體源的產生之效果。另一方面，當鈦含量為Ti/In原子數比超過0.12時，不僅作為鈦之載體源的作用會具有優勢，載體之散射會變得顯著，載體遷移度會成為1cm2/Vsec以下。因此，任一情形時之氧化物半導體薄膜的載體濃度皆會超過1×1019cm-3。
此外，就TFT之通道層而言，雖較佳為顯現低載體濃度且高載體遷移度，但在本發明之氧化物半導體薄膜中，藉由將鈦含量控制在Ti/In原子數比為0.01至0.06之範圍，即可同時達成5×1017cm-3以下之載體濃度與5cm2/Vsec以上之載體遷移度。
此外，本發明之氧化物半導體薄膜係由除了不可避免的雜質以外之以包含銦與鈦之氧化物所形成，此外亦可藉由以銦與鈦為 主成分並適當含有不可避免之雜質以外的公知添加元素之氧化物來構成之。就該種添加元素而言，可列舉例如鎵(Ga)、鋁(Al)、鉻(Cr)、鐵(Fe)、鉭(Ta)等。該等添加元素的含量係將添加元素之原子數設為M，且M/In原子數比較佳為0.0025以下，更佳為0.001以下。當添加元素之含量為M/In原子數比超過0.0025時，因與銦及鈦之含量的關係，而無法獲得所希望之特性。
(b)結晶構造
本發明之氧化物半導體薄膜係為結晶質，實質上僅由方鐵錳礦型構造之氧化銦(In2O3)相所構成，且實質上不包含該構造以外之結晶相。在方鐵錳礦型構造之In2O3相中，形成有由銦與氧所構成之InO6八面體構造，相鄰接之InO6八面體構造係共用稜，且In-In間之距離會變短。因此，作為載體之電子的軌道的重疊會變大，載體遷移度會提升。此外，鈦或添加元素等之銦以外的元素係固熔在該方鐵錳礦型構造之In2O3層。
在此，實質上未包含方鐵錳礦型構造之In2O3相以外之結晶相係指：除了僅由方鐵錳礦型構造之In2O3相來構成本發明之氧化物半導體薄膜以外，只要是氧化物半導體薄膜之特性(載體濃度及載體遷移度)被包含在本發明之範圍，則亦包括有包含些微之InO6八面體構造為共用稜之In2O3相以外的結晶相。此外，氧化物半導體薄膜之生成相及組織係可由X線繞射測量所求出。
(c)平均結晶粒徑
在本發明之氧化物半導體薄膜中，構成氧化物半導體薄膜之結晶粒的大小、亦即平均結晶粒徑較佳為10nm以上，更佳為20nm以上，特佳為50nm以上。藉由以平均結晶粒徑為10nm以上之結 晶粒所構成，結晶粒界之載體的散射會變少，因此可將載體遷移度穩定地設定在1cm2/Vsec以上。平均結晶粒徑之上限值雖無特別限定，但由使存在於通道層之結晶粒界的分佈設為均勻者之觀點來看，較佳為1000nm以下。此外，平均結晶粒徑係可藉由例如由X線繞射測量結果所算出者及SEM或EBSD觀察像之圖像解析等來求出。
(d)膜厚
本發明之氧化物半導體薄膜的膜厚較佳為控制在15nm至200nm，更佳為30nm至150nm，特佳為40nm至100nm之範圍。
一般而言，並不限定於氧化物，半導體薄膜大多形成在玻璃基板。亦即，在非晶質之基板上形成有結晶質之基板。因此，在本發明之氧化物半導體薄膜中，當膜厚未滿15nm時，雖因鈦含量而異，但因基板之影響，即使在400℃左右之高溫下施行退火處理時，亦會有屬於前驅體之氧化物非晶薄膜不會結晶化之情形。再者，即使氧化物非晶薄膜結晶化，亦有無法獲得充分之結晶性或難以將其平均結晶粒徑設為10nm以上之情形。因此，在所得之氧化物半導體薄膜中，無法穩定地獲得高載體遷移度。
因基板為非晶質而對氧化物半導體薄膜之結晶性所造成之影響，雖藉由將氧化物半導體薄膜之膜厚設為30nm以上而減輕，但藉由設為40nm以上，可穩定地排除其影響。然而，若考慮成本面，較佳為將膜厚設在200nm以下，更佳為設在150nm以下，特佳為設在100nm以下。此外，藉由將膜厚控制在100nm附近，當本發明之氧化物半導體薄膜形成在玻璃基板時，因光學性之干涉，而可期待青色光之穿透率的提升。因此，在適用於透明TFT 之情形時，較佳為將膜厚控制在100nm附近。
(e)特性
如上所述本發明之氧化物半導體薄膜係由包含銦與鈦之氧化物所構成，係為結晶質且僅由方鐵錳礦型構造之In2O3相所構成。因此，適用本發明氧化物半導體薄膜之TFT係相對於熱等外在因子具有高穩定性，且不容易產生光負偏壓劣化現象。
再者，在本發明之氧化物半導體薄膜中，藉由將氧化物半導體中之鈦含量控制在預定之範圍內，而限制成載體濃度為1×1019cm-3以下、且載體遷移度為1cm2/Vsec以上。藉由將載體濃度及載體遷移度限制在該範圍，即可適用作為要求比透明導電膜低2位數至4位數之載體濃度的通道層之材料，並且藉由該高的載體遷移度，可確保TFT之高像素控制性能。
當載體濃度超過1×1019cm-3時，難以適用作為TFT之通道層的材料。此外，為了實現高on/off比之TFT，雖較佳為必須將通道層之載體濃度限制在1×1018cm-3以下，更佳為係限制在5×1017cm-3以下，但本發明之氧化物半導體薄膜係能夠實現該種較低之載體濃度。在此，on/off比係指off狀態相對於on狀態之電阻之比，可藉由半導體參數分析器進行測量。
另一方面，在載體遷移度未滿1cm2/Vsec之情形下，難以確保TFT之高像素控制性能。特別是，若考慮適用於高精細液晶面板用TFT，雖較佳為必須將載體遷移度設為3cm2/Vsec以上，更佳為設為5cm2/Vsec以上，但本發明之氧化物半導體薄膜係可實現該種高的載體遷移度。
2.氧化物半導體薄膜之製造方法 (a)成膜步驟 (a-1)原材料
本發明之氧化物半導體薄膜係使用氧化物燒結體之靶材及小片，藉由濺鍍法、離子鍍覆法等可適用之公知的成膜技術而形成在基板上。此時，作為原材料之氧化物燒結體的金屬元素之組成比亦可依成膜條件而適當地設定。然而，將氧化物燒結體之金屬元素的組成比設為與目的之氧化物半導體薄膜的組成比相同，以維持該組成比之方式控制成膜條件，而可說是容易進行成膜之手段。因此，在本發明中，氧化物燒結體之組成比較佳為設成與目的之氧化物半導體薄膜的金屬元素之組成比相同。亦即，就本發明之氧化物半導體薄膜的原材料而言，係使用由包含銦與鈦之氧化物所構成，且鈦含量為Ti/In原子數比0.005至0.12、較佳為0.01至0.06之氧化物燒結體。
就該種氧化物燒結體而言，主要係使用由方鐵錳礦型構造之In2O3相所構成之氧化物燒結體。通常，在該In2O3相固熔有鈦。然而，亦可共存未固熔有鈦之In2O3相，亦即除了不可避免的雜質之未固熔有任何元素之In2O3相。此外，在TiO、TiO2等氧化鈦之形態中，並且在In2Ti3O12等之氧化銦-氧化鈦間之複合氧化物的形態中，In2O3相以外之結晶相分散在氧化銦燒結體中的氧化物燒結體亦可作為靶材或小片之原材料。
然而，In2O3相以外之結晶相相對於In2O3相之面積比率係必須為10%以下之比率。在通常之直流(DC)濺鍍法中，為了使成膜速度提升，而進行提升投入之直流電力。此時，當上述面積比率超過10%時，隨著濺鍍之進行，In2O3相以外之結晶相可能成為結塊 成長之起點。相對於此，在使用於本發明之氧化物半導體薄膜之成膜的氧化物燒結體中，In2O3相以外之結晶相的面積比率係控制在10%以下，實質上，In2O3相以外之結晶相係微細地被分散，而成為難以為結塊成長之起點的構造。藉由將該氧化物燒結體作成為靶材或小片之材料，即使提升成膜時投入之直流電力，亦可抑制結塊之產生，且不容易發生電弧等之異常放電，因此可將氧化物半導體薄膜予以有效率地成膜。
(a-2)成膜條件
本發明之氧化物半導體薄膜係利用通常之濺鍍法或離子鍍覆法，並可藉由在該等方法通常中選択之條件進行成膜。藉由濺鍍法將本發明之氧化物半導體薄膜形成在基板上時，特別是在直流濺鍍法時，成膜時之熱影響較少，且可進行高速成膜，因此在工業上有利。
就基板而言，玻璃基板雖為代表性者，但只要使用作為矽等半導體元件用基板即可，除此之外，只要可承受上述程製之溫度者，亦可將樹脂板或樹脂薄膜作為基板使用。
基板溫度較佳為設為由含有銦與鈦之氧化物所構成之非晶質膜的結晶化溫度以下。當在成膜時結晶化，則在之後的退火處理中，不會造成缺氧之消失，結果難以將載體濃度控制在1×1019cm-3以下、甚至5×1017cm-3以下。由此觀點來看，基板溫度係只要膜厚在15nm至70nm之範圍，係設定為200℃以下，若膜厚在70nm至200nm之範圍，較佳為設定在100℃以下。在任一情況下，係以設定在室溫至100℃之範圍為最佳。
就其他之成膜條件而言，並非應特別限定者，必須依成膜方 法或成膜裝置等適當地選擇。例如，藉由直流濺鍍法將本發明之氧化物半導體薄膜予以成膜時，將濺鍍裝置之腔室內真空排氣至2×10-4Pa以下後，導入濺鍍氣體，並將氣體壓設為0.1Pa至1Pa，較佳為0.2Pa至0.8Pa，更佳為0.2Pa至0.5Pa。此時使用之濺鍍氣體較佳為惰性氣體與氧，特別是由氬與氧所成之混合氣體。然後，將靶材-基板間距離調整為10nm至100mm，較佳為調整成40nm至70mm之範圍，並且施加相對於靶材之面積的直流電力，亦即施加直流電力而使直流電力密度成為1W/cm2至3W/cm2左右之範圍，並使直流電漿產生，在進行5分鐘至30分鐘之預濺鍍後，依需要修正基板位置，且以同樣之條件進行濺鍍為佳。
(b)結晶化
就使本發明之氧化物半導體薄膜結晶化之方法而言，可列舉：藉由將成膜時之基板加熱至氧化物半導體薄膜之結晶化溫度以上，而使結晶質之氧化物半導體薄膜成膜之方法；或在將基板溫度控制成室溫至100℃左右之較低溫域並將非晶質膜予以成膜後，在結晶化溫度以上對該非晶質膜進行退火處理並使之結晶化的方法。在本發明中，雖亦可採用任一方法，但在成膜時使之結晶化時，即使在之後進行退火處理，亦不造成缺氧之消失，結果，有難以將載體濃度控制在1×1019cm-3以下之情形。因此，在本發明中，在將非晶質膜予以成膜後，較佳為對該非晶質膜進行退火處理而使之結晶化。此外，在本發明中，即使採用任一方法時，亦可將退火處理之加熱溫度設定在400℃以下。
在將非晶質膜予以成膜後，藉由熱處理，例如使用退火爐之退火處理使非晶質膜結晶化時，必須將加熱溫度設為250℃，較 佳為300℃以上，更佳為350℃以上。在本發明中，將鈦含量控制在Ti/In原子數比0.005至0.12之範圍，此時，氧化物半導體薄膜之結晶化溫度係成為220℃左右。因此，在加熱溫度未達250℃時，無法使非晶質之氧化物半導體薄膜充分地結晶化。此外，當加熱溫度超過450℃時，有時載體遷移度會極端地降低，此傾向係在加熱溫度超過400℃之後顯現。因此，從獲得穏定且具高載體遷移度之氧化物半導體薄膜的觀點來看，加熱溫度較佳設為400℃以下。然而，就退火處理之手段而言，除了使用退火爐之外，可廣泛地採用公知之退火處理用的手段，且可適用依據各個手段之加熱溫度的退火條件。
處理時間較佳係設為1分至120分、更佳為5分至60分。在處理時間未滿1分時，無法使可得之氧化物半導體薄膜充分地結晶化。另一方面，即使超過120分，亦無望達成前述以上之效果，而造成生產性惡化。
此外，退火處理之環境氣體雖無限制，通常可在大氣中進行。在除了使結晶化之外，亦以減低載體濃度為目的時，較佳為含有氧之環境氣體，更佳為將其濃度設為20vol%以上。
此外，在日本特開2010-251604號公報中記載有如下技術：如上所述，藉由無加熱濺鍍法將通道層予以成膜後，於大氣中以150℃至300℃、10分至120分之條件進行退火處理，藉此在維持非晶性之情形下，使非晶膜中之過剩缺陥減少之技術。此外，在該實施例中，相對於以無加熱成膜之In-W-Zn-O膜(W=1wt%至10wt%)，在大氣中以150℃進行30分鐘之退火處理。亦即，日本特開2010-251604號公報記載之技術，係將固熔在In2O3相 且可提升結晶化溫度之元素予以添加相當量，藉此在上述溫度範圍之退火處理中，可保持氧化物半導體薄膜之非晶性的技術，此點與本發明不同。
(c)微細加工
本發明之氧化物半導體薄膜係藉由濕蝕刻或乾蝕刻而進行依TFT等之用途所需之微細加工。在最初形成非晶質膜，然後以結晶化溫度以上進行熱處理而使氧化物半導體薄膜結晶化之方法之情形時，於形成非晶質膜後，可藉由利用弱酸之濕蝕刻施行加工。此時，只要是弱酸大概皆能使用，但較佳為以草酸為主成分之弱酸。例如，可使用關東化學股份有限公司製之透明導電膜蝕刻液(ITO-06N)等。另一方面，對於結晶化後之氧化物薄膜、或將基板溫度設為結晶化溫度以上而成膜之結晶質的氧化物薄膜，可藉由使用適當之蝕刻氣體的乾蝕刻而進行加工。
3.TFT元件
本發明之薄膜電晶體(TFT)係如上所述，具有將由含有銦與鈦之氧化物所構成之氧化物半導體薄膜適用在通道層材料之特徵。此外，本發明之TFT元件的構造並無特別限定。例如，除了第1圖例示之底閘極/頂接觸型者以外，亦可選擇底閘極/底接觸型、頂閘極/底接觸型、頂閘極/頂接觸型等其他形態。
第1圖之TFT元件係藉由本發明之氧化物半導體薄膜、及Au/Ti積層電極而構成在利用熱氧化而在表面形成有SiO2膜之SiO2/Si基板上。在該構成中，閘極電極1係由Si基板所構成，閘極絕緣層2係由SiO2膜所構成，通道層3係由本發明之氧化物半導體薄膜所構成，源極電極4及汲極電極5係由Au/Ti積層電極 所構成。
在第1圖之TFT元件中，雖使用SiO2/Si基板，但基板並非限定於該SiO2/Si基板，亦可採用以往作為包含薄膜電晶體之電子元件的基板而使用者。例如，除了SiO2/Si基板或Si基板之外，亦可使用無鹼玻璃、石英玻璃等玻璃基板。並且，亦可使用各種金屬基板或塑膠基板、聚醯亞胺等非透明之耐熱性高分子薄膜基板等。
在第1圖之TFT元件中，雖以Si基板來構成閘極電極1，但並不限定於此，亦可藉由例如Mo、Al、Ta、Ti、Au、Pt等之金屬薄膜、該等金屬之導電性氧化物、氮化物薄膜或氧化氮化物薄膜、或各種導電性高分子材料所構成。在透明TFT之情形時，可使用氧化銦錫(ITO)等透明導電膜。此外，亦可將具有與本發明之氧化物半導體薄膜相同之組成的氧化物半導體薄膜使用作為透明導電膜。在任一情形時，皆對該閘極電極1要求良好之導電性。具體而言，該等電極之電阻率較佳為控制在1×10-6Ω‧cm至1×10-1Ω‧cm之範圍，更佳為控制在1×10-6Ω‧cm至1×10-3Ω‧cm之範圍。
就閘極絕緣層2而言，可使用SiO2、Y2O3、Ta2O5、Hf氧化物等金屬氧化物薄膜或SiNx等金屬氮化物薄膜、或以聚醯亞胺為首之絕緣性之高分子材料等公知材料。閘極絕緣層2之電阻率較佳為1×106Ω‧cm至1×1015Ω‧cm之範圍，更佳為1×1010Ω‧cm至1×1015Ω‧cm。
通道層3之電阻率雖未特別限定，但較佳為控制在10-1Ω‧cm至106Ω‧cm，特佳為控制在100Ω‧cm至103Ω‧cm。在本發明之氧化物半導體薄膜中，藉由選擇濺鍍法或離子鍍覆法之成膜條 件及退火處理的條件，可調製其缺氧之產生量。因此，可比較容易地達成上述範圍之電阻率。
就源極電極4及汲極電極5而言，與閘極電極1同樣地，可使用Mo、Al、Ta、Ti、Au、Pt等之金屬薄膜或該等金屬之合金薄膜、該等金屬之導電性氧化物或氮化物薄膜、或各種之導電性高分子材料、或適合作為透明TFT之ITO等之透明導電膜。再者，亦可將該等薄膜予以積層化。對源極電極4或汲極電極5要求良好之導電性。具體而言，較佳為將該等電極之電阻率控制在10-6Ω‧cm至10-1Ω‧cm之範圍，更佳為控制在10-6Ω‧cm至10-3Ω‧cm之範圍。
4.TFT元件之製造方法
針對本發明之TFT元件的製造方法詳細地加以說明。此外，以下係以在形成氧化物半導體薄膜時在低溫成膜後進行退火處理之方法，為例加以說明，但本發明之TFT元件亦可採用以高溫成膜之方法，此外可適當組合公知之方法來進行製造。
首先，藉由熱氧化而在高摻雜之n型Si晶圓基板之表面形成SiO2膜，而作成為SiO2/Si基板。在將該基板保持在100℃以下之情形下，藉由直流磁控濺鍍法將具有預定膜厚之非晶質氧化物半導體薄膜形成在該基板之SiO2膜上。此外，關於此時之成膜條件，由於與以「2.氧化物半導體薄膜之製造方法」所說明之條件相同，因此在此省略其說明。再者，就形成具有所希望之通道長度及/或通道寬度之氧化物半導體薄膜的方法而言，可列舉如上所述在氧化物半導體薄膜之成膜後，利用微影技術等進行蝕刻之方法。或是，在氧化物半導體薄膜之形成時，亦可採用在施予遮罩之狀 態下進行成膜之方法。
接著，藉由對該氧化物半導體薄膜施予退火處理，而將非晶質薄膜作為結晶質之氧化物半導體薄膜。針對該退火處理之條件，亦與「2.氧化物半導體薄膜之製造方法」中所說明之條件相同，故在此省略其說明。
然後，在所得之結晶質的氧化物半導體薄膜(通道層)上，於施予遮罩之狀態下依序積層膜厚5nm之Ti薄膜及膜厚100nm之Au薄膜，並形成源極電極及汲極電極，藉此可獲得本發明之TFT元件。此外，關於源極電極及汲極電極之形成，與通道層之形成同樣地，亦可採用在形成Ti薄膜及Au薄膜後，利用微影技術等進行蝕刻之方法。
[實施例]
以下，利用本發明之實施例更詳細地說明，本發明並非由該等實施例所限定者。此外，氧化物燒結體、氧化物半導體薄膜及TFT元件之評估係藉由下述之方法來進行。
[氧化物燒結體之評估]
對於由各實施例及比較例所得之氧化物燒結體的端材，利用X線繞射裝置(飛利浦公司製、X’PertPRO MPD)，進行由粉末X線繞射法所產生之生成相的辨識。
[氧化物半導體薄膜之基本特性評估]
利用ICP發光分光法來測量由各實施例及比較例所得之氧化物半導體薄膜的組成。此外，利用表面形狀測量裝置(KLA-Tencor公司製)測量氧化物半導體薄膜之膜厚，而由結果與成膜時間來算出成膜速度。再者，利用電洞效果測量裝置(東陽技術股份有限公 司製)來測量氧化物半導體薄膜之載體濃度及電阻率，且從該等之值算出其載體遷移度。此外，氧化物半導體薄膜之生成相的辨識，係與氧化物燒結體之評估同樣地藉由X線繞射測量而進行。
[TFT元件之特性評估]
TFT元件之特性評估係利用半導體參數分析器(Keithley公司製、4200SCS)來確認TFT元件之動作，並且藉由測量on/off比、場效遷移度來進行。在此，場效遷移度係指關於TFT元件之高速動作的指標。
(實施例1)
就濺鍍靶材而言，係準備由含有鈦之氧化銦(In2O3)所構成之氧化物燒結體(氧化物燒結體靶材)。該氧化物燒結體係鈦含量之Ti/In原子數比為0.018，且僅由In2O3相所構成者。
將該氧化物燒結體靶材安裝在無電弧抑制功能之直流磁控濺鍍裝置(TOKKI股份有限公司製)之非磁性體靶材用陰極。基板係使用無鹼之玻璃基板(康寧公司製、# 7059)，將靶材-基板間距離固定為60mm。然後，將腔室內真空排氣至2×10-4Pa以下之後，以使氧之比率成為6.0%之方式導入Ar與O2之混合氣體，並將氣體壓調整為0.6PA。
在該條件下，施加直流電力300W(1.64W/cm2)並使直流電漿產生，以將氧化物半導體薄膜予以成膜。具體而言，在進行10分鐘之預濺鍍後，將基板配置在濺鍍靶材之靜止對向位置，在不加熱基板之情形下進行濺鍍，藉此將膜厚50nm之氧化物半導體薄膜予以成膜。藉由ICP發光分析法測量所得之氧化物半導體薄膜組成之結果，確認出大致與氧化物燒結體之組成大致相同。此外， 由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，在大氣中、以300℃、30分鐘之條件實施退火處理。由X線繞射測之測量的結果，確認出退火處理後之氧化物半導體薄膜結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，在由In2O3(222)峰值算出平均結晶粒徑時，係為50nm。
最後，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為3.0×1017cm-3，載體遷移度為12.3cm2/Vsec。
(實施例2)
對於以與實施例1同樣的方式所得之非晶質氧化物半導體薄膜，在大氣中以400℃、30分鐘之條件實施退火處理。X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜會結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。再者，由In2O3(222)峰值算出平均結晶粒徑時為59nm。此外，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為5.0×1017cm-3，且載體遷移度為11.6cm2/Vsec。
(實施例3)
除了將氧化物燒結體靶材之Ti含量設為Ti/In原子數比0.01以外，係以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜係結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為58nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為4.8×1017cm-3，載體遷移度為10.7cm2/Vsec。
(實施例4)
除了將氧化物燒結體靶材之鈦含量設為Ti/In原子數比0.06以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜係結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為55nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為4.5×1017cm-3，載體遷移度為10.2cm2/Vsec。
(實施例5)
除了將氧化物燒結體靶材之鈦含量設為Ti/In原子數比0.09以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結 果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜係結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為55nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為4.7×1017cm-3，載體遷移度為5.2cm2/Vsec。
(實施例6)
對於以與實施例5同樣之方式所得之非晶質之氧化物半導體薄膜，在大氣中、以400℃、30分鐘之條件實施退火處理。由X線繞射測量的結果，確認出退火處理後之氧化物半導體薄膜結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為58nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為3.9×1017cm-3，載體遷移度為6.0cm2/Vsec。
(實施例7)
除了將氧化物燒結體靶材之鈦含量設為Ti/In原子數比0.005以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜會結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為53nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為8.2×1017cm-3，載體遷移度為8.8cm2/Vsec。
(實施例8)
除了將氧化物燒結體靶材之鈦含量設為Ti/In原子數比0.12以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜係結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為54nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為4.3×1017cm-3，載體遷移度為3.0cm2/Vsec。
(實施例9)
除了將膜厚設為15nm以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致 相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜會結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為13nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為4.4×1017cm-3，載體遷移度為10.5cm2/Vsec。
(實施例10)
除了將膜厚設為200nm以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜係結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為71nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為2.7×1017cm-3，載體遷移度為12.1cm2/Vsec。
(比較例1)
除了將氧化物燒結體靶材之鈦含量設為Ti/In原子數比0.001 以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜係結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為55nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為1.5×1019cm-3，載體遷移度為9.6cm2/Vsec。
(比較例2)
除了將氧化物燒結體靶材之鈦含量設為Ti/In原子數比0.15以外，以與實施例1同樣之方式將氧化物半導體薄膜予以成膜。利用ICP發光分析法測量所得之氧化物半導體薄膜的組成之結果，確認出與氧化物燒結體之組成為大致相同。此外，由X線繞射測量之結果，確認出該氧化物半導體薄膜為非晶質。
接著，對於該氧化物半導體薄膜，以與實施例1相同之條件實施退火處理。由X線繞射測量之結果，確認出退火處理後之氧化物半導體薄膜會結晶化、及以In2O3(222)為主峰值，該氧化物半導體薄膜實質上由方鐵錳礦型構造之In2O3相所構成。此外，由In2O3(222)峰值算出平均結晶粒徑時為50nm。再者，在實施氧化物半導體薄膜之電洞效果的測量時，該氧化物半導體薄膜之載體濃度為1.3×1019cm-3，載體遷移度為0.84cm2/Vsec。
(比較例3)
對於以與實施例1同樣之方式所得之非晶質之氧化物半導體薄膜，在大氣中以200℃、30分鐘之條件實施退火處理。由X線繞射測之測量的結果，確認出該氧化物半導體薄膜並未結晶化、及未存在In2O3相之任一面方位之峰值。因此，並未實施氧化物薄膜之電洞效果的測量。
此外，另外準備以與實施例1同樣之方式所得之非晶質之氧化物半導體薄膜，一面進行加熱升溫，一面實施由薄膜X線法所得之高溫X線繞射測量。結果，確認出氧化物半導體薄膜之結晶化的加熱溫度之範圍係在205℃至210℃(參照第3圖)。
[氧化物半導體薄膜之評估]
實施例1至10係將鈦含量控制在Ti/In原子數比為0.005至0.12之範圍，且在大氣中施行400℃以下之退火處理的例。因此， 實施例1至10之氧化物半導體薄膜皆結晶化，且平均結晶粒徑、載體濃度及載體遷移度皆在本發明所規定之範圍內。
特別是，在實施例1至4中，將鈦含量控制在Ti/In原子數比0.01至0.06之範圍，且在大氣中施行400℃以下之退火處理，因此確認出顯現載體濃度為5×1017cm-3以下，且載體遷移度為10cm2/Vsec以上之優良的載體特性。
在實施例5及6中，由於鈦含量為Ti/In原子數比0.09，且在大氣中以400℃以下施行退火處理，因此確認出顯示載體濃度為5×1017cm-3以下，且載體遷移度為5cm2/Vsec以上之值。
此外，實施例7及8係鈦含量為下限值或上限值之例，雖載體遷移度及載體濃度皆在本發明所規定之範圍，惟實施例7係顯示載體濃度比其他實施例略差之值，實施例8係顯示載體遷移度比其他實施例略差之值。
再者，由實施例9及10確認出：在鈦含量為Ti/In原子数比0.018，且膜厚為15nm及200nm時，即使將退火處理之加熱溫度設為300℃亦可結晶化；及顯示此時之結晶粒径為10nm以上、且載體濃度為1×10cm-3以下、且載體遷移度5cm2/Vsec以上之值。
相對於此，比較例1係鈦含量為Ti/In原子數比未滿0.005之例、亦即未滿下限值之例，在此情形下，確認出載體濃度為超過1×1019cm-3。
比較例2係為鈦含量之Ti/In原子數比超過0.12之例，亦即超過上限值之例，此時確認出載體濃度超過1×1019cm-3，且載體遷移度未滿1cm2/Vsec。
比較例3係將退火處理之加熱溫度設為200℃之例，並無法將非晶質之氧化物半導體薄膜予以結晶化。
(實施例11)
濺鍍靶材係準備由含有鈦之氧化銦(In2O3)所構成之氧化物燒結體(氧化物燒結體靶材)。該氧化物燒結體之鈦含量為Ti/In原子數比0.018，且僅由In2O3相所構成者。
將該氧化物燒結體靶材安裝在無電弧抑制功能之直流磁控濺鍍裝置的非磁性體靶材用陰極，在形成有熱氧化之SiO2膜之厚度300nm的矽晶圓基板之SiO2膜上，以膜厚成為50nm之方式成膜有非晶質之氧化物半導體薄膜。此外，此時之成膜條件係與實施例1相同。
接著，對該氧化物半導體薄膜，在大氣中以300℃、30分鐘之條件施行退火處理而結晶化。藉此，分別將上述Si基板、SiO2膜及結晶質之氧化物半導體薄膜作為閘極電極1、閘極絕緣層2及通道層3。
然後，藉由直流磁控濺鍍法，將厚度5nm之Ti膜、及厚度100nm之Au膜依序成膜在通道層3之表面，形成由Au/Ti積層膜所構成之源極電極4及汲極電極5，而獲得第1圖所示之構成的薄膜電晶體(TFT元件)。此外，源極電極4及汲極電極5之成膜條件係除了將濺鍍氣體設為僅有氬(Ar)氣，且將直流電力變更為50W以外，係與氧化物半導體薄膜之成膜條件相同。
最後，對於源極電極4及汲極電極5，使用金屬遮罩進行圖案化，而得到通道長度100μm、通道寬度450μm之TFT元件。
利用半導體參數分析器調查所得之TFT元件之動作特性的結果，可確認出作為TFT元件之動作特性。此外，確認出該TFT元件係顯示on/off比為108以上，場效遷移度為22.5cm2/Vsec之良好值。

Claims (9)

  1. 一種氧化物半導體薄膜，係由包含銦與鈦之氧化物所構成，鈦含量以Ti/In原子數比計為0.005至0.12，且為結晶質，僅由方鐵錳礦型構造之In2O3相所構成，且載體濃度為1×1019cm-3以下，載體遷移度為1cm2/Vsec以上。
  2. 如申請專利範圍第1項所述之氧化物半導體薄膜，其中，前述鈦含量以Ti/In原子數比計為0.01至0.06。
  3. 如申請專利範圍第1項或第2項所述之氧化物半導體薄膜，其中，前述載體遷移度為3cm2/Vsec以上。
  4. 如申請專利範圍第1項或第2項所述之氧化物半導體薄膜，其中，前述載體濃度為5×1017cm-3以下，且前述載體遷移度為5cm2/Vsec以上。
  5. 如申請專利範圍第1項或第2項所述之氧化物半導體薄膜，其中，前述氧化物半導體薄膜之膜厚為15nm至200nm。
  6. 如申請專利範圍第1項或第2項所述之氧化物半導體薄膜，其中，前述氧化物半導體薄膜之膜厚為40nm至100nm。
  7. 如申請專利範圍第1項或第2項所述之氧化物半導體薄膜，其中，前述In2O3相之結晶粒徑為10nm以上。
  8. 一種薄膜電晶體，係具備源極電極、汲極電極、閘極電極、通道層及閘極絕緣膜之薄膜電晶體，且前述通道層係由申請專利範圍第1項至第7項中任一項所述之氧化物半導體薄膜所構成。
  9. 一種氧化物半導體薄膜之製造方法，係對於由含有銦與鈦之氧 化物所構成且鈦含量以Ti/In原子數比計為0.005至0.12之非晶質的氧化物半導體薄膜，施行250℃以上之加熱溫度、及1分至120分之處理時間的退火處理，藉此獲得結晶質且僅由方鐵錳礦型構造之In2O3相所構成、且載體濃度為1×1019cm-3以下、載體遷移度為1cm2/Vsec以上之氧化物半導體薄膜。
TW102142591A 2012-11-22 2013-11-22 氧化物半導體薄膜與其製造方法以及薄膜電晶體 TWI594433B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012256866A JP6107085B2 (ja) 2012-11-22 2012-11-22 酸化物半導体薄膜および薄膜トランジスタ

Publications (2)

Publication Number Publication Date
TW201431077A TW201431077A (zh) 2014-08-01
TWI594433B true TWI594433B (zh) 2017-08-01

Family

ID=50776173

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142591A TWI594433B (zh) 2012-11-22 2013-11-22 氧化物半導體薄膜與其製造方法以及薄膜電晶體

Country Status (6)

Country Link
US (1) US9368639B2 (zh)
JP (1) JP6107085B2 (zh)
KR (1) KR20150088793A (zh)
CN (1) CN104798205B (zh)
TW (1) TWI594433B (zh)
WO (1) WO2014080996A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319262B (zh) 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
CN106435491B (zh) * 2015-08-06 2019-02-12 清华大学 溅射靶及氧化物半导体膜以及其制备方法
JP2019124598A (ja) * 2018-01-17 2019-07-25 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
JP7187775B2 (ja) * 2018-01-17 2022-12-13 住友金属鉱山株式会社 非晶質試料の結晶化温度測定方法および結晶化温度測定システム
CN109378274B (zh) * 2018-10-11 2022-04-22 吉林建筑大学 一种制备不同类型铟镓锌氧薄膜晶体管的方法
KR20200072408A (ko) * 2018-12-11 2020-06-22 한양대학교 산학협력단 인듐산화물층, 인듐 산화물층을 채널층으로 포함하는 박막트랜지스터, 및 박막트랜지스터의 제조방법
JP7326795B2 (ja) * 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201119971A (en) * 2009-09-30 2011-06-16 Idemitsu Kosan Co Sintered in-ga-zn-o-type oxide
US20120273777A1 (en) * 2007-03-20 2012-11-01 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
CN102105619B (zh) 2008-06-06 2014-01-22 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
CN102159517B (zh) * 2008-09-19 2014-08-06 出光兴产株式会社 氧化物烧结体及溅射靶材
WO2010047077A1 (ja) 2008-10-23 2010-04-29 出光興産株式会社 薄膜トランジスタ及びその製造方法
JP2010106291A (ja) 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
JP5553997B2 (ja) 2009-02-06 2014-07-23 古河電気工業株式会社 トランジスタおよびその製造方法
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
US20120037897A1 (en) 2009-04-17 2012-02-16 Bridgestone Corporation Thin film transistor and method for manufacturing thin film transistor
JP2010251606A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタ
KR101696859B1 (ko) * 2009-08-05 2017-01-16 스미토모 긴조쿠 고잔 가부시키가이샤 이온 도금용 태블릿과 그 제조 방법, 및 투명 도전막
JP5437825B2 (ja) * 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
WO2011152048A1 (ja) * 2010-06-02 2011-12-08 出光興産株式会社 スパッタリングターゲット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273777A1 (en) * 2007-03-20 2012-11-01 Idemitsu Kosan Co., Ltd. Sputtering target, oxide semiconductor film and semiconductor device
TW201119971A (en) * 2009-09-30 2011-06-16 Idemitsu Kosan Co Sintered in-ga-zn-o-type oxide

Also Published As

Publication number Publication date
WO2014080996A1 (ja) 2014-05-30
US9368639B2 (en) 2016-06-14
JP2014107303A (ja) 2014-06-09
TW201431077A (zh) 2014-08-01
US20150287830A1 (en) 2015-10-08
CN104798205B (zh) 2018-01-05
CN104798205A (zh) 2015-07-22
JP6107085B2 (ja) 2017-04-05
KR20150088793A (ko) 2015-08-03

Similar Documents

Publication Publication Date Title
TWI595668B (zh) 氧化物半導體薄膜及薄膜電晶體
TWI594433B (zh) 氧化物半導體薄膜與其製造方法以及薄膜電晶體
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR101723245B1 (ko) 산화물 소결체 및 스퍼터링 타겟
WO2011152048A1 (ja) スパッタリングターゲット
TWI640492B (zh) 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2018107316A (ja) 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees