JP2010045263A - 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ - Google Patents
酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ Download PDFInfo
- Publication number
- JP2010045263A JP2010045263A JP2008209230A JP2008209230A JP2010045263A JP 2010045263 A JP2010045263 A JP 2010045263A JP 2008209230 A JP2008209230 A JP 2008209230A JP 2008209230 A JP2008209230 A JP 2008209230A JP 2010045263 A JP2010045263 A JP 2010045263A
- Authority
- JP
- Japan
- Prior art keywords
- group
- semiconductor
- oxide semiconductor
- oxide
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【解決手段】In(インジウム)元素と、Sn(錫)元素と、6周期までの、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xを含む酸化物半導体。
【選択図】なし
Description
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)や、フィールドエミッションディスプレイ(FED)等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。
即ち、移動度が低い、on−off比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等、TFTの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しい等製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり成膜速度が遅かったり、700℃以上の高温処理が必要である等工業化に問題もあった。また、ボトムゲート構成での電解移動度等のTFT性能が低く、性能を上げるにはトップゲート構成で膜厚を200nm以上にする必要がある等TFT素子構成上の制限もあった。
さらに、酸化インジウムと酸化錫からなる酸化物半導体はTFTとした際には、ヒステリシスが極めて大きく、ディスプレイ用TFTとしての使用が困難となるため、酸化インジウムと酸化錫からなる酸化物半導体を用いてディスプレイ用TFTを検討する試みはなされていなかった(非特許文献1)。
1.In(インジウム)元素と、
Sn(錫)元素と、
6周期までの、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xを含む酸化物半導体。
2.元素Xが3A族元素及び4A族元素から選択される1種以上の元素である1記載の酸化物半導体。
3.元素Xが4A族元素及びランタノイド類から選択される1種以上の元素である2記載の酸化物半導体。
4.元素Xがランタノイド類から選択される1種以上の元素である3記載の酸化物半導体。
5.前記元素Xが、3A族元素から選択される1種以上の元素である1記載の酸化物半導体。
6.In(インジウム)、Sn(錫)元素、前記元素Xの原子比が下記の式を満たす1〜5のいずれか記載の酸化物半導体。
0.20≦In/(In+Sn+X)≦0.90
0.01≦Sn/(In+Sn+X)≦0.70
0.01≦X/(In+Sn+X)≦0.30
7.1〜6のいずれか記載の酸化物半導体からなるキャリア密度が1012〜1018/cm3の非晶質半導体膜。
8.基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース電極と、ドレイン電極を有し、前記ソース電極とドレイン電極が、半導体層を介して接続してあり、前記ゲート電極と前記半導体層の間にゲート絶縁膜があり、前記半導体層が1〜6のいずれか記載の酸化物半導体又は7記載の非晶質半導体膜である薄膜トランジスタ。
9.8記載の薄膜トランジスタを含むディスプレイ。
10.In(インジウム)元素と、
Sn(錫)元素と、
6周期までの、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xを含む酸化物焼結体からなるスパッタリングターゲット。
11.10記載のスパッタリングターゲットを用いて半導体層を成膜する工程、前記半導体層に保護層を設ける工程、及び前記保護層を設けた後に前記半導体層に70〜350℃の熱履歴を与える工程を含む薄膜トランジスタの製造法。
本発明の酸化物半導体は、In(インジウム)元素と、Sn(錫)元素と、6周期までの、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xを含む。
6周期までの4A族元素としては、Ti、Zr、Hfが挙げられる。
6周期までの5A族元素としては、V、Nb、Taが挙げられる。
6周期までの6A族元素としては、Cr、Mo、Wが挙げられる。
6周期までの7A族元素としては、Mn、Tc、Reが挙げられる。
6周期までの8族元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Ptが挙げられる。
Snより原子番号の小さい4B族としては、Ge、Si、Cが挙げられる。
Sn(錫)元素を含むと、移動度を大きく低下させずに酸化物中のキャリア密度を低減でき半導体化させやすい。また、リン酸等のオキソ酸に対する耐性が向上する。
0.20≦In/(In+Sn+X)≦0.90
0.01≦Sn/(In+Sn+X)≦0.70
0.01≦X/(In+Sn+X)≦0.30
Inが0.90以下であると非晶質となりやすく、キャリア密度を低減しやすく、オフ電流が低減でき、エンハンスモードで駆動でき、閾値電圧のシフト(ΔVth)が低減でき好ましい。
Snが0.01以上であると耐酸性が向上し、キャリア密度を低減しやすく、オフ電流が低減でき好ましい。
Snが0.70以下であるとヒステリシスが小さくなり、閾値電圧のシフト(ΔVth)が低減でき、S値が向上し、ウェットエッチングが容易になり好ましい。
Xが0.01以上であると、キャリア密度を低減しやすく、オフ電流が低減でき、エンハンスモードで駆動でき、さらにヒステリシスを小さくすることができるため、好ましい。
Xが0.30以下であると移動度が向上でき、S値が向上し好ましい。
0.30≦In/(In+Sn+X)≦0.85
0.03≦Sn/(In+Sn+X)≦0.50
0.03≦X/(In+Sn+X)≦0.20
0.55≦In/(In+Sn+X)≦0.80
0.05≦Sn/(In+Sn+X)≦0.30
0.05≦X/(In+Sn+X)≦0.15
酸化物半導体は非晶質酸化物半導体であることが好ましい。非晶質であるとSnがInに固溶置換してキャリアを生成するおそれがなく、安定して均一な半導体となることが期待できる(結晶化すると、SnがInに固溶置換してキャリアを生成し、導電体となるおそれがある)。
以下、本発明の酸化物半導体の製造に使用できるスパッタリングターゲットの製造方法を説明する。このスパッタリングターゲットをスパッタリングすることにより本発明の酸化物半導体を製造できる。
(a)原料酸化物粉末を混合する工程(混合工程);
(b)得られた混合物を成形する工程(成形工程);及び
(c)得られた成形体を焼結する工程(焼結工程)。
また、本発明のスパッタリングターゲットを、以下のような必須の工程及び任意の工程を含んだ方法で製造してもよい。
(a)原料酸化物粉末を混合する必須工程(混合工程);
(a)’得られた混合物を500〜1200℃で1〜100時間熱処理する任意工程(仮焼工程);
(b)得られた混合物を成形する必須工程(成形工程);
(c)得られた成形体を焼結する必須工程(焼結工程);
(d)焼成して得られた焼結体を還元処理する任意工程(還元工程);及び
(e)焼結体をスパッタリング装置への装着に適した形状に加工する任意工程(加工工程)。
混合工程は、スパッタリングターゲットの原料である金属酸化物を混合する必須の工程である。
原料としては、In(インジウム)元素と、Sn(錫)元素と、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xの金属化合物が挙げられる。
尚、上記原料混合粉体の比表面積の増加分が1.0m2/g以上又は粉砕後の原料混合粉の平均メジアン径(d50)が2μm以下であれば、焼結密度が十分に大きくなるので好ましい。一方、原料混合粉体の比表面積の増加分が3.0m2/g以下又は粉砕後の平均メジアン径(d50)が0.8μm以上であれば、粉砕時の粉砕器機等からのコンタミ(不純物混入量)が増加することもないので好適である。
ここで、各粉体の比表面積はBET法で測定した値である。各粉体の粒度分布のメジアン径(d50)は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
さらに、本発明のスパッタリングターゲットの製造方法は、(a)工程の後に、(a)’得られた混合物を仮焼する工程を含んでもよい。
仮焼工程では、上記(a)工程で得られた混合物が仮焼される。仮焼を行うことにより、最終的に得られるスパッタリングターゲットの密度を上げることが容易になる。仮焼は行っても行わなくても構わないが、仮焼を行わない方が工程を大幅に削減できて好ましい。
仮焼を行わない際は、インジウム化合物粉の比表面積が5〜10m2/g、錫化合物粉の比表面積が5〜10m2/g、元素Xの化合物粉の批評面積が2〜10m2/gであることが好ましい。比表面積が前記範囲内にあると、混合粉砕の効率が高まり、仮焼を行わなくとも高密度のスパッタリングターゲットが作製でき、工程を大幅に省略することができる。
仮焼工程においては、通常500〜1200℃、好ましくは、800〜1200℃で、1〜100時間、好ましくは2〜50時間の条件で(a)工程で得られた混合物を熱処理する。500℃以上かつ1時間以上の熱処理条件であれば、金属化合物の熱分解が十分に行われるので好ましい。熱処理条件が、1200℃以下及び100時間以下であれば、粒子が粗大化することもないので好適である。
尚、仮焼後の混合物の平均粒径は、JIS R 1619に記載及び方法によって測定することができる。
成形工程は、金属化合物の混合物(上記仮焼工程を設けた場合には仮焼後の混合物)を加圧成形して成形体とする工程である。この工程により、混合物(又は仮焼後の混合物)をスパッタリングターゲットとして好適な形状に成形する。仮焼工程を設けた場合には得られた仮焼後の混合物の微粉末を造粒した後、プレス成形により所望の形状に成形することができる。
本工程で用いることができる成形処理としては、例えば、一軸加圧、金型成形、鋳込み成形、射出成形等も挙げられるが、焼結密度の高い焼結体(スパッタリングターゲット)を得るためには、冷間静水圧(CIP)等で成形するのが好ましい。
尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
また、プレス成形は、コールドプレス(Cold Press)法やホットプレス(Hot Press)法等、公知の成形方法を用いることができる。例えば、得られた混合粉を金型に充填し、コールドプレス機にて加圧成形する。加圧成形は、例えば、常温(25℃)下、100〜100000kg/cm2、好ましくは、500〜10000kg/cm2の圧力で行われる。さらに、温度プロファイルは、1000℃までの昇温速度を30℃/時間以上、冷却時の降温速度を30℃/時間以上とするのが好ましい。昇温速度が30℃/時間以上であれば酸化物の分解が進むこともなく、ピンホールも発生しない。また冷却時の降温速度が30℃/時間以上であれば組成比が変化するおそれもない。
乾式法のコールドプレス(Cold Press)法としては、粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧、金型成形、鋳込み成形射出成形が採用できる。焼結密度の高い焼結体(スパッタリングターゲット)を得るためには、冷間静水圧(CIP)等加圧を伴う方法で成形するのが好ましい。尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
上記湿式法としては、例えば、濾過式成形法(特開平11−286002号公報参照)を用いるのが好ましい。この濾過式成形法は、セラミックス原料スラリーから水分を減圧排水して成形体を得るための非水溶性材料からなる濾過式成形型であって、1個以上の水抜き孔を有する成形用下型と、この成形用下型の上に載置した通水性を有するフィルターと、このフィルターをシールするためのシール材を介して上面側から挟持する成形用型枠からなり、前記成形用下型、成形用型枠、シール材、及びフィルターが各々分解できるように組立てられており、該フィルター面側からのみスラリー中の水分を減圧排水する濾過式成形型を用い、混合粉、イオン交換水と有機添加剤からなるスラリーを調製し、このスラリーを濾過式成形型に注入し、該フィルター面側からのみスラリー中の水分を減圧排水して成形体を作製し、得られたセラミックス成形体を乾燥脱脂後、焼成する。
焼結工程は、上記成形工程で得られた成形体を焼結する工程である。
常圧焼結あるいは高温加圧焼結が好ましい。
焼結条件としては、酸素ガス雰囲気下、大気圧又は加圧下が好ましい。大型ターゲットを作製する際は大型ターゲットでも均一に作製しやすい常圧焼結が特に好ましい。また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのが好ましい。これにより金属成分の蒸散を抑えることができ、ボイド(空隙)のない焼結体が得られ、さらにはターゲット面内や厚み方向における組成分布の発生も抑制できる。
また、酸素含有雰囲気としては、大気中、酸素を含有する混合気体中、酸素加圧等が挙げられる。雰囲気の制御は気体を流入させ行うことが好ましい。酸素を含有する雰囲気で焼結すると、ターゲット表面と内部の酸素欠損量の差が少なくなるため好ましい。
また、酸素ガス雰囲気又は酸素ガス雰囲気で焼成を行うことにより、スパッタリングターゲットの密度を上昇しやすくなり、スパッタリング時の異常放電の発生を抑制できるので好ましい。酸素ガス雰囲気は、酸素濃度が、例えば、10〜1000%である雰囲気をいう。焼成は大気圧下又は加圧下で行うことができる。加圧は、例えば、98000〜1000000Pa、好ましくは、100000〜500000Paである。
得られた焼結体のバルク抵抗を酸化物全体として均一化するために、さらに還元工程を含むことが好ましい。還元工程は、上記焼成工程で得られた焼結体のバルク抵抗をターゲット全体として均一化するために還元処理を行う任意工程である。焼結後に、真空中又はアルゴン、窒素等の不活性雰囲気中で300〜1200℃の還元処理を行うことで、焼結体中に酸素欠損を生じ(酸素含有量が化学量論比より少なくなる)、スパッタリングターゲットのバルク抵抗を下げることができるため、より好ましい。
還元性ガスとしては、例えば、水素、メタン、一酸化炭素、これらのガスと酸素との混合ガス等を用いることができる。
不活性ガスとしては、窒素、アルゴン、これらのガスと酸素との混合ガス等を用いることができる。
還元ガスや不活性ガスの圧力は、例えば9800〜1000000Pa、好ましくは、98000〜500000Paである。真空中で焼成する場合、真空とは、具体的には10−1〜10−8Pa、好ましくは10−2〜10−5Pa程度の真空をいい、残存ガスはアルゴンや窒素等である。
得られた酸化物は、適宜加工される。
加工工程は、上記のようにして焼結して得られた焼結体を、さらにスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるための、必要に応じて設けられる工程である。
スパッタリングターゲットの厚みは、通常2〜20mm、好ましくは3〜12mm、特に好ましくは4〜6mmである。スパッタリングターゲットの表面は200〜10,000番のダイヤモンド砥石により仕上げを行うことが好ましく、400〜5,000番のダイヤモンド砥石により仕上げを行うことが特に好ましい。200番〜10,000番のダイヤモンド砥石を使用すれば、スパッタリングターゲットが割れることもないので好ましい。
また、複数のスパッタリングターゲットを一つのバッキングプレートに取り付け、実質一つのターゲットとしてもよい。
相対密度は原料粉の密度から計算した理論密度と、アルキメデス法で測定した焼結体の密度から計算する。
X線回折で最大ピークの半値幅は0.1〜2.0度が好ましく、0.2〜1.0度がより好ましい。0.1度より大きいと平均粒径が20μmより小さくなるため好ましい。X線回折で最大ピークの半値幅が2.0度より小さいと、相対密度が高く、バルク抵抗が低くなるため好ましい。
本発明の非晶質半導体膜は上記の酸化物半導体からなる。本発明の膜は非晶質なので、均一性と平滑性が向上し、ウェットエッチングが容易となる。
キャリア密度に下限は無いが、通常1012/cm3以上である。1012/cm3以上であると移動度を高くすることができる。
より好ましくは1013〜5×1017/cm3、特に好ましくは1014〜1017/cm3である。
キャリア密度は各種環境下での熱処理方法で調整できる。
DC、AC、RFスパッタリングが好ましく、DCあるいはACスパッタリングが特に好ましい。RFスパッタリングに比べ、DCあるいはACスパッタリングを用いると、成膜時のダメージが減少し、電界効果型トランジスタとして用いた時、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、S値の減少等の効果が期待できる。
スパッタ時のスパッタリングチャンバー内の圧力は、スパッタ法によって異なるが、DC(直流)スパッタ法の場合は、例えば0.1〜2.0MPa、好ましくは0.3〜0.8MPaであり、RF(高周波)スパッタ法の場合は例えば0.1〜2.0MPa、好ましくは0.3〜0.8MPaである。
スパッタ時に投入される電力出力は、スパッタ法によって異なるが、DC(直流)スパッタ法の場合は、例えば10〜1000W、好ましくは100〜300Wであり、RF(高周波)スパッタ法の場合は、例えば10〜1000W、好ましくは50〜250Wである。
RF(高周波)スパッタ法の場合の電源周波数は、例えば、50Hz〜50MHz、好ましくは、10k〜20MHzである。
非局在準位のエネルギー幅(E0)が14meVより大きいと、半導体膜をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やS値が大きくなりすぎるおそれがある。半導体膜の非局在準位のエネルギー幅(E0)が大きいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
X線吸収分光法による測定では、立ち上がりから数百eVも高いエネルギーのところまで広がったX線吸収広域微細構造(EXAFS)を示す。EXAFSは励起された原子の周囲の原子による電子の後方散乱によって引き起こされる。飛び出していく電子波と後方散乱された波との干渉効果が起こる。干渉は電子状態の波長と周囲の原子へ行き来する光路長に依存する。EXAFSをフーリエ変換することで動径分布関数(RDF)が得られる。
熱履歴は、不活性ガス中等酸素分圧が10−3Pa以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行うことが好ましい。上記条件下で行うと再現性のよい効果が得られる。
本発明の酸化物半導体又は非晶質半導体膜は、薄膜トランジスタに用いることができる。具体的には、本発明の薄膜トランジスタは、基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース電極と、ドレイン電極を有し、ソース電極とドレイン電極が、半導体層を介して接続してあり、ゲート電極と半導体層の間にゲート絶縁膜があり、半導体層が本発明の酸化物半導体又は非晶質半導体膜である。
オフ電流は、2pA以下が好ましく、1pA以下がより好ましい。オフ電流が2pAより大きいとゲートリーク電流は1pA以下が好ましい。
閾値電圧は、通常0〜10V、0〜4Vが好ましく、0〜3Vがより好ましい、0〜2Vが特に好ましい。0より小さいとノーマリーオンとなりオフ時に電圧をかける必要になり消費電力が大きくなるおそれがある。10Vより大きいと駆動電圧が大きくなり消費電力が大きくなったり、高い移動度が必要となるおそれがある。
S値=dVg/dlog(Ids)
S値が小さいほど急峻な立ち上がりとなる(「薄膜トランジスタ技術のすべて」、鵜飼育弘著、2007年刊、工業調査会)。
S値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
3μAの直流電圧60℃100時間加えた前後の閾値電圧のシフト量は1.0V以下が好ましく、0.5V以下がより好ましい。1Vより大きいと有機ELディスプレイのトランジスタとして利用した場合、画質が変化してしまうおそれがある。
このようなゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
半導体の保護層を形成する材料にも特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO2,SiNx,Al2O3,Ta2O5,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc2O3,Y2O3,Hf2O3,CaHfO3,PbTi3,BaTa2O6,SrTiO3,AlN等の酸化物を用いることができる。これらのなかでも、SiO2,SiNx,Al2O3,Y2O3,Hf2O3,CaHfO3を用いるのが好ましく、より好ましくはSiO2,SiNx,Y2O3,Hf2O3,CaHfO3であり、特に好ましくはSiO2,Y2O3,Hf2O3,CaHfO3等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO2でもSiOxでもよい)。
このような保護膜は、異なる2層以上の絶縁膜を積層した構造でもよい。
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜でないと界面の平滑性が悪く移動度が低下したり、閾値電圧やS値が大きくなりすぎるおそれがある。
保護層は酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
また、エッチングストッパー層を保護膜としてもよい。
さらに、チャンネル長Lは通常0.1〜1000μm、好ましくは1〜100μm、さらに好ましくは2〜10μmである。0.1μm以下は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、1000μm以上では素子が大きくなりすぎて好ましくない。
半導体層の膜厚は、通常0.5〜500nm、好ましくは1〜150nm、より好ましくは3〜80nm、特に好ましくは10〜60nmである。0.5nmより薄いと工業的に均一に成膜することが難しい。一方、500nmより厚いと成膜時間が長くなり工業的に採用できない。また、3〜80nmの範囲内にあると、移動度やオンオフ比等TFT特性が特に良好である。
ここで、Vthとは、ゲート電圧(ドレイン電圧)をかけた場合にドレイン電流が立ち上がる際の電圧をいう。また、Vthシフトとは、ゲート電圧(ドレイン電圧)をかけた際に起きるVthの変動をいう。Vthシフトが小さければ、半導体としての作動が安定しているといえる。
(1)スパッタリングターゲットの製造
原料として、酸化インジウム、酸化錫、酸化イットリビウムの粉末を、原子比〔In/(In+Sn+Yb)〕が0.70、原子比〔Sn/(In+Sn+Yb)〕が0.20、原子比〔Yb/(In+Sn+Yb)〕が0.10となるように混合した。これを湿式ボールミルに供給し、混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、プレス成形して、これを焼成炉に入れ、1,500℃、12時間の条件で焼成して、焼結体を得た。焼結体を加工後、無酸素銅製バッキングプレートにインジウム半田で接着して、直径10cm、厚さ5mmのターゲットとした。
◎:色むらや斑点が全く見あたらないもの
○:色むらや斑点がほとんど見あたらないもの
△:色むらや斑点がやや目立つもの
×:色むらや斑点が目立つもの
上記(1)で得られたスパッタリングターゲットを、DCスパッタ法の一つであるDCマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板(コーニング1737)上に透明導電膜を成膜した。
スパッタ条件は、基板温度;25℃、到達圧力;1×10−6Pa、雰囲気ガス;Ar95%及び酸素5%、スパッタ圧力(全圧);4×10−1Pa、投入電力100W、S−T距離90mmであった。
得られた膜組成をICP法で分析したところ、原子比〔In/(In+Sn+Yb)〕が0.70、原子比〔Sn/(In+Sn+Yb)〕が0.20、原子比〔Yb/(In+Sn+Yb)〕が0.10であった。
さらに、この得られた半導体膜を、大気下250℃で1時間の熱処理を行った。
熱処理後の透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。その結果、n型を示し、キャリア濃度は1×1017cm−3、ホール移動度は10cm2/Vsであった。X線回折測定(XRD)で確認したところ薄膜は非晶質であった。
(i)ホール測定装置と測定条件
ホール測定装置:東陽テクニカ製:Resi Test8310
測定条件]:室温(25℃)、0.5[T]、10−4〜10−12A、AC磁場ホール測定
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
また、温度を変化させホール効果を用い測定したキャリア濃度と活性化エネルギーの関係から非局在準位のエネルギー幅(E0)は6meV以下であった。
さらに、X線散乱測定によって求めた動径分布関数(RDF)により、In−Inを表すピークが0.35nm付近に観測され、酸化インジウムのビックスバイト構造の稜共有構造が残っていることが確認できた。原子間距離が0.30から0.36nmの間のRDFの最大値をA、原子間距離が0.36から0.42の間のRDFの最大値をBとした場合のA/Bは、1.3であった。X線吸収分光法によって求めたIn−Inの平均結合距離が0.317nmであった。
<ES型>
図1に示す薄膜トランジスタを作製した。
無アルカリガラス基板10上に、RFスパッタリングでMoゲートメタルを200nm積層した後、ウェットエッチングでパターニングして、ゲート電極11を形成した。
その後、PECVDでゲート絶縁膜12としてSiOxを積層した。
次に、(1)で得られたターゲットを用い(2)の条件で薄膜を成膜(50nm)し、その後ウェットエッチングでパターニングし、チャンネル層(半導体層)13を形成した。
次に、PECVDで第一の保護膜(エッチングストッパー)14としてSiOxを積層、その後ドライエッチングでパターニングした。
次に、RFマグネトロンスパッタリング及びウェットエッチングを用い、Moからなるソース/ドレイン電極15を形成し、次に、PECVDで第二の保護膜16としてSiOxを積層した。その後(3)の条件で熱処理を加え、W=50μm、L=10μmのボトムゲート型の薄膜トランジスタを得た。
(i)オンオフ比、オフ電流、S値、閾値(Vth)
得られたトランジスタを室温・乾燥窒素雰囲気中・遮光環境下で24時間以上保管した。その後、半導体パラメーターアナライザー(ケースレー4200)を用い室温・乾燥窒素雰囲気中・遮光環境下で移動度(μ)、オンオフ比、オフ電流、S値、閾値(Vth)を測定した。結果を表1に示す。
半導体パラメーターアナライザーを用い、昇電圧時の伝達曲線(I−V特性)と降電圧時の伝達曲線(I−V特性)を測定し、昇降時の電圧の差をΔVgとした。ΔVgの最大値が0.5V以下であるものを○「少ない」、0.5〜3Vであるものを△「ある」、3V以上であるものを×「大きい」とした。
図6A,Bに伝達曲線でゲート電圧を昇降させたときのヒステリシスを示す。図6Aはヒステリシスが少ない例、図6Bはヒステリシスがある例を示す。
・閾値電圧のシフト
ストレス条件として、ゲート電圧15Vで10μAの直流電圧50℃100時間加え、ストレスをかける前後のVthを比較し閾値電圧のシフト量(ΔVth)とした。
(2)と同じ条件で、ガラス基板上に200nm厚の半導体膜を形成し、熱処理した。これをリン酸系エッチング液(PAN)にてエッチングし、25℃でのエッチング速度を測定した。評価は下記のようにした。
◎:200nm/分未満
○:200〜500nm/分
△:500〜1000nm/分
×:1000nm/分以上
作製したトランジスタを、85℃、85%RHにて、2000時間耐湿試験を実施した。試験前後の抵抗を測定し、下記のように分類した。試験前の抵抗値÷試験後の抵抗値、試験後の抵抗値÷試験前の抵抗値の大きい方を変化率とした。
◎:変化率2倍未満
○:変化率2〜5倍変化
△:変化率5〜100倍変化
×:変化率100倍以上変化
作製したトランジスタを、300℃、2時間耐熱試験を実施した。試験後にTFT駆動をしたものを○、TFT駆動を示さなかったものを×とした。
酸素を除く元素中のSn量あるいは元素Xの量を、ターゲットと半導体膜で比較した。
ターゲット組成の再現性(%)=(半導体膜の酸素を除く元素中のSn量あるいは元素Xの量)÷(ターゲットの酸素を除く元素中のSn量あるいは元素Xの量))×100
300×300mm以上のガラス基板上に、インライン式スパッタ装置を用いTFTを作製した。同一基板内のVg=5Vにおけるオン電流の最大値と最小値の比(最大値/最小値)を測定した。
その結果、TFT特性の均一性の良い方から順に4段階で評価した。
◎:1.05以内
○:1.10以内
△:1.20以内
×:1.20より大
連続20バッチ分における第1バッチと第20バッチの移動度の比(第1バッチ/第20バッチ)を測定した。
その結果、TFT特性の再現性の良い方から順に4段階で評価した。
◎:1.05以内
○:1.10以内
△:1.20以内
×:1.20より大
図2に示すBCH(バックチャンネルエッチ)型トランジスタを作製した他は、実施例1と同様にトランジスタを作製・評価した。
無アルカリガラス基板20上に、RFスパッタリングでMoゲートメタルを200nm積層した後、ウェットエッチングでパターニングしてゲート電極21を形成した。
その後、PECVDでゲート絶縁膜22としてSiOxを積層した。
次に、(1)で得られたターゲットを用い(2)の条件で薄膜を成膜(50nm)し、その後ウェットエッチングでパターニングしてチャンネル層(半導体層)23を形成した。
次に、RFマグネトロンスパッタリング及びウェットエッチングを用い、Moからなるソース/ドレイン電極24(W=50μm、L=10μm)を形成した。
次に、PECVDで第一の保護膜25及び第二の保護膜26としてSiOxを積層、その後ドライエッチングによりコンタクトホールを形成し、配線とコンタクトをとった。
得られた薄膜トランジスタを(3)の条件で熱処理を加え、ボトムゲート型の薄膜トランジスタを得た。
図3に示すコプラナー型のトランジスタを作製した他は、実施例1と同様にトランジスタを作製・評価した。
図3は、電界効果型トランジスタ((ボトムゲート)コプラナー型)の製造方法を示す工程図である。
まず無アルカリガラス基板30上にゲート電極31を形成し(図3(A))、ゲート電極31を覆うようにしてSiOxからなるゲート絶縁膜32をPECVDで成膜した。ゲート絶縁膜32上に、(1)で得られたターゲットを用い(2)の条件で半導体層33(チャンネル層)を成膜した。その後、PECVDにてSiOxからなる保護膜34を成膜した後、レジスト35を積層した(図3(B))。この積層体について、ゲート電極をフォトマスクとして、支持基板30側からの露光及びレジスト除去を行い、レジスト35を所望の形状にパターニングした(図3(C)、図3(D)及び図3(E))。レジスト35をパターニングした積層体の保護膜34をエッチングし保護膜34を所望形状にパターニングした後、パターニングしたレジスト35を除去した(図3(F))。パターン化した保護膜34を半導体層33上に有する積層体について、PECVDで第二の保護膜36としてSiNx:Hを積層しながら半導体層の一部の抵抗を減少させ、半導体層33にチャンネル部位33a及びソース部位・ドレイン部位33bを形成した(図3(G))。保護層36にドライエッチングによりコンタクトホールを形成し、ソース・ドレイン電極37を形成して、電界効果型トランジスタとした(図3(H))。ゲート電極31は半導体層の遮光層となっている。
図4に示すトップゲート型のトランジスタを作製し評価した。
基板40上にPECVDにより第一の保護膜41と第二の保護膜42を形成した。第一の保護膜41としてSiOx、第二の保護膜42としてSiNxを用いた。スパッタリングによる成膜とフォトリソグラフィによりソース/ドレイン電極43を形成し、その間隙及びこれら電極の一部を覆うように、(1)で得られたターゲットを用いスパッタリングによる成膜とフォトリソグラフィ(2)の条件で半導体層44を設けた。半導体層44の上方に
スパッタリングによる成膜とフォトリソグラフィによりゲート絶縁膜45を介してゲート電極46を形成した。
ボトムゲート型のトランジスタを作製した他は、実施例1と同様にトランジスタを作製・評価した。
熱酸化膜(100nm)付きシリコン基板上に、(1)で得られたターゲットを用い(2)の条件で薄膜を成膜(50nm)し、その後ウェットエッチングでパターニングしてゲート電極を形成した。
次に、RFマグネトロンスパッタリング及びウェットエッチングを用い、Moからなるソース/ドレイン電極(W=50μm、L=10μm)を形成した。
次に、RFマグネトロンスパッタリングで第一の保護膜としてSiOx(200nm)、第二の保護膜としてSiNxを積層(200nm)、その後ドライエッチングによりコンタクトホールを形成し、配線とコンタクトをとった。
得られた薄膜トランジスタを(3)の条件で熱処理を加え、ボトムゲート型の薄膜トランジスタを得た。
成膜方式・条件、組成、トランジスタ作製条件を表1〜5のように変えた以外は、実施例1と同様にターゲット及び薄膜トランジスタを作製、評価した。
<光電流の効果>
実施例1〜3の素子に、ガラス基板側から蛍光灯の光を当てながら光電流の有無を確認した。実施例1,2は光電流が確認されたが、実施例3は確認できなかった。実施例3の構造が基板側からの光に対して遮光効果があることが確認できた。
<保護膜及び保護膜作製後の熱処理(熱履歴)の効果>
表1〜5の実施例1、37、38、及び比較例2〜5の大面積均一性、再現性、オフ電流、Vthのデータから、保護膜及び保護膜作製後の熱処理(熱履歴)の効果が確認できた。
<第三成分添加効果の確認>
実施例1のターゲット及び実施例1と同様に作製したITO(In2O3−SnO2)ターゲットを用い、RFマグネトロンスパッタリング法により成膜直後のキャリア密度がほぼ同一となるように成膜時の酸素分圧を調整し、膜厚200nmの薄膜を作製した。実施例1と同じホール測定装置により、キャリア密度の経時変化を確認した。結果を図5に示す。
さらに、実施例14,18,22,30で形成した膜についても、24時間経過後のキャリア密度を測定し、その結果を図5に合わせて示す。
第三成分(Yb,Dy,Sm,Ce,Zr)の添加により、キャリア密度の経時変化が少なくなることが確認できた。
11,21,31,46 ゲート電極
12,22,32,45 ゲート絶縁膜
13,23 チャンネル層(半導体層)
14,16,25,26,34,36,41,42 保護膜
15,24,37,43 ソース/ドレイン電極
33,44 半導体層
35 レジスト
Claims (11)
- In(インジウム)元素と、
Sn(錫)元素と、
6周期までの、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xを含む酸化物半導体。 - 元素Xが3A族元素及び4A族元素から選択される1種以上の元素である請求項1記載の酸化物半導体。
- 元素Xが4A族元素及びランタノイド類から選択される1種以上の元素である請求項2記載の酸化物半導体。
- 元素Xがランタノイド類から選択される1種以上の元素である請求項3記載の酸化物半導体。
- 前記元素Xが、3A族元素から選択される1種以上の元素である請求項1記載の酸化物半導体。
- In(インジウム)、Sn(錫)元素、前記元素Xの原子比が下記の式を満たす請求項1〜5のいずれか記載の酸化物半導体。
0.20≦In/(In+Sn+X)≦0.90
0.01≦Sn/(In+Sn+X)≦0.70
0.01≦X/(In+Sn+X)≦0.30 - 請求項1〜6のいずれか記載の酸化物半導体からなるキャリア密度が1012〜1018/cm3の非晶質半導体膜。
- 基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース電極と、ドレイン電極を有し、前記ソース電極とドレイン電極が、半導体層を介して接続してあり、前記ゲート電極と前記半導体層の間にゲート絶縁膜があり、前記半導体層が請求項1〜6のいずれか記載の酸化物半導体又は請求項7記載の非晶質半導体膜である薄膜トランジスタ。
- 請求項8記載の薄膜トランジスタを含むディスプレイ。
- In(インジウム)元素と、
Sn(錫)元素と、
6周期までの、3A族元素、4A族元素、5A族元素、6A族元素、7A族元素、8族元素及びSnより原子番号の小さい4B族から選択される1種以上の元素Xを含む酸化物焼結体からなるスパッタリングターゲット。 - 請求項10記載のスパッタリングターゲットを用いて半導体層を成膜する工程、前記半導体層に保護層を設ける工程、及び前記保護層を設けた後に前記半導体層に70〜350℃の熱履歴を与える工程を含む薄膜トランジスタの製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209230A JP2010045263A (ja) | 2008-08-15 | 2008-08-15 | 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209230A JP2010045263A (ja) | 2008-08-15 | 2008-08-15 | 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045263A true JP2010045263A (ja) | 2010-02-25 |
Family
ID=42016390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008209230A Pending JP2010045263A (ja) | 2008-08-15 | 2008-08-15 | 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045263A (ja) |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011027715A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
WO2011114919A1 (en) * | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011258949A (ja) * | 2010-06-04 | 2011-12-22 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
WO2011162104A1 (en) * | 2010-06-25 | 2011-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
JP2012033896A (ja) * | 2010-06-29 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 配線基板、半導体装置、及びそれらの作製方法 |
JP2012114247A (ja) * | 2010-11-25 | 2012-06-14 | Lg Display Co Ltd | 薄膜トランジスタおよび表示装置用電極基板の製造方法 |
WO2012117936A1 (ja) * | 2011-03-01 | 2012-09-07 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
JP2012216796A (ja) * | 2011-03-30 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
CN102822980A (zh) * | 2010-03-26 | 2012-12-12 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
JP2013051390A (ja) * | 2011-08-02 | 2013-03-14 | Idemitsu Kosan Co Ltd | 電界効果素子 |
KR20130032067A (ko) * | 2011-09-22 | 2013-04-01 | 삼성디스플레이 주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판 |
US8624240B2 (en) | 2010-08-03 | 2014-01-07 | Canon Kabushiki Kaisha | Top gate thin film transistor and display apparatus including the same |
US8686426B2 (en) | 2012-04-02 | 2014-04-01 | Samsung Display Co., Ltd. | Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor |
WO2014058019A1 (ja) * | 2012-10-11 | 2014-04-17 | 住友金属鉱山株式会社 | 酸化物半導体薄膜および薄膜トランジスタ |
US8743307B2 (en) | 2011-11-04 | 2014-06-03 | Samsung Display Co, Ltd. | Display device |
US8936963B2 (en) | 2009-03-13 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
US8957415B2 (en) | 2012-05-21 | 2015-02-17 | Samsung Display Co., Ltd. | Thin film transistor and thin film transistor array panel including the same |
US9252103B2 (en) | 2010-06-18 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9299474B2 (en) | 2010-07-30 | 2016-03-29 | Samsung Display Co., Ltd. | Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor |
JP2016076712A (ja) * | 2015-11-09 | 2016-05-12 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
JP2016103659A (ja) * | 2011-01-12 | 2016-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9368639B2 (en) | 2012-11-22 | 2016-06-14 | Sumitomo Metal Mining Co., Ltd. | Oxide semiconductor thin film, production method thereof, and thin film transistor |
JP2016157959A (ja) * | 2010-05-14 | 2016-09-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2016195279A (ja) * | 2011-01-12 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
US9553201B2 (en) | 2012-04-02 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor |
JP2017103462A (ja) * | 2010-09-03 | 2017-06-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9812578B2 (en) | 2012-04-24 | 2017-11-07 | Japan Display Inc. | Thin film transistor and display device using the same |
JP2017220674A (ja) * | 2011-04-27 | 2017-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2018113474A (ja) * | 2010-03-31 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
WO2018181716A1 (ja) * | 2017-03-30 | 2018-10-04 | 出光興産株式会社 | ガーネット化合物、酸化物焼結体、酸化物半導体薄膜、薄膜トランジスタ、電子機器、およびイメージセンサー |
JP2019068103A (ja) * | 2011-05-25 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
CN114277334A (zh) * | 2021-12-15 | 2022-04-05 | 先导薄膜材料(广东)有限公司 | 一种氧化铟锡钽镱粉体及其制备方法与应用 |
JP2022185034A (ja) * | 2010-03-05 | 2022-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
JP2007311453A (ja) * | 2006-05-17 | 2007-11-29 | Nec Lcd Technologies Ltd | 薄膜トランジスタ及びその製造方法 |
WO2008096768A1 (ja) * | 2007-02-09 | 2008-08-14 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス |
-
2008
- 2008-08-15 JP JP2008209230A patent/JP2010045263A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
JP2007311453A (ja) * | 2006-05-17 | 2007-11-29 | Nec Lcd Technologies Ltd | 薄膜トランジスタ及びその製造方法 |
WO2008096768A1 (ja) * | 2007-02-09 | 2008-08-14 | Idemitsu Kosan Co., Ltd. | 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス |
Cited By (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8936963B2 (en) | 2009-03-13 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
WO2011027715A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US9768207B2 (en) | 2009-09-04 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US9530806B2 (en) | 2009-09-04 | 2016-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8236627B2 (en) | 2009-09-04 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8889496B2 (en) | 2009-09-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US8466014B2 (en) | 2009-09-04 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP2022185034A (ja) * | 2010-03-05 | 2022-12-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2011114919A1 (en) * | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011216879A (ja) * | 2010-03-19 | 2011-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9230970B2 (en) | 2010-03-19 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
US8946709B2 (en) | 2010-03-19 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9406786B2 (en) | 2010-03-26 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9064898B2 (en) | 2010-03-26 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN102822980B (zh) * | 2010-03-26 | 2015-12-16 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
JP2013016862A (ja) * | 2010-03-26 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
CN102822980A (zh) * | 2010-03-26 | 2012-12-12 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US9954084B2 (en) | 2010-03-26 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2018113474A (ja) * | 2010-03-31 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2016157959A (ja) * | 2010-05-14 | 2016-09-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9184090B2 (en) | 2010-06-04 | 2015-11-10 | Samsung Display Co., Ltd. | Thin film transistor display panel and manufacturing method of the same |
JP2011258949A (ja) * | 2010-06-04 | 2011-12-22 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
US9252103B2 (en) | 2010-06-18 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11551751B2 (en) | 2010-06-25 | 2023-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
WO2011162104A1 (en) * | 2010-06-25 | 2011-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US9633722B2 (en) | 2010-06-25 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US9583576B2 (en) | 2010-06-25 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US8630127B2 (en) | 2010-06-25 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US10726913B2 (en) | 2010-06-25 | 2020-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US9875910B2 (en) | 2010-06-29 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
JP2012033896A (ja) * | 2010-06-29 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 配線基板、半導体装置、及びそれらの作製方法 |
US9437454B2 (en) | 2010-06-29 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
US9299474B2 (en) | 2010-07-30 | 2016-03-29 | Samsung Display Co., Ltd. | Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor |
US8624240B2 (en) | 2010-08-03 | 2014-01-07 | Canon Kabushiki Kaisha | Top gate thin film transistor and display apparatus including the same |
JP2017103462A (ja) * | 2010-09-03 | 2017-06-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2012114247A (ja) * | 2010-11-25 | 2012-06-14 | Lg Display Co Ltd | 薄膜トランジスタおよび表示装置用電極基板の製造方法 |
JP2016103659A (ja) * | 2011-01-12 | 2016-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10593786B2 (en) | 2011-01-12 | 2020-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of the semiconductor device |
US9818850B2 (en) | 2011-01-12 | 2017-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of the semiconductor device |
JP2016195279A (ja) * | 2011-01-12 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2012117936A1 (ja) * | 2011-03-01 | 2012-09-07 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
US9093541B2 (en) | 2011-03-01 | 2015-07-28 | Sharp Kabushiki Kaisha | Thin film transistor and display device |
JP2012216796A (ja) * | 2011-03-30 | 2012-11-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US10008588B2 (en) | 2011-03-30 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor device |
US10249651B2 (en) | 2011-04-27 | 2019-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP2017220674A (ja) * | 2011-04-27 | 2017-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2019068103A (ja) * | 2011-05-25 | 2019-04-25 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
US11489077B2 (en) | 2011-05-25 | 2022-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
US11967648B2 (en) | 2011-05-25 | 2024-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device |
JP2013051390A (ja) * | 2011-08-02 | 2013-03-14 | Idemitsu Kosan Co Ltd | 電界効果素子 |
US9190523B2 (en) | 2011-09-22 | 2015-11-17 | Samsung Display Co., Ltd. | Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same |
KR101891650B1 (ko) | 2011-09-22 | 2018-08-27 | 삼성디스플레이 주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판 |
JP2013070052A (ja) * | 2011-09-22 | 2013-04-18 | Samsung Display Co Ltd | 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板 |
KR20130032067A (ko) * | 2011-09-22 | 2013-04-01 | 삼성디스플레이 주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판 |
US8743307B2 (en) | 2011-11-04 | 2014-06-03 | Samsung Display Co, Ltd. | Display device |
US8686426B2 (en) | 2012-04-02 | 2014-04-01 | Samsung Display Co., Ltd. | Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor |
US9553201B2 (en) | 2012-04-02 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor |
US9812578B2 (en) | 2012-04-24 | 2017-11-07 | Japan Display Inc. | Thin film transistor and display device using the same |
US8957415B2 (en) | 2012-05-21 | 2015-02-17 | Samsung Display Co., Ltd. | Thin film transistor and thin film transistor array panel including the same |
US9299791B2 (en) | 2012-10-11 | 2016-03-29 | Sumitomo Metal Mining Co., Ltd. | Oxide semiconductor thin film and thin film transistor |
WO2014058019A1 (ja) * | 2012-10-11 | 2014-04-17 | 住友金属鉱山株式会社 | 酸化物半導体薄膜および薄膜トランジスタ |
JP2014078645A (ja) * | 2012-10-11 | 2014-05-01 | Sumitomo Metal Mining Co Ltd | 酸化物半導体薄膜および薄膜トランジスタ |
US9368639B2 (en) | 2012-11-22 | 2016-06-14 | Sumitomo Metal Mining Co., Ltd. | Oxide semiconductor thin film, production method thereof, and thin film transistor |
JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
JP2016076712A (ja) * | 2015-11-09 | 2016-05-12 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
CN110678433A (zh) * | 2017-03-30 | 2020-01-10 | 出光兴产株式会社 | 石榴石化合物、氧化物烧结体、氧化物半导体薄膜、薄膜晶体管、电子设备以及图像传感器 |
US11447421B2 (en) | 2017-03-30 | 2022-09-20 | Idemitsu Kosan Co., Ltd. | Garnet compound, oxide sintered compact, oxide semiconductor thin film, thin film transistor, electronic device and image sensor |
JP7092746B2 (ja) | 2017-03-30 | 2022-06-28 | 出光興産株式会社 | 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタ、および電子機器 |
JPWO2018181716A1 (ja) * | 2017-03-30 | 2020-05-14 | 出光興産株式会社 | ガーネット化合物、酸化物焼結体、酸化物半導体薄膜、薄膜トランジスタ、電子機器、およびイメージセンサー |
WO2018181716A1 (ja) * | 2017-03-30 | 2018-10-04 | 出光興産株式会社 | ガーネット化合物、酸化物焼結体、酸化物半導体薄膜、薄膜トランジスタ、電子機器、およびイメージセンサー |
CN114277334A (zh) * | 2021-12-15 | 2022-04-05 | 先导薄膜材料(广东)有限公司 | 一种氧化铟锡钽镱粉体及其制备方法与应用 |
CN114277334B (zh) * | 2021-12-15 | 2023-12-05 | 先导薄膜材料(广东)有限公司 | 一种氧化铟锡钽镱粉体及其制备方法与应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010045263A (ja) | 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ | |
JP6314198B2 (ja) | 複合酸化物焼結体及びそれからなるスパッタリングターゲット | |
JP5928856B2 (ja) | InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 | |
JP5145513B2 (ja) | 複合酸化物焼結体及びそれからなるスパッタリングターゲット | |
JP5096250B2 (ja) | 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置 | |
JP5288142B2 (ja) | 酸化物薄膜用スパッタリングターゲットおよびその製造法 | |
TWI508284B (zh) | Field-effect transistor, method of manufacturing the same, and sputtering target | |
JPWO2009157535A6 (ja) | InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 | |
WO2009142289A1 (ja) | スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法 | |
JP2010030824A (ja) | 金属相含有酸化インジウム焼結体及びその製造方法 | |
TWI585227B (zh) | A sputtering target, an oxide semiconductor thin film, and the like | |
WO2014073210A1 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 | |
TWI636959B (zh) | Sputtering target, oxide semiconductor film, and the like | |
JP5990167B2 (ja) | スパッタリングターゲット及びその製造方法、並びに、そのターゲットを用いた酸化物薄膜、薄膜トランジスタ及び表示装置の製造方法 | |
TWI632123B (zh) | 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體 | |
TWI619825B (zh) | Sputter target, oxide semiconductor film and method of manufacturing same | |
TW201435120A (zh) | 濺鍍靶、氧化物半導體薄膜及彼等之製造方法 | |
WO2014112363A1 (ja) | スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |