TWI632123B - 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體 - Google Patents

濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體 Download PDF

Info

Publication number
TWI632123B
TWI632123B TW103101709A TW103101709A TWI632123B TW I632123 B TWI632123 B TW I632123B TW 103101709 A TW103101709 A TW 103101709A TW 103101709 A TW103101709 A TW 103101709A TW I632123 B TWI632123 B TW I632123B
Authority
TW
Taiwan
Prior art keywords
thin film
sputtering
target
oxide semiconductor
oxide
Prior art date
Application number
TW103101709A
Other languages
English (en)
Other versions
TW201439027A (zh
Inventor
Nozomi TAJIMA
但馬望
Kazuaki Ebata
江端一晃
Original Assignee
Idemitsu Kosan Co., Ltd.
出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co., Ltd., 出光興產股份有限公司 filed Critical Idemitsu Kosan Co., Ltd.
Publication of TW201439027A publication Critical patent/TW201439027A/zh
Application granted granted Critical
Publication of TWI632123B publication Critical patent/TWI632123B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種濺鍍靶，其包含含有氧化物，且以In2O3表示之方鐵錳礦結構化合物、及以InGaO3(ZnO)m或InAlO3(ZnO)m(m為0.1~10)表示之同源結構化合物，該氧化物含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)。

Description

濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體
本發明係關於一種濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體。更詳細而言，係關於一種含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)之濺鍍靶、使用該靶製作之薄膜及具備該薄膜之薄膜電晶體。
薄膜電晶體(TFT，thin film Transistor)等場效型電晶體廣泛用作半導體記憶體積體電路之單位電子元件、高頻信號放大元件、液晶驅動用元件等，係當前實用最多之電子器件。其中，隨著近年來之顯示裝置之飛速發展，於液晶顯示裝置(LCD，Liquid-crystal display)、電致發光顯示裝置(EL，electroluminescence，電致發光)、場發射顯示器(FED，field emission display)等各種顯示裝置中，大多使用TFT作為對顯示元件施加驅動電壓而使顯示裝置驅動之開關元件。
作為場效型電晶體之主要構件即半導體層(通道層)之材料，最廣泛使用矽半導體化合物。通常，於需要高速動作之高頻放大元件或積體電路用元件等使用單晶矽。另一方面，於液晶驅動用元件等，因大面積化之要求而使用非晶質性矽半導體(非晶矽)。
非晶矽之薄膜雖然可於相對低溫下形成，但與晶體性薄膜相比，開關速度較慢，故而於驅動顯示裝置之開關元件時，存在無法追隨於高速動態畫面之顯示之情形。具體而言，於解像度為VGA(Video Graphics Array，視頻圖形陣列)之液晶電視中，可使用移動度為0.5~1cm2/Vs之非晶矽，若解像度成為SXGA(Super Extended Graphics Array，超級擴展圖形陣列)、UXGA(Ultra Extended Graphics Array，極速擴展圖形陣列)、QXGA(Quantum Extended Graphics Array，量子擴展圖形陣列)或其以上，則要求2cm2/Vs以上之移動度。另外，若為了提昇畫質而提高驅動頻率，則需要更高之移動度。
另一方面，晶體性之矽系薄膜雖然移動度較高，但存在製造時需要很大之能量及步驟數等問題、或大面積化較為困難之問題。例如，於使矽系薄膜晶體化時，需要800℃以上之高溫或使用昂貴之設備之雷射退火。另外，晶體性之矽系薄膜由於通常將TFT之元件構成限定於頂閘極構成，故而掩膜片數之削減等成本降低較為困難。
為了解決上述問題，對使用包含氧化銦、氧化鋅及氧化鎵之氧化物半導體膜(IGZO)之薄膜電晶體進行了研究。通常，氧化物半導體薄膜之製作係藉由使用包含氧化物燒結體之靶(濺鍍靶)之濺鍍而進行，於為包含IGZO之氧化物半導體薄膜之情形時，均勻性優異，獲得10~30cm2/Vs左右之移動度。
例如，已知包含通式In2Ga2ZnO7、InGaZnO4表示之顯示同源晶體結構之化合物之靶(專利文獻1、2及3)。然而，為了提高該靶之燒結密度(相對密度)，必需於氧化環境中進行燒結。於氧化環境中進行燒結之情形時，為降低靶之電阻而必需於燒結後進行高溫下之還原處理，使靶之大型化變得困難。另外，若長時間使用靶，則存在如下等問題：所獲得之膜之特性或成膜速度變化較大，產生因燒結時異常成長之InGaZnO4或In2Ga2ZnO7所致之異常放電，及成膜時產生較多微粒。若頻繁地引起異常放電，則電漿放電狀態變得不穩定，無法進行穩定之成膜，對膜特性造成不良影響。
除上述以外，使用氧化物半導體層之TFT亦需要對於電壓施加、 光照射等之應力之耐受性(可靠性)。例如已知有於對閘極電極持續施加電壓時或TFT在照射光之情況下進行動作時，閾值電壓大幅變化之現象，抑制該變化者成為課題。於專利文獻4中，為了提昇可靠性而對於IGZO中進而添加有其他元素之半導體薄膜進行評價。然而，對於用以獲得半導體薄膜之靶或薄膜之製造方法等，未充分地進行研究，需要適合於製造薄膜之靶。
先前技術文獻 專利文獻
專利文獻1：日本專利特開平8-245220號公報
專利文獻2：日本專利特開2007-73312號公報
專利文獻3：國際公開第2009/084537號手冊
專利文獻4：日本專利特開2012-124446號公報
本發明之目的在於提供一種高密度且低電阻之氧化物半導體用濺鍍靶。
本發明之另一目的在於提供一種具有例如5cm2/Vs以上之較高之場效移動度及較高之可靠性的薄膜電晶體。
為了達成上述目的，本發明者等人進行了潛心研究，結果發現將使用包含含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)且以In2O3表示之方鐵錳礦結構化合物及以InGaO3(ZnO)m(m為0.1~10)或InAlO3(ZnO)m(m為0.1~10)表示之同源結構化合物的濺鍍靶製作之薄膜用於通道層之TFT係場效移動度為5cm2/Vs以上且顯示高可靠性，從而完成本發明。
根據本發明，可提供以下之濺鍍靶等。
1.一種濺鍍靶，其包含含有氧化物，且以In2O3表示之方鐵錳礦結構化合物、及以InGaO3(ZnO)m或以InAlO3(ZnO)m(m為0.1~10)表示 之同源結構化合物，該氧化物含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)。
2.如上述1之濺鍍靶，其包含以ZnAl2O4或ZnGa2O3表示之尖晶石結構化合物。
3.如上述1或2之濺鍍靶，其具有In之含量多於周圍之組織、及Ga、Zn及Al之含量多於周圍之組織。
4.如上述3之濺鍍靶，其中包含以上述In之含量多於周圍之組織的圓之面積成為最小之平均直徑為10μm以下。
5.如上述3或4之濺鍍靶，其中包含以上述Ga、Zn及Al之含量多於周圍之組織的圓之面積成為最小之平均直徑為10μm以上。
6.如上述1至5中任一項之濺鍍靶，其體比電阻為10mΩcm以下。
7.如上述1至6中任一項之濺鍍靶，其相對密度為97%以上。
8.一種氧化物半導體薄膜，其係使用如上述1至7中任一項之濺鍍靶且藉由濺鍍法進行成膜而成。
9.一種氧化物半導體薄膜之製造方法，其係於含有選自水蒸氣、氧氣及一氧化二氮氣體中之1種以上與稀有氣體之混合氣體之環境下，使用如上述1至7中任一項之濺鍍靶並利用濺鍍法進行成膜。
10.如上述9之氧化物半導體薄膜之製造方法，其中上述混合氣體為至少含有水蒸氣及稀有氣體者。
11.如上述9或10之氧化物半導體薄膜之製造方法，其中上述混合氣體中所含之水蒸氣之比率以分壓比計為0.1%~25%。
12.如上述9至11中任一項之氧化物半導體薄膜之製造方法，其中上述混合氣體中所含之氧氣之比率以分壓比計為0.1%~40%。
13.一種氧化物半導體薄膜之製造方法，其係使用如下濺鍍方法，該濺鍍方法係將基板依序搬送至與隔開特定間隔而並排設置於真 空腔室內的3片以上之如上述1至7中任一項之靶對向之位置，於自交流電源對上述各靶交替施加負電位及正電位之情形時，一面將來自上述交流電源之輸出之至少1者分支而於連接之2片以上之靶間進行施加電位之靶的切換，一面於靶上產生電漿而於基板表面成膜。
14.如上述13之氧化物半導體薄膜之製造方法，其中上述交流電源之交流功率密度為3W/cm2以上且20W/cm2以下。
15.如上述13或14之氧化物半導體薄膜之製造方法，其中上述交流電源之頻率為10kHz~1MHz。
16.一種薄膜電晶體，其具備如上述8之氧化物半導體薄膜作為半導體層。
17.如上述16之薄膜電晶體，其中場效移動度為1cm2/Vs以上。
18.如上述16或17之薄膜電晶體，其中於上述半導體層上具有至少含有SiNx(x為任意數)之保護膜。
19.一種顯示裝置，其具備如上述16至18中任一項之薄膜電晶體。
根據本發明，可提供一種高密度且低電阻之氧化物半導體用濺鍍靶。
根據本發明，可提供一種具有例如5cm2/Vs以上之較高之場效移動度及較高之可靠性的薄膜電晶體。
31a‧‧‧靶
31b‧‧‧靶
31c‧‧‧靶
31d‧‧‧靶
31e‧‧‧靶
31f‧‧‧靶
40a‧‧‧磁場形成機構
40b‧‧‧磁場形成機構
40c‧‧‧磁場形成機構
40d‧‧‧磁場形成機構
40e‧‧‧磁場形成機構
40f‧‧‧磁場形成機構
17a‧‧‧交流電源
17b‧‧‧交流電源
17c‧‧‧交流電源
圖1係表示本發明之一實施形態中所使用之濺鍍裝置之圖。
圖2係表示實施例1中所獲得之燒結體之X射線折射圖表之圖。
圖3係表示實施例2中所獲得之燒結體之X射線折射圖表之圖。
圖4係表示實施例3中所獲得之燒結體之X射線折射圖表之圖。
圖5係表示實施例4中所獲得之燒結體之X射線折射圖表之圖。
圖6係表示實施例5中所獲得之燒結體之X射線折射圖表之圖。
圖7係表示實施例6中所獲得之燒結體之X射線折射圖表之圖。
圖8係表示實施例7中所獲得之燒結體之X射線折射圖表之圖。
圖9係表示實施例8中所獲得之燒結體之X射線折射圖表之圖。
圖10係表示實施例9中所獲得之燒結體之X射線折射圖表之圖。
圖11係表示實施例10中所獲得之燒結體之X射線折射圖表之圖。
圖12係表示實施例11中所獲得之燒結體之X射線折射圖表之圖。
圖13係表示實施例12中所獲得之燒結體之X射線折射圖表之圖。
圖14係表示實施例13中所獲得之燒結體之X射線折射圖表之圖。
圖15係表示實施例1中所獲得之燒結體之EPMA圖像之圖。
圖16係表示實施例2中所獲得之燒結體之EPMA圖像之圖。
以下，對本發明之濺鍍靶等進行詳細地說明，但本發明並不限定於下述實施態樣及實施例。
[濺鍍靶]
本發明之濺鍍靶包含含有氧化物，且以In2O3表示之方鐵錳礦結構化合物、及以InGaO3(ZnO)m或以InAlO3(ZnO)m(m為0.1~10)表示之同源結構化合物，該氧化物含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)。
本發明之濺鍍靶藉由同時包含以In2O3表示之方鐵錳礦結構化合物、及以InGaO3(ZnO)m表示之同源結構化合物或以InAlO3(ZnO)m表示之同源結構化合物而成為高密度且低電阻之靶。
可認為於本發明之濺鍍靶包含以In2O3表示之方鐵錳礦結構化合物及以InGaO3(ZnO)m表示之同源結構化合物之情形時，Al元素固溶於以InGaO3(ZnO)m表示之同源結構中。其可根據電子探針微量分析器(EPMA)之元素面分析而確認。
方鐵錳礦(bixbyite)亦稱為稀土類氧化物C型或Mn2O3(I)型氧化 物。如「透明導電膜之技術」(Ohmsha股份有限公司出版、日本學術振興會、透明氧化物˙光電子材料第166委員會編、1999)等所揭示，化學計量比以M2X3(M為陽離子，X為陰離子且通常為氧離子)計，一個單位胞為M2X316分子，由合計80個原子(M為32個、X為48個)所構成。
於方鐵錳礦結構化合物中，亦包括使晶體結構中之原子或離子之一部分由其他原子取代之取代型固溶體、於晶格間位置加入其他原子之侵入型固溶體。
靶中之In2O3表示之方鐵錳礦結構化合物可藉由X射線折射而確認。
In2O3表示之方鐵錳礦結構化合物係於X射線折射中顯示JCPDS資料庫之No.06-0416之峰值圖案或類似之(漂移之)圖案。
同源晶體結構係包括具有使不同物質之晶體層重疊有若干層之長週期的「自然超晶格」結構之晶體結構。於晶體週期或各薄膜層之厚度為奈米程度之情形時，同源晶體結構化合物可藉由各層之化學組成或層之厚度的組合而顯示與單一物質或均勻地混合各層而成之混晶之性質不同之固有特性。
作為具有同源結構之氧化物晶體，可列舉RAO3(MO)m表示之氧化物晶體。此處，R為正三價金屬元素，例如可列舉In、Ga、Al、Fe、B。A為正三價金屬元素，例如可列舉Ga、Al、Fe。M為正二價金屬元素，例如可列舉Zn、Mg。另外，m較佳為0.1~10，更佳為0.5~7，進而佳為1~5。
本發明之靶所含之同源結構化合物存在R為In且A為Ga或Al之情況。
靶所含之以InGaO3(ZnO)m表示之同源結構化合物、或以InAlO3(ZnO)m(m為0.1~10)表示之同源結構化合物，亦可分別為單獨 1種或2種以上之混合物。
靶中之同源結構化合物可藉由X射線折射而確認，例如可根據將靶粉碎而得之粉末之X射線折射圖案與自組成比所設想的同源相之晶體結構X射線折射圖案一致之情況而確認。
具體而言，可根據與自JCPDS(Joint Committee of Powder Diffraction Standards)卡或ICSD(The Inorganic Crystal Structure Database)所獲得之同源相之晶體結構X射線折射圖案一致之情況而確認。
本發明之濺鍍靶較佳為包含ZnAl2O4表示之尖晶石結構化合物或ZnGa2O3表示之尖晶石結構化合物。
藉由靶包含以ZnAl2O4表示之尖晶石結構化合物或以ZnGa2O3表示之尖晶石結構化合物，可防止於靶中產生高電阻之Al2O3及Ga2O3，可防止靶成為高電阻。
對於尖晶石結構，於「西方固態化學入門」(講談社科技)中進行了詳細地記載，根據上述情況，尖晶石結構為如下所述之結構。
尖晶石具有AB2O4之組成式，若根據A離子與B離子之配位狀態而分類，則可分成正尖晶石結構、逆尖晶石結構、兩者中間之結構。
正尖晶石具有於O2-所形成之立體面心形晶格之四面體間隙之八分之一中填充有A且於八面體間隙之二分之一中填充有B的結構。逆尖晶石結構具有於四面體間隙之八分之一中填充有B且於八面體間隙之二分之一中填充有A及B之結構。
尖晶石結構通常為立方晶，但其中亦存在變形之立方晶。
靶中之ZnAl2O4表示之尖晶石結構化合物或ZnGa2O3表示之尖晶石結構化合物可藉由利用X射線折射測定觀察尖晶石結構化合物之峰而確認。
本發明之濺鍍靶較佳為具有In之含量多於周圍之組織(In富集組織)、及Ga、Zn及Al之含量多於周圍之組織(Ga˙Zn˙Al富集組織)。
本發明中，所謂In富集組織，係In之含量多於周圍之區域、且相對於區域中In所顯示之最強之特性x射線強度而顯示70%以上之特性X射線強度的連續之區域。
同樣，所謂Ga˙Zn˙Al富集組織，係於Ga之含量多於周圍之區域、且相對於區域中Ga所顯示之最強之特性X射線強度而顯示50%以上之特性X射線強度的連續之範圍(Ga富集組織)、Zn之含量多於周圍之區域、且相對於區域中Zn所顯示之最強之特性X射線強度而顯示50%以上之特性X射線強度的連續之範圍(Zn富集組織)、及Al之含量多於周圍之區域、且相對於區域中Al所顯示之最強之特性X射線強度而顯示50%以上之特性X射線強度的連續之範圍(Al富集組織)中，Ga富集組織、Zn富集組織及Al富集組織之3個區域重疊之區域。
本發明之濺鍍靶通常為In富集組織及Ga˙Zn˙Al富集組織混存之狀態。藉由靶具有In富集組織及Ga˙Zn˙Al富集組織之兩者，可抑制因Al2O3及Ga2O3分別出現於單獨區域而引起之高電阻化。
因此，藉由靶具有In富集組織及Ga˙Zn˙Al富集組織之兩者，即便於Al及Ga各自之含量較多之情形時，亦可製成電阻較低之靶。
靶中之組織結構及其面積可藉由使用電子探針微量分析器(EPMA)進行In、Ga、Zn、Al及O之元素面分析而確認。
於靶具有In富集組織及Ga˙Zn˙Al富集組織之兩者之情形時，In富集組織之區域之平均大小為10μm以下，更佳為5μm以下。
In富集組織之區域之大小係定義為包含In富集組織之圓的面積成為最小時之直徑。
In富集組織之區域之大小係於如下5個部位使用縱向100μm及橫向100μm之EPMA之圖像進行測定：上述5個部位於濺鍍靶之形狀為圓形之情形時，為圓之中心點(1個部位)、及於該中心點正交之2條中心線上之中心點與周緣部的中間點(4個部位)之合計5個部位，另外， 於濺鍍靶之形狀為四邊形之情形時，為其中心點(1個部位)、及四邊形之對角線上之中心點與角部的中間點(4個部位)之合計5個部位。
In富集組織之區域之平均大小、即平均直徑係根據自上述合計5個部位之EPMA之圖像測得的In富集組織之區域之大小而算出。
於靶具有In富集組織及Ga˙Zn˙Al富集組織之兩者之情形時，Ga˙Zn˙Al富集組織之區域之平均大小為10μm以上，更佳為15μm以上。另外，亦可獲得Ga˙Zn˙Al富集組織相連結並於其內部存在其他組織之網狀結構。
藉由靶中之Ga˙Zn˙Al富集組織之平均大小為10μm以上，可抑制因Al2O3、Ga2O3、及ZnO分別單獨出現而引起的靶之高電阻化，並且元素容易分散，可抑制靶製造時之龜裂。
Ga˙Zn˙Al富集組織之區域之大小係定義為包含Ga˙Zn˙Al富集組織的圓之面積成為最小時之直徑。
Ga˙Zn˙Al富集組織之區域之大小係於如下5個部位使用縱向100μm及橫向100μm之EPMA之圖像進行測定：上述5個部位於濺鍍靶之形狀為圓形之情形時，為圓之中心點(1個部位)、及於該中心點正交之2條中心線上之中心點與周緣部的中間點(4個部位)之合計5個部位，另外，於濺鍍靶之形狀為四邊形之情形時，為其中心點(1個部位)、及四邊形之對角線上之中心點與角部的中間點(4個部位)之合計5個部位。
Ga˙Zn˙Al富集組織之區域之平均大小、即平均直徑係根據自上述合計5個部位之EPMA之圖像測得的Ga˙Zn˙Al富集組織之區域之大小而算出。
構成本發明之濺鍍靶之氧化物亦可於不損害本發明之效果之範圍內包含除In、Ga、Zn及Al以外的不可避免之雜質，亦可實質上僅包含In、Ga、Zn及Al。
本發明中，所謂「實質上」，係指作為濺鍍靶之效果由上述以In、Ga、Zn及Al所引起，或濺鍍靶之金屬元素之95重量%以上100重量%以下(較佳為98重量%以上100重量%以下)為In、Ga、Zn及Al。
靶中之In、Ga、Zn及Al元素之原子比並無特別限定，較佳為滿足以下之(1)~(3)之式。
0.10≦In/(In+Ga+Zn+Al)≦0.70 (1)
0.10≦Zn/(In+Ga+Zn+Al)≦0.70 (2)
0.05≦(Ga+Al)/(In+Ga+Zn+Al)≦0.60 (3)
(In、Ga、Zn及Al分別表示靶中之各元素之原子比)
上述式(1)中，若In元素之量為0.10以上，則容易形成In2O3之方鐵錳礦結構化合物，可降低燒結體之體電阻，可穩定地進行濺鍍。
另一方面，若In元素之量為0.70以下，則可防止使用該靶製作之薄膜之載子濃度過度增加而導體化。
根據以上，In之原子比[In/(In+Ga+Zn+Al)]較佳為0.10≦In/(In+Ga+Zn+Al)≦0.70，更佳為0.20≦In/(In+Ga+Zn+Al)≦0.60，進而佳為0.25≦In/(In+Ga+Zn+Al)≦0.60。
上述式(2)中，若Zn元素之量為0.10以上，則容易形成以InGa3(ZnO)m或InAlO3(ZnO)m表示之同源結構化合物，容易製造高密度且低電阻之靶。
另一方面，若Zn元素之量為0.70以下，則於對使用該靶製作之薄膜進行濕式蝕刻時，蝕刻速度不會過快而能夠無問題地進行蝕刻。
根據以上，Zn之原子比[Zn/(In+Ga+Zn+Al)]較佳為0.10≦Zn/(In+Ga+Zn+Al)≦0.70，更佳為0.15≦Zn/(In+Ga+Zn+Al)≦0.65，進而佳為0.20≦Zn/(In+Ga+Zn+Al)≦0.60。
上述式(3)中，若Ga元素與Al元素之和之總量為0.05以上，則容易形成InGaO3(ZnO)m或InAlO3(ZnO)m表示之同源結構化合物，容易製 造高密度且低電阻之靶。
另一方面，若Ga元素與Al元素之和之總量為0.60以下，則高電阻之Ga2O3及Al2O3不易單獨產生，容易製造低電阻之靶。
根據以上，Ga元素與Al元素之和之總量之原子比[(Ga+Al)/(In+Ga+Zn+Al)]較佳為0.05≦(Ga+Al)/(In+Ga+Zn+Al)≦0.60，更佳為0.05≦(Ga+Al)/(In+Ga+Zn+Al)≦0.55，進而佳為0.10≦(Ga+Al)/(In+Ga+Zn+Al)≦0.50。
再者，Ga元素與Al元素之原子比並無特別限定。
靶所含之各元素之原子比可利用感應耦合電漿發光分析裝置(ICP-AES，inductively coupled plasma-optical emission spectroscop，感應耦合電漿原子發射光譜儀)對所含元素進行定量分析而求出。
具體而言，若利用噴霧器使溶液試樣成為霧狀並導入至氬氣電漿(約6000~8000℃)中，則試樣中之元素吸收熱能而被激發，軌道電子自基態移至較高能階之軌道。該軌道電子歷經10-7~10-8秒左右移至更低能階之軌道。此時，能量差作為光而放射並發光。該光顯示元素固有之波長(光譜線)，故而可藉由光譜線之有無而確認元素之存在(定性分析)。另外，各條光譜線之大小(發光強度)由於與試樣中之元素數成比例，故而可藉由與已知濃度之標準液比較而求出試樣濃度(定量分析)。
利用定性分析而特定所含之元素後，利用定量分析求出元素含量，根據其結果，可求出各元素之原子比。
靶之體比電阻較佳為10μΩcm以下。
藉由靶之體電阻為10mΩcm以下，可於濺鍍時抑制異常放電之產生。
上述體比電阻可使用電阻率計並基於四探針法而測定。
本發明之濺鍍靶較佳為相對密度為97%以上。尤其是於大型基板 (1G尺寸以上)提高濺鍍輸出而使氧化物半導體薄膜成膜之情形時，較佳為相對密度為97%以上。
所謂相對密度，係指相對於自加權平均值算出之理論密度而相對性地算出之密度。自各原料之密度之加權平均值算出之密度為理論密度，將其設為100%。
若相對密度為97%以上，則可保持穩定之濺鍍狀態。於利用大型基板提高濺鍍輸出而成膜之情形時，若相對密度為97%以上，則可防止靶表面黑化或產生異常放電。相對密度較佳為98%以上，更佳為99%以上。
靶之相對密度可根據藉由阿基米德法測得之實測密度及理論密度而算出。相對密度較佳為100%以下。於超過100%之情形時，存在於燒結體中產生金屬粒子之情況，必需嚴格地調整成膜時之氧供給量。
另外，下述燒結後，亦可進行還原性環境下之熱處理操作等後處理步驟等而調整密度。還原性環境可使用氬氣、氮氣、氫氣等環境、或該等之混合氣體環境。
[濺鍍靶之製造方法]
本發明之濺鍍靶之製造方法包含例如以下之2個步驟。
(1)使原料化合物混合並成形而形成成形體之步驟
(2)對上述成形體進行燒結之步驟
以下，對各步驟進行說明。
(1)使原料化合物混合並成形而形成成形體之步驟
原料化合物並無特別限定，可使用包含選自In、Ga、Zn及Al中之元素之1種以上的化合物，較佳為所使用之原料化合物之混合物以滿足上述原子比(1)~(4)之方式進行調整。
例如可列舉氧化銦、氧化鎵、氧化鋅及鋁金屬之組合、氧化 銦、氧化鋅及氧化鋁之組合等。
再者，原料較佳為粉末。
原料較佳為氧化銦、氧化鎵、氧化鋅及氧化鋁之混合粉末。
再者，於原料使用單體金屬之情形時，例如於使用氧化銦、氧化鎵、氧化鋅及鋁金屬之組合作為原料粉末之情形時，有時於所獲得之燒結體中存在鋁之金屬粒，靶表面之金屬粒在成膜過程中熔融而不會自靶中釋放出，存在所獲得之膜之組成與燒結體的組成差異較大之情況。
於原料化合物為粉末之情形時，該原料粉末之平均粒徑較佳為0.1μm~1.2μm，更佳為0.1μm~1.0μm以下。原料粉末之平均粒徑可利用雷射折射式粒度分佈裝置等進行測定。
例如，亦可以包含平均粒徑為0.1μm~1.2μm之In2O3粉末、平均粒徑為0.1μm~1.2μm之Ga2O3粉末、平均粒徑為0.1μm~1.2μm之ZnO粉末及平均粒徑為0.1μm~1.2μm之Al2O3粉末的氧化物作為原料粉末而進行調合。
原料化合物之混合、成形方法並無特別限定，可利用公知之方法而進行。例如藉由如下方式獲得成形體：於包含含有氧化銦粉末、氧化鎵粉末、氧化鋅及氧化鋁粉末之氧化物之混合粉末的原料粉末中調配水系溶劑，將所獲得之漿料混合12小時以上，其後進行固液分離˙乾燥˙造粒，繼而，將該造粒物加入至模框中而進行成形。
混合可使用濕式或乾式之球磨機、振磨機、珠磨機等。為了獲得均勻且微細之晶粒及空孔，最佳為於短時間內凝集體之壓碎效率高且添加物之分散狀態亦良好之珠磨機混合法。
於利用球磨機進行混合之情形時，其混合時間較佳為設為15小時以上，更佳為設為19小時以上。其原因在於，若混合時間不足，則有於最終所獲得之燒結體中生成Al2O3等高電阻化合物之虞。
於利用珠磨機進行粉碎˙混合之情形時，其粉碎˙混合時間根據裝置之大小、處理之漿料量而不同，只要以漿料中之粒度分佈全部為1μm以下而變得均勻之方式適當調整即可。
另外，無論採用何種混合手段，均較佳為於混合時僅添加任意量之黏合劑，同時進行混合。於黏合劑可使用聚乙烯醇、乙酸乙烯酯等。
由混合所獲得之原料粉末漿料之造粒較佳為藉由急速乾燥造粒而製成造粒粉末。作為用以進行急速乾燥造粒之裝置，廣泛使用噴霧乾燥器。具體之乾燥條件係根據乾燥之漿料之漿料濃度、乾燥所使用之熱風溫度、風量等各條件而決定，故而實施時，必需預先求出最佳條件。
若為快速乾燥造粒，則獲得均勻之造粒粉末。另一方面，於為自然乾燥造粒之情形時，由於沈澱速度係根據原料粉末之比重差而不同，故而有引起In2O3粉末、Ga2O3粉末、ZnO粉末及Al2O3粉末之分離而無法獲得均勻之造粒粉末之虞。若使用該不均勻之造粒粉末製作燒結體，則於燒結體內部存在Al2O3等，有時成為濺鍍中之異常放電之原因。
對於所獲得之造粒粉末，通常可藉由利用模具加壓或冷均壓加壓(CIP，cold isostatic pressing)施加例如1.2ton/cm2以上之壓力而製成成形體。
(2)對成形體進行燒結之步驟
可藉由對所獲得之成形體進行燒結而獲得燒結體。
上述燒結例如係藉由於氧氣環境或氧氣加壓下、在1200~1550℃燒結30分鐘~360小時而實施。
上述燒結時間較佳為8~180小時，更佳為12~96小時。
若燒結溫度未達1200℃，則有靶之密度不易提高或燒結過度耗 費時間之虞。另一方面，若超過1550℃，則有因成分之氣化而導致組成偏離或損傷燒結爐之虞。
另外，若燒結時間未達30分鐘，則有靶之密度不易提高之虞，若超過360小時，則過度耗費製造時間而成本變高，故而於實用上無法採用。
於30分鐘~360小時之範圍內之情形時，可提昇所獲得之靶之相對密度並降低體電阻。
燒結時之升溫速度通常為8℃/分鐘以下，較佳為4℃/分鐘以下，更佳為3℃/分鐘以下，進而佳為2℃/分鐘鐘以下。若升溫速度為8℃/分鐘以下，則不易產生龜裂。
自1000℃至燒結溫度之範圍之燒結溫度較佳為2℃/分鐘鐘以下，更佳為1℃/分鐘以下，進而佳為0.5℃/分鐘以下。
由於在1000℃以上對氧化鋁進行燒結，故而使升溫速度變慢，故而可防止龜裂之產生，可製造高密度之靶。另外，由於不易引起偏析，故而高電阻之氧化鋁不易單獨產生，靶之電阻容易下降。
燒結時之降溫速度通常為4℃/分鐘以下，較佳為2℃/分鐘鐘以下，更佳為1℃/分鐘以下，進而佳為0.8℃/分鐘以下，尤佳為0.5℃/分鐘以下。若燒結時之降溫速度為4℃/分鐘以下，則不易產生龜裂。
再者，升溫或降溫亦可階段性地改變溫度。
作為本發明中所使用之燒結方法，除常壓燒結法以外，亦可採用熱壓、氧加壓、熱均壓加壓等加壓燒結法。其中，就製造成本之降低、大量生產之可能性、可容易地製造大型燒結體等觀點而言，較佳為採用常壓燒結法。
常壓燒結法係於大氣環境或氧化性氣體環境、較佳為氧化性氣體環境下對成形體進行燒結。所謂氧化性氣體環境，較佳為氧氣環境。氧氣環境較佳為氧濃度為例如10~100體積%之環境。於本發明 之濺鍍靶之製造方法中，可藉由在升溫過程中導入氧氣環境而進一步提高燒結體密度。
為了使上述燒結步驟中所獲得之燒結體之體電阻於靶整體中均勻化，亦可視需要設置還原步驟。
作為還原方法，例如可列舉利用還原性氣體之方法、或者利用真空煅燒或惰性氣體之還原等。
於為利用還原性氣體之還原處理之情形時，可使用氫氣、甲烷、一氧化碳、或該等氣體與氧氣之混合氣體等。另外，於為藉由於惰性氣體中進行煅燒之還原處理之情形時，可使用氮氣、氬氣、或該等氣體與氧氣之混合氣體等。
還原處理時之溫度通常為100~800℃，較佳為200~800℃。另外，還原處理之時間通常為0.01~10小時，較佳為0.05~5小時。
若總結以上，則本發明所使用之燒結體之製造方法例如可藉由如下方式獲得燒結體：於包含氧化銦粉末、氧化鎵粉末、氧化鋅粉末及氧化鋁粉末之混合粉末之原料粉末中調配水系溶劑，將所獲得之漿料混合15小時以上，其後進行固液分離˙乾燥˙造粒，繼而，將該造粒物加入至模框中而進行成形，其後，於含氧環境下將升溫速度設為4℃/分鐘以下，尤其是於1000℃以上將升溫速度設為1℃/分鐘以下，於1200~1550℃下將所獲得之成形物煅燒30分鐘~360小時。
可藉由對上述中所獲得之燒結體進行加工而製成本發明之濺鍍靶。具體而言，可藉由將燒結體切削加工成適合向濺鍍裝置上安裝之形狀而製成濺鍍靶材，藉由將該靶材接著於襯板上而製成濺鍍靶。
為了將燒結體製成靶材，利用例如平面磨削盤對燒結體進行磨削而製成表面粗糙度Ra為0.5μm以下之素材。此處，亦可進而對靶材之濺鍍面進行鏡面加工而使平均表面粗糙度Ra成為1000埃以下。
鏡面加工(研磨)可利用機械研磨、化學研磨、機械化學研磨(機 械研磨與化學研磨之併用)等公知之研磨技術。例如可藉由利用固定研磨粒拋光儀(拋光液：水)拋光成#2000以上、或利用游離研磨粒拋光(研磨材料：SiC膏等)進行摩擦後將研磨材料變更為金剛石膏進行研磨而獲得。上述研磨方法並無特別限定。
靶材之表面較佳為利用200~10,000號金剛石磨輪進行最後加工，尤佳為利用400~5,000號金剛石磨輪進行最後加工。若使用大於200號且小於10,000號之金剛石磨輪，則可防止靶材破裂。
較佳為靶材之表面粗糙度Ra為0.5μm以下且具備無方向性之研磨面。若Ra小於0.5μm且具備無方向性之研磨面，則可防止異常放電或微粒之產生。
最後，對所獲得之靶材進行淨化處理。淨化處理可使用鼓風或流水清洗等。於利用鼓風去除異物時，若利用集塵機自噴嘴之對向側進行吸氣，則可更有效地去除。
再者，以上之鼓風或流水清洗存在極限，因此亦可進一步進行超音波清洗等。對於該超音波清洗，較為有效的是於頻率25~300kHz之間以多重振動方式進行之方法。例如較佳為於頻率25~300kHz之間以每25kHz使12種頻率多重振動之方式進行超音波清洗。
靶材之厚度通常為2~20mm，較佳為3~12mm，尤佳為4~6mm。
可藉由將如上所述般獲得之靶材接合於襯板上而獲得濺鍍靶。另外，亦可將複數之靶材安裝於1個襯板上而製成實質上為1個之靶。
[氧化物半導體薄膜]
本發明之濺鍍靶為高密度且為低電阻，可使氧化物半導體薄膜有效率地、廉價地且節能地成膜。
本發明之氧化物半導體薄膜係藉由利用濺鍍法使本發明之濺鍍靶成膜而獲得。
氧化物半導體薄膜之載子濃度通常為1019cm-3以下，較佳為1013~1018cm-3，進而佳為1014~1018cm-3，尤佳為1015~1018cm-3。
若氧化物層之載子濃度為1019cm-3以下，則可防止構成薄膜電晶體等元件時之漏電、常導通或導通/斷開比之降低，可發揮良好之電晶體性能。若載子濃度為1013cm-3以上，則不會成為常斷開，可作為TFT而無問題地驅動。
氧化物半導體薄膜之載子濃度可藉由霍爾效應測定方法而測定。
本發明之濺鍍靶具有較高之導電性，因此可使用成膜速度較快之DC(Direct Current，直流)濺鍍法。
除上述DC濺鍍法，亦可使用RF(Radio Frequency，射頻)濺鍍法、AC(Alternating Current，交流)濺鍍法、脈衝DC濺鍍法，可進行無異常放電之濺鍍。
氧化物半導體落膜亦可使用上述燒結體並利用如下方法而製作：該方法除濺鍍法以外，亦包括蒸鍍法、離子鍍著法、脈衝雷射蒸鍍法等。
作為濺鍍氣體(環境)，可使用氬氣等稀有氣體原子與氧化性氣體之混合氣體。所謂氧化性氣體，可列舉O2、CO2、O3、H2O、N2O等。濺鍍氣體較佳為含有稀有氣體原子與選自水分子、氧分子及一氧化二氮分子中之一種以上之分子的混合氣體，更佳為含有稀有氣體原子及至少水分子之混合氣體。
濺鍍成膜時之氧分壓比較佳為設為0.1%以上且未達40%。於氧分壓比為40%以上之條件之情形時，有所製作的薄膜之載子濃度大幅降低而載子濃度成為未達1013cm-3之虞。
較佳為氧分壓比為0.1%~30%，尤佳為0.1%~20%。
本發明之氧化物薄膜堆積時之濺鍍氣體(環境)所含之水分子之分 壓比、即[H2O]/([H2O]+[稀有氣體]+[其他分子])較佳為0.1~25%。
若水之分壓比為25%以下，則可防止膜密度之降低，可使In於5s軌道上之重複保持較大，可防止移動度之降低。
濺鍍時之環境中之水之分壓比更佳為0.7~13%，尤佳為1~6%。
利用濺鍍進行成膜時之基板溫度較佳為25~120℃，進而佳為25~100℃，尤佳為25~90℃。
若成膜時之基板溫度為120℃以下，則可充分地吸收成膜時導入之氧等，可將加熱後之薄膜之載子濃度設為1019cm-3以下。另外，若成膜時之基板溫度為25℃以上，則薄膜之膜密度不會降低，可防止TFT之移動度降低。
較佳為使由濺鍍所獲得之氧化物薄膜進而於150~500℃保持15分鐘~5小時而實施退火處理。成膜後之退火處理溫度更佳為200℃以上450℃以下，進而佳為250℃以上350℃以下。藉由實施上述退火而獲得半導體特性。
另外，加熱時之環境並無特別限定，就載子控制性之觀點而言，較佳為大氣環境、氧氣流通環境。
於氧化物薄膜之後處理退火步驟中，可於氧氣之存在下或不存在下使用燈退火裝置、雷射退火裝置、熱電漿裝置、熱風加熱裝置、接觸加熱裝置等。
濺鍍時之靶與基板之間的距離相對於基板之成膜面而於垂直方向上較佳為1~15cm，進而佳為2~8cm。
若該距離為1cm以上，則到達基板之靶構成元素之粒子之運動能量不會過度變大，可防止膜厚及電氣特性之面內分佈等。另一方面，若靶與基板之間隔為15cm以下，則到達基板之靶構成元素之粒子之運動能量不會過度變小，可獲得細密之膜。另外，可獲得良好之半導體特性。
氧化物薄膜之成膜較理想為於磁場強度為300~1500高斯之環境下進行濺鍍。若磁場強度為300高斯以上，則可防止電漿密度之降低，即便於為高電阻之濺鍍靶之情形時，亦可無問題地進行濺鍍。另一方面，若為1500高斯以下，則可抑制膜厚及膜中之電氣特性之控制性的惡化。
氣體環境之壓力(濺鍍壓力)只要為電漿可穩定地放電之範圍，則並無特別限定，較佳為0.1~3.0Pa，進而佳為0.1~1.5Pa，尤佳為0.1~1.0Pa。
若濺鍍壓力為3.0Pa以下，則濺鍍粒子之平均自由步驟不會過度變短，可獲得密度較高之薄膜。另外，若濺鍍壓力為0.1Pa以上，則可防止成膜時於膜中生成微晶體。
再者，所謂濺鍍壓力，係指導入氬氣等稀有氣體原子、水分子、氧分子等後之濺鍍開始時之系統內總壓。
另外，亦可利用如下交流濺鍍進行氧化物半導體薄膜之成膜。
將基板依序搬送至與隔開特定間隔並排設置於真空腔室內之3片以上的靶對向之位置，自交流電源對於各靶交替施加負電位及正電位，於靶上產生電漿而於基板表面上成膜。
此時，分支而於連接之2片以上之靶間一面進行施加電位之靶的切換一面進行源自交流電源之輸出之至少1者。即，將來自上述交流電源之輸出之至少1者分支地連接於2片以上之靶上，一面對鄰接之靶施加不同之電位一面進行成膜。
再者，於利用交流濺鍍使氧化物半導體薄膜成膜之情形時，例如較佳為於含有稀有氣體與選自水蒸氣、氧氣及一氧化二氮氣體中之一種以上的混合氣體之環境下進行濺鍍，尤佳為於含有水蒸氣之混合氣體之環境下進行濺鍍。
於利用AC濺鍍進行成膜之情形時，獲得工業上大面積均勻性優 異之氧化物層，並且可期待靶之利用效率之提昇。
另外，於1邊超過1m之大面積基板上進行濺鍍成膜之情形時，例如較佳為使用如日本專利特開2005-290550號公報記載之大面積生產用AC濺鍍裝置。
日本專利特開2005-290550號公報記載之AC濺鍍裝置具體而言具有真空槽、配置於真空槽內部之基板固持器、及配置於與該基板固持器對向之位置之濺鍍源。於圖1中表示AC濺鍍裝置之濺鍍源之主要部分。濺鍍源具有複數之濺鍍部，分別具有板狀之靶31a~31f，若將各靶31a~31f之濺鍍之面設為濺鍍面，則以濺鍍面位於相同平面上之方式配置各濺鍍部。各靶31a~31f係形成為具有長度方向之細長形狀，各靶為同一形狀，濺鍍面之長度方向之邊緣部分(側面)相互隔開特定間隔而平行地配置。因此，鄰接之靶31a~31f之側面變得平行。
於真空槽之外部配置有交流電源17a~17c，於各交流電源17a~17c之二個端子中，一端子與鄰接之二個電極中之一電極連接，另一端子與另一電極連接。各交流電源17a~17c之2個端子輸出正負不同之極性之電壓，以與電極密接之方式安裝有靶31a~31f，因此對於鄰接之2個靶31a~31f，自交流電源17a~17c施加相互不同之極性之交流電壓。因此，成為相互鄰接之靶31a~31f中之一者位於正電位時另一者位於負電位之狀態。
所謂電極之靶31a~31f，係指於相反側之面配置有磁場形成機構40a~40f。各磁場形成機構40a~40f分別具有外周之大小與靶31a~31f之外周大致相等的細長之環狀磁石、及長度短於環狀磁石之較短之棒狀磁石。
各環狀磁石係相對於靶31a~31f之長度方向而平行地配置於對應之1個靶31a~31f之正背側位置。
如上所述，靶31a~31f係隔開特定間隔而平行配置，因此環狀磁 石亦隔開與靶31a~31f相同之間隔而配置。
於AC濺鍍中使用氧化物靶之情形時之交流功率密度較佳為3W/cm2以上且20W/cm2以下。若功率密度為3W/cm2以上，則成膜速度不會過度變慢，可保持生產經濟性。若為20W/cm2以下，則可抑制靶之破損。更佳之功率密度為3W/cm2~15W/cm2。
AC濺鍍之頻率較佳為10kHz~1MHz之範圍。若為10kHz以上，則不會產生噪音之問題。若為1MHz以下，則可防止電漿過度擴展並保持均勻性。更佳之AC濺鍍之頻率為20kHz~500kHz。
上述以外之濺鍍時之條件等只要根據如上所述者而適當選擇即可。
[薄膜電晶體及顯示裝置]
上述氧化物薄膜可用於薄膜電晶體，尤其是可較佳地用作通道層。將本發明之氧化物半導體薄膜用於通道層之薄膜電晶體顯示場效移動度5cm2/Vs以上之高移動度且顯示高可靠性。
本發明之薄膜電晶體只要具有上述氧化物薄膜作為通道層，則其元件構成並無特別限定，可採用公知之各種元件構成。
本發明之薄膜電晶體中之通道層之膜厚通常為10~300nm，較佳為20~250nm，更佳為30~200nm，進而佳為35~120nm，尤佳為40~80nm。
若通道層之膜厚為10nm以上，則即便於大面積地成膜時，膜厚亦容易變得均勻。另一方面，若膜厚為300nm以下，則成膜時間不會過度延長。
本發明之薄膜電晶體中之通道層通常用於N型區域，亦可與P型Si系半導體、P型氧化物半導體、P型有機半導體等各種P型半導體組合而用於PN接合型電晶體等各種半導體裝置。
本發明之薄膜電晶體較佳為於上述通道層上具備保護膜。本發 明之薄膜電晶體中之保護膜較佳為至少含有SiNx。SiNx由於與SiO2相比可形成更細密之膜，故而具有TFT之劣化抑制效果較高之優點。
保護膜除包含SiNx以外，例如亦可包含SiO2、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、Sm2O3、SrTiO3或AlN等氧化物等。
本發明之含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)之氧化物薄膜由於含有Al，故而CVD(Chemical Vapor Deposition，化學氧相成長)製程之耐還原性提昇，不易藉由製作保護膜之製程而使後通道側還原，可使用SiNx作為保護膜。
於形成保護膜前，較佳為對於通道層實施臭氧處理、氧電漿處理、二氧化氮電漿處理或一氧化二氮電漿處理。若上述處理於形成通道層後且形成保護膜前，則可以任一時序進行，但較理想為於即將形成保護膜前進行。藉由進行上述前處理，可抑制通道層中之氧缺陷之產生。
另外，若氧化物半導體膜中之氫於TFT驅動中擴散，則有引起閾值電壓之漂移而降低TFT之可靠性之虞。藉由對通道層實施臭氧處理、氧電漿處理或一氧化二氮電漿處理，可於薄膜結構中使In-OH之鍵結穩定化而抑制氧化物半導體膜中之氫之擴散。
薄膜電晶體通常具備基板、閘極電極、閘極絕緣層、有機半導體層(通道層)、源極電極及汲極電極。通道層係如上所述，基板可使用公知之材料。
形成本發明之薄膜電晶體中之閘極絕緣膜之材料亦無特別限定，可任意地選擇通常使用之材料。具體而言，例如可使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、 SrTiO3、Sm2O3或AlN等化合物。該等之中，較佳為SiO2、SiNx、Al2O3、Y2O3、HfO2、CaHfO3，更佳為SiO2、SiNx、HfO2、Al2O3。
閘極絕緣膜例如可藉由電漿CVD(Chemical Vapor Deposttion：化學氣相成長)法而形成。
於利用電漿CVD法形成閘極絕緣膜並使通道層於其上成膜之情形時，有閘極絕緣膜中之氫擴散至通道層而導致通道層之膜質降低或TFT之可靠性降低之虞。為了防止通道層之膜質降低或TFT之可靠性降低，較佳為於使通道層成膜前對閘極絕緣膜實施臭氧處理、氧電漿處理、二氧化氮電漿處理或一氧化二氮電漿處理。藉由進行上述前處理，可防止通道層之膜質之降低或TFT之可靠性降低。
再者，上述之氧化物之氧數並非必需與化學計量比一致，例如可為SiO2，亦可為SiOx。
閘極絕緣膜亦可為積層有包含不同材料之2層以上之絕緣膜之結構。另外，閘極絕緣膜可為晶質、多晶質、非晶質之任一者，但較佳為工業上容易製造之多晶質或非晶質。
形成本發明之薄膜電晶體中之汲極電極、源極電極及閘極電極之各電極的材料並無特別限定，可任意地選擇通常使用之材料。例如可使用ITO、銦鋅氧化物、ZnO、SnO2等之透明電極、或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等之金屬電極、或包含該等之合金之金屬電極。
汲極電極、源極電極及閘極電極之各電極亦可形成為積層有不同之2層以上之導電層的多層結構。尤其是源極˙汲極電極由於對低電阻配線之要求較強，故而亦可利用Ti或Mo等密接性優異之金屬對Al或Cu等良導體進行夾層而使用。
本發明之薄膜電晶體亦可用於場效型電晶體、邏輯電路、記憶體電路、差動放大電路等各種積體電路。進而，除場效型電晶體以 外，亦可用於靜電感應型電晶體、肖特基能障型電晶體、肖特基二極體、電阻元件。
本發明之薄膜電晶體之構成可無限制地採用底部閘極、底部接觸、頂部接觸等公知之構成。
尤其是底部閘極構成可獲得與非晶矽或ZnO之薄膜電晶體相比較高之性能，因此較為有利。底部閘極構成容易減少製造時之掩膜片數，且容易降低大型顯示器等用途之製造成本，故而較佳。
本發明之薄膜電晶體可較佳地用於顯示裝置。
作為大面積顯示器用途，尤佳為通道蝕刻型底部閘極構成之薄膜電晶體。通道蝕刻型底部閘極構成之薄膜電晶體係光微影步驟時之光罩之數量較少，可以低成本製造顯示器用面板。其中，通道蝕刻型之底部閘極構成及頂部接觸構成之薄膜電晶體由於移動度等特性良好且易於工業化，故而尤其較佳。
實施例 實施例1~13 [氧化物燒結體之製造方法]
作為原料粉體，使用下述氧化物粉末。作為下述氧化物粉末之平均粒徑，採用中值徑D50，該平均粒徑係利用雷射折射式粒度分佈測定裝置SALD-300V(島津製作所製造)進行測定。
氧化銦粉末：平均粒徑0.98μm
氧化鎵粉末：平均粒徑0.98μm
氧化鋅粉末：平均粒徑0.96μm
氧化鋁粉末：平均粒徑0.98μm
以成為表1所示之原子比之方式秤量上述粉體，均勻地微粉碎混合後，添加成形用黏合劑而進行造粒。其次，將該原料混合粉末均勻地填充於模具中，利用冷壓機以加壓壓力140MPa進行加壓成形。將 以此種方式獲得之成形體載置於燒結爐內，以該燒結爐內之每0.1m3容積為5升/分之比率流入氧氣。於流入氧氣之環境中，在表1所示之燒結溫度下將所獲得之成形體煅燒24小時而製造燒結體。
於燒結時，燒結爐內之溫度係至1000℃為止以1℃/分鐘升溫，自1000℃開始於燒結溫度之範圍內以表1所示之升溫速度升溫。燒結後，使其自然降溫。
[燒結體之分析]
根據藉由阿基米德法測得之實測密度及理論密度而算出所獲得之燒結體之相對密度。關於實施例1~13之燒結體，確認相對密度為97%以上。
另外，使用電阻率計(三菱化學股份有限公司製造、Loresta)並基於四探針法(JIS R 1637)而測定所獲得之燒結體之體比電阻(導電性)。將結果示於表1。如表1所示，實施例1~13之燒結體之體比電阻為10mΩcm以下。
對於所獲得之燒結體進行ICP-AES分析，確認為表1所示之原子比。
另外，對於所獲得之燒結體，利用X射線折射測定裝置(XRD)檢查晶體結構。將實施例1中所獲得之燒結體之X折射圖表示於圖2。
同樣，將實施例2~13中所獲得之燒結體之X射線折射圖表分別示於圖3~14。
根據所獲得之X射線折射圖表，確認於實施例1~13之燒結體中同時形成有In2O3表示之方鐵錳礦結構、及InGaO3(ZnO)m(m為0.1~10)或InAlO3(ZnO)m(m為0.1~10)表示之同源結構。
關於燒結體中之晶體結構，In2O3表示之方鐵錳礦結構可於JCPDS資料庫之No.06-0416中確認，InGaZnO4之同源結構可於ICSD#90003中確認，InGaZn2O5之同源結構可於ICSD#380305中確 認，ZnAl2O4之尖晶石結構可於JCPDS資料庫之No.05-0669中確認。
InGaZnO4與InAlZnO4之X射線折射圖案相互類似，所獲得之X射線圖表對於任一折射圖案均可擬合。InGaZn2O5與InAlZn2O5亦同樣。
於對於m為相同值之InGaO3(ZnO)m與InAlO3(ZnO)m之任一者均可擬合之情形時，可認為有於靶中存在InGaO3(ZnO)m與InAlO3(ZnO)m之兩者的晶體之可能性、Al固溶於InGaO3(ZnO)m之晶體中之可能性、Ga固溶於InAlO3(ZnO)m之晶體中之可能性等。
於圖2~14及表1中，省略了InAlO3(ZnO)m之晶體之記載，僅記載了InGaO3(ZnO)m之晶體。
再者，InAlZnO4之同源結構可於JCPDS資料庫之No.40-0258中確認，InGaZn2O4之同源結構可於JCPDS資料庫之No.40-0259中確認。
關於實施例1~13之燒結體，已知同時形成有In2O3表示之方鐵錳礦結構、及InGaO3(ZnO)m(m為0.1~10)或InAlO3(ZnO)m(m為0.1~10)表示之同源結構化合物，故而燒結體密度為97%，且體比電阻為10mΩcm。
XRD之測定條件如下所述。
˙裝置：Rigaku股份有限公司製造之Ultima-III
˙X射線：Cu-Kα射線(波長1.5406Å、利用石墨單色器使其單色化)
˙2θ-θ反射法、連續掃描(1.0°/分)
˙取樣間隔：0.02°
˙狹縫DS、SS：2/3°、RS：0.6mm
對於實施例1~13之燒結體，藉由電子探針微量分析器(EPMA)測定檢查所獲得之燒結體之In、Ga、Zn、Al、O之分散情況。
將實施例1及實施例2之燒結體之EPMA之圖像示於圖15及圖16。根據圖15及圖16，可知實施例1及2之燒結體分別具備In之含量較多之 組織(In富集組織)、及Ga、Zn及Al之含量多於周圍之組織(Ga˙Zn˙Al富集組織)。另外，可知於為實施例1及2之燒結體任一者之情形時，In富集組織之平均大小均為5μm以下，Ga˙Zn˙Al˙富集組織為連續地結合之網狀結構，Ga˙Zn˙Al富集組織之平均大小為10μm以上。
對於實施例3~13之燒結體，亦藉由EPMA測定而確認具有In富集組織及Ga˙Zn˙Al富集組織之兩者，In富集組織之平均大小為10μm以下，Ga˙Zn˙Al富集組織之平均大小為10μm以上。
EPMA之測定條件如下所述。
裝置名稱：JXA-8200(日本電子股份有限公司)
加速電壓：15kV
照射電流：50nA
照射時間(平均1點之)：50ms
[濺鍍靶之製造]
利用平面磨削盤對實施例1~13中所獲得之燒結體之表面進行磨削，使用金剛石切割器將側邊切斷並貼合於襯板上，分別製作直徑4英吋之濺鍍靶。另外，以相同之方式對實施例1~13之燒結體進行磨削˙切斷，分別另外製作寬度200mm、長度1700mm、厚度10mm之6片靶作為AC濺鍍成膜用靶。
[有無異常放電之確認]
將所獲得之直徑4英吋之濺鍍靶安裝於DC濺鍍裝置中，作為環境，使用於氬氣中以2%之分壓比添加有水蒸氣之混合氣體，於濺鍍壓力0.4Pa、將基板溫度設為室溫、DC輸出400W之條件下進行10kWh連續濺鍍。將濺鍍中之電壓變動儲存於資料記錄器中，確認有無異常放電。將結果示於表1。
再者，上述有無異常放電係藉由觀察電壓變動並檢測異常放電而確認。具體而言，將5分鐘之測定時間中所產生之電壓變動為濺鍍 運轉過程中之恆定電壓的10%以上之情形設為異常放電。尤其是於濺鍍運轉過程中之恆定電壓於0.1秒鐘內變動±10%之情形時，有產生濺鍍放電之異常放電即微電弧，元件之良率降低，不適於量產化之虞。
[是否產生結核之確認]
另外，使用所獲得之直徑4英吋之濺鍍靶，作為環境，使用於氬氣中以3%之分壓比添加有氫氣之混合氣體，連續進行40小時濺鍍，確認是否產生結核。
其結果，於實施例1~13之濺鍍靶表面未觀測到結核。
再者，濺鍍條件係設為濺鍍壓0.4Pa、DC輸出100W，基板溫度係設為室溫。為了促進結核之產生而於環境氣體中添加氫氣。
結核係採用如下方法：該方法係於圓形濺鍍靶之中心點(1個部位)、及於該中心點正交之2條中心線上之中心點與周緣部的中間點(4個部位)之合計5個部位，利用實體顯微鏡放大至50倍而觀察濺鍍後之靶表面之變化，對於3mm2視野中產生之長徑20μm以上的結核測定數平均。將所產生之結核數示於表1。
比較例1~2
以表1所示之原子比將原料粉末混合，按照表1所示之升溫速度、燒結溫度、燒結時間進行燒結，除此以外，以與實施例1~13相同之方式製造燒結體及濺鍍靶並進行評價。將結果示於表1。
於比較例1~2之靶中均觀測到InGaZn2O5之同源結構、Al2O3之鋼玉結構及ZnAl2O4之尖晶石結構。
關於燒結體中之晶體結構，InGaZn2O5之同源結構可於ICSD#380305中確認，Al2O3之鋼玉結構可於JCPDS卡No.10-173中確認，ZnAl2O4可於JCPDS卡No.05-0669中確認。
再者，與實施例1~13相同同樣，InGaZn2O5與InAlZn2O5之X射線折射圖案亦相互類似，所獲得之X射線圖表亦對於任一折射圖案均 可擬合。
比較例1~2之濺鍍靶係於濺鍍時產生異常放電，於靶表面觀測到結核。
關於比較例1~2之燒結體，已知未同時觀測到InAlO3(ZnO)m(m為0.1~10)或InGaO3(ZnO)m(m為0.1~10)表示之同源結構化合物與In2O3表示之同源結構化合物，且觀測到Al2O3，故而燒結體之密度降低，體電阻增大。其結果，可認為產生結核。
實施例14~26 [氧化物半導體薄膜之成膜及評價]
於磁控濺鍍裝置上安裝實施例1~13中所製作之表2及3所示之組成的4英吋靶，作為基板，分別安裝載玻片(康寧公司製造之#1737)。 利用DC磁控濺鍍法於下述條件下使膜厚50nm之非晶質膜成膜於載玻片上而製作薄膜評價用元件。
成膜時，以表2及3所示之分壓比(%)導入氬氣、氧氣及水蒸氣。於大氣下在300℃下對形成有非晶質膜之基板進行60分鐘加熱而形成氧化物半導體膜。
對於所獲得之氧化物半導體膜，藉由ICP-AES分析而確認氧化物薄膜所含之各元素之原子比與濺鍍靶相同。
濺鍍條件如下所述。
到達壓力：8.5×10-5Pa
環境氣體：氬氣、氧氣、水蒸氣(分壓比參照表2及3)
濺鍍壓力(總壓)：0.4Pa
投入電力：DC100W
S(基板)-T(靶)距離：70mm
對於玻璃基板上成膜之薄膜，利用X射線折射測定裝置(Rigaku製造之Ultima-III)檢查晶體結構。
於實施例14~26中，確認於薄膜堆積後未觀測到折射峰而為非晶質。另外，確認於大氣中在300℃×60分之條件下進行加熱處理(退火)後亦未觀測到折射峰而為非晶質。
上述XRD之測定條件如下所述。
裝置：Rigaku股份有限公司製造之Ultima-III
X射線：Cu-Kα射線(波長1.5406Å、利用石墨單色器使其單色化)
2θ-θ反射法、連續掃描(1.0°/分)
取樣間隔：0.02°
狹縫DS、SS：2/3°、RS：0.6mm
[薄膜電晶體之製造]
作為基板，使用附有膜厚100nm之熱氧化膜之導電性矽基板。 熱氧化膜作為閘極絕緣膜發揮功能，導電性矽部作為閘極電極發揮功能。
於閘極絕緣膜上在表2及表3所示之條件下進行濺鍍成膜而製作膜厚50nm之非晶質薄膜。使用OFPR#800(東京應化工業股份有限公司製造)作為抗蝕劑而進行塗佈、預烤(80℃、5分)、曝光。
顯像後進行後烘烤(120℃、5分)並利用草酸進行蝕刻而按照所需之形狀圖案化。於熱風加熱爐內在300℃下對圖案化之非晶質薄膜進行60分鐘加熱處理(退火處理)。
其後，利用濺鍍成膜使Mo(100nm)成膜，利用剝離法使源極/汲極電極按照所需之形狀圖案化。作為形成保護膜之前階段之處理，對氧化物半導體膜實施一氧化二氮電漿處理。其後，利用電漿CVD法(PECVD)使SiOx成膜而形成保護膜。使用氟酸對接觸孔進行開口而製作薄膜電晶體。
對於所製作之薄膜電晶體，評價場效移動度(μ)、S值及閾值電壓(Vth)。將結果示於表2及3。
該等特性值係使用半導體參數分析儀(Keithley Instruments股份有限公司製造之4200SCS)於室溫、遮光環境下(屏蔽盒內)進行測定。
另外，對於所製作之電晶體，將汲極電壓(Vd)設為1V並將閘極電壓(Vg)設為-15~25V而評價傳遞特性。將結果示於表2及3。
再者，場效移動度(μ)係根據線形移動度而算出，以Vg-μ之最大值進行定義。
對於所製作之薄膜電晶體，進行DC偏壓應力試驗。於表2及3中表示施加Vg=15V、Vd=15V之DC應力(應力溫度80℃下)10000秒前後的本發明之典型之TFT轉移特性之變化。
關於實施例14~26之薄膜電晶體，已知閾值電壓之變動非常小，不易受DC應力之影響。
比較例3及4
使用比較例1及2中所製作之4英吋靶，按照表3所示之濺鍍條件、加熱(退火)處理條件及形成保護膜前之處理，以與實施例14~26相同之方式製作氧化物半導體薄膜、薄膜評價用元件及薄膜電晶體並進行評價。將結果示於表3。
如表3所示，可知比較例3及4之元件係場效移動度未達5cm2/Vs，與實施例14~26之元件相比大幅降低。
另外，已知對比較例3及4之薄膜電晶體進行DC偏壓應力試驗，結果閾值電壓變動1V以上而產生明顯之特性劣化。
實施例27~30
根據表4所示之成膜條件及退火條件，以與實施例14~26相同之方式製造氧化物半導體薄膜及薄膜電晶體並進行評價。將結果示於表4。於實施例27~30中，代替DC濺鍍而利用AC濺鍍進行成膜，利用乾式蝕刻進行源極˙汲極圖案化。
上述AC濺鍍係使用日本專利特開2005-290550號公報中揭示之圖1所示之成膜裝置。
例如於實施例27中，使用實施例1中所製作之寬度200mm、長度1700mm、厚度10mm之6片靶31a~31f，以與基板之寬度方向平行且距離成為2mm之方式配置各靶31a~31f。磁場形成機構40a~40f之寬度與靶31a~31f相同而為200mm。
自氣體供給系統將作為濺鍍氣體之Ar及水蒸氣及/或O2分別導入至系統內。濺鍍條件係將成膜環境設為0.5Pa，將交流電源之功率設為3W/cm2(=10.2kW/3400cm2)，將頻率設為10kHz。若於該條件下成膜10秒並測定所獲得之薄膜之膜厚，則為10nm。成膜速度為45nm/分鐘而為高速，適合於量產。另外，根據XRD測定而確認薄膜堆積後為非晶質，於空氣中在300℃歷經60分鐘後亦為非晶質。而且，藉由ICP-AES分析而確認氧化物薄膜所含之各元素之原子比與濺鍍靶相同。
於實施例28~30中，代替實施例1中所製作之靶而分別使用實施例2~4中所製作之靶。
比較例5
代替實施例1~4中所製作之靶而使用比較例1中所製作之寬度200mm、長度1700mm、厚度10mm之6片靶，根據表4所示之成膜條件及退火條件，以與實施例27~30相同之方式製作氧化物半導體薄膜、薄膜評價用元件及薄膜電晶體並進行評價。將結果示於表4。
如表4所示，可知比較例5之元件係場效移動度未達5cm2/Vs，與實施例27~30相比，場效移動度大幅降低。
[產業上之可利用性]
使用本發明之濺鍍靶獲得之薄膜電晶體可用於顯示裝置、尤其是大面積之顯示器用途。
上述中對本發明之若干個實施形態及/或實施例進行了詳細地說明，業者容易於不偏離本發明之新穎之教示及效果之情況下對作為該等例示之實施形態及/或實施例進行多種變更。因此，該等多種變更包含於本發明之範圍內。
將成為本案之優先權之基礎之日本申請案說明書之內容全部引用於此。

Claims (17)

  1. 一種濺鍍靶，其包含含有氧化物，且以In2O3表示之方鐵錳礦結構化合物、及以InGaO3(ZnO)m或以InAlO3(ZnO)m(m為0.1~10)表示之同源結構化合物，該氧化物含有銦元素(In)、鎵元素(Ga)、鋅元素(Zn)及鋁元素(Al)，且該濺鍍靶具有In之含量多於周圍之組織、及Ga、Zn及Al之含量多於周圍之組織，其中以包含上述In之含量多於周圍之組織的圓之面積成為最小之平均直徑為10μm以下。
  2. 如請求項1之濺鍍靶，其包含以ZnAl2O4或ZnGa2O3表示之尖晶石結構化合物。
  3. 如請求項1之濺鍍靶，其中以包含上述Ga、Zn及Al之含量多於周圍之組織的圓之面積成為最小之平均直徑為10μm以上。
  4. 如請求項1之濺鍍靶，其體比電阻為10mΩcm以下。
  5. 如請求項1之濺鍍靶，其相對密度為97%以上。
  6. 一種氧化物半導體薄膜，其係使用如請求項1至5中任一項之濺鍍靶且藉由濺鍍法進行成膜而成。
  7. 一種氧化物半導體薄膜之製造方法，其係於含有選自水蒸氣、氧氣及一氧化二氮氣體中之1種以上與稀有氣體之混合氣體之環境下，使用如請求項1至5中任一項之濺鍍靶並利用濺鍍法進行成膜。
  8. 如請求項7之氧化物半導體薄膜之製造方法，其中上述混合氣體為至少含有水蒸氣及稀有氣體者。
  9. 如請求項7之氧化物半導體薄膜之製造方法，其中上述混合氣體含有水蒸氣時，上述混合氣體中所含之水蒸氣之比率以分壓比計為0.1%~25%。
  10. 如請求項7之氧化物半導體薄膜之製造方法，其中上述混合氣體含有氧氣時，上述混合氣體中所含之氧氣之比率以分壓比計為0.1%~40%。
  11. 一種氧化物半導體薄膜之製造方法，其係使用如下濺鍍方法，該濺鍍方法係將基板依序搬送至與隔開特定間隔而並排設置於真空腔室內的3片以上之如請求項1至5中任一項之靶對向之位置，於自交流電源對上述各靶交替施加負電位及正電位之情形時，一面將來自上述交流電源之輸出之至少1者分支而於連接之2片以上之靶間進行施加電位之靶的切換，一面於靶上產生電漿而於基板表面成膜。
  12. 如請求項11之氧化物半導體薄膜之製造方法，其中上述交流電源之交流功率密度為3W/cm2以上且20W/cm2以下。
  13. 如請求項11或12之氧化物半導體薄膜之製造方法，其中上述交流電源之頻率為10kHz~1MHz。
  14. 一種薄膜電晶體，其具備如請求項6之氧化物半導體薄膜作為半導體層。
  15. 如請求項14之薄膜電晶體，其中場效移動度為1cm2/Vs以上。
  16. 如請求項14或15之薄膜電晶體，其中於上述半導體層上具有至少含有SiNx(x為任意數)之保護膜。
  17. 一種顯示裝置，其具備如請求項14至16中任一項之薄膜電晶體。
TW103101709A 2013-01-16 2014-01-16 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體 TWI632123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013005477 2013-01-16
JP2013-005477 2013-01-16

Publications (2)

Publication Number Publication Date
TW201439027A TW201439027A (zh) 2014-10-16
TWI632123B true TWI632123B (zh) 2018-08-11

Family

ID=51209472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101709A TWI632123B (zh) 2013-01-16 2014-01-16 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體

Country Status (3)

Country Link
JP (2) JP6352194B2 (zh)
TW (1) TWI632123B (zh)
WO (1) WO2014112376A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016084636A1 (ja) * 2014-11-25 2016-06-02 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
WO2017153862A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
KR20230019215A (ko) * 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
TWI811761B (zh) * 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
JP7082947B2 (ja) * 2017-02-01 2022-06-09 出光興産株式会社 非晶質酸化物半導体膜、酸化物焼結体、薄膜トランジスタ、スパッタリングターゲット、電子機器及び非晶質酸化物半導体膜の製造方法
JP6761920B2 (ja) * 2018-08-01 2020-09-30 出光興産株式会社 化合物
WO2020027243A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 結晶構造化合物、酸化物焼結体、スパッタリングターゲット、結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
WO2023176591A1 (ja) * 2022-03-16 2023-09-21 出光興産株式会社 焼結体、スパッタリングターゲット、酸化物薄膜、薄膜トランジスタ、電子機器、及び焼結体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08245220A (ja) * 1994-06-10 1996-09-24 Hoya Corp 導電性酸化物およびそれを用いた電極
JP2011238968A (ja) * 2011-08-18 2011-11-24 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
TWI375729B (en) * 2004-03-11 2012-11-01 Ulvac Inc Sputtering apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP5206716B2 (ja) * 2010-03-23 2013-06-12 住友電気工業株式会社 Ｉｎ−Ｇａ−Ｚｎ系複合酸化物焼結体およびその製造方法
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5762204B2 (ja) * 2011-03-22 2015-08-12 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08245220A (ja) * 1994-06-10 1996-09-24 Hoya Corp 導電性酸化物およびそれを用いた電極
TWI375729B (en) * 2004-03-11 2012-11-01 Ulvac Inc Sputtering apparatus
JP2011238968A (ja) * 2011-08-18 2011-11-24 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット

Also Published As

Publication number Publication date
JP6622855B2 (ja) 2019-12-18
JP6352194B2 (ja) 2018-07-04
WO2014112376A1 (ja) 2014-07-24
JPWO2014112376A1 (ja) 2017-01-19
JP2018165407A (ja) 2018-10-25
TW201439027A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
TWI632123B (zh) 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5965338B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN108085644B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
US20190109001A1 (en) Sputtering target, oxide semiconductor thin film, and method for producing these
TWI602939B (zh) Sputtering targets, oxide semiconductor films, and methods of making them
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
TWI607104B (zh) Sputtering target, oxide semiconductor film and their manufacturing method
TWI591197B (zh) Sputtering target
JP6052967B2 (ja) スパッタリングターゲット
JP6006055B2 (ja) スパッタリングターゲット
JP6470352B2 (ja) 酸化物半導体薄膜