JP6352194B2 - スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ - Google Patents

スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ

Info

Publication number
JP6352194B2
JP6352194B2 JP2014557411A JP2014557411A JP6352194B2 JP 6352194 B2 JP6352194 B2 JP 6352194B2 JP 2014557411 A JP2014557411 A JP 2014557411A JP 2014557411 A JP2014557411 A JP 2014557411A JP 6352194 B2 JP6352194 B2 JP 6352194B2
Authority
JP
Japan
Prior art keywords
thin film
sputtering
target
oxide semiconductor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014557411A
Other languages
English (en)
Other versions
JPWO2014112376A1 (ja
Inventor
望 但馬
望 但馬
一晃 江端
一晃 江端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JPWO2014112376A1 publication Critical patent/JPWO2014112376A1/ja
Application granted granted Critical
Publication of JP6352194B2 publication Critical patent/JP6352194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタに関する。さらに詳しくは、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有するスパッタリングターゲット、そのターゲットを用いて作製される薄膜及びその薄膜を備える薄膜トランジスタに関する。
薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
電界効果型トランジスタの主要部材である半導体層（チャンネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。一方、液晶駆動用素子等には、大面積化の要求から非晶質性シリコン半導体（アモルファスシリコン）が用いられている。
アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。具体的に、解像度がＶＧＡである液晶テレビでは、移動度が０．５〜１ｃｍ２／Ｖｓのアモルファスシリコンが使用可能であったが、解像度がＳＸＧＡ、ＵＸＧＡ、ＱＸＧＡあるいはそれ以上になると２ｃｍ２／Ｖｓ以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。
一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に８００℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。
このような問題を解決するために、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物半導体膜（ＩＧＺＯ）を使用した薄膜トランジスタが検討されている。一般に、酸化物半導体薄膜の作製は酸化物焼結体からなるターゲット（スパッタリングターゲット）を用いたスパッタリングで行われ、ＩＧＺＯからなる酸化物半導体薄膜の場合、均一性に優れ、１０〜３０ｃｍ２／Ｖｓ程度の移動度が得られる。
例えば、一般式Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎＯ４で表されるホモロガス結晶構造を示す化合物からなるターゲットが知られている（特許文献１、２及び３）。しかしながら、このターゲットでは焼結密度（相対密度）を上げるために、酸化雰囲気で焼結する必要がある。酸化雰囲気で焼結する場合、ターゲットの抵抗を下げるため、焼結後に高温での還元処理が必要であり、ターゲットの大型化を難しくしていた。また、ターゲットを長期間使用していると得られる膜の特性や成膜速度が大きく変化する、焼結時に異常成長したＩｎＧａＺｎＯ４やＩｎ２Ｇａ２ＺｎＯ７による異常放電が起きる、成膜時にパーティクルの発生が多い等の問題があった。異常放電が頻繁に起きると、プラズマ放電状態が不安定となり、安定した成膜が行われず、膜特性に悪影響を及ぼす。
上記の他、酸化物半導体層を用いたＴＦＴは、電圧印加、光照射等のストレスに対する耐性（信頼性）が要求される。例えば、ゲート電極に電圧が印加され続けたときや、光が照射されたままＴＦＴが動作すると、しきい値電圧が大幅に変化する現象が知られており、この変化を抑制することが課題となっている。特許文献４では、信頼性の向上を目的に、ＩＧＺＯに、さらに別の元素を添加した半導体薄膜の評価を行っている。しかしながら、半導体薄膜を得るためのターゲットや薄膜の製造方法等については十分に検討されておらず、薄膜を製造するのに適したターゲットが求められていた。
特開平８−２４５２２０号公報 特開２００７−７３３１２号公報 国際公開第２００９／０８４５３７号パンフレット 特開２０１２−１２４４４６号公報
本発明の目的は、高密度かつ低抵抗の酸化物半導体用スパッタリングターゲットを提供することである。
本発明の他の目的は、例えば５ｃｍ２／Ｖｓ以上の高い電界効果移動度及び高い信頼性を有する薄膜トランジスタを提供することである。
上記目的を達成するため、本発明者らは鋭意研究を行った結果、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有し、Ｉｎ２Ｏ３で表されるビックスバイト構造化合物と、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造化合物を含むスパッタリングターゲットを用いて作製した薄膜をチャネル層に用いたＴＦＴは、電界効果移動度５ｃｍ２／Ｖｓ以上であり、かつ高信頼性を示すことを見出し、本発明を完成させた。
本発明によれば、以下のスパッタリングターゲット等が提供される。
１．インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、
Ｉｎ２Ｏ３で表されるビックスバイト構造化合物と、ＩｎＧａＯ３（ＺｎＯ）ｍ又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造化合物を含むスパッタリングターゲット。
２．ＺｎＡｌ２Ｏ４又はＺｎＧａ２Ｏ ４ で表されるスピネル構造化合物を含む１に記載のスパッタリングターゲット。
３．周囲よりもＩｎの含有量が多い組織と、周囲よりもＧａ、Ｚｎ及びＡｌの含有量が多い組織を有する１又は２に記載のスパッタリングターゲット。
４．前記周囲よりもＩｎの含有量が多い組織を包含する円の面積が最小となる平均直径が、１０μｍ以下である３に記載のスパッタリングターゲット。
５．前記周囲よりもＧａ、Ｚｎ及びＡｌの含有量が多い組織を包含する円の面積が最小となる平均直径が、１０μｍ以上である３又は４に記載のスパッタリングターゲット。
６．バルク比抵抗が１０ｍΩｃｍ以下である１〜５のいずれかに記載のスパッタリングターゲット。
７．相対密度が９７％以上である１〜６のいずれかに記載のスパッタリングターゲット。
８．１〜７のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
９．水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上と希ガスとを含有する混合気体の雰囲気下において、１〜７いずれかに記載のスパッタリングターゲットを用いてスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
１０．前記混合気体が、水蒸気と希ガスを少なくとも含有する混合気体である９に記載の酸化物半導体薄膜の製造方法。
１１．前記混合気体中に含まれる水蒸気の割合が分圧比で０．１％〜２５％である９又１０に記載の酸化物半導体薄膜の製造方法。
１２．前記混合気体中に含まれる酸素ガスの割合が分圧比で０．１％〜４０％である９〜１１のいずれかに記載の酸化物半導体薄膜の製造方法。
１３．真空チャンバー内に所定の間隔を置いて並設された３枚以上の１〜７のいずれかに記載のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法を用いた酸化物半導体薄膜の製造方法。
１４．前記交流電源の交流パワー密度が、３Ｗ／ｃｍ２以上２０Ｗ／ｃｍ２以下である１３に記載の酸化物半導体薄膜の製造方法。
１５．前記交流電源の周波数が、１０ｋＨｚ〜１ＭＨｚである１３又は１４に記載の酸化物半導体薄膜の製造方法。
１６．８に記載の酸化物半導体薄膜を半導体層として備える薄膜トランジスタ。
１７．電界効果移動度が１ｃｍ２／Ｖｓ以上である１６に記載の薄膜トランジスタ。
１８．前記半導体層上に少なくともＳｉＮｘ（ｘは任意の数）を含有する保護膜を有する１６又は１７に記載の薄膜トランジスタ。
１９．１６〜１８のいずれかに記載の薄膜トランジスタを備える表示装置。
本発明によれば、高密度かつ低抵抗の酸化物半導体用スパッタリングターゲットが提供できる。
本発明によれば、例えば５ｃｍ２／Ｖｓ以上の高い電界効果移動度及び高い信頼性を有する薄膜トランジスタが提供できる。
本発明の一実施形態に用いるスパッタリング装置を示す図である。 実施例１で得られた焼結体のＸ線回折チャートを示す図である。 実施例２で得られた焼結体のＸ線回折チャートを示す図である。 実施例３で得られた焼結体のＸ線回折チャートを示す図である。 実施例４で得られた焼結体のＸ線回折チャートを示す図である。 実施例５で得られた焼結体のＸ線回折チャートを示す図である。 実施例６で得られた焼結体のＸ線回折チャートを示す図である。 実施例７で得られた焼結体のＸ線回折チャートを示す図である。 実施例８で得られた焼結体のＸ線回折チャートを示す図である。 実施例９で得られた焼結体のＸ線回折チャートを示す図である。 実施例１０で得られた焼結体のＸ線回折チャートを示す図である。 実施例１１で得られた焼結体のＸ線回折チャートを示す図である。 実施例１２で得られた焼結体のＸ線回折チャートを示す図である。 実施例１３で得られた焼結体のＸ線回折チャートを示す図である。 実施例１で得られた焼結体のＥＰＭＡ画像を示す図である。 実施例２で得られた焼結体のＥＰＭＡ画像を示す図である。
以下、本発明のスパッタリングターゲット等について詳細に説明するが、本発明は下記実施態様及び実施例に限定されるものではない。
［スパッタリングターゲット］
本発明のスパッタリングターゲットは、インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、Ｉｎ２Ｏ３で表されるビックスバイト構造化合物と、ＩｎＧａＯ３（ＺｎＯ）ｍ又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造化合物を含む。
本発明のスパッタリングターゲットは、Ｉｎ２Ｏ３で表されるビックスバイト構造化合物と、ＩｎＧａＯ３（ＺｎＯ）ｍで表されるホモロガス構造化合物又はＩｎＡｌＯ３（ＺｎＯ）ｍで表されるホモロガス構造化合物を同時に含むことにより、高密度で低抵抗なターゲットとなる。
本発明のスパッタリングターゲットが、Ｉｎ２Ｏ３で表されるビックスバイト構造化合物とＩｎＧａＯ３（ＺｎＯ）ｍで表されるホモロガス構造化合物を含む場合、Ａｌ元素はＩｎＧａＯ３（ＺｎＯ）ｍで表されるホモロガス構造に固溶していると考えられる。これは電子プローブマイクロアナライザ（ＥＰＭＡ）の元素マッピングから確認できる。
ビックスバイト（ｂｉｘｂｙｉｔｅ）結晶構造は、希土類酸化物Ｃ型又はＭｎ２Ｏ３（Ｉ）型酸化物とも言われ、「透明導電膜の技術」（（株）オーム社出版、日本学術振興会、透明酸化物・光電子材料第１６６委員会編、１９９９）等に開示されている通り、化学量論比がＭ２Ｘ３（Ｍは陽イオン、Ｘは陰イオンで通常酸素イオン）で、１つの単位胞はＭ２Ｘ３が１６分子であり、合計８０個の原子（Ｍが３２個、Ｘが４８個）により構成されている。
ビックスバイト構造化合物には、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体も含む。
ターゲット中のＩｎ２Ｏ３で表されるビックスバイト構造化合物は、Ｘ線回折により確認することができる。
Ｉｎ２Ｏ３で表されるビックスバイト構造化合物は、Ｘ線回折で、ＪＣＰＤＳデータベースのＮｏ．０６−０４１６のピークパターンか、又は類似の（シフトした）パターンを示す。
ホモロガス結晶構造は、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造からなる結晶構造である。結晶周期又は各薄膜層の厚さが、ナノメーター程度の場合、ホモロガス結晶構造化合物は、各層の化学組成や層の厚さの組み合わせによって、単一の物質あるいは各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性を示すことができる。
ホモロガス結晶構造をとる酸化物結晶としては、ＲＡＯ３（ＭＯ）ｍで表される酸化物結晶が挙げられる。ここで、Ｒは、正三価の金属元素であり、例えば、Ｉｎ、Ｇａ、Ａｌ、Ｆｅ、Ｂが挙げられる。Ａは、正三価の金属元素であり、例えば、Ｇａ、Ａｌ、Ｆｅが挙げられる。Ｍは、正二価の金属元素であり、例えば、Ｚｎ、Ｍｇが挙げられる。また、ｍは、好ましくは０．１〜１０であり、より好ましくは、０．５〜７であり、さらに好ましくは１〜５である。
本発明のターゲットが含むホモロガス構造化合物は、ＲがＩｎであって、ＡがＧａ又はＡｌの場合である。
ターゲットが含むＩｎＧａＯ３（ＺｎＯ）ｍで表わされるホモロガス構造化合物、又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造化合物は、それぞれ１種単独、又は２種以上の混合物でよい。
ターゲット中のホモロガス構造化合物は、Ｘ線回折により確認することができ、例えばターゲットを粉砕したパウダーにおけるＸ線回折パターンが、組成比から想定されるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認できる。
具体的には、ＪＣＰＤＳ（Ｊｏｉｎｔ Ｃｏｍｍｉｔｔｅｅ ｏｆ Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔａｎｄａｒｄｓ）カードやＩＣＳＤ（Ｔｈｅ Ｉｎｏｒｇａｎｉｃ Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ Ｄａｔａｂａｓｅ）から得られるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認することができる。
本発明のスパッタリングターゲットは、好ましくはＺｎＡｌ２Ｏ４で表わされるスピネル構造化合物又はＺｎＧａ２Ｏ ４ で表わされるスピネル構造化合物を含む。
ターゲットが、ＺｎＡｌ２Ｏ４で表わされるスピネル構造化合物又はＺｎＧａ２Ｏ ４ で表されるスピネル構造化合物を含むことにより、高抵抗なＡｌ２Ｏ３及びＧａ２Ｏ３がターゲット中に現れることを防ぐことができ、ターゲットが高抵抗となることを防ぐことができる。
スピネル構造は、「ウエスト固体化学入門」（講談社サイエンティフィク）に詳細に記されており、それによればスピネル構造は以下のような構造である。
スピネル構造はＡＢ２Ｏ４の組成式を有し、ＡイオンとＢイオンの配位状態によって分類すると、正スピネル構造、逆スピネル構造、両者の中間の構造に分けられる。
正スピネル構造は、Ｏ２−が形成する立体面心格子の四面体隙間の８分の１にＡが充填され、八面体隙間の２分の１にＢが充填された構造を有する。逆スピネル構造は、四面体隙間の８分の１にＢが充填され八面体隙間の２分の１にＡ及びＢが充填された構造を有する。
スピネル構造は、一般的には立方晶であるが、中には歪んだ立方晶もある。
ターゲット中のＺｎＡｌ２Ｏ４で表わされるスピネル構造化合物又はＺｎＧａ２Ｏ ４ で表されるスピネル構造化合物は、Ｘ線回折測定によりスピネル構造化合物のピークが観察されることにより確認できる。
本発明のスパッタリングターゲットは、好ましくは周囲よりもＩｎの含有量が多い組織（Ｉｎリッチ組織）と、周囲よりもＧａ、Ｚｎ及びＡｌの含有量が多い組織（Ｇａ・Ｚｎ・Ａｌリッチ組織）を有する。
本発明において、Ｉｎリッチ組織とは、周囲よりもＩｎの含有量が多い領域で、領域中でＩｎが示す最強の特性Ｘ線強度に対して７０％以上の特性Ｘ線強度を示す連続した領域である。
同様に、Ｇａ・Ｚｎ・Ａｌリッチ組織とは、周囲よりもＧａの含有量が多い領域で、領域中でＧａが示す最強の特性Ｘ線強度に対して５０％以上の特性Ｘ線強度を示す連続した範囲（Ｇａリッチ組織）と、周囲よりもＺｎの含有量が多い領域で、領域中でＺｎが示す最強の特性Ｘ線強度に対して５０％以上の特性Ｘ線強度を示す連続した範囲（Ｚｎリッチ組織）と、周囲よりもＡｌの含有量が多い領域で、領域中でＡｌが示す最強の特性Ｘ線強度に対して５０％以上の特性Ｘ線強度を示す連続した範囲（Ａｌリッチ組織）のうち、Ｇａリッチ組織、Ｚｎリッチ組織及びＡｌリッチ組織の３つの領域が重なる領域である。
本発明のスパッタリングターゲットは、通常、Ｉｎリッチ組織及びＧａ・Ｚｎ・Ａｌリッチ組織が混在した状態である。ターゲットが、Ｉｎリッチ組織及びＧａ・Ｚｎ・Ａｌリッチ組織の両方を有することにより、Ａｌ２Ｏ３及びＧａ２Ｏ３が、それぞれ単独領域に現れることによる高抵抗化を抑制できる。
従って、ターゲットがＩｎリッチ組織及びＧａ・Ｚｎ・Ａｌリッチ組織の両方を有することにより、Ａｌ及びＧａそれぞれの含有量が多い場合であっても、抵抗の低いターゲットとすることができる。
ターゲット中の組織構造及びその面積は、電子プローブマイクロアナライザ（ＥＰＭＡ）を用いたＩｎ、Ｇａ、Ｚｎ、Ａｌ及びＯの元素マッピングにより確認できる。
ターゲットがＩｎリッチ組織及びＧａ・Ｚｎ・Ａｌリッチ組織の両方を有する場合において、Ｉｎリッチ組織の領域の大きさの平均は、１０μｍ以下であり、より好ましくは５μｍ以下である。
Ｉｎリッチ組織の領域の大きさは、Ｉｎリッチ組織を包含する円の面積が最小となるときの直径と定義する。
Ｉｎリッチ組織の領域の大きさは、スパッタリングターゲットの形状が円形の場合、円の中心点（１箇所）と、その中心点で直交する２本の中心線上の中心点と周縁部との中間点（４箇所）の合計５箇所において、また、スパッタリングターゲットの形状が四角形の場合には、その中心点（１箇所）と、四角形の対角線上の中心点と角部との中間点（４箇所）の合計５箇所において、縦１００μｍ及び横１００μｍのＥＰＭＡの画像を用いて測定する。
Ｉｎリッチ組織の領域の大きさの平均、すなわち平均直径は、前記合計５箇所におけるＥＰＭＡの画像から測定されるＩｎリッチ組織の領域の大きさから算出する。
ターゲットがＩｎリッチ組織及びＧａ・Ｚｎ・Ａｌリッチ組織の両方を有する場合において、Ｇａ・Ｚｎ・Ａｌリッチ組織の領域の大きさの平均は、１０μｍ以上であり、より好ましくは１５μｍ以上である。また、Ｇａ・Ｚｎ・Ａｌリッチ組織が連結して、その内部に別組織が存在する網目状構造をとってもよい。
ターゲット中のＧａ・Ｚｎ・Ａｌリッチ組織の大きさの平均が１０μｍ以上であることにより、Ａｌ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯがそれぞれ単独で現れることによるターゲットの高抵抗化を抑制することが可能であるほか、元素が分散しやすくなり、ターゲット製造時のクラックを抑えることができる。
Ｇａ・Ｚｎ・Ａｌリッチ組織の領域の大きさは、Ｇａ・Ｚｎ・Ａｌリッチ組織を包含する円の面積が最小となるときの直径と定義する。
Ｇａ・Ｚｎ・Ａｌリッチ組織の領域の大きさは、スパッタリングターゲットの形状が円形の場合、円の中心点（１箇所）と、その中心点で直交する２本の中心線上の中心点と周縁部との中間点（４箇所）の合計５箇所において、また、スパッタリングターゲットの形状が四角形の場合には、その中心点（１箇所）と、四角形の対角線上の中心点と角部との中間点（４箇所）の合計５箇所において、縦１００μｍ及び横１００μｍのＥＰＭＡの画像を用いて測定する。
Ｇａ・Ｚｎ・Ａｌリッチ組織の領域の大きさの平均、すなわち平均直径は、前記合計５箇所におけるＥＰＭＡの画像から測定されるＧａ・Ｚｎ・Ａｌリッチ組織の領域の大きさから算出する。
本発明のスパッタリングターゲットを構成する酸化物は、本発明の効果を損なわない範囲でＩｎ、Ｇａ、Ｚｎ及びＡｌ以外の不可避不純物を含んでもよく、実質的にＩｎ、Ｇａ、Ｚｎ及びＡｌのみからなってもよい。
本発明において、「実質的」とは、スパッタリングターゲットとしての効果が上記Ｉｎ、Ｇａ、Ｚｎ及びＡｌに起因すること、又はスパッタリングターゲットの金属元素の９５重量％以上１００重量％以下（好ましくは９８重量％以上１００重量％以下）がＩｎ、Ｇａ、Ｚｎ及びＡｌであることを意味する。
ターゲット中のＩｎ、Ｇａ、Ｚｎ及びＡｌ元素の原子比は特に限定されないが、以下の（１）〜（３）の式を満たすことが好ましい。
０．１０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．７０ （１）
０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．７０ （２）
０．０５≦（Ｇａ＋Ａｌ）／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６０ （３）
（Ｉｎ、Ｇａ、Ｚｎ及びＡｌはそれぞれターゲット中における各元素の原子比を示す。
上記式（１）において、Ｉｎ元素の量が０．１０以上であると、Ｉｎ２Ｏ３のビックスバイト構造化合物が形成されやすく、焼結体のバルク抵抗を低くすることができ、安定してスパッタリングすることが可能となる。
一方、Ｉｎ元素の量を０．７０以下であると、そのターゲットを用いて作製した薄膜のキャリア濃度が増加しすぎて、導体化することを防ぐことができる。
以上から、Ｉｎの原子比［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）］は、好ましくは０．１０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．７０であり、より好ましくは０．２０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６０であり、さらに好ましくは０．２５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６０である。
上記式（２）において、Ｚｎ元素の量が０．１０以上であると、ＩｎＧａＯ３（ＺｎＯ）ｍ又はＩｎＡｌＯ３（ＺｎＯ）ｍで表されるホモロガス構造化合物が形成されやすくなり、密度が高く、低抵抗なターゲットを製造しやすくなる。
一方、Ｚｎ元素の量を０．７０以下であると、そのターゲットを用いて作製した薄膜をウェットエッチングする際に、エッチング速度が速くなりすぎずに、問題なくエッチングすることができる。
以上からＺｎの原子比［Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）］は、好ましくは０．１０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．７０であり、より好ましくは０．１５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６５であり、さらに好ましくは０．２０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６０である。
上記式（３）において、Ｇａ元素とＡｌ元素の和の総量が０．０５以上であると、ＩｎＧａＯ３（ＺｎＯ）ｍ又はＩｎＡｌＯ３（ＺｎＯ）ｍで表されるホモロガス構造化合物が形成されやすくなり、密度が高く、低抵抗なターゲットを製造しやすくなる。
一方、Ｇａ元素とＡｌ元素の和の総量が０．６０以下であると、高抵抗であるＧａ２Ｏ３及びＡｌ２Ｏ３が単独で出現しにくくなり、低抵抗なターゲットを製造しやすくなる。
以上からＧａ元素とＡｌ元素の和の総量の原子比［（Ｇａ＋Ａｌ）／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）］は、好ましくは０．０５≦（Ｇａ＋Ａｌ）／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６０であり、より好ましくは０．０５≦（Ｇａ＋Ａｌ）／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．５５であり、さらに好ましくは０．１０≦（Ｇａ＋Ａｌ）／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．５０である。
尚、Ｇａ元素とＡｌ元素の原子比は特に制限されない。
ターゲットに含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により、含有元素を定量分析して求めることができる。
具体的に、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。また、それぞれのスペクトル線の大きさ（発光強度）は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる（定量分析）。
定性分析で含有している元素を特定後、定量分析で元素の含有量を求め、その結果から各元素の原子比を求めることができる。
ターゲットのバルク比抵抗は、好ましくは１０μΩｃｍ以下である。
ターゲットのバルク抵抗が１０ｍΩｃｍ以下であることで、スパッタリングする際には、異常放電の発生を抑制することができる。
上記バルク比抵抗は、抵抗率計を使用して四探針法に基づき測定することができる。
本発明のスパッタリングターゲットは、好ましくは相対密度が９７％以上である。特に大型基板（１Ｇサイズ以上）にスパッタ出力を上げて酸化物半導体を成膜する場合は、相対密度が９７％以上であることが好ましい。
相対密度とは、加重平均より算出した理論密度に対して相対的に算出した密度である。各原料の密度の加重平均より算出した密度が理論密度であり、これを１００％とする。
相対密度が９７％以上であれば、安定したスパッタリング状態が保たれる。大型基板でスパッタ出力を上げて成膜する場合は、相対密度が９７％以上であるとターゲット表面が黒化したり、異常放電が発生したりすることを防ぐことができる。相対密度は好ましくは９８％以上、より好ましくは９９％以上である。
ターゲットの相対密度は、アルキメデス法により測定した実測密度と理論密度とから算出できる。相対密度は、好ましくは１００％以下である。１００％を超える場合、金属粒子が焼結体に発生する場合があり、成膜時の酸素供給量を厳密に調整する必要が生じる。
また、後述する焼結後に、還元性雰囲気下での熱処理操作等の後処理工程等を行って密度を調整することもできる。還元性雰囲気は、アルゴン、窒素、水素等の雰囲気や、それらの混合気体雰囲気が用いられる。
［スパッタリングターゲットの製造方法］
本発明のスパッタリングターゲットの製造方法は、例えば以下の２工程を含む。
（１）原料化合物を混合し、成形して成形体とする工程
（２）上記成形体を焼結する工程
以下、これら工程について説明する。
（１）原料化合物を混合し、成形して成形体とする工程
原料化合物は特に制限されず、Ｉｎ、Ｇａ、Ｚｎ及びＡｌから選択される元素を１以上含む化合物を使用することができ、好ましくは使用する原料化合物の混合物が、上述の原子比（１）〜（４）を満たすように調整する。
例えば、酸化インジウム、酸化ガリウム、酸化亜鉛及びアルミニウム金属の組み合わせ、酸化インジウム、酸化亜鉛及び酸化アルミニウムの組合せ等が挙げられる。
尚、原料は粉末であることが好ましい。
原料は、酸化インジウム、酸化ガリウム、酸化亜鉛及び酸化アルミニウムの混合粉末であることが好ましい。
尚、原料に単体金属を用いた場合、例えば、酸化インジウム、酸化ガリウム、酸化亜鉛及びアルミニウム金属の組み合わせを原料粉末として用いた場合、得られる焼結体中にアルミニウムの金属粒が存在し、成膜中にターゲット表面の金属粒が溶融してターゲットから放出されないことがあり、得られる膜の組成と焼結体の組成が大きく異なってしまう場合がある。
原料化合物が粉末である場合、当該原料粉末の平均粒径は、好ましくは０．１μｍ〜１．２μｍであり、より好ましくは０．１μｍ〜１．０μｍ以下である。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
例えば、平均粒径が０．１μｍ〜１．２μｍのＩｎ２Ｏ３粉末、平均粒径が０．１μｍ〜１．２μｍのＧａ２Ｏ３粉末、平均粒径が０．１μｍ〜１．２μｍのＺｎＯ粉末及び平均粒径が０．１μｍ〜１．２μｍのＡｌ２Ｏ３粉末を含んだ酸化物を原料粉末として調合するとよい。
原料化合物の混合、成形方法は特に限定されず、公知の方法を用いて行うことができる。例えば、酸化インジウム粉、酸化ガリウム粉、酸化亜鉛及び酸化アルミニウム粉を含んだ酸化物の混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを１２時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形することで成形体が得られる。
混合については、湿式又は乾式によるボールミル、振動ミル、ビーズミル等を用いることができる。均一で微細な結晶粒及び空孔を得るには、短時間で凝集体の解砕効率が高く、添加物の分散状態も良好となるビーズミル混合法が最も好ましい。
ボールミルによって混合する場合、当該混合時間は、好ましくは１５時間以上、より好ましくは１９時間以上とする。混合時間が不足すると最終的に得られる焼結体中にＡｌ２Ｏ３等の高抵抗の化合物が生成するおそれがあるからである。
ビーズミルによって粉砕・混合する場合、当該粉砕・混合時間は、装置の大きさ、処理するスラリー量によって異なるが、スラリー中の粒度分布がすべて１μｍ以下と均一になるように適宜調整するとよい。
また、どの混合手段の場合でも、混合する際にはバインダーを任意量だけ添加し、同時に混合を行うと好ましい。バインダーには、ポリビニルアルコール、酢酸ビニル等を用いることができる。
混合によって得られた原料粉末スラリーの造粒は、好ましくは急速乾燥造粒によって造粒粉とする。急速乾燥造粒するための装置としては、スプレードライヤが広く用いられている。具体的な乾燥条件は、乾燥するスラリーのスラリー濃度、乾燥に用いる熱風温度、風量等の諸条件により決定されるため、実施に際しては、予め最適条件を求めておくことが必要となる。
急速乾燥造粒であれば、均一な造粒粉が得られる。一方、自然乾燥造粒である場合、原料粉末の比重差によって沈降速度が異なるため、Ｉｎ２Ｏ３粉末、Ｇａ２Ｏ３粉末、ＺｎＯ粉末及びＡｌ２Ｏ３粉末の分離が起こり、均一な造粒粉が得られなくなるおそれがある。この不均一な造粒粉を用いて焼結体を作製すると、焼結体内部にＡｌ２Ｏ３等が存在して、スパッタリングにおける異常放電の原因となる場合がある。
得られた造粒粉に対して、通常、金型プレス又は冷間静水圧プレス（ＣＩＰ）により、例えば１．２ｔｏｎ／ｃｍ２以上の圧力を加えることによって、成形体とすることができる。
（２）成形体を焼結する工程
得られた成形体を焼結することで焼結体を得ることができる。
上記焼結は、例えば酸素ガス雰囲気又は酸素ガス加圧下において、１２００〜１５５０℃において、３０分〜３６０時間焼結することにより実施できる。
上記焼結時間は、好ましくは８〜１８０時間であり、より好ましくは１２〜９６時間である。
焼結温度が１２００℃未満であると、ターゲットの密度が上がり難くなったり、焼結に時間がかかり過ぎたりするおそれがある。一方、１５５０℃を超えると成分の気化により、組成がずれたり、炉を傷めたりするおそれがある。
また、焼結時間が３０分未満であると、ターゲットの密度が上がり難くなるおそれがあり、３６０時間超であると、製造時間がかかり過ぎコストが高くなるため、実用上採用できない。
３０分〜３６０時間の範囲内の場合、得られるターゲットの相対密度を向上させ、バルク抵抗を下げることができる。
焼結時の昇温速度は、通常８℃／分以下であり、好ましくは４℃／分以下であり、より好ましくは３℃／分以下であり、さらに好ましくは２℃／分以下である。昇温速度が８℃／分以下であるとクラックが発生しにくい。
１０００℃から焼結温度までの範囲における焼結温度は、好ましくは２℃／分以下であり、より好ましくは１℃／分以下であり、さらに好ましくは０．５℃／分以下である。
酸化アルミニウムは１０００℃以上において焼結が進行するため、昇温速度を遅くすることでクラックの出現を防ぐことができ、高密度のターゲットを製造することが可能となる。また、偏析を起こしにくくすることで、高抵抗の酸化アルミニウムが単独で現れにくくなり、ターゲットの抵抗が下がりやすくなる。
焼結時の降温速度は、通常４℃／分以下であり、好ましくは２℃／分以下であり、より好ましくは１℃／分以下であり、さらに好ましくは０．８℃／分以下であり、特に好ましくは０．５℃／分以下である。焼結時の降温速度が４℃／分以下であるとクラックが発生しにくい。
尚、昇温や降温は段階的に温度を変化させてもよい。
本発明で用いる焼結方法としては、常圧焼結法の他、ホットプレス、酸素加圧、熱間等方圧加圧等の加圧焼結法も採用することができる。ただし、製造コストの低減、大量生産の可能性、容易に大型の焼結体を製造できるといった観点から、常圧焼結法を採用することが好ましい。
常圧焼結法では、成形体を大気雰囲気、又は酸化ガス雰囲気、好ましくは酸化ガス雰囲気にて焼結する。酸化ガス雰囲気とは、好ましくは酸素ガス雰囲気である。酸素ガス雰囲気は、酸素濃度が、例えば１０〜１００体積％の雰囲気であることが好ましい。上記焼結体の製造方法においては、昇温過程にて酸素ガス雰囲気を導入することで、焼結体密度をより高くすることができる。
上記焼成工程で得られた焼結体のバルク抵抗をターゲット全体で均一化するために、必要に応じて還元工程を設けてもよい。
還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。
還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素、又はこれらのガスと酸素との混合ガス等を用いることができる。また、不活性ガス中での焼成による還元処理の場合、窒素、アルゴン、又はこれらのガスと酸素との混合ガス等を用いることができる。
還元処理時の温度は、通常１００〜８００℃、好ましくは２００〜８００℃である。また、還元処理の時間は、通常０．０１〜１０時間、好ましくは０．０５〜５時間である。
以上をまとめると、本発明に用いる焼結体の製造方法は、例えば、酸化インジウム粉、酸化ガリウム粉、酸化亜鉛粉及び酸化アルミニウム粉との混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを１５時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形し、その後、得られた成形物を酸素含有雰囲気で、昇温速度を４℃／分以下、特に１０００℃以上においては昇温速度を１℃／分以下にして、１２００〜１５５０℃を３０分〜３６０時間焼成することで焼結体を得ることができる。
上記で得られた焼結体を加工することにより本発明のスパッタリングターゲットとすることができる。具体的には、焼結体をスパッタリング装置への装着に適した形状に切削加工することでスパッタリングターゲット素材とし、該ターゲット素材をバッキングプレートに接着することでスパッタリングターゲットとすることができる。
焼結体をターゲット素材とするには、焼結体を、例えば平面研削盤で研削して表面粗さＲａが０．５μｍ以下の素材とする。ここで、さらにターゲット素材のスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。
鏡面加工（研磨）は、機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングしたりすることによって得ることができる。このような研磨方法には特に制限はない。
ターゲット素材の表面は２００〜１０，０００番のダイヤモンド砥石により仕上げを行うことが好ましく、４００〜５，０００番のダイヤモンド砥石により仕上げを行うことが特に好ましい。２００番より大きく、１０，０００番より小さいダイヤモンド砥石を使用するとターゲット素材が割れを防ぐことができる。
ターゲット素材の表面粗さＲａが０．５μｍ以下であり、方向性のない研削面を備えていることが好ましい。Ｒａが０．５μｍより小さく、方向性のない研磨面を備えていれば、異常放電やパーティクルの発生を防ぐことができる。
最後に、得られたターゲット素材を清浄処理する。清浄処理にはエアーブロー又は流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
尚、以上のエアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数２５〜３００ｋＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５〜３００ｋＨｚの間で、２５ｋＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのが好ましい。
ターゲット素材の厚みは通常２〜２０ｍｍ、好ましくは３〜１２ｍｍ、特に好ましくは４〜６ｍｍである。
上記のようにして得られたターゲット素材をバッキングプレートへボンディングすることによって、スパッタリングターゲットを得ることができる。また、複数のターゲット素材を１つのバッキングプレートに取り付け、実質１つのターゲットとしてもよい。
［酸化物半導体薄膜］
本発明のスパッタリングターゲットは、高密度で低抵抗であり、効率的に、安価に、且つ省エネルギーで酸化物半導体薄膜を成膜することができる。
本発明の酸化物半導体薄膜は、本発明のスパッタリングターゲットをスパッタリング法で成膜することにより得られる。
酸化物半導体薄膜のキャリア濃度は、通常１０１９／ｃｍ３以下であり、好ましくは１０１３〜１０１８／ｃｍ３であり、さらに好ましくは１０１４〜１０１８／ｃｍ３であり、特に好ましくは１０１５〜１０１８／ｃｍ３である。
酸化物層のキャリア濃度が１０１９ｃｍ−３以下であると、薄膜トランジスタ等の素子を構成した際の漏れ電流、ノーマリーオンや、ｏｎ−ｏｆｆ比の低下を防ぐことができ、良好なトランジスタ性能が発揮できる。キャリア濃度が１０１３ｃｍ−３以上であると、ノーマリーオフとならずにＴＦＴとして問題なく駆動することができる。
酸化物半導体薄膜のキャリア濃度は、ホール効果測定方法により測定することができる。
本発明のスパッタリングターゲットは、高い導電性を有することから成膜速度の速いＤＣスパッタリング法を適用することができる。
上記ＤＣスパッタリング法に加えて、ＲＦスパッタリング法、ＡＣスパッタリング法、パルスＤＣスパッタリング法も適用することができ、異常放電のないスパッタリングが可能である。
酸化物半導体薄膜は、上記焼結体を用いて、スパッタリング法の他に、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等によっても作製することもできる。
スパッタリングガス（雰囲気）としては、アルゴン等の希ガス原子と酸化性ガスの混合ガスを用いることができる。酸化性ガスとはＯ２、ＣＯ２、Ｏ３、Ｈ２Ｏ、Ｎ２Ｏ等が挙げられる。スパッタリングガスは、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一種以上の分子を含有する混合気体が好ましく、希ガス原子と、少なくとも水分子を含有する混合気体であることがより好ましい。
スパッタリング成膜時の酸素分圧比は０．１％以上４０％未満とすることが好ましい。酸素分圧比が４０％以上の条件である場合、作製した薄膜のキャリア濃度が大幅に低減し、キャリア濃度が１０１３ｃｍ−３未満となるおそれがある。
好ましくは、酸素分圧比は０．１％〜３０％、特に好ましくは０．１％〜２０％である。
本発明における酸化物薄膜堆積時のスパッタガス（雰囲気）に含まれる水分子の分圧比、即ち、［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［希ガス］＋［その他の分子］）は、０．１〜２５％であることが好ましい。
水の分圧比が２５％以下であると、膜密度の低下を防ぐことができ、Ｉｎの５ｓ軌道の重なりを大きく保つことができ、移動度の低下を防ぐことができる。
スパッタリング時の雰囲気中の水の分圧比は０．７〜１３％がより好ましく、１〜６％が特に好ましい。
スパッタリングにより成膜する際の基板温度は、２５〜１２０℃であることが好ましく、さらに好ましくは２５〜１００℃、特に好ましくは２５〜９０℃である。
成膜時の基板温度が１２０℃以下であると、成膜時に導入する酸素等を十分に取り込むことができ、加熱後の薄膜のキャリア濃度を１０１９ｃｍ−３以下とすることができる。また、成膜時の基板温度が２５℃以上であると、薄膜の膜密度が低下せず、ＴＦＴの移動度が低下することを防ぐことができる。
スパッタリングによって得られた酸化物薄膜を、さらに１５０〜５００℃に１５分〜５時間保持してアニール処理を施すことが好ましい。成膜後のアニール処理温度は２００℃以上４５０℃以下であることがより好ましく、２５０℃以上３５０℃以下であることがさらに好ましい。上記アニールを施すことにより、半導体特性が得られる。
また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。
酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
スパッタリング時におけるターゲットと基板との間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、さらに好ましくは２〜８ｃｍである。
この距離が１ｃｍ以上であると、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなりすぎず、膜厚及び電気特性の面内分布等を防ぐことができる。一方、ターゲットと基板との間隔が１５ｃｍ以下であると、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎず、緻密な膜を得ることができる。また、良好な半導体特性を得ることができる。
酸化物薄膜の成膜は、磁場強度が３００〜１５００ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が３００ガウス以上であると、プラズマ密度の低下を防ぐことができ、高抵抗のスパッタリングターゲットの場合でも問題なくスパッタリングを行うことができる。一方、１５００ガウス以下であると、膜厚及び膜中の電気特性の制御性の悪化を抑制することができる。
気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜３．０Ｐａであり、さらに好ましくは０．１〜１．５Ｐａであり、特に好ましくは０．１〜１．０Ｐａである。
スパッタ圧力が３．０Ｐａ以下であると、スパッタ粒子の平均自由工程が短くなりすぎず、密度の高い薄膜が得られる。また、スパッタ圧力が０．１Ｐａ以上であると、成膜時に膜中に微結晶が生成することを防ぐことができる。
尚、スパッタ圧力とは、アルゴン等の希ガス原子、水分子、酸素分子等を導入した後のスパッタ開始時の系内の全圧をいう。
また、酸化物半導体薄膜の成膜を、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続された２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
尚、交流スパッタリングによって酸化物半導体薄膜を成膜する場合も、例えば、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる１以上のガスとを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、水蒸気を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。
ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５−２９０５５０号公報記載のような大面積生産用のＡＣスパッタ装置を使用することが好ましい。
特開２００５−２９０５５０号公報記載のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図１にＡＣスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット３１ａ〜３１ｆをそれぞれ有し、各ターゲット３１ａ〜３１ｆのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット３１ａ〜３１ｆは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット３１ａ〜３１ｆの側面は平行になる。
真空槽の外部には、交流電源１７ａ〜１７ｃが配置されており、各交流電源１７ａ〜１７ｃの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源１７ａ〜１７ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット３１ａ〜３１ｆは電極に密着して取り付けられているので、隣接する２つのターゲット３１ａ〜３１ｆには互いに異なる極性の交流電圧が交流電源１７ａ〜１７ｃから印加される。従って、互いに隣接するターゲット３１ａ〜３１ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
電極のターゲット３１ａ〜３１ｆとは反対側の面には磁界形成手段４０ａ〜４０ｆが配置されている。各磁界形成手段４０ａ〜４０ｆは、外周がターゲット３１ａ〜３１ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
各リング状磁石は、対応する１個のターゲット３１ａ〜３１ｆの真裏位置で、ターゲット３１ａ〜３１ｆの長手方向に対して平行に配置されている。上述したように、ターゲット３１ａ〜３１ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット３１ａ〜３１ｆと同じ間隔を空けて配置されている。
ＡＣスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下が好ましい。パワー密度が３Ｗ／ｃｍ２以上であると、成膜速度が遅くなりすぎず、生産経済性を担保できる。２０Ｗ／ｃｍ２以下であると、ターゲットの破損を抑制することができる。より好ましいパワー密度は３Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２である。
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚ以上であると、騒音の問題が生じない。１ＭＨｚ以下であると、プラズマが広がりすぎることを防ぐことができ、均一性を保てる。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
［薄膜トランジスタ及び表示装置］
上記の酸化物薄膜は、薄膜トランジスタに使用でき、特にチャネル層として好適に使用できる。本発明の酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタは電界効果移動度５ｃｍ２／Ｖｓ以上の高移動度、かつ高信頼性を示すことができる。
本発明の薄膜トランジスタは、上記の酸化物薄膜をチャネル層として有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常１０〜３００ｎｍ、好ましくは２０〜２５０ｎｍ、より好ましくは３０〜２００ｎｍ、さらに好ましくは３５〜１２０ｎｍ、特に好ましくは４０〜８０ｎｍである。
チャネル層の膜厚が１０ｎｍ以上であると、大面積に成膜した際でも膜厚が均一になりやすくなる。一方、膜厚が３００ｎｍ以下であると、成膜時間が長くなりすぎない。
本発明の薄膜トランジスタにおけるチャネル層は、通常、Ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。
本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともＳｉＮｘを含有することが好ましい。ＳｉＮｘはＳｉＯ２と比較して緻密な膜を形成できるため、ＴＦＴの劣化抑制効果が高いという利点を有する。
保護膜は、ＳｉＮｘの他に例えばＳｉＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，Ｓｍ２Ｏ３，ＳｒＴｉＯ３又はＡｌＮ等の酸化物等を含むことができる。
本発明のインジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物薄膜は、Ａｌを含有しているためＣＶＤプロセスによる耐還元性が向上し、保護膜を作製するプロセスによりバックチャネル側が還元されにくく、保護膜としてＳｉＮｘを用いることができる。
保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理又は亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、ＴＦＴ駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりＴＦＴの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理又は亜酸化窒素プラズマ処理を施すことにより、薄膜構造中においてＩｎ−ＯＨの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。
薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層（チャネル層）、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。
本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，Ｓｍ２Ｏ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，ＨｆＯ２，Ａｌ２Ｏ３である。
ゲート絶縁膜は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理又は亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ２でもＳｉＯｘでもよい。
ゲート絶縁膜は、異なる材料からなる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。
本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使用してもよい。
本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
本発明の薄膜トランジスタは、表示装置に好適に用いることができる。
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
実施例１−１３
［酸化物焼結体の製造方法］
原料粉体として下記の酸化物粉末を使用した。下記酸化物粉末の平均粒径としてメジアン径Ｄ５０を採用し、当該平均粒径はレーザー回折式粒度分布測定装置ＳＡＬＤ−３００Ｖ（島津製作所製）で測定した。
酸化インジウム粉 ：平均粒径０．９８μｍ
酸化ガリウム粉 ：平均粒径０．９８μｍ
酸化亜鉛粉 ：平均粒径０．９６μｍ
酸化アルミニウム粉：平均粒径０．９８μｍ
上記の粉体を、表１に示す原子比になるように秤量し、均一に微粉砕混合後、成形用バインダーを加えて造粒した。次に、この原料混合粉を金型へ均一に充填し、コールドプレス機にてプレス圧１４０ＭＰａで加圧成形した。
このようにして得られた成形体を焼結炉内に載置し、この焼結炉内の容積０．１ｍ３当たり５リットル／分の割合で酸素を流入した。酸素を流入させた雰囲気中で、得られた成形体を表１に示す焼結温度で２４時間焼結して、焼結体を製造した。
焼結時、焼結炉内の温度は、１０００℃までは１℃／分で昇温し、１０００℃から焼結温度の範囲では、表１に示す昇温速度で昇温した。焼結した後は、自然降温させた。
［焼結体の分析］
得られた焼結体の相対密度をアルキメデス法により測定した実測密度と理論密度とから算出した。実施例１−１３の焼結体は相対密度９７％以上であることを確認した。
また、得られた焼結体のバルク比抵抗（導電性）を抵抗率計（三菱化学（株）製、ロレスタ）を使用して四探針法（ＪＩＳ Ｒ １６３７）に基づき測定した。結果を表１に示す。表１に示すように実施例１−１３の焼結体のバルク比抵抗は、１０ｍΩｃｍ以下であった。
得られた焼結体についてＩＣＰ−ＡＥＳ分析を行い、表１に示す原子比であることを確認した。
また、得られた焼結体についてＸ線回折測定装置（ＸＲＤ）により結晶構造を調べた。実施例１で得られた焼結体のＸ線回折チャートを図２に示す。同様に、実施例２−１３で得られた焼結体のＸ線回折チャートをそれぞれ図３−１４に示す。
得られたＸ線回折チャートから、実施例１−１３の焼結体では、Ｉｎ２Ｏ３で表されるビックスバイト構造と、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造が同時に形成されていることを確認した。
焼結体中の結晶構造について、Ｉｎ２Ｏ３の表されるビックスバイト構造はＪＣＰＤＳデータベースのＮｏ．０６−０４１６で、ＩｎＧａＺｎＯ４のホモロガス構造はＩＣＳＤ＃９０００３で、ＩｎＧａＺｎ２Ｏ５のホモロガス構造はＩＣＳＤ＃３８０３０５で、ＺｎＡｌ２Ｏ４のスピネル構造はＪＣＰＤＳデータベースのＮｏ．０５−０６６９で確認できる。
ＩｎＧａＺｎＯ４とＩｎＡｌＺｎＯ４のＸ線回折パターンは互いに類似しており、得られたＸ線チャートでは、どちらの回折パターンに対してもフィッティングが可能であった。ＩｎＧａＺｎ２Ｏ５とＩｎＡｌＺｎ２Ｏ５についても同様であった。
ｍが同じ値であるＩｎＧａＯ３（ＺｎＯ）ｍとＩｎＡｌＯ３（ＺｎＯ）ｍのどちらに対してもフィッティング可能である場合には、ターゲット中にＩｎＧａＯ３（ＺｎＯ）ｍとＩｎＡｌＯ３（ＺｎＯ）ｍの両方の結晶が存在している可能性、ＩｎＧａＯ３（ＺｎＯ）ｍの結晶にＡｌが固溶している可能性、ＩｎＡｌＯ３（ＺｎＯ）ｍの結晶にＧａが固溶している可能性等が考えられる。
図２〜１４及び表１には、ＩｎＡｌＯ３（ＺｎＯ）ｍの結晶の記載は省略し、ＩｎＧａＯ３（ＺｎＯ）ｍの結晶のみを記載している。
尚、ＩｎＡｌＺｎＯ４のホモロガス構造はＪＣＰＤＳデータベースのＮｏ．４０−０２５８、ＩｎＧａＺｎ２Ｏ４のホモロガス構造はＪＣＰＤＳデータベースのＮｏ．４０−０２５９で確認することができる。
実施例１−１３の焼結体では、Ｉｎ２Ｏ３で表されるビックスバイト構造と、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造化合物が同時に形成されているため、焼結体密度が９７％であり、かつバルク比抵抗が１０ｍΩｃｍであることが分かった。
ＸＲＤの測定条件は以下の通りである。
・装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
・Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
・２θ−θ反射法、連続スキャン（１．０°／分）
・サンプリング間隔：０．０２°
・スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
実施例１〜１３の焼結体について、電子プローブマイクロアナライザ（ＥＰＭＡ）測定により得られた焼結体のＩｎ，Ｇａ，Ｚｎ，Ａｌ，Ｏの分散の様子を調べた。
実施例１及び実施例２の焼結体のＥＰＭＡの画像を図１５及び図１６に示す。図１５及び図１６から、実施例１及び２の焼結体は、Ｉｎの含有量が多い組織（Ｉｎリッチ組織）と、周囲よりもＧａ、Ｚｎ及びＡｌの含有量が多い組織（Ｇａ・Ｚｎ・Ａｌリッチ組織）をそれぞれ備えていることがわかる。また、実施例１及び２の焼結体のいずれの場合も、Ｉｎリッチ組織の大きさの平均は５μｍ以下であって、Ｇａ・Ｚｎ・Ａｌリッチ組織が連続的に結合した網目状構造であり、Ｇａ・Ｚｎ・Ａｌリッチ組織の大きさの平均は１０μｍ以上であることが分かる。
実施例３−１３の焼結体についても、Ｉｎリッチ組織及びＧａ・Ｚｎ・Ａｌリッチ組織の両方を有し、Ｉｎリッチ組織の大きさの平均は１０μｍ以下であって、Ｇａ・Ｚｎ・Ａｌリッチ組織の大きさの平均は１０μｍ以上であることをＥＰＭＡ測定により確認した。
ＥＰＭＡの測定条件は以下の通りである。
装置名：ＪＸＡ−８２００（日本電子株式会社）
加速電圧：１５ｋＶ
照射電流：５０ｎＡ
照射時間（１点当りの）：５０ｍｓ
［スパッタリングターゲットの製造］
実施例１−１３で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径４インチのスパッタリングターゲットを作製した。また、実施例１−１３の焼結体を同様に研削・切断して、幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲットをＡＣスパッタリング成膜用ターゲットとしてそれぞれ別途作製した。
［異常放電の有無の確認］
得られた直径４インチのスパッタリングターゲットをＤＣスパッタリング装置に装着し、雰囲気としてアルゴンガスにＨ２Ｏガスを分圧比で２％添加した混合ガスを使用し、スパッタ圧０．４Ｐａ、基板温度を室温とし、ＤＣ出力４００Ｗにて、１０ｋＷｈ連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表１に示す。
尚、上記異常放電の有無は、電圧変動をモニターして異常放電を検出することにより行った。具体的には、５分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の１０％以上あった場合を異常放電とした。特にスパッタ運転中の定常電圧が０．１秒間に±１０％変動する場合は、スパッタ放電の異常放電であるマイクロアークが発生しており、素子の歩留まりが低下し、量産化に適さないおそれがある。
［ノジュール発生の有無の確認］
得られた直径４インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で３％添加した混合ガスを使用し、４０時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。その結果、実施例１−１３のスパッタリングターゲット表面において、ノジュールは観測されなかった。
尚、スパッタ条件は、スパッタ圧０．４Ｐａ、ＤＣ出力１００Ｗ、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
ノジュールは、円形のスパッタリングターゲットの中心点（１箇所）と、その中心点で直交する２本の中心線上の中心点と周縁部との中間点（４箇所）の合計５箇所において、スパッタリング後のターゲット表面の変化を実体顕微鏡により５０倍に拡大して観察し、視野３ｍｍ２中に発生した長径２０μｍ以上のノジュールについて数平均を計測する方法を採用した。発生したノジュール数を表１に示す。
比較例１−２
表１に示す原子比で原料粉末を混合し、表１に示す昇温速度、焼結温度、焼結時間で焼結した他は、実施例１−１３と同様に焼結体及びスパッタリングターゲットを製造し、評価した。結果を表１に示す。
比較例１−２のターゲットには、いずれもＩｎＧａＺｎ２Ｏ５のホモロガス構造、Ａｌ２Ｏ３のコランダム構造及びＺｎＡｌ２Ｏ４のスピネル構造が観測された。
焼結体中の結晶構造について、ＩｎＧａＺｎ２Ｏ５のホモロガス構造はＩＣＳＤ＃３８０３０５で、Ａｌ２Ｏ３のコランダム構造はＪＣＰＤＳカードＮｏ．１０−１７３で、ＺｎＡｌ２Ｏ４はＪＣＰＤＳカードＮｏ．０５−０６６９で確認することができる。
尚、実施例１−１３と同様に、ＩｎＧａＺｎ２Ｏ５とＩｎＡｌＺｎ２Ｏ５のＸ線回折パターンも互いに類似しており、得られたＸ線チャートでは、どちらの回折パターンに対してもフィッティングが可能であった。
比較例１−２のスパッタリングターゲットは、スパッタ時に異常放電が発生し、ターゲット表面にはノジュールが観測された。
比較例１−２の焼結体では、ＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）又はＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表わされるホモロガス構造化合物とＩｎ２Ｏ３で表わされるホモロガス構造化合物が同時に観測されず、またＡｌ２Ｏ３が観測されたため、焼結体の密度が低下し、バルク抵抗が増大することが分かった。その結果、ノジュールが発生したと考えられる。
実施例１４−２６
［酸化物半導体薄膜の成膜及び評価］
マグネトロンスパッタリング装置に、実施例１−１３で作製した表２及び３に示す組成の４インチターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法により、下記の条件でスライドガラス上に膜厚５０ｎｍの非晶質膜を成膜して、薄膜評価用素子を製造した。
成膜時には、表２及び３に示す分圧比（％）でＡｒガス、Ｏ２ガス、及びＨ２Ｏガスを導入した。非晶質膜を形成した基板を大気中、３００℃で６０分加熱して酸化物半導体膜を形成した。
得られた酸化物半導体膜について、ＩＣＰ−ＡＥＳ分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
スパッタ条件は以下の通りである。
到達圧力：８．５×１０−５Ｐａ
雰囲気ガス：Ａｒガス、Ｏ２ガス、Ｈ２Ｏガス（分圧は表２及び３を参照）
スパッタ圧力（全圧）：０．４Ｐａ
投入電力：ＤＣ１００Ｗ
Ｓ（基板）−Ｔ（ターゲット）距離：７０ｍｍ
ガラス基板上に成膜した薄膜についてＸ線回折測定装置（リガク製Ｕｌｔｉｍａ−ＩＩＩ）により結晶構造を調べた。
実施例１４−２６では、薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、大気下で３００℃×６０分加熱処理（アニール）後も回折ピークが観測されず非晶質であることを確認した。
上記ＸＲＤの測定条件は以下の通りである。
装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ−θ反射法、連続スキャン（１．０°／分）
サンプリング間隔：０．０２°
スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
［薄膜トランジスタの製造］
基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表２及び表３に示す条件でスパッタ成膜し、膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。パターニングした非晶質薄膜を熱風加熱炉内にて３００℃で６０分加熱処理（アニール処理）を行った。
その後、Ｍｏ（１００ｎｍ）をスパッタ成膜により成膜し、リフトオフ法によりソース／ドレイン電極を所望の形状にパターニングした。保護膜を形成する前段階の処理として、酸化物半導体膜に対し、亜酸化窒素プラズマ処理を施した。その後、プラズマＣＶＤ法（ＰＥＣＶＤ）にてＳｉＯｘを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
作製した薄膜トランジスタについて、電界効果移動度（μ）、Ｓ値及び閾値電圧（Ｖｔｈ）を評価した。結果を表２及び３に示す。
これらの特性値は、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温、遮光環境下（シールドボックス内）で測定した。
また、作製したトランジスタについて、ドレイン電圧（Ｖｄ）を１Ｖ及びゲート電圧（Ｖｇ）を−１５〜２５Ｖとして伝達特性を評価した。結果を表２及び３に示す。
尚、電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。
作製した薄膜トランジスタに対して、ＤＣバイアスストレス試験を行った。表２及び３に、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、本発明の典型的なＴＦＴトランスファ特性の変化を示す。
実施例１４−２６の薄膜トランジスタは、閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かった。
比較例３及び４
比較例１及び２で作製した４インチターゲットを用いて表３に示すスパッタ条件、加熱（アニーリング）処理条件及び保護膜形成前処理に従い、実施例１４−２６と同様にして、酸化物半導体薄膜、薄膜評価用素子及び薄膜トランジスタを作製し、評価した。結果を表３に示す。
表３に示すように、比較例３及び４の素子は電界効果移動度が５ｃｍ２／Ｖｓ未満であり、実施例１４−２６の素子と比べて大幅に低いことが分かる。
また、比較例３及び４の薄膜トランジスタは、ＤＣバイアスストレス試験の結果、閾値電圧が１Ｖ以上変動して著しい特性の劣化が生じていることが分かった。
実施例２７−３０
表４に示す成膜条件及びアニール条件に従い、実施例１４−２６と同様にして酸化物半導体薄膜及び薄膜トランジスタを製造し、評価した。結果を表４に示す。実施例２７−３０では、ＤＣスパッタリングの代わりにＡＣスパッタリングによる成膜を実施し、ソース・ドレインパターニングをドライエッチングで行った。
上記ＡＣスパッタリングは、特開２００５−２９０５５０号公報に開示された図１に示す成膜装置を用いた。
例えば実施例２７では、実施例１で作製した幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ〜３１ｆを用い、各ターゲット３１ａ〜３１ｆを基板の幅方向に平行に、距離が２ｍｍになるように配置した。磁界形成手段４０ａ〜４０ｆの幅はターゲット３１ａ〜３１ｆと同じ２００ｍｍであった。
ガス供給系からスパッタガスであるＡｒ及びＯ２をそれぞれ系内に導入した。スパッタリング条件は、成膜雰囲気を０．５Ｐａ、交流電源のパワーを３Ｗ／ｃｍ２（＝１０．２ｋＷ／３４００ｃｍ２）とし、周波数は１０ｋＨｚとした。当該条件で１０秒成膜し、得られた薄膜の膜厚を測定すると１０ｎｍであった。成膜速度は４５ｎｍ／分と高速であり、量産に適している。また、ＸＲＤ測定から薄膜堆積直後は非晶質であり、空気中３００℃、６０分後も非晶質であることを確認した。加えて、ＩＣＰ−ＡＥＳ分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
実施例２８−３０では、実施例１で作製したターゲットの代わりに、それぞれ実施例２−４で作製したターゲットをそれぞれ用いた。
比較例５
実施例１−４で作製したターゲットの代わりに、比較例１で作製した幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲットを用い、表４に示す成膜条件及びアニール条件に従い、実施例２７−３０と同様にして酸化物半導体薄膜、薄膜評価用素子及び薄膜トランジスタを作製し、評価した。結果を表４に示す。
表４に示すように、比較例５の素子は電界効果移動度が５ｃｍ２／Ｖｓ未満であり、実施例２７−３０と比べて大幅に電界効果移動度が低いことが分かる。
本発明のスパッタリングターゲットを用いて得られる薄膜トランジスタは、表示装置、特に大面積のディスプレイ用として用いることができる。
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。

Claims (17)

  1. インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、
    Ｉｎ２Ｏ３で表されるビックスバイト構造化合物と、ＩｎＧａＯ３（ＺｎＯ）ｍ又はＩｎＡｌＯ３（ＺｎＯ）ｍ（ｍは０．１〜１０）で表されるホモロガス構造化合物を含み、
    周囲よりもＩｎの含有量が多い組織と、周囲よりもＧａ、Ｚｎ及びＡｌの含有量が多い組織を有し、
    前記周囲よりもＩｎの含有量が多い組織を包含する円の面積が最小となる平均直径が、１０μｍ以下である、
    スパッタリングターゲット。
  2. ＺｎＡｌ２Ｏ４又はＺｎＧａ２Ｏ ４ で表されるスピネル構造化合物を含む請求項１に記載のスパッタリングターゲット。
  3. 前記周囲よりもＧａ、Ｚｎ及びＡｌの含有量が多い組織を包含する円の面積が最小となる平均直径が、１０μｍ以上である請求項１又は２に記載のスパッタリングターゲット。
  4. バルク比抵抗が１０ｍΩｃｍ以下である請求項１〜３のいずれかに記載のスパッタリングターゲット。
  5. 相対密度が９７％以上である請求項１〜４のいずれかに記載のスパッタリングターゲット。
  6. インジウム元素（Ｉｎ）、ガリウム元素（Ｇａ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を下記原子比で含有する酸化物半導体薄膜。
    ０．２５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０．６０
    ０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０.２０
    ０.２０≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０.４０
    ０.０１≦Ａｌ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ａｌ）≦０.２０
  7. 水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上と希ガスとを含有する混合気体の雰囲気下において、請求項１〜５いずれかに記載のスパッタリングターゲットを用いてスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
  8. 前記混合気体が、水蒸気と希ガスを少なくとも含有する混合気体である請求項７に記載の酸化物半導体薄膜の製造方法。
  9. 前記混合気体中に含まれる水蒸気の割合が分圧比で０．１％〜２５％である請求項７又は８に記載の酸化物半導体薄膜の製造方法。
  10. 前記混合気体中に含まれる酸素ガスの割合が分圧比で０．１％〜４０％である請求項７〜９のいずれかに記載の酸化物半導体薄膜の製造方法。
  11. 真空チャンバー内に所定の間隔を置いて並設された３枚以上の請求項１〜５のいずれかに記載のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも１つを、分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法を用いた酸化物半導体薄膜の製造方法。
  12. 前記交流電源の交流パワー密度が、３Ｗ／ｃｍ２以上２０Ｗ／ｃｍ２以下である請求項１１に記載の酸化物半導体薄膜の製造方法。
  13. 前記交流電源の周波数が、１０ｋＨｚ〜１ＭＨｚである請求項１１又は１２に記載の酸化物半導体薄膜の製造方法。
  14. 請求項６に記載の酸化物半導体薄膜を半導体層として備える薄膜トランジスタ。
  15. 電界効果移動度が１ｃｍ２／Ｖｓ以上である請求項１４に記載の薄膜トランジスタ。
  16. 前記半導体層上に少なくともＳｉＮｘ（ｘは任意の数）を含有する保護膜を有する請求項１４又は１５に記載の薄膜トランジスタ。
  17. 請求項１４〜１６のいずれかに記載の薄膜トランジスタを備える表示装置。
JP2014557411A 2013-01-16 2014-01-16 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ Active JP6352194B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013005477 2013-01-16
JP2013005477 2013-01-16
PCT/JP2014/000186 WO2014112376A1 (ja) 2013-01-16 2014-01-16 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018108455A Division JP6622855B2 (ja) 2013-01-16 2018-06-06 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPWO2014112376A1 JPWO2014112376A1 (ja) 2017-01-19
JP6352194B2 true JP6352194B2 (ja) 2018-07-04

Family

ID=51209472

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014557411A Active JP6352194B2 (ja) 2013-01-16 2014-01-16 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2018108455A Active JP6622855B2 (ja) 2013-01-16 2018-06-06 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018108455A Active JP6622855B2 (ja) 2013-01-16 2018-06-06 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ

Country Status (3)

Country Link
JP (2) JP6352194B2 (ja)
TW (1) TWI632123B (ja)
WO (1) WO2014112376A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128108B2 (en) 2014-11-25 2018-11-13 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target
US10516060B2 (en) * 2016-03-11 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Composite and transistor
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
WO2018143280A1 (ja) * 2017-02-01 2018-08-09 出光興産株式会社 非晶質酸化物半導体膜、酸化物焼結体、及び薄膜トランジスタ
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
TWI770407B (zh) * 2018-08-01 2022-07-11 日本商出光興產股份有限公司 化合物
WO2023176591A1 (ja) * 2022-03-16 2023-09-21 出光興産株式会社 焼結体、スパッタリングターゲット、酸化物薄膜、薄膜トランジスタ、電子機器、及び焼結体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
JP4780972B2 (ja) * 2004-03-11 2011-09-28 株式会社アルバック スパッタリング装置
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP5206716B2 (ja) * 2010-03-23 2013-06-12 住友電気工業株式会社 Ｉｎ−Ｇａ−Ｚｎ系複合酸化物焼結体およびその製造方法
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5762204B2 (ja) * 2011-03-22 2015-08-12 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5501306B2 (ja) * 2011-08-18 2014-05-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット

Also Published As

Publication number Publication date
TW201439027A (zh) 2014-10-16
WO2014112376A1 (ja) 2014-07-24
JP6622855B2 (ja) 2019-12-18
JPWO2014112376A1 (ja) 2017-01-19
JP2018165407A (ja) 2018-10-25
TWI632123B (zh) 2018-08-11

Similar Documents

Publication Publication Date Title
JP6622855B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP5301021B2 (ja) スパッタリングターゲット
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5965338B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6284710B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014218706A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6059513B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5947697B2 (ja) スパッタリングターゲット
JP5762204B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6353369B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
JP2013127118A (ja) スパッタリングターゲット
JP6141332B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6188712B2 (ja) スパッタリングターゲット
JP6006055B2 (ja) スパッタリングターゲット
JP6052967B2 (ja) スパッタリングターゲット
JP6470352B2 (ja) 酸化物半導体薄膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161129

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20161129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180606

R150 Certificate of patent or registration of utility model

Ref document number: 6352194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150