JPWO2009157535A6 - InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 - Google Patents

InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 Download PDF

Info

Publication number
JPWO2009157535A6
JPWO2009157535A6 JP2010518069A JP2010518069A JPWO2009157535A6 JP WO2009157535 A6 JPWO2009157535 A6 JP WO2009157535A6 JP 2010518069 A JP2010518069 A JP 2010518069A JP 2010518069 A JP2010518069 A JP 2010518069A JP WO2009157535 A6 JPWO2009157535 A6 JP WO2009157535A6
Authority
JP
Japan
Prior art keywords
sputtering target
oxide
zno
sintering
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010518069A
Other languages
English (en)
Other versions
JPWO2009157535A1 (ja
Inventor
公規 矢野
浩和 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority claimed from PCT/JP2009/061702 external-priority patent/WO2009157535A1/ja
Publication of JPWO2009157535A1 publication Critical patent/JPWO2009157535A1/ja
Publication of JPWO2009157535A6 publication Critical patent/JPWO2009157535A6/ja
Pending legal-status Critical Current

Links

Images

Abstract

In,Ga,Znを含む酸化物半導体用スパッタリングターゲット及びその製造法、ならびにスパッタリングターゲットを用いた酸化物半導体薄膜、薄膜トランジスタの形成方法を提供すること。
InGaO(ZnO)で表されるホモロガス結晶構造を有する化合物を含む酸化物焼結体からなり、
X線回折で2θ=62〜63度の間のピークが、InGaO(ZnO)の最大ピークの3%以下である、スパッタリングターゲット。

Description

本発明は、InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造法、並びにスパッタリングターゲットを用いた酸化物半導体薄膜、薄膜トランジスタの形成に関する。
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)や、フィールドエミッションディスプレイ(FED)等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、800℃以上の高温が必要となり、ガラス基板上や有機物基板上への形成が困難である。このため、シリコンウェハーや石英等の耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要する等の問題があった。
また、結晶性のシリコン半導体では、大型テレビなどに適用する大面積の半導体を均一に製造することや、マスク枚数の削減等によるコストダウンが困難であった。
一方、比較的低温で形成できる非晶性のシリコン半導体(アモルファスシリコン)は、結晶性のものに比べて移動度が低くスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、これは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速い等、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法(CVD)法により製造されている。
また、従来の薄膜トランジスタ(TFT)は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン(a−Si:H)等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高精細化、駆動周波数の高速化に伴い高い移動度が求められてきている。
このような状況下、近年にあっては、結晶性のシリコン半導体よりも大きな面積で製造することやマスク枚数の削減等コストダウンが容易で、非晶性のシリコン半導体(アモルファスシリコン)よりもより高い安定性や高い移動度を示すものとして、酸化物を用いた酸化物半導体が注目されている。
しかしながら、このような酸化物半導体のうち、酸化亜鉛の多結晶膜を用いた酸化物半導体は、電界効果移動度(本発明では、以下「移動度」と表記する)が1cm2/V・sec程度と低く、on−off比も小さい。その上、漏れ電流が発生しやすいため、工業的には実用化が困難であった。また、酸化亜鉛を用いた酸化物半導体については、多数の検討がなされているが、工業的に一般に行われているスパッタリング法で成膜した場合には、次のような問題があった。
このような酸化物半導体膜の中でZnOを主成分としたものは、酸素欠陥が入りやすく、キャリア電子が多数発生し、電気伝導度を小さくすることが難しい。更にスパッタリング法による成膜の際に、異常放電が発生し、成膜の安定性が損なわれ、得られる膜の均一性及び再現性が低下する。このために、例えばTFT(薄膜トランジスタ)の活性層(チャネル層)として使用する際にゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFTのノーマリーオフ動作を実現できない。また、トランジスタのオン・オフ比を大きくすることも難しい。さらに、移動度が低い、on−off比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等、TFTの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しい等、製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり成膜速度が遅くなる、700℃以上の高温処理が必要である等、工業化に問題もあった。また、ボトムゲート構成での移動度等のTFT性能が低く、トップゲート構成で性能を上げるには膜厚を200nm以上にする必要がある等、TFT素子構成上の制限もあった。
このような問題を解決するために酸化インイジウム、酸化ガリウム、酸化亜鉛からなる非晶質酸化物半導体膜を薄膜トランジスタとして駆動させる方法が検討されている。また、酸化インジウム、酸化ガリウム、酸化亜鉛からなる非晶質酸化物半導体膜を工業的に量産性に優れたスパッタリング法で形成する検討も行われ、そのためのスパッタリングターゲットの検討も行われている。例えば、原子比でGaとInの含有量が同一であるInGaZnO4(InGaO3(ZnO))のホモロガス構造を含むスパッタリングターゲットが公開されている(特許文献1)。
また、InGaMgO4のホモロガス構造だけが存在するスパッタリングターゲット、及びYbFe24型のホモロガス構造を含むスパッタリングターゲットが公開されている(特許文献2)。しかしこれらの文献に記載の方法を用いてIn,Ga,Znを含む酸化物からなるスパッタリングターゲットを用いて成膜すると、半導体膜と当該スパッタリングターゲットとの間で、原子比でInとGaの含有量比がずれる、長時間成膜する際に薄膜トランジスタの特性に変化が生じる(再現性が低下する)、連続成膜時に成膜速度が変化するなどの問題があった。また、極く少量の混合粉を白金管中で各温度(1150、1250、1350、1550℃)で長時間(3〜14日間)焼成して反応させることで、InGaO3(ZnO)の結晶を得たことが報告されている(非特許文献1,2)。しかし、このようにして得られた結晶粉では成膜を行うことが困難であり、スパッタリング法による成膜が可能なスパッタリングターゲットの製造方法は検討されていなかった。
一方、絶縁性の高いGa23結晶相については、これを生成させないことによる効果の検討はなされている(特許文献3)が、ZnGa24結晶相、In23結晶相、ZnO結晶相、In23(ZnO)3結晶相、InGaO3結晶相などその他のX線回折で2θ=62〜63度の間のピークが観測される結晶相の影響については検討されていなかった。
一方、原子比でGa含有量がIn含有量より少ない組成として、金属組成比In:Ga:Zn=30:15:55のIn−Ga−Zn−O焼結体を用い非晶質酸化物半導体膜及び薄膜トランジスタを形成した例が開示されている(特許文献4)。この文献に記載の焼結体をスパッタリングターゲットとして用いると、成膜した半導体膜と当該スパッタリングターゲットとの間で、原子比でInとGaの含有量比がずれ、薄膜トランジスタの再現性が低い、薄膜トランジスタを大面積に形成した際にばらつきが生じる、パーティクルの発生が多い、などの問題が発生するおそれがあり、実用化の障害となっていた。
また、原子比でGa含有量がIn含有量より少ない組成として、ZnOを主成分とするスパッタリングターゲットが開示されている。しかし、ZnOを主成分とするため、InGaO3(ZnO)以外の結晶相が生成することに加え、ターゲットの密度が低く抵抗が高い、半導体膜を作製した際に酸耐性が低いなど電界効果トランジスタの作製に適さないものであった(特許文献5、6)。
以上のように、従来のIn,Ga,Znを含むターゲットでは、InGaO3(ZnO)以外の結晶相を含んでいた。そのため、ターゲットと成膜した半導体膜の間で組成比がずれやすく、バルク抵抗が高く、均一性が低く、成膜時の成膜速度の変動が大きく、パーティクルの発生が多かった。このようなターゲットを半導体の成膜に用いた場合、再現性が低い、大面積に形成した場合ばらつきが生じるなどの問題点があった。
特開2007-73312号公報 特許3947575号公報 特開2007-223849号公報 特開2008-53356号公報 国際公開第2004/079038号パンフレット 特許3644647号公報 M .Nakamura 、N .Kimizuka and T .Mohri 、J. Solid State Chem、93巻、2号、298頁、1991年 M .Nakamura 他、J. Solid State Chem、116巻、2号、170頁、1995年
本発明の第一の目的は、長時間成膜した場合においても、薄膜トランジスタの特性に変化が少ない(再現性が高い)スパッタリングターゲットを提供することにある。
本発明の第二の目的は、薄膜トランジスタを形成した際に、移動度・S値・オンオフ比などのトランジスタ特性の良好な、スパッタリングターゲットを提供することにある。
本発明の第三の目的は、InGaO3(ZnO)で表されるホモロガス結晶構造のみを示す酸化物焼結体からなり、かつバルク抵抗が均一で成膜時の成膜速度の変動が小さいスパッタリングターゲットの製造方法を提供することにある。
本発明者らは、鋭意研究を重ねた結果、InGaO3(ZnO)で表されるホモロガス結晶構造のみを示す酸化物焼結体からなるスパッタリングターゲットが、半導体膜にターゲットのIn、Ga組成比が反映される、長時間成膜した時の薄膜トランジスタの特性の変化が少ない(再現性が高い)、成膜中の成膜速度の変動が少ないという効果を有することを見出した。
すなわち従来のターゲットを用いると半導体膜と当該スパッタリングターゲットとの間で、原子比でInとGaの含有量比がずれる、長時間成膜する際に薄膜トランジスタの特性に変化が生じる(再現性が低下する)、連続成膜時に成膜速度が変化するなどの問題があったが、X線回折で2θ=62〜63度の間のピークが小さいあるいはピークが観測されないスパッタリングターゲットを用いて作製すると、それらの問題が解決できることを見出した。また、そのようなターゲットを用いると、移動度が高く、S値が小さく、オンオフ比が大きい良好なトランジスタが得られた。
また、このようなInGaO3(ZnO)で表されるホモロガス結晶構造のみを示す酸化物焼結体からなるスパッタリングターゲットは、成形体を焼結するに際し、GaとInの含有量比を一定の範囲にし、かつ特定の温度・時間・雰囲気で焼結する、あるいは複合酸化物を含む成形体を焼結することで得られることを見出した。
本発明は
〔1〕InGaO3(ZnO)で表されるホモロガス結晶構造を有する化合物を含む酸化物焼結体からなり、
X線回折で2θ=62〜63度の間のピークが、InGaO3(ZnO)の最大ピークの3%以下である、スパッタリングターゲットに関する。
〔2〕InGaO3(ZnO)で表されるホモロガス結晶構造のみをしめす酸化物焼結体からなる、〔1〕に記載のスパッタリングターゲットに関する。
〔3〕正四価以上の元素を100〜10000質量ppm含むことを特徴とする〔1〕又は〔2〕に記載のスパッタリングターゲットに関する。
〔4〕酸素を除く原子比が下記の式を満たすことを特徴とする〔1〕〜〔3〕のいずれか1つに記載のスパッタリングターゲットに関する。
0.20≦In/(In+Zn+Ga)≦0.60
0.10≦Ga/(In+Zn+Ga)
0.10≦Zn/(In+Zn+Ga)
〔5〕前記酸化物焼結体の相対密度が95%以上、平均結晶粒径が20μm以下、バルク抵抗が20mΩcm以下であることを特徴とする〔1〕〜〔4〕のいずれか1つに記載のスパッタリングターゲットに関する。
〔6〕複合酸化物を含む酸化物の成形体を焼結する工程を含む、In,Zn,Gaを含む酸化物焼結体からなる〔1〕〜〔5〕のいずれか1つに記載のスパッタリングターゲットを製造する方法に関する。
〔7〕複合酸化物がIn,Zn,Gaを含む、〔6〕に記載の方法に関する。
〔8〕成形体が、InとZnを含む複合酸化物、InとGaを含む複合酸化物あるいはGaとZnを含む複合酸化物から選ばれた1以上の複合酸化物を含む、〔6〕に記載の方法に関する。
〔9〕複合酸化物粉末を成形する工程を含む、〔1〕〜〔5〕のいずれか1つに記載のスパッタリングターゲットを製造する方法に関する。
〔10〕成形する工程時に、加圧成形しながら同時に焼結することを特徴とする、〔9〕に記載の方法に関する。
〔11〕酸素を除く原子比が下記の式を満たす成形体を焼結する工程を含む、In,Zn,Gaを含む酸化物焼結体からなる〔1〕〜〔5〕のいずれか1つに記載のスパッタリングターゲットを製造する方法に関する。
Ga/(In+Zn+Ga)<In/(In+Zn+Ga)
〔12〕酸素を除く原子比が下記の式を満たす成形体を焼結する工程を含む、〔11〕に記載の方法に関する。
0.51≦In/(In+Ga)≦0.86
0.20≦In/(In+Zn+Ga)≦0.60
0.10≦Ga/(In+Zn+Ga)≦0.45
〔13〕原料粉を成形して成形体を得る工程、
得られた成形体を1230〜1350℃で3〜60時間、
あるいは1350〜1450℃で0.5〜8時間
焼結する工程を含む、〔11〕〜〔12〕のいずれか1つに記載の方法に関する。
〔14〕酸素含有雰囲気中で焼結する、〔11〕〜〔13〕のいずれか1つに記載の方法に関する。
〔15〕〔1〕〜〔5〕のいずれか1つに記載のスパッタリングターゲットを用いたスパッタリング法で比抵抗10-1〜108Ωcmの非晶質酸化物半導体膜を形成する、非晶質
酸化物半導体膜の形成方法に関する。
〔16〕前記非晶質酸化物半導体膜を薄膜トランジスタのチャネル層として形成する、〔15〕に記載の非晶質酸化物半導体膜の形成方法に関する。
〔17〕InGaO3(ZnO)で表されるホモロガス結晶構造を有する化合物を含む酸化物焼結体からなり、Ga23結晶相、ZnGa24結晶相、In23結晶相、ZnO結晶相、In23(ZnO)3結晶相、InGaO3結晶相を含まないスパッタリングターゲットに関する。
本発明は長時間成膜した場合においても、薄膜トランジスタの特性に変化が少ない(再現性が高い)スパッタリングターゲットが得られる。
また、薄膜トランジスタを形成した際に、移動度・S値・オンオフ比などのトランジスタ特性の良好な、スパッタリングターゲットが得られる。
また、InGaO3(ZnO)で表されるホモロガス結晶構造のみを示す酸化物焼結体からなり、かつバルク抵抗が均一で成膜時の成膜速度の変動が小さい良好なスパッタリングターゲットを製造できる。
(1)スパッタリングターゲット
本発明のスパッタリングターゲットは、InGaO3(ZnO)で表されるホモロガス結晶構造を有する化合物を含む酸化物焼結体からなり、X線回折で2θ=62〜63度の間のピークが、InGaO3(ZnO)の最大ピークの3%以下であることを特徴とする。
(1−1)ホモロガス結晶構造
「ホモロガス結晶構造」とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造から成る結晶構造である。結晶周期ないし各薄膜層の厚さが、ナノメーター程度の場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質あるいは各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性が得られる。そして、ホモロガス相の結晶構造は、例えばターゲットを粉砕したパウダーにおけるX線回折パターンが、組成比から想定されるホモロガス相の結晶構造X線回折パターンと一致することから確認できる。具体的には、JCPDS(Joint Committee of Powder Diffraction Standards)カードから得られるホモロガス相の結晶構造X線回折パターンと一致することから確認することができる。また、InGaO3(ZnO)であることは、X線回折の解析によりJCPDSカードNo. 38-1104と同じパターンを示すことで確認できる。
パターンが同じ(構造が同じ)であれば、格子定数の変化によりピークがシフトしていてもよい。
「X線回折で2θ=62〜63度の間のピークが、InGaO3(ZnO)の最大ピークの3%以下である」とは、X線回折でInGaO3(ZnO)の結晶構造を示すパターンに帰属されない2θ=62〜63度の間のピーク強度が、InGaO3(ZnO)の最大ピーク(通常、2θ=30.8度付近)のピーク強度の3%以下であることを言う。さらに、2θ=62〜63度の間のピークは、2%以下が好ましく、1%以下がより好ましく、観測されないことが特に好ましい。2θ=62〜63度の間のピーク強度が3%以下であると、バルク抵抗の均一性や成膜速度の変動やパーティクルの発生を改善することができるため好ましい。2θ=62〜63度の間のピークが観測されないと、半導体膜にターゲットのIn、Ga組成比が反映される、長時間成膜した時の薄膜トランジスタの特性の変化が少ない(再現性が高い)などの効果があるためより好ましい。
X線回折で、InGaO3(ZnO)の結晶構造を示すパターンに帰属されないGa23、ZnGa24、ZnO、In23、InGaO3、In23(ZnO)3で表される化合物の結晶を示すピークが、InGaO3(ZnO)の最大ピーク(通常、2θ=30.8度付近)の5%以下であることが好ましく、3%以下がより好ましく、1%以下が特に好ましい。InGaO3(ZnO)の結晶構造を示すパターンに帰属されないピークが確認されないことが最も好ましい。本発明において、「InGaO3(ZnO)で表されるホモロガス結晶構造のみを示す」とは、本発明の酸化焼結体をX線回折により分析した場合、上記のようなInGaO3(ZnO)以外の結晶構造を示すパターンに帰属するピークが検出されないことを意味する。InGaO3(ZnO)の結晶構造を示すパターンに帰属されないピークが小さいほど、バルク抵抗の均一性や成膜速度の変動を改善することができるため好ましい。InGaO3(ZnO)の結晶構造を示すパターンに帰属されないピークが確認されないと、半導体膜にターゲットのIn、Ga組成比が反映される、長時間成膜した時の薄膜トランジスタの特性の変化が少ない(再現性が高い)などの効果があるためより好ましい。
本発明のInGaO3(ZnO)結晶相を示す酸化物結晶は、基本的にはInO6の八面体の稜共有を持つ結晶構造を有する。InO6の八面体の稜共有を有すると、導電路が形成され移動度が高くなることが期待できるため好ましい。
本発明のスパッタリングターゲットは酸素欠損を含んでいてもよい。すなわち必ずしも化学量論比を満たしていなくともよい。スパッタリングターゲット表面と内部の酸素欠損の比率が、0.1〜10倍の範囲内であることが好ましい。
酸化物焼結体断面のEPMA測定におけるGaリッチ相の面積は5%以下であることが好ましく、3%以下であることがより好ましく、1%以下であることがより好ましい。Gaリッチ相が5%以下であることで、ターゲットのバルク抵抗や相対密度の均一性が向上するなどの効果が期待できる。
また、X線回折でInGaO3(ZnO)の結晶構造を示していれば、酸素欠損を有していてもよい。
(1−2)含有元素
本発明のスパッタリングターゲットに係る酸化物焼結体に含まれるInGaO3(ZnO)のInの一部が正四価以上の金属元素(X)により固溶置換されることが好ましい。正四価の金属元素(X)により固溶置換されるとバルク比抵抗はさらに低くなるため好ましい。正四価以上の金属元素(X)としては、例えば、スズ、ジルコニウム、ゲルマニウム、セリウム、ニオブ、タンタル、モリブデン、タングステン、チタンから選ばれた1種以上の元素が挙げられる。Inの一部が正四価以上の金属元素(X)で置換されていることは、X線回折から計算した格子間距離の変化や高輝度放射光を用いた構造解析によって確認できる。具体的には、格子定数はリートベルト解析を用いて求める。
本発明のスパッタリングターゲットが、正四価の金属元素(X)を含む場合、原子比で(正四価以上の金属元素(X))/(酸化物焼結体中の全金属元素)=100ppm〜10000ppmであることが好ましく、200ppm〜5000ppmであることがさらに好ましく、500ppm〜3000ppmであることが特に好ましい。原子比で(正四価以上の金属元素(X))/(酸化物焼結体中の全金属元素)が100ppm以上であると添加効果が大きくバルク比抵抗が低減され、抵抗の面内均一性も向上するため好ましい。また、原子比で(正四価以上の金属元素(X))/(酸化物焼結体中の全金属元素)が10000ppm以下であると、InGaO3(ZnO)で表される化合物が生成され、本発明で得られるスパッタリングターゲットによって成膜した酸化物半導体膜が安定であるため好ましい。
前記正四価以上の金属元素で置換されていることは、X線回折から計算した格子間距離の変化や高輝度放射光を用いた構造解析によって確認できる。
本発明のスパッタリングターゲットは、インジウム元素(In)、ガリウム元素(Ga)、及び亜鉛元素(Zn)を含む。更に好ましくは、正四価以上の金属元素(X)を含む。正四価以上の金属元素(X)としては、例えば、スズ、ジルコニウム、ゲルマニウム、セリウム、ニオブ、タンタル、モリブデン、タングステン、チタンから選ばれた1種以上の元素が挙げられる。これらの金属元素(X)を本発明の酸化物に添加することにより、酸化物自体のバルク抵抗値を低減でき、更に酸化物をスパッタリングする際にスパッタリングターゲット上で生ずる異常放電の発生を抑えることが出来る。
本発明の酸化物を利用したスパッタリングターゲットから得られる酸化物薄膜は、非晶質膜であり、添加された正四価の金属はドーピング効果がなく、電子密度が十分に低減された膜を得ることができる。従って、当該酸化物皮膜を酸化物半導体膜として利用して薄膜トランジスタを作成した場合、安定性が高く、バイアスストレスによるVthシフトが抑えられ、薄膜トランジスタとしての作動も安定したものになる。
ここで、Vthとは、ゲート電圧(ドレイン電圧)をかけた場合にドレイン電流が立ち上がる際の電圧をいう。また、Vthシフトとは、ゲート電圧(ドレイン電圧)をかけた際に起きるVthの変動をいう。Vthシフトが小さければ、薄膜トランジスタとしての作動が安定しているといえる。
インジウム元素(In)、ガリウム元素(Ga)及び亜鉛元素(Zn)の各元素の原子比は、下記の式(1)〜(3)の関係を満たす範囲内であれば、InGaO3(ZnO)結晶構造をとりやすく、また、薄膜トランジスタを作製した際に、移動度・オンオフ比・S値のバランスが良いため好ましい。
0.20≦In/(In+Zn+Ga)≦0.60
0.10≦Ga/(In+Zn+Ga)
0.10≦Zn/(In+Zn+Ga)
なお、式中、「In」、「Ga」、「Zn」は、それぞれインジウム元素(In)、ガリウム元素(Ga)、及び亜鉛元素(Zn)の原子数である。
In/(In+Ga+Zn)が、0.2以上であれば、相対密度が低下することもなく、当該スパッタリングターゲットから得られる薄層トランジスタ(TFT)の移動度を向上することができ、また、0.6以下であれば、ノジュールが発生することもなく、また、オフ電流が高くなることもないので好ましい。
Ga/(In+Ga+Zn)が、0.10以上であれば、ホワイトスポットが発生することもなく、当該スパッタリングターゲットから得られる薄層トランジスタ(TFT)を作成した際のオフ電流が高くなることもなく、好ましい。
Zn/(In+Ga+Zn)が、0.10以上であれば、ホワイトスポットが発生することもなく、当該スパッタリングターゲットから得られる薄層トランジスタ(TFT)を作成した際、ウェットエッチングを行う際にも影響がなく、好ましい。
より好ましい原子比は、
0.25≦In/(In+Ga+Zn)≦0.55 (1)
0.17≦Ga/(In+Ga+Zn)≦0.26 (2)
0.21≦Zn/(In+Ga+Zn)≦0.60 (3)
であり、特に好ましくは、
0.34≦In/(In+Ga+Zn)≦0.50 (1)
0.17≦Ga/(In+Ga+Zn)≦0.26 (2)
0.24≦Zn/(In+Ga+Zn)≦0.49 (3)
である。
(1−3)相対密度
相対密度は、原料粉の一次粒子径・比表面積、混合粉の作製方法・乾燥方法、成形体作製時の成形方法・成形圧力、焼結時の焼結温度・焼結時間・昇温速度・焼結雰囲気・圧力などで調整することができる。本発明のスパッタリングターゲットの相対密度は、95%以上が好ましく、97%以上がより好ましく、99%以上が特に好ましい。スパッタリングターゲットの相対密度が95%以上であると、スパッタリングを行った際に、異常放電の発生が抑制され、成膜速度が向上するため好ましい。
相対密度は原料粉の密度から計算した理論密度と、アルキメデス法で測定した焼結体の密度から計算する。
(1−4)結晶の平均粒径
各々の酸化物結晶の平均結晶粒径は、原料粉の一次粒子径・比表面積、混合粉の作製方法・乾燥方法、成形体作製時の成形方法・成形圧力、焼結時の焼結温度・焼結時間・昇温速度・焼結雰囲気・圧力などで調整することができる。平均結晶粒径は、20μm以下が好ましく、10μm以下がより好ましく、5μm以下が特に好ましい。平均結晶粒径が20μm以下であると、スパッタリングを行った際に、異常放電の発生が抑制できるため好ましい。平均結晶粒径は、EPMAで測定した個々の結晶粒の最大径を平均して求める。
X線回折で最大ピーク(2θ=30.8度付近)の半値幅は0.1〜2.0度が好ましく、0.2〜1.0度がより好ましい。0.1度より大きいと平均粒径が20μmより小さくなるため好ましい。X線回折で最大ピーク(2θ=30.8度付近)の半値幅が2.0度より小さいと、相対密度が高く、バルク抵抗が低くなるため好ましい。
(1−5)バルク抵抗
バルク抵抗は、原料粉の一次粒子径・比表面積、混合粉の作製方法・乾燥方法、成形体作製時の成形方法・成形圧力、焼結時の焼結温度・焼結時間・昇温速度・焼結雰囲気・圧力などで調整することができる。バルク抵抗は、0.1〜10mΩcmがより好ましく、0.5〜5mΩcmが特に好ましい。バルク抵抗は、ロレスタ(三菱化学(株)製)などを用い四端子法で求める。バルク抵抗が20mΩcm以下であると、スパッタリングを行った際に、異常放電の発生が抑制できるため好ましい。
(2)スパッタリングターゲットの製造方法
本発明のスパッタリングターゲットを、以下の方法により製造することが適当である。(a)原料酸化物粉末を混合する工程(混合工程);
(b)得られた混合物を成形する工程(成形工程);及び
(c)得られた成形体を焼結する工程(焼結工程)。
また、本発明のスパッタリングターゲットを、以下のような必須の工程及び任意の工程を含んだ方法で製造してもよい。
(a) 少なくとも酸化インジウム、酸化ガリウム及び酸化亜鉛からなる原料酸化物粉末を混合する必須工程(混合工程);
(a)'得られた混合物を500〜1200℃で1〜100時間熱処理する任意工程(仮焼工程);
(b)得られた混合物を成形する必須工程(成形工程);
(c)得られた成形体を焼結する必須工程(焼結工程);
(d)焼成して得られた焼結体を還元処理する任意工程(還元工程);及び
(e)焼結体をスパッタリング装置への装着に適した形状に加工する任意工程(加工工程)。
(a)混合工程
混合工程は、スパッタリングターゲットの原料である金属酸化物を混合する必須の工程である。
原料としては、上述したインジウム元素(In)、ガリウム元素(Ga)、亜鉛元素(Zn)及び正四価以上の金属元素(X)等の金属酸化物が挙げられる。
ここで、原料として使用する亜鉛化合物粉末の平均粒径が、インジウム化合物粉末の平均粒径よりも小さいことが好ましい。原料の金属酸化物粉末の平均粒径は、JIS R 1619に記載の方法によって測定することができる。インジウムの化合物としては、例えば、酸化インジウム、水酸化インジウム等が挙げられる。亜鉛の化合物としては、例えば、酸化亜鉛、水酸化亜鉛等が挙げられる。各々の化合物として、焼結のしやすさ、副生成物の残存のし難さから、酸化物が好ましい。
上記各原料を、公知の混合及び粉砕手段により混合及び粉砕する。各原料の純度は、通常99.9%(3N)以上、好ましくは99.99%(4N)以上、さらに好ましくは99.995%以上、特に好ましくは99.999%(5N)以上である。各原料の純度が99.9%(3N)以上であれば、不純物により半導体特性が低下することもなく、信頼性を十分に保持できる。特にNa含有量が100ppm未満の場合、薄膜トランジスタを作製した際に信頼性が向上し好ましい。
上記原料酸化物粉末を混合する。混合は、通常の混合粉砕機、例えば、湿式ボールミルやビーズミル又は超音波装置を用いて、均一に混合・粉砕することが好ましい。混合・粉砕後に得られる混合物の平均粒径は、通常10μm以下、好ましくは1〜9μm、特に好ましくは1〜6μmとすることが好ましい。平均粒径が10μm以下であれば、得られるスパッタリングターゲットの密度を高くすることができるので好適である。ここで平均粒径は、JIS R 1619に記載の方法によって測定することができる。
原料酸化物粉末の比表面積は、例えば、2〜10m2/g、好ましくは4〜8m2/gであることが適当である。各原料粉同士の比表面積の差は、5m2/g以下、好ましくは3m2/gとすることが好ましい。比表面積の差が小さいほど、原料粉末を効率的に粉砕・混合することができ、特に、得られる酸化物中に酸化ガリウム粒子が残ることもないので好ましい。さらに、酸化インジウム粉の比表面積と酸化ガリウム粉末の比表面積が、ほぼ同じであることが好ましい。これにより、原料酸化物粉末を特に効率的に粉砕・混合できる。なお、比表面積は、例えば、BET法で求めることができる。さらに、原料について、比表面積が3〜16m2/gである酸化インジウム粉、酸化ガリウム粉、亜鉛粉あるいは複合酸化物粉を含み、粉体全体の比表面積が3〜16m2/gである混合粉体を原料とすることが好ましい。尚、各酸化物粉末の比表面積が、ほぼ同じである粉末を使用することが好ましい。これにより、より効率的に粉砕混合できる。具体的には、比表面積の比が1/4〜4倍以内にすることが好まく、1/2〜2倍以内が特に好ましい。
混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が原料混合粉体の比表面積より1.0〜3.0m2/g増加する程度か、又は粉砕後の平均メジアン径(d50)が0.8〜2μmとなる程度に粉砕することが好ましい。原料粉は、酸化インジウム粉、酸化ガリウム粉、酸化亜鉛粉あるいはそれらの複合酸化物を用いることができる。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。
尚、上記原料混合粉体の比表面積の増加分が1.0m2/g以上又は粉砕後の原料混合粉の平均メジアン径(d50)が1μm以下であれば、焼結密度が十分に大きくなるので好ましい。一方、原料混合粉体の比表面積の増加分が3.0m2/g以下又は粉砕後の平均メジアン径(d50)が0.6μm以上であれば、粉砕時の粉砕器機等からのコンタミ(不純物混入量)が増加することもないので好適である。
ここで、各粉体の比表面積はBET法で測定した値である。各粉体の粒度分布のメジアン径(d50)は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
なお、粉砕後のGa及びInの混合粉末の分布のばらつき範囲は0.5 % 以内であることが好ましい。さらに、粉砕後の密度のばらつきの範囲が3 % 以内であることが好ましい。
混合粉砕の際、ポリビニールアルコール(PVA)を1容積%程度添加した水、又はエタノール等を媒体として用いてもよい。
これらの原料酸化物粉末のメジアン径(d50)は、例えば、0.5〜20μm、好ましくは1〜10μmとすることが好ましい。原料酸化物粉末のメジアン径(d50)が0.5μ以上であれば、焼結体中に空胞ができ焼結密度が低下することを防ぐことができ、20μm以下であれば、焼結体中の粒径の増大が防げるので好ましい。
また、酸化インジウム、酸化ガリウム及び酸化亜鉛からなる原料酸化物粉末の少なくとも一部をInGaO3(ZnO)結晶の粉体などの複合酸化物とすると、InGaO3(ZnO)を含むターゲットを作製できる組成や焼結条件の幅が広がり好ましい。
(a)'仮焼工程
さらに、本発明のスパッタリングターゲットの製造方法は、(a)工程の後に、(a)'得られた混合物を仮焼する工程を含んでもよい。
仮焼工程では、上記(a)工程で得られた混合物が仮焼される。仮焼を行うことにより、最終的に得られるスパッタリングターゲットの密度を上げることが容易になる。仮焼は行っても行わなくても構わないが、仮焼を行わない方が工程を大幅に削減でき、また仕込み量とターゲットの組成ずれが少なくて好ましい。
仮焼を行わない際は、酸化インジウム粉の比表面積が6〜10m2/g、酸化ガリウム粉の比表面積が5〜10m2/g、酸化亜鉛粉の比表面積が2〜4m2/gであることが好ましい。比表面積が前記範囲内にあると、混合粉砕の効率が高まり、仮焼を行わなくとも高密度のスパッタリングターゲットが作製でき、工程を大幅に省略することができる。
仮焼工程においては、500〜1400℃、好ましくは、800〜1200℃で、1〜100時間、好ましくは2〜50時間の条件で(a)工程で得られた混合物を熱処理することが好ましい。500℃以上かつ1時間以上の熱処理条件であれば、インジウム化合物や亜鉛化合物、錫化合物の熱分解が十分に行われるので好ましい。熱処理条件が、1200℃以下及び100時間以下であれば、亜鉛の昇華が抑制でき、また粒子が粗大化することもないので好適である。
さらに、ここで得られた仮焼後の混合物を、続く成形工程及び焼成工程の前に粉砕することが好ましい。この仮焼後の混合物の粉砕は、ボールミル、ロールミル、パールミル、ジェットミル等を用いて行うことが適当である。粉砕後に得られた仮焼後の混合物の平均粒径は、例えば、0.01〜3.0μm、好ましくは0.1〜2.0μmであることが適当である。得られた仮焼後の混合物の平均粒径が0.01μm以上であれば、十分な嵩比重を保持することができ、かつ取り扱いが容易になるので好ましい。また、仮焼後の混合物の平均粒径が1.0μm以下であれば最終的に得られるスパッタリングターゲットの密度を上げることが容易になる。
なお、仮焼後の混合物の平均粒径は、JIS R 1619に記載及び方法によって測定することができる。
(b)成形工程
成形工程は、金属酸化物の混合物(上記仮焼工程を設けた場合には仮焼後の混合物)を加圧成形して成形体とする工程である。この工程により、混合物(又は仮焼後の混合物)をスパッタリングターゲットとして好適な形状に成形する。仮焼工程を設けた場合には得られた仮焼後の混合物の微粉末を造粒した後、プレス成形により所望の形状に成形することができる。
本工程で用いることができる成形処理としては、例えば、一軸加圧、金型成形、鋳込み成形、射出成形等も挙げられるが、焼結密度の高い焼結体(スパッタリングターゲット)を得るためには、冷間静水圧(CIP)等で成形するのが好ましい。
尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
また、プレス成形は、コールドプレス(Cold Press)法やホットプレス(Hot Press)法等、公知の成形方法を用いることができる。例えば、得られた混合粉を金型に充填し、コールドプレス機にて加圧成形する。加圧成形は、例えば、常温(25℃)下、100〜100000kg/cm2、好ましくは、500〜10000kg/cm2の圧力で行われる。さらに、温度プロファイルは、1000℃までの昇温速度を30℃/時間以上、冷却時の降温速度を30℃/時間以上とするのが好ましい。昇温速度が30℃/時間以上であれば酸化物の分解が進むこともなく、ピンホールも発生しない。また冷却時の降温速度が30℃/時間以上であればIn,Gaの組成比が変化するおそれもない。
上記コールドプレス法とホットプレス法について詳説する。コールドプレス法では、混合粉を成形型に充填して成形体を作製し、焼結させる。ホットプレス法では、混合粉を成形型内で直接焼結させる。
乾式法のコールドプレス(Cold Press)法としては、粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧、金型成形、鋳込み成形射出成形が採用できる。焼結密度の高い焼結体(スパッタリングターゲット)を得るためには、冷間静水圧(CIP)等加圧を伴う方法で成形するのが好ましい。尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
上記湿式法としては、例えば、濾過式成形法(特開平11−286002号公報参照)を用いるのが好ましい。この濾過式成形法は、セラミックス原料スラリーから水分を減圧排水して成形体を得るための非水溶性材料からなる濾過式成形型であって、1個以上の水抜き孔を有する成形用下型と、この成形用下型の上に載置した通水性を有するフィルターと、このフィルターをシールするためのシール材を介して上面側から挟持する成形用型枠からなり、前記成形用下型、成形用型枠、シール材、およびフィルターが各々分解できるように組立てられており、該フィルター面側からのみスラリー中の水分を減圧排水する濾過式成形型を用い、混合粉、イオン交換水と有機添加剤からなるスラリーを調製し、このスラリーを濾過式成形型に注入し、該フィルター面側からのみスラリー中の水分を減圧排水して成形体を作製し、得られたセラミックス成形体を乾燥脱脂後、焼成する。
(c)焼結工程
焼結工程は、上記成形工程で得られた成形体を焼結する工程である。
常圧焼結あるいは高温加圧焼結が好ましい。
焼結条件としては、酸素ガス雰囲気下、大気圧又は加圧下が好ましい。大型ターゲットを作製する際は大型ターゲットでも均一に作製しやすい常圧焼結が特に好ましい。また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがよい。これにより亜鉛成分の蒸散を抑えることができ、ボイド(空隙)のない焼結体が得られ、さらにはターゲット面内や厚み方向に組成分布が生じることによるホワイトスポット(色抜け)の発生も抑制できる。
また、酸素含有雰囲気としては、大気中、酸素を含有する混合気体中、酸素加圧などの方法をとることができる。雰囲気の制御は気体を流入させ行うことが好ましい。酸素を含有する雰囲気で焼結すると、ターゲット表面と内部の酸素欠損量の差が少なくなるため好ましい。
通常、1230〜1350℃、好ましくは1250〜1340℃において、通常3〜60時間、好ましくは3.5〜48時間、より好ましくは4〜30時間、または、1350〜1450℃、好ましくは1360〜1440℃において、通常0.5〜8時間、好ましくは1〜6時間、より好ましくは2〜5時間焼成する。1230〜1350℃で、燃焼時間が3〜60時間であれば、スパッタリングターゲットの密度を上昇しやすく、InGaO3(ZnO)の結晶相を生成できるため好ましい。また、1350〜1450℃で、焼結時間が0.5時間以上であれば、また、1350〜1450℃で、焼結時間が0.5〜8時間であれば、InGaO3(ZnO)以外の結晶相が生成できるため好ましい。
また、酸素ガス雰囲気又は酸素ガス雰囲気で焼成を行うことにより、スパッタリングターゲットの密度を上昇しやすくなり、スパッタリング時の異常放電の発生を抑制できるので好ましい。酸素ガス雰囲気は、酸素濃度が、例えば、10〜1000%である雰囲気を言う。焼成は大気圧下又は加圧下で行うことができる。加圧は、例えば、98000〜1000000Pa、好ましくは、100000〜500000Paであることが適当である。
また、焼成時の昇温速度は、通常20℃/分以下、好ましくは8℃/分以下、より好ましくは4℃/分以下、さらに好ましくは2℃/分以下、特に好ましくは0.5℃/分以下である。20℃/分以下であれば、ホモロガス結晶の形成が十分に行うことができる。
複合酸化物を含む酸化物の混合物の成形体を焼結することで、X線回折でInGaO3(ZnO)の結晶構造を示すパターンに帰属されない2θ=62〜63度の間のピークが、InGaO3(ZnO)の最大ピーク(通常、2θ=30.8度付近)の5%以下にすることができる。なお、複合酸化物としては、InGaO3(ZnO)結晶、In2Ga2ZnO7結晶、InGaO3結晶、In23(ZnO)2結晶、In23(ZnO)3結晶、ZnGa24結晶などが上げられる。ホモロガス構造を示すInGaO3(ZnO)結晶が特に好ましい。
スパッタリングターゲット中の酸素を除くIn,Ga,Znの原子比がGa/(In+Zn+Ga)<In/(In+Zn+Ga)を満たすことが好ましい。さらに、スパッタリングターゲット中の酸素を除くIn,Ga,Znの原子比が下記の式を満たすことが好ましい。
0.51≦In/(In+Ga)≦0.86
0.20≦In/(In+Zn+Ga)≦0.60
0.10≦Ga/(In+Zn+Ga)≦0.45
さらに下記の式を満たすことがより好ましい。
0.53≦In/(In+Ga)≦0.72
さらに下記の式を満たすことが特に好ましい。
0.59≦In/(In+Ga)≦0.63
さらに下記の式を満たすことがより好ましい。
0.34<In/(In+Zn+Ga)≦0.50
さらに下記の式を満たすことがより好ましい。
0.16≦Ga/(In+Zn+Ga)≦0.40
さらに下記の式を満たすことが特に好ましい。
0.17<Ga/(In+Zn+Ga)≦0.26
さらに下記の式を満たすことが特に好ましい。
0.30≦Zn/(In+Zn+Ga)≦0.43
Znが0.10以上であると、InGaO3、Ga23などの結晶相が析出するおそれがなく、0.70以下であると、ZnO結晶相が析出するおそれがないため好ましい。
In/(In+Ga)が0.51以上であると、スパッタリングターゲット中にZnGa24相、Ga23相などのGaリッチ相が生成せず、スパッタリングターゲットと半導体膜の組成比の差異が小さく、異常放電が抑制されるため好ましい。また、薄膜トランジスタを作製した際に、移動度が向上し、S値を小さくでき大きくなる、オンオフ比が向上するため好ましい。さらに、In/(In+Ga)が0.53以上であると、X線回折で2θ=62〜63度の間のピークが無くなり、ターゲットのバルク抵抗の均一性、成膜速度の変動、薄膜トランジスタを作製した際の再現性(移動度の比)・均一性が向上し、特に好ましい。また、In/(In+Ga)が0.86以下であると、In23相などのInリッチ相が生成せず、しスパッタリングターゲットと半導体膜の組成比の差異が小さくなり大きくなる、スパッタ時にノジュールの発生が抑制され、さらに薄膜トランジスタを作製した際に移動度・S値・オンオフ比などの特性の半導体膜の膜厚依存性が小さくなるため好ましい。
In/(In+Zn+Ga)が0.20以上であることで薄膜トランジスタを作製した際に、移動度が向上するため好ましい。また、In/(In+Zn+Ga)が0.60以下であることで薄膜トランジスタを作製した際に、オフ電流が小さくなり、オンオフ比が低下するおそれがあるため好ましい。
Ga/(In+Zn+Ga)が0.10以上であることでホモロガス構造以外の結晶形態が生成し、薄膜トランジスタを作製した際に移動度・S値・オンオフ比などの特性の半導体膜の膜厚依存性が小さくなるため好ましく、Ga/(In+Zn+Ga)が0.45以下であることで薄膜トランジスタを作製した際に移動度が向上し、S値が小さくなり、オンオフ比が向上するため好ましい。なお、スパッタリングターゲット中のIn,Ga,Znの含有量は、ICPなどを用いて分析することが出来る。
複合酸化物粉末を成形する方法としては、粉末に圧力をかけ成形(加圧成形)しながら電流を流す放電プラズマ焼結(SPS)法、粉末に圧力をかけ成形(加圧成形)しながら高温で処理するホットプレス法などが上げられる。
特に、複合酸化物粉末を加圧成形しながら焼結する方法として放電プラズマ焼結を用いることで、成形体の結晶形態を維持したままスパッタリングターゲットを得ることができるため好ましい。放電プラズマ焼結は、例えば粉末を加圧成形しながら、100〜1000A/cm2の電流を5分〜1時間流すことで行う。
(d)還元工程
得られた焼結体のバルク抵抗を酸化物全体として均一化するために、さらに還元工程を含むことが好ましい。還元工程は、上記焼成工程で得られた焼結体のバルク抵抗をターゲット全体として均一化するために還元処理を行う任意工程である。焼結後に、真空中又はアルゴン、窒素等の不活性雰囲気中で300〜1200℃の還元処理を行うことで、焼結体中に酸素欠損を生じ(酸素含有量が化学量論比より少なくなる)、スパッタリングターゲットのバルク抵抗を下げることが出来るため、より好ましい。
本工程で適用できる還元方法は、例えば、還元性ガスを循環させる方法、真空中で焼成する方法、及び不活性ガス中で焼成する方法等が挙げられる。
還元性ガスとしては、例えば、水素、メタン、一酸化炭素、これらのガスと酸素との混合ガス等を用いることができる。
不活性ガスとしては、窒素、アルゴン、これらのガスと酸素との混合ガス等を用いることができる。
尚、還元処理時の温度は、通常100〜800℃、好ましくは200〜800℃である。また、還元処理の時間は、通常0.01〜10時間、好ましくは0.05〜5時間である。
還元ガスや不活性ガスの圧力は、例えば、9800〜1000000Pa、好ましくは、98000〜500000Paである。真空中で焼成する場合、真空とは、具体的には、10-1〜10-8Pa、好ましくは10-2〜10-5Pa程度の真空を言い、残存ガスはアルゴンや窒素などである。
(e)加工工程
得られた酸化物は、適宜加工される。
加工工程は、上記のようにして焼結して得られた焼結体を、さらにスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるための、必要に応じて設けられる工程である。
スパッタリングターゲットの厚みは、通常2〜20mm、好ましくは3〜12mm、特に好ましくは4〜6mmである。スパッタリングターゲットの表面は200〜10,000番のダイヤモンド砥石により仕上げを行うことが好ましく、400〜5,000番のダイヤモンド砥石により仕上げを行うことが特に好ましい。200番〜10,000番のダイヤモンド砥石を使用すれば、スパッタリングターゲットが割れることもないので好ましい。
酸化物をスパッタリングターゲットの形状に加工後、バッキングプレート(支持体)へボンディングすることにより、成膜装置に装着して使用できるスパッタリングターゲットとなる。バッキングプレートは無酸素銅製が好ましい。ボンディングにはインジウム半田を用いることが好ましい。
また、複数のスパッタリングターゲットを一つのバッキングプレートに取り付け、実質一つのターゲットとしてもよい。
(3)薄膜の形成方法
(3-1) アモルファス酸化物薄膜の形成
本発明のスパッタリングターゲットを用い、スパッタリング法により、または、熱処理などの後処理後を行って、基板上にアモルファス酸化物薄膜を形成することができる。さらに、熱処理は保護膜形成後に行ってもよい。
具体的には、(i)本発明のスパッタリングターゲットを用い、25〜450℃の成膜温度下でスパッタリングを行う工程を含む。これにより、キャリア密度が1×1018/cm3未満のアモルファス酸化物薄膜を形成することができる。
スパッタリング法としては、DC(直流)スパッタ法、AC(交流)スパッタ法、RF(高周波) マグネトロンスパッタ法、エレクトロンビーム蒸着法、イオンプレーティング法等が挙げられるが、DC(直流)スパッタ法及びRF(高周波)スパッタ法が好ましくは利用される。
スパッタ時の成膜温度は、スパッタ法によって異なるが、例えば、25〜450℃、好ましくは、30〜250℃、より好ましくは、35〜150℃であることが適当である。ここで、成膜温度とは、薄膜を形成する基板の温度である。
スパッタ時のスパッタリングチャンバー内の圧力は、スパッタ法によって異なるが、例えば、DC(直流)スパッタ法の場合は、0.1〜2.0MPa、好ましくは、0.3〜0.8MPaであり、RF(高周波)スパッタ法の場合は0.1〜2.0MPa、好ましくは、0.3〜0.8MPaであることが適当である。
スパッタ時に投入される電力出力は、スパッタ法によって異なるが、例えば、DC(直流)スパッタ法の場合は、10〜1000W、好ましくは、100〜300Wであり、RF(高周波)スパッタ法の場合は、10〜1000W、好ましくは、50〜250Wであることが適当である。
RF(高周波)スパッタ法の場合の電源周波数は、例えば、50Hz〜50MHz、好ましくは、10k〜20MHzであることが適当である。
スパッタ時のキャリアーガスとしては、スパッタ法によって異なるが、例えば、酸素、ヘリウム、アルゴン、キセノン、クリプトンが挙げられる。好ましくは、アルゴンと酸素の混合ガスである。アルゴンと酸素の混合ガスを使用する場合、アルゴン:酸素の流量比は、Ar:O2=100〜80:0〜20、好ましくは、99.5〜90:0.5〜10であることが適当である。
スパッタリングに先立ち、スパッタリングターゲットを支持体に接着(ボンディング)する。これは、ターゲットをスパッタリング装置に固定するためである。
ボンディングしたスパッタリングターゲットを用いてスパッタリングを行い、基板上にIn及びGa及びZnの酸化物を主成分とするアモルファス酸化物薄膜を得る。ここで、「主成分とする」とは、酸素を除く元素の原子比の和を100%として、In及びGa及びZnの各元素を原子比で60%以上含むことを意味する。
基板としては、ガラス、樹脂(PET、PES等)等を用いることができる。
得られたアモルファス酸化物薄膜の膜厚は、成膜時間やスパッタ法によっても異なるが、例えば、5〜300nm、好ましくは、10〜90nmであることが適当である。
また、得られたアモルファス酸化物薄膜のキャリア密度は、例えば、1×1018/cm3未満、好ましくは、5×1017〜1×1012/cm3であることが適当である。キャリア密度は各種の環境下で熱処理する方法で調整してもよい。
さらに、得られたアモルファス酸化物薄膜の相対密度は、6.0g/cm3以上、好ましくは、6.1〜7.2g/cm3であることが適当である。このような高密度を備えていれば、得られた酸化物薄膜においても、ノジュールやパーティクルの発生が少なく、膜特性に優れた酸化物薄膜を得ることができる。
得られたアモルファス酸化物薄膜の比抵抗は10-1〜108Ωcmであることが好ましい。1〜106Ωcmであることがより好ましい。非晶質酸化物半導体膜の比抵抗は、スパッタリングによる成膜で直接形成する場合は、成膜時の酸素分圧で調整できる。また、熱処理を経て形成する場合は、熱処理時の雰囲気、温度、時間で調整できる。保護膜形成後に熱処理する場合は、保護膜組成によっても調整することができる。
InとGaの含有比率の変動率(%)は、10%以下が好ましく、5%以下がより好ましく、2%以下が特に好ましい。
10%より多いと、長時間成膜して際に薄膜トランジスタの特性の変化が生じ(再現性が低下する)、連続成膜時に成膜速度が変化するおそれがある。
InとGaの含有比率の変動率(%)は下記で求められる(絶対値を用いる)。
InとGaの含有比率の変動率(%)=((半導体膜のIn/(In+Ga))−(ターゲットのIn/(In+Ga)))÷(ターゲットのIn/(In+Ga))×100(%)
また、本願のスパッタリングターゲットを用いて、成膜時の酸素分圧を下げたり、得られた膜を還元処理することで透明導電膜を得ることもできる。
また、600℃以上の高温で処理するなどの結晶化処理を行うことで結晶酸化物膜を得ることもできる。
(3-2) 薄膜トランジスタの製造
さらに、本発明のアモルファス酸化物薄膜と酸化物絶縁体層とを含む薄膜トランジスタを製造する場合は、
(i)本発明のアモルファス酸化物薄膜を、酸化雰囲気中で熱処理する工程;及び
(ii)前記熱処理したアモルファス酸化物薄膜上に酸化物絶縁体層を形成する工程、
を含むことが適当である。
ここで、熱処理は、例えば、100〜450℃、好ましくは150〜350℃で0.1〜10時間、好ましくは、0.5〜2時間行うことが、半導体特性を安定化させる観点から好適である。
熱処理したアモルファス酸化物薄膜上に酸化物絶縁体層を形成する方法としては、例えば、CVD法やスパッタ法が挙げられる。
ここで、酸化物絶縁体層としては、例えば、SiO2,SiNx,Al23,Ta25,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc23,Y23,Hf23,CaHfO3,PbTi3,BaTa26,SrTiO3,AlN等を用いることができる。これらのなかでも、SiO2,SiNx,Al23,Y23,Hf23,CaHfO3を用いるのが好ましく、より好ましくはSiO2,SiNx,Y23,Hf23,CaHfO3であり、特に好ましくはSiO2,Y23,Hf23,CaHfO3等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO2でもSiOxでもよい)。また、SiNxは水素元素を含んでいても良い。
異なる2層以上の絶縁膜を積層した構造でもよい。
また、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜であれば界面の平滑性が良好となり、高いキャリアー移動度を維持することができ、閾値電圧やS値が大きくなりすぎることもない。
なお、ここでS値(Swing Factor)とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が1桁(10倍)上昇するときのゲート電圧の増分をS値とする。
S値=dVg/dlog(Ids)
S値が小さいほど急峻な立ち上がりとなる(「薄膜トランジスタ技術のすべて」、鵜飼育弘著、2007年刊、工業調査会)。S値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
また、S値は0.8V/dec以下が好ましく、0.3V/dec以下がより好ましく、0.25V/dec以下がさらに好ましく、0.2V/dec以下が特に好ましい。0.8V/decより大きいと駆動電圧が大きくなり消費電力が大きくなるおそれがある。特に、有機ELディスプレイで用いる場合は、直流駆動のためS値を0.3V/dec以下にすると消費電力を大幅に低減できるため好ましい。
(3-3)薄膜トランジスタの具体的製造方法
ガラス基板等の基板を準備し、基板上に電子ビーム蒸着法により、厚さ1〜100nmのTi(密着層)、厚さ10〜300nmのAu(接続層)及び厚さ1〜100nmのTi(密着層)をこの順で積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極を形成する。
さらにその上に、厚さ50〜500nmのSiO2膜をTEOS−CVD法により成膜し、ゲート絶縁膜を形成する。なお、ゲート絶縁膜の成膜はスパッタ法でもよいが、TEOS−CVD法やPECVD法などのCVD法が好ましい。
続いて、本発明の酸化物からなるスパッタリングターゲットをターゲットとして用い、RFスパッタ法により、チャネル層として厚さ5〜300nmのIn−Ga−Zn−O酸化物からなるアモルファス酸化物薄膜(半導体)を堆積する。得られた薄膜を堆積した素子は、適宜所望の大きさに切り取った後、大気圧下、100〜450℃、6〜600分熱処理を行う。得られた素子を、さらに厚さ1〜100nmのTi(密着層)、厚さ10〜300nmのAu(接続層)及び厚さ1〜100nmのTi(密着層)をこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極およびドレイン電極を形成する。さらにその上にスパッタ法により保護膜としてSiO2膜を50〜500nm堆積する。なお、保護膜の成膜方法はCVD法でもよい。なお、工程を変更し、保護膜(エッチングストッパー)の製造を、上記ソース電極及びドレイン電極の製造に先立って行ってもよい。
保護膜(エッチングストッパー)の製造の後に150〜350℃5分〜5時間の熱処理を加えることが好ましい。熱処理を加えると保護膜成膜時に還元された半導体膜表面が酸化されオフ電流が低減することができる。
(4)薄膜の用途
このようにして得られたアモルファス酸化物薄膜は、そのまま、あるいは熱処理することで薄膜トランジスタ、薄膜トランジスタのチャネル層、太陽電池、ガスセンサーなどの半導体膜として使用することができる。また、還元処理などで抵抗を下げることにより導電膜として電極などに用いることもできる。
(4-1)ここで、本発明を利用して製造し得る薄膜トランジスタについて説明する。薄膜トランジスタは、基板、半導体層、半導体層の保護層、ゲート絶縁膜、電極を含む。
●基板
基板としては、特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート(PEN)等の樹脂基板、ポリエチレンテレフタレート(PET)、ポリアミド等の高分子フィルム基材等が使用できる。基板や基材の厚さは0.1〜10mmが一般的であり、0.3〜5mmが好ましい。ガラス基板の場合は、化学的に、或いは熱的に強化させたものが好ましい。透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子機材が好ましい。
●半導体層
半導体層は、In(インジウム)、Zn(亜鉛)及びGa(ガリウム)複合酸化物からなる。このような半導体層は、例えば、本発明のスパッタリングターゲット(半導体層用ターゲット)を使用して薄膜を形成することで作製できる。
本発明において、半導体層は非晶質膜であることが好ましい。非晶質膜であることにより、絶縁膜や保護層との密着性が改善される、大面積でも均一なトランジスタ特性が容易に得られることとなる。ここで、半導体層が非晶質膜であるか否かは、X線結晶構造解析により確認できる。明確なピークが観測されない場合が非晶質である。
また、半導体層のキャリア密度が1013〜1018/cm3であることが好ましく、特に1014〜1017/cm3であることが好ましい。キャリア密度が上記の範囲であれば、非縮退半導体となりやすく、トランジスタとして用いた際に移動度とオンオフ比のバランスが良好となり好ましい。また、バンドギャップが2.0〜6.0eVであることが好ましく、特に、2.8〜5.0eVがより好ましい。バンドギャップは、2.0eV以上であれば、可視光を吸収し電界効果型トランジスタが誤動作するおそれもない。一方、6.0eV以下であれば、キャリアが供給されにくくなり電界効果型トランジスタが機能しなくなるおそれも低い。
半導体層は、熱活性型を示す非縮退半導体であることが好ましい。非縮退半導体であれば、キャリアが多すぎてオフ電流・ゲートリーク電流が増加する、閾値が負になりノーマリーオンとなるなどの不利益を回避できる。半導体層が非縮退半導体であるか否かは、ホール効果を用いた移動度とキャリア密度の温度変化の測定を行うことにより判断できる。また、半導体層を非縮退半導体とするには、成膜時の酸素分圧を調整する、後処理をすることで酸素欠陥量を制御しキャリア密度を最適化することで達成できる。
半導体層の表面粗さ(RMS)は、1nm以下が好ましく、0.6nm以下がさらに好ましく、0.3nm以下が特に好ましい。1nm以下であれば、移動度が低下するおそれもない。
半導体層は、酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持している非晶質膜であることが好ましい。酸化インジウムを含む非晶質膜が酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持しているかどうかは、高輝度のシンクロトロン放射等を用いた微小角入射X線散乱(GIXS)によって求めた動径分布関数(RDF)により、In−X(Xは,In,Zn)を表すピークが0.30から0.36nmの間にあることで確認できる(詳細については、下記の文献を参照すればよい。F.Utsuno, et al.,Thin Solid Films,Volume 496, 2006, Pages 95−98)。
さらに、原子間距離が0.30から0.36nmの間のRDFの最大値をA、原子間距離が0.36から0.42の間のRDFの最大値をBとした場合に、A/B>0.7の関係を満たすことが好ましく、A/B>0.85がより好ましく、A/B>1がさらに好ましく、A/B>1.2が特に好ましい。
A/Bが0.7より大きいことで、半導体層をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やS値が大きくなりすぎるおそれもない。A/Bが小さいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
また、In−Inの平均結合距離が0.3〜0.322nmであることが好ましく、0.31〜0.32nmであることが特に好ましい。In−Inの平均結合距離はX線吸収分光法により求めることができる。X線吸収分光法による測定では、立ち上がりから数百eVも高いエネルギーのところまで広がったX線吸収広域微細構造(EXAFS)を示す。EXAFSは、励起された原子の周囲の原子による電子の後方散乱によって引き起こされる。飛び出していく電子波と後方散乱された波との干渉効果が起こる。干渉は電子状態の波長と周囲の原子へ行き来する光路長に依存する。EXAFSをフーリエ変換することで動径分布関数(RDF)が得られる。RDFのピークから平均結合距離を見積もることができる。
半導体層の膜厚は、通常0.5〜500nm、好ましくは1〜150nm、より好ましくは3〜80nm、特に好ましくは10〜60nmである。0.5nm以上であれば、工業的に均一に成膜することが可能である。一方、500nm以下であれば、成膜時間が長くなりすぎることもない。また、3〜80nmの範囲内にあると、移動度やオンオフ比等TFT特性が特に良好である。
本発明では、半導体層が非晶質膜であり、非局在準位のエネルギー幅(E0)が14meV以下であることが好ましい。半導体層の非局在準位のエネルギー幅(E0)は10meV以下がより好ましく、8meV以下がさらに好ましく、6meV以下が特に好ましい。非局在準位のエネルギー幅(E0)が14meV以下であれば、半導体層をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やS値が大きくなりすぎるおそれもない。半導体層の非局在準位のエネルギー幅(E0)が大きいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
●半導体層の保護層
薄膜トランジスタは、半導体の保護層があることが好ましい。半導体の保護層があれば、真空中や低圧下で半導体の表面層の酸素が脱離せず、オフ電流が高くなる、閾値電圧が負になるおそれもない。また、大気下でも湿度等周囲の影響を受けることもなく、閾値電圧等のトランジスタ特性のばらつきが大きくなるおそれもない。
半導体の保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO2,SiNx,Al23,Ta25,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc23,Y23,Hf23,CaHfO3,PbTi3,BaTa26,SrTiO3,AlN等を用いることができる。これらのなかでも、SiO2,SiNx,Al23,Y23,Hf23,CaHfO3を用いることが好ましく、より好ましくはSiO2,SiNx,Y23,Hf23,CaHfO3であり、特に好ましくはSiO2,Y23,Hf23,CaHfO3等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO2でもSiOxでもよい)。酸化物からなる保護層を成膜する際は、酸素分圧を1×10-2Pa以上とするとオフ電流が低減できるため好ましい。酸化物からなる保護層を成膜した後に、150〜350℃の熱履歴を受けると半導体層と保護膜界面の酸素欠損が少なくなりオフ電流が低減できるため好ましい。また、SiNxは水素元素を含んでいても良い。
このような保護膜は、異なる2層以上の絶縁膜を積層した構造でもよい。
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜であれば、界面の平滑性が良好となり、移動度が低下することもなく、閾値電圧やS値が大きくなりすぎるおそれもない。
半導体層の保護層は、非晶質酸化物あるいは非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物であれば、半導体中の酸素が保護層側に移動することもなく、オフ電流が高くなることもなく、閾値電圧が負になりノーマリーオフを示すおそれもない。また、半導体層の保護層は、ポリ(4−ビニルフェノール)(PVP)、パリレン等の有機絶縁膜を用いてもよい。さらに、半導体層の保護層は無機絶縁膜及び有機絶縁膜の2層以上の積層構造を有してもよい。
●ゲート絶縁膜
ゲート絶縁膜を形成する材料にも特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO2,SiNx,Al23,Ta25,TiO2,MgO,ZrO2,CeO2,K2O,Li2O,Na2O,Rb2O,Sc23,Y23,Hf23,CaHfO3,PbTi3,BaTa26,SrTiO3,AlN等を用いることができる。これらのなかでも、SiO2,SiNx,Al23,Y23,Hf23,CaHfO3を用いるのが好ましく、より好ましくはSiO2,SiNx,Y23,Hf23,CaHfO3である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiO2でもSiOxでもよい)。また、SiNxは水素元素を含んでいても良い。
このようなゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、ゲート絶縁膜は、ポリ(4−ビニルフェノール)(PVP)、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の2層以上積層構造を有してもよい。
●電極
ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、ZnO、SnO2等の透明電極や、Al,Ag,Cr,Ni,Mo,Au,Ti,Ta、Cu等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを2層以上積層して接触抵抗を低減したり、界面強度を向上させることが好ましい。また、ソ−ス電極、ドレイン電極の接触抵抗を低減させるため半導体の電極との界面をプラズマ処理、オゾン処理等で抵抗を調整してもよい。
(4-2)薄膜トランジスタ(電界効果型トランジスタ)の製造方法
本発明の製造方法では、上述した本発明のスパッタリングターゲットを用い、アモルファス酸化物薄膜(半導体層)を成膜する工程と、アモルファス酸化物薄膜を形成した後に70〜350℃で熱処理する工程を含むことを特徴とする。
尚、上述した薄膜トランジスタの各構成部材(層)は、本技術分野で公知の手法で形成できる。
具体的に、成膜方法としては、スプレー法、ディップ法、CVD法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。
スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法、複数の焼結ターゲットを用いコスパッタを用いる方法、合金ターゲットを用い反応性スパッタを用いる方法等が利用できる。好ましくは、複合酸化物の焼結ターゲットを用いる。RF、DCあるいはACスパッタリングなど公知のものが利用できるが、均一性や量産性(設備コスト)からDCあるいはACスパッタリングが好ましい。
形成した膜を各種エッチング法によりパターニングできる。
本発明では半導体層を、本発明のターゲットを用い、DC又はACスパッタリングにより成膜することが好ましい。DC又はACスパッタリングを用いることにより、RFスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、電界効果型トランジスタにおいて、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、S値の減少等の効果が期待できる。
また、本発明では半導体層成膜後に70〜350℃で熱処理することが好ましい。特に、半導体層と半導体の保護層を形成した後に、70〜350℃で熱処理することが好ましい。70℃以上であれば、得られるトランジスタの十分な熱安定性や耐熱性を保持することができ、十分な移動度を保持でき、S値が大きくなったり、閾値電圧が高くなるおそれもない。一方、350℃以下であれば、耐熱性のない基板も使用でき、熱処理用の設備費用がかかるおそれもない。
熱処理温度は80〜260℃がより好ましく、90〜180℃がさらに好ましく、100〜150℃が特に好ましい。特に、熱処理温度が180℃以下であれば、基板としてPEN等の耐熱性の低い樹脂基板を利用できるため好ましい。
熱処理時間は、通常1秒〜24時間が好ましいが、処理温度により調整することが好ましい。例えば、70〜180℃では、10分から24時間がより好ましく、20分から6時間がさらに好ましく、30分〜3時間が特に好ましい。180〜260℃では、6分から4時間がより好ましく、15分から2時間がさらに好ましい。260〜300℃では、30秒から4時間がより好ましく、1分から2時間が特に好ましい。300〜350℃では、1秒から1時間がより好ましく、2秒から30分が特に好ましい。
熱処理は、不活性ガス中で酸素分圧が10-3Pa以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行うことが好ましい。上記条件下だと再現性が向上する。
(4-3)薄膜トランジスタの特性
本発明の薄膜トランジスタにおいて、移動度は1cm2/Vs以上が好ましく、3cm2/Vs以上がより好ましく、8cm2/Vs以上が特に好ましい。1cm2/Vs以上であればスイッチング速度が遅くなることもなく、大画面高精細のディスプレイに用いるのに最適である。
オンオフ比は、106以上が好ましく、107以上がより好ましく、108以上が特に好ましい。
オフ電流は、2pA以下が好ましく、1pA以下がより好ましい。オフ電流が2pA以下であれば、ディスプレイのTFTとして用いた場合に十分なコントラストが得られ、良好な画面の均一性が得られる。
ゲートリーク電流は1pA以下が好ましい。1pA以下であれば、ディスプレイのTFTとして用いた場合に良好なコントラストが得られる。
閾値電圧は、通常0〜10Vであるが、0〜4Vが好ましく、0〜3Vがより好ましく、0〜2Vが特に好ましい。0V以上であればノーマリーオンとなることもなく、オフ時に電圧をかけることも必要なく、消費電力を低く抑えることができる。10V以下であれば駆動電圧が大きくなることもなく、消費電力を低く抑えることができ、移動度を低く抑えることができる。
また、S値は0.8V/dec以下が好ましく、0.3V/dec以下がより好ましく、0.25V/dec以下がさらに好ましく、0.2V/dec以下が特に好ましい。0.8V/dec以下であれば、駆動電圧を低く抑えることができ、消費電力も抑制できる。特に、有機ELディスプレイで用いる場合は、直流駆動のためS値を0.3V/dec以下にすると消費電力を大幅に低減できるため好ましい。
また、10μAの直流電圧50℃で100時間加えた前後の閾値電圧のシフト量は、1.0V以下が好ましく、0.5V以下がより好ましい。1.0V以下であれば有機ELディスプレイのトランジスタとして利用した場合、画質が変化することもない。
また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。
また、チャンネル幅Wとチャンネル長Lの比W/Lは、通常0.1〜100、好ましくは0.5〜20、特に好ましくは1〜8である。W/Lが100以下であれば漏れ電流が増えることもなく、オンオフ比が低下したりするおそれがある。0.1以上であれば電界効果移動度が低下することもなく、ピンチオフが明瞭になる。また、チャンネル長Lは通常0.1〜1000μm、好ましくは1〜100μm、さらに好ましくは2〜10μmである。0.1μm以上であれば工業的に製造が難しくまた漏れ電流が大きくなるおそれもなく、1000μm以下であれば素子が大きくなりすぎることもない。
本発明の薄膜トランジスタは、半導体層を遮光する構造を持つことが好ましい。半導体層を遮光する構造(例えば、遮光層)があれば、光が半導体層に入射した場合にキャリア電子が励起されオフ電流が高くなるおそれもない。遮光層は、300〜800nmに吸収を持つ薄膜が好ましい。遮光層は半導体層の上部、下部どちらかでも構わないが、上部及び下部の両方にあることが好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。遮光層が片側だけにある場合、遮光層が無い側から光が半導体層に照射しないよう構造上工夫する必要がある。
尚、本発明の薄膜トランジスタでは、半導体層とソース電極・ドレイン電極との間にコンタクト層を設けてもよい。コンタクト層は半導体層よりも抵抗が低いことが好ましい。コンタクト層の形成材料は、上述した半導体層と同様な組成の複合酸化物が使用できる。即ち、コンタクト層はIn,Zn及びZr等の各元素を含むことが好ましい。これらの元素を含む場合、コンタクト層と半導体層の間で元素の移動が発生することもなく、ストレス試験等を行った際に閾値電圧のシフトが大きくなるおそれもない。
コンタクト層の作製方法に特に制約はないが、成膜条件を変えて半導体層と同じ組成比のコンタクト層を成膜したり、半導体層と組成比の異なる層を成膜したり、半導体の電極とのコンタクト部分をプラズマ処理などにより抵抗を下げることで構成したり、半導体層を成膜する際に酸素分圧等の成膜条件により抵抗が低くなる層を構成してもよい。また、本発明の薄膜トランジスタでは、半導体層とゲート絶縁膜との間、及び/又は半導体層と保護層との間に、半導体層よりも抵抗の高い酸化物抵抗層を有することが好ましい。酸化物抵抗層があればオフ電流が発生することもなく、閾値電圧が負となりノーマリーオンとなることもなく、保護膜成膜やエッチングなどの後処理工程時に半導体層が変質し特性が劣化するおそれもない。
酸化物抵抗層としては、以下のものが例示できる。
・半導体膜の成膜時よりも高い酸素分圧で成膜した半導体層と同一組成の非晶質酸化物膜・半導体層と同一組成であるが組成比を変えた非晶質酸化物膜
・In及びZnを含み半導体層と異なる元素Xを含む非晶質酸化物膜
・酸化インジウムを主成分とする多結晶酸化物膜
・酸化インジウムを主成分とし、Zn、Cu、Co、Ni、Mn、Mgなどの正二価元素を1種以上ドープした多結晶酸化物膜
半導体層と同一組成であるが組成比を変えた非晶質酸化物膜や、In及びZnを含み半導体層と異なる元素Xを含む非晶質酸化物膜の場合は、In組成比が半導体層よりも少ないことが好ましい。また、元素Xの組成比が半導体層よりも多いことが好ましい。
酸化物抵抗層は、In及びZnを含む酸化物であることが好ましい。これらを含む場合、酸化物抵抗層と半導体層の間で元素の移動が発生することもなく、ストレス試験等を行った際に閾値電圧のシフトが大きくなるおそれもない。
以下、本発明の実施例を示すが、本発明は以下の実施例の態様に限定されるものではない。
(焼結実験1〜16)
比表面積15m2/gのIn23粉、比表面積14m2/gのGa23粉、及び比表面積4m2/gのZnO粉末を配合し、助剤を添加した後、ボールミルにて各原料粉末の粒度が1μm以下になるまで混合、粉砕を行った。こうして作製したスラリーを取り出して、スラリー供給速度140ml/min、熱風温度140℃、熱風量8Nm3/minの条件で、スプレードライヤを用いて急速乾燥造粒し、造粒物を冷間静水圧プレスにて3ton/cm2の圧力で成形し、成形体を得た。
次に、この成形体を大気中にて、600℃までは0.5℃/minの速度で昇温し、600〜800℃の温度範囲では1℃/minの速度で、さらに800〜1500℃の温度範囲では3℃/minの速度で昇温した。その後、1200℃にて2hの保持を行い、焼結体を得た。得られた焼結体の組成をICPで分析、下記の条件のX線回折により結晶相を確認した。
X線回折測定(XRD)
・装置:(株)リガク製Ultima−III
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
表に示した条件の他は、焼結実験1と同様に焼結実験2から15を行った。
In,Ga含有率比が特定の範囲内(Ga/(In+Zn+Ga)<In/(In+Zn+Ga))あるいは、特定の焼結温度・焼結時間(1230〜1350℃で3〜60時間、あるいは1350〜1450℃で0.5〜8時間)であると、InGa(ZnO)結晶相のみからなる焼結体が得られることが分かった。
また、焼結実験11では、X線回折で2θ=62〜63度の間に特許文献1にみられるようなピークが確認された。
なお、図1〜8に、焼結実験1、2、4〜8、11のX線回折のチャートを示す。
(焼結実験17〜20)
純度4NのIn23粉、Ga23粉、及びZnO粉(株式会社高純度化学製)を、In、Ga及びZnの原子比で1:1:1になるように秤量し、ポリアミド容器にジルコニアビーズとともに入れ、エタノールを加え、遊星ボールミル装置を用いて1時間解砕処理した。一軸加圧(100kg/cm2)によってディスク状に成形した後、大気下1300〜1700℃で2時間焼結し、1400℃でInGaO3(ZnO)を主成分とする焼結体が得られた。X線回折で詳細に見たところ2θ=62〜63度の間にピークが確認された。また、1550℃以上では、In23が主成分となっていた。1550℃以上では、InGaO3(ZnO)の生成は確認できなかった。すなわち、1300〜1700℃の範囲で焼結温度を変えただけでは、X線回折で詳細に見たところ2θ=62〜63度の間にピークの確認できない、InGaO3(ZnO)のみからなる焼結体は得られなかった。
なお、図9に、焼結実験18のX線回折のチャートを示す。
(焼結実験で作製した焼結体の評価)
焼結実験9から5で作製した焼結体を加工・バッキングプレートを付けスパッタリングターゲットとして用いて、SiO2熱酸化膜(100nm)付きSi基板上に、RFマグネトロンスパッタを用い半導体膜の膜厚が30nm、50nmの薄膜トランジスタを作製・評価した。
Ga23結晶相、ZnGa24結晶相、In23結晶相、ZnO結晶相、In23(ZnO)3結晶相、InGaO3結晶相を含まずInGa(ZnO)結晶相のみからなる焼結体をスパッタリングターゲットとしたもの(焼結実験4,5,12,13,14,15)の特性(成膜速度の変動、半導体膜組成比の変動率、薄膜トランジスタ特性の再現性・均一性)が良好であった。
また、薄膜トランジスタ特性は、In,Ga組成比率In/(In+Ga)に依存し、In/(In+Ga)が大きいもの、特に0.55以上のものの薄膜トランジスタ特性(移動度、S値)が良好であった(図10)。

結果を、以下の表1及び2にまとめる(なお、表の2θ=62〜63度の間のピークの有無の欄で「−」はピークが確認できなかったことを示す)。
Figure 2009157535
Figure 2009157535
(実施例1)
(スパッタリングターゲットの作製)
原料粉として比表面積が6m2/gである酸化インジウム粉と、比表面積が6m2/gである酸化ガリウム粉と、比表面積が6m2/gである酸化亜鉛粉を秤量し、湿式媒体攪拌ミルを使用して混合粉砕した。媒体には1mmφのジルコニアビーズを使用した。そして、粉砕後の比表面積を原料混合粉の比表面積より2m2/g増加させた後、スプレードライヤーで乾燥させて得た混合粉を金型に充填しコールドプレス機にて加圧成形し成形体を得た。得られた成形体を酸素雰囲気中1300℃の高温で8時間焼結し、仮焼工程を経ることなく焼結体が得た。得られた焼結体の組成をICPで分析したところ、原子比でIn:Ga:Zn=35:20:45であった。
この焼結体からスパッタリングターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、ターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングして、スパッタリングターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。
(スパッタリングターゲットの評価)
相対密度
・原料粉の密度から計算した理論密度とアルキメデス法で測定した焼結体の密度から下記で計算
相対密度=(アルキメデス法で測定した密度)÷(理論密度)×100 (%)平均結晶粒径
・焼結体を樹脂に包埋し、その表面を粒径0.05μmのアルミナ粒子で研磨した後、X線マイクロアナライザー(EPMA)であるJXA−8621MX(日本電子社製)により5、000倍に拡大した焼結体表面の30μm×30μm四方の枠内で観察される結晶粒子の最大径を測定した。
バルク抵抗
・抵抗率計(三菱化学(株)製、ロレスタ)を使用し四探針法(JIS R 1637)に基づき測定、10箇所の平均値をバルク抵抗値とした
バルク抵抗の均一性
・同一ターゲット表面10箇所のバルク抵抗を測定し、最大値と最小値の比(最大値/最小値)を測定した。その結果、均一性の良い方から順に、5以内:◎、10以内:○、20以内:△、20より大:×として、4段階で評価した。
X線回折測定(XRD)
・装置:(株)リガク製Ultima−III
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
ノジュール発生
スパッタリングターゲットを、DCマグネトロンスパッタリング装置に装着し、雰囲気としては、アルゴンガスに3%の水素ガスを添加した混合ガスを用いて、30時間連続してスパッタリングを行った。この場合のスパッタ条件は、圧力3×10-1Pa、到達圧力5×10-4Pa、基板温度25℃、投入電力100Wとした。なお、雰囲気ガスに添加した水素ガスは、ノジュールの発生を促進するためである。
そして、スパッタリング後のターゲット表面の変化を実体顕微鏡により50倍に拡大して観察し、視野3mm2中に発生した20μm以上のノジュールについて数平均を計測する方法を採用した。その結果、ここで用いたスパッタリングターゲットの表面には、ノジュール発生は観察されなかった。
(成膜速度の評価)
成膜速度の変動(均一性):連続40バッチ分における成膜速度の最大値と最小値の比(最大値/最小値)を測定した。その結果、TFT特性の均一性の良い方から順に、1.03以内:◎、1.05以内:○、1.10以内:△、1.10より大:×として、4段階で評価した。
なお、成膜速度は、触針式表面形状測定器Dectak(アルバック(株)社製)で測定した膜厚を成膜時間で割ることで求めた。
(TFTの作製)
次に、このターゲットを活性層の成膜に用い逆スタガ型TFT(薄膜トランジスタ)を作製した。
基板はガラス基板Corning 1737を用いる。まず、基板上に電子ビーム蒸着法により、厚さ5nmのTiと厚さ50nmのAuと厚さ5nmのTiをこの順で積層する。積層した膜をフォトリソグラフィー法とリフトオフ法を用いることにより、ゲート電極を形成する。ここでTiは密着層として用いている。
さらにその上に、厚さ200nmのSiO2膜をTEOS−CVD法により成膜し、ゲート絶縁層を形成する。なお、ゲート絶縁層の成膜はスパッタ法でもよいが、TEOS−CVD法やPECVD法などのCVD法が好ましい。スパッタ法ではオフ電流が高くなるおそれがある。
続いて、DCマグネトロンスパッタ法により、上記の焼結体をターゲットとして、チャネル層として厚さ30nmのIn−Ga−Zn−O酸化物半導体を堆積する。さらにその上にスパッタ法によりエッチングストッパー層(保護膜)としてSiO2膜を堆積する。なお、保護膜の成膜方法はCVD法でもよい。
本実施例では、投入RFパワーは200Wとしている。成膜時の雰囲気は、全圧0.4Paであり、その際のガス流量比はAr:O2=95:5である。また、基板温度は25℃である。
堆積させたIn−Ga−Zn−O酸化物半導体にフォトリソグラフィー法とエッチング法を用いることにより、適当な大きさに加工する。
それぞれの素子の上に厚さ5nmのTiと厚さ50nmのAuと厚さ5nmのTiをこの順で積層し、フォトリソグラフィー法とリフトオフ法により、ソース電極およびドレイン電極を形成する。
素子は大気中300℃で60分間熱処理を行う。
(TFTの評価)
移動度、S値、オンオフ比、TFT特性の再現性、TFT特性の均一性を評価し、表にまとめた。
なお、評価は下記の方法で行った。
移動度・S値・オンオフ比:半導体パラメーターアナライザー(ケースレー4200)を用い、ドライ窒素中・室温・遮光環境下で測定した。
TFT特性の再現性:連続40バッチ分における第1バッチと第40バッチの平均電界効果移動度の比(第1バッチ/第40バッチ)を測定した。その結果、TFT特性の再現性の良い方から順に、1.10以内:◎、1.20以内:○、1.50以内:△、1.50より大:×として、4段階で評価した。
TFT特性の均一性:同一パネル内のVg=5Vにおけるオン電流の最大値と最小値の比(最大値/最小値)を測定した。その結果、TFT特性の均一性の良い方から順に、1.05以内:◎、1.10以内:○、1.20以内:△、1.20より大:×として、4段階で評価した。
(実施例2〜16、比較例1〜9)
組成及び作製条件を表の通りとした他は、実施例1と同様に作製及び評価を行った。
(実施例17)
(スパッタリングターゲットの作製)
原料粉としてメジアン径(d50)が1.5μmである酸化インジウム粉、メジアン径(d50)が1.5μmである酸化ガリウム粉、メジアン径(d50)が1.0μmである酸化亜鉛粉を秤量し、湿式媒体攪拌ミルを使用して混合粉砕した。そして粉砕後の平均メジアン径(d50)を0.8μmとした後、スプレードライヤーで乾燥させて得た混合粉を金型に充填しコールドプレス機にて加圧成形し、さらに酸素雰囲気中1300℃の高温で20時間焼結した。これによって、実施例1と同様に仮焼工程を行うことなくスパッタリングターゲット用焼結体を得ることができた。ICPで分析したところ、焼結体の酸素を除く組成比は、原子比で、In:Ga:Zn=35:23:42であった。
この焼結体からターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、スパッタリングターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてスパッタリングターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例18)
(スパッタリングターゲットの作製)
4N相当のIn23粉、Ga23粉、ZnO粉を調合して、湿式混合し、乾燥後、1100℃で仮焼した。仮焼後、平均粒径1μmとなるまで湿式微粉砕し造粒した粉を成形型に充填し、冷間加圧成形( CIP成形) した後、酸素雰囲気下、温度1300℃で20時間、常圧焼結を行いスパッタリングターゲット用焼結体を得ることができた。ICPで分析したところ、焼結体の酸素を除く組成比は、原子比で、In:Ga:Zn=35:23:42であった。
この焼結体からスパッタリングターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のスパッタリングターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、ターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてスパッタリングターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例19)
(スパッタリングターゲットの作製)
酸化インジウム粉、酸化ガリウム粉、酸化亜鉛粉を大気下800〜1100℃で焼成後、秤量し混合した。その後、酸素下1250℃で7日間焼成して複合酸化物粉を得た。湿式媒体攪拌ミルを使用して、複合酸化物粉を混合粉砕して、平均メジアン径(d50)を0.8μmとした後、スプレードライヤーで乾燥させて得た混合粉を金型に充填しコールドプレス機にて加圧成形した。成形体は、X線回折によりInGaO3(ZnO)のホモロガス結晶構造を持つ複合酸化物を含んでおり、X線回折で2θ=62〜63度の間のピークが確認できなかった。さらに酸素雰囲気中1400°Cの高温で2時間焼結した。これによって、スパッタリングターゲット用焼結体を得ることができた。ICPで分析したところ、焼結体の酸素を除く組成比は、原子比で、In:Ga:Zn=33:33:34であった。焼結体は、X線回折によりInGaO3(ZnO)のホモロガス結晶構造のみを含んでおり、X線回折において、2θ=62〜63度の間のピークは確認されなかった。
この焼結体からターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、スパッタリングターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてスパッタリングターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例20)
焼結温度を1300℃、焼結時間を20時間とした他は実施例18同様にターゲットを作製した。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例21)
Snを500ppm含ませた他は実施例18同様にターゲットを作製した。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例22)
(スパッタリングターゲットの作製)
酸化インジウム粉、酸化ガリウム粉、酸化亜鉛粉を大気下800〜1000℃で焼成後、秤量し混合した。その後、酸素下1250℃7日間焼成し複合酸化物粉を得た。複合酸化物粉は、X線回折によりInGaO3(ZnO)のホモロガス結晶構造を持っていた。得られた複合酸化物粉を加圧成形しながら、100〜1000A/cm2の電流を5分〜1時間流し放電プラズマ焼結(SPS)を行った。
これによって、スパッタリングターゲット用焼結体を得ることができた。ICPで分析したところ、焼結体の酸素を除く組成比は、原子比で、In:Ga:Zn=33:33:34であった。
この焼結体からターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、スパッタリングターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例23)
(スパッタリングターゲットの作製)
酸化インジウム粉、酸化ガリウム粉、酸化亜鉛粉を大気下800〜1000℃で焼成後、秤量し混合した。その後、酸素下1250℃7日間焼成し複合酸化物粉を得た。複合酸化物粉は、X線回折によりInGaO3(ZnO)のホモロガス結晶構造を持っていた。得られた複合酸化物粉を成形型内で加圧成形しながら焼結させた(ホットプレス法)。
これによって、スパッタリングターゲット用焼結体を得ることができた。ICPで分析したところ、焼結体の酸素を除く組成比は、原子比で、In:Ga:Zn=33:33:34であった。
この焼結体からターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、スパッタリングターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてスパッタリングターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(実施例24)
原料粉として比表面積が6m2/gである酸化インジウム粉と、比表面積が6m2/gである酸化ガリウム粉と、比表面積が6m2/gである酸化亜鉛粉を秤量し、湿式媒体攪拌ミルを使用して混合粉砕した。媒体には1mmφのジルコニアビーズを使用した。そして、粉砕後の比表面積を原料混合粉の比表面積より2m2/g増加させた後、スプレードライヤーで乾燥させて混合粉を得た。1200℃10時間の仮焼、及びボールミルによる粉砕を5回繰り返した。なお粉砕は平均粒径が0.01〜3.0μmに入るよう行った。
その後、金型に充填しコールドプレス機にて加圧成形し成形体を得た。成形体はIn,Zn,Gaを含む複合酸化物InGaO3(ZnO)を含んでいた。
得られた成形体を酸素雰囲気中1400℃の高温で2時間焼結し、焼結体が得た。得られた焼結体の組成をICPで分析したところ、原子比でIn:Ga:Zn=1:1:1であった。
この焼結体からスパッタリングターゲット用焼結体を切り出した。スパッタリングターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さRa5μm以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数25〜300KHzの間で25KHz刻みに12種類の周波数を多重発振させて3分間超音波洗浄を行なった。この後、ターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングして、スパッタリングターゲットとした。スパッタリングターゲットの表面粗さは、Ra≦0.5μmであり、方向性のない研削面を備えていた。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
(比較例1〜3、5〜10)
焼結温度を、焼結時間、組成を表の通りとした他は実施例1同様にスパッタリングターゲットを作製した。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
比較例8のスパッタリングターゲットを用い、実施例1同様のノジュール発生の試験を行った。ターゲットの表面に23個のノジュールが観測された。
(比較例4)
比表面積10.5m2/gのIn23粉および比表面積11.2m2/gのGa23粉をそれぞれ25mol% 、比表面積8.5m2/gのZnO粉末を50mol% となるように配合し、ビーズミルにて各原料粉末の粒度が1μm以下になるまで混合、粉砕を行った。なお、混合、粉砕を行う際に、バインダーとしてポリビニルアルコールを1 質量% 添加した。なお、比表面積の測定は(株) マウンテック社製、M a c s o r b H M m o d e l - 1 2 0 8で行った。こうして作製したスラリーを取り出して、スラリー供給速度140ml/min、熱風温度140℃ 、熱風量8Nm3/minの条件で、スプレードライヤを用いて急速乾燥造粒し、造粒物を冷間静水圧プレスにて3ton/cm2の圧力で成形し成形体を得た。
次に、この成形体を大気中にて、600℃ までは0.5℃ /minの速度で昇温し、酸素ガスを10L/minの流速で導入しながら、600〜800℃ までは1℃/minの速度で、さらに800〜1300℃の温度範囲では3℃/minの速度で昇温した。その後、1300℃ にて20hの保持を行い、焼結体を得た。
X 線回折結果からは、この焼結体の結晶構造はInGaO3(ZnO)で表されるホモロガス結晶構造であることがわかった。また、詳細に確認したところ、Ga23に起因する回折ピークは検出されなかったが、2θ=62〜63度の間にピークが確認できた。
その後、実施例1と同様にスパッタリングターゲットの評価、成膜速度の評価、TFTの作製・評価を行った。
実施例及び比較例の結果を、以下の表3から5にまとめる(なお、表のピークの有無の欄で「−」はピークが確認できなかったことを示す)。
Figure 2009157535
Figure 2009157535
Figure 2009157535
上記表にまとめるように、本発明の範囲にある実施例の焼結体(ターゲット)は、相対密度、バルク抵抗の均一性に優れ、成膜時の成膜速度の変動が少なく、ノジュールの発生が少ない。また、実施例の焼結体(ターゲット)を用いた成膜した半導体膜の含有比率の変動率が小さく、薄膜トランジスタの再現性、均一性は良好である。
焼結実験1で得られた焼結体の、X線回折のチャート 焼結実験2で得られた焼結体の、X線回折のチャート 焼結実験4で得られた焼結体の、X線回折のチャート 焼結実験5で得られた焼結体の、X線回折のチャート 焼結実験6で得られた焼結体の、X線回折のチャート 焼結実験7で得られた焼結体の、X線回折のチャート 焼結実験8で得られた焼結体の、X線回折のチャート 焼結実験11で得られた焼結体の、X線回折のチャート 焼結実験18で得られた焼結体の、X線回折のチャート In,Ga比とトランジスタ特性

Claims (17)

  1. InGaO3(ZnO)で表されるホモロガス結晶構造を有する化合物を含む酸化物焼結体からなり、
    X線回折で2θ=62〜63度の間のピークが、InGaO3(ZnO)の最大ピークの3%以下である、スパッタリングターゲット。
  2. InGaO3(ZnO)で表されるホモロガス結晶構造のみを示す酸化物焼結体からなる、請求項1に記載のスパッタリングターゲット。
  3. 正四価以上の元素を100〜10000ppm含む、請求項1又は2に記載のスパッタリングターゲット。
  4. 酸素を除く原子比が下記の式を満たす、請求項1〜3のいずれか1項に記載のスパッタリングターゲット。
    0.20≦In/(In+Zn+Ga)≦0.60
    0.10≦Ga/(In+Zn+Ga)
    0.10≦Zn/(In+Zn+Ga)
  5. 前記酸化物焼結体の相対密度が95%以上、平均結晶粒径が20μm以下、バルク抵抗が20mΩcm以下である、請求項1〜4のいずれか1項に記載のスパッタリングターゲット。
  6. 複合酸化物を含む酸化物の成形体を焼結する工程を含む、In,Zn,Gaを含む酸化物焼結体からなる請求項1〜5のいずれか1項に記載のスパッタリングターゲットを製造する方法。
  7. 複合酸化物がIn,Zn,Gaを含む、請求項6に記載の方法。
  8. 成形体が、InとZnを含む複合酸化物、InとGaを含む複合酸化物、あるいはGaとZnを含む複合酸化物から選ばれた1以上の複合酸化物を含む、請求項6に記載の方法。
  9. 複合酸化物粉末を成形する工程を含む、請求項1〜5のいずれか1項に記載のスパッタリングターゲットを製造する方法。
  10. 成形する工程時に、加圧成形しながら同時に焼結することを特徴とする、請求項9に記載の方法。
  11. 酸素を除く原子比が下記の式を満たす成形体を焼結する工程を含む、In,Zn,Gaを含む酸化物焼結体からなる請求項1〜5のいずれか1項に記載のスパッタリングターゲットを製造する方法。
    Ga/(In+Zn+Ga)<In/(In+Zn+Ga)
  12. 酸素を除く原子比が下記の式を満たす成形体を焼結する工程を含む、請求項11に記載の方法。
    0.51≦In/(In+Ga)≦0.86
    0.20≦In/(In+Zn+Ga)≦0.60
    0.10≦Ga/(In+Zn+Ga)≦0.45
  13. 原料粉を成形して成形体を得る工程、
    得られた成形体を1230〜1350℃で3〜60時間、
    あるいは1350〜1450℃で0.5〜8時間
    焼結する工程を含む、請求項11〜12のいずれか1項に記載の方法。
  14. 酸素含有雰囲気中で焼結する、請求項11〜13のいずれか1項に記載の方法。
  15. 請求項1〜5のいずれか1項に記載のスパッタリングターゲットを用いたスパッタリング法で比抵抗10-1〜108Ωcmの非晶質酸化物半導体膜を形成する、非晶質酸化物半導体膜の形成方法。
  16. 前記非晶質酸化物半導体膜を薄膜トランジスタのチャネル層として形成する、請求項15に記載の非晶質酸化物半導体膜の形成方法。
  17. InGaO3(ZnO)で表されるホモロガス結晶構造を有する化合物を含む酸化物焼結体からなり、Ga23結晶相、ZnGa24結晶相、In23結晶相、ZnO結晶相、In23(ZnO)3結晶相、InGaO3結晶相を含まないスパッタリングターゲット。
JP2010518069A 2008-06-27 2009-06-26 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法 Pending JPWO2009157535A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008169165 2008-06-27
JP2008169165 2008-06-27
PCT/JP2009/061702 WO2009157535A1 (ja) 2008-06-27 2009-06-26 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015052521A Division JP5928856B2 (ja) 2008-06-27 2015-03-16 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009157535A1 JPWO2009157535A1 (ja) 2011-12-15
JPWO2009157535A6 true JPWO2009157535A6 (ja) 2011-12-15

Family

ID=41444595

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010518069A Pending JPWO2009157535A1 (ja) 2008-06-27 2009-06-26 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP2015052521A Active JP5928856B2 (ja) 2008-06-27 2015-03-16 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015052521A Active JP5928856B2 (ja) 2008-06-27 2015-03-16 InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法

Country Status (6)

Country Link
US (1) US8795554B2 (ja)
JP (2) JPWO2009157535A1 (ja)
KR (1) KR20110027805A (ja)
CN (1) CN102131953B (ja)
TW (1) TWI473896B (ja)
WO (1) WO2009157535A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789322B (zh) * 2009-09-16 2018-09-28 株式会社半导体能源研究所 半导体器件及其制造方法
KR20130026404A (ko) 2009-09-24 2013-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5591523B2 (ja) * 2009-11-19 2014-09-17 出光興産株式会社 長期成膜時の安定性に優れたIn−Ga−Zn−O系酸化物焼結体スパッタリングターゲット
KR101750126B1 (ko) * 2010-01-20 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 액정 표시 장치
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5740169B2 (ja) * 2010-02-19 2015-06-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
DE112011101410B4 (de) * 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2012052227A (ja) * 2010-08-05 2012-03-15 Mitsubishi Materials Corp スパッタリングターゲットの製造方法およびスパッタリングターゲット
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5685428B2 (ja) * 2010-12-02 2015-03-18 太平洋セメント株式会社 Igzo焼結体及びその製造方法
JP5705642B2 (ja) * 2011-05-10 2015-04-22 出光興産株式会社 In−Ga−Zn系酸化物スパッタリングターゲット及びその製造方法
KR20180064565A (ko) * 2011-06-08 2018-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP5301021B2 (ja) * 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130341180A1 (en) * 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
JP6070171B2 (ja) * 2012-12-25 2017-02-01 東ソー株式会社 Igzo焼結体およびスパッタリングターゲット
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5883990B2 (ja) * 2013-03-29 2016-03-15 Jx金属株式会社 Igzoスパッタリングターゲット
JP2014224035A (ja) * 2013-04-19 2014-12-04 住友化学株式会社 In−Ga−Zn系複合酸化物焼結体の製造方法
JPWO2014171545A1 (ja) * 2013-04-19 2017-02-23 住友化学株式会社 In−Ga−Zn系複合酸化物焼結体およびその製造方法
JP2014224036A (ja) * 2013-04-19 2014-12-04 住友化学株式会社 In−Ga−Zn系複合酸化物焼結体の製造方法
CA2920490C (en) * 2013-08-09 2021-04-20 Sumitomo Seika Chemicals Co., Ltd. Oxide semiconductor layer and production method therefor, oxide semiconductor precursor, oxide semiconductor layer, semiconductor element, and electronic device
JP6392776B2 (ja) * 2013-11-06 2018-09-19 三井金属鉱業株式会社 スパッタリングターゲット
JP6305775B2 (ja) * 2014-01-28 2018-04-04 Jx金属株式会社 酸化物焼結体、酸化物半導体膜及び薄膜トランジスタ
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP6158129B2 (ja) * 2014-03-28 2017-07-05 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
CN105209405B (zh) * 2014-03-28 2017-07-11 吉坤日矿日石金属株式会社 氧化物烧结体和包含该氧化物烧结体的溅射靶
CN103996717B (zh) 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN106103380A (zh) * 2014-05-23 2016-11-09 住友金属矿山株式会社 氧化物烧结体、溅射用靶及使用该靶得到的氧化物半导体薄膜
WO2016017605A1 (ja) * 2014-07-31 2016-02-04 住友化学株式会社 酸化物焼結体
CN114512547A (zh) 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
JP6078189B1 (ja) * 2016-03-31 2017-02-08 Jx金属株式会社 Izo焼結体スパッタリングターゲット及びその製造方法
CN109196626A (zh) * 2016-05-26 2019-01-11 住友化学株式会社 金属氮氧化物半导体膜的制造方法及金属氮氧化物半导体膜
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
KR20180045155A (ko) * 2016-10-25 2018-05-04 한밭대학교 산학협력단 스퍼터링 타겟 및 투명 도전막의 제조방법
JP6724057B2 (ja) * 2018-03-30 2020-07-15 Jx金属株式会社 スパッタリングターゲット部材
JP6511209B1 (ja) * 2018-04-18 2019-05-15 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび酸化物薄膜の製造方法
JP7282766B2 (ja) * 2018-06-19 2023-05-29 三井金属鉱業株式会社 酸化物焼結体およびスパッタリングターゲット
JP6722736B2 (ja) * 2018-09-21 2020-07-15 Jx金属株式会社 焼結体および、スパッタリングターゲット
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
CN109659426B (zh) * 2018-12-14 2020-12-22 昆明理工大学 一种超晶格结构热功能陶瓷材料及其制备方法与应用
CN109813741B (zh) * 2019-04-03 2021-11-19 广西壮族自治区冶金产品质量检验站 采用x射线衍射法对掺锡氧化铟粉进行物相分析的方法
CN111013562B (zh) * 2019-11-20 2023-03-31 西安建筑科技大学 一种不同形貌ZnO/In(OH)3复合光催化剂的制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Hoya株式会社 導電性酸化物およびそれを用いた電極
JP3644647B2 (ja) 1995-04-25 2005-05-11 Hoya株式会社 導電性酸化物およびそれを用いた電極
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
EP2278041B1 (en) * 2001-08-02 2012-05-23 Idemitsu Kosan Co., Ltd. Sputtering target and transparent conductive film obtainable by the target
US20040222089A1 (en) * 2001-09-27 2004-11-11 Kazuyoshi Inoue Sputtering target and transparent electroconductive film
DE60329638D1 (de) * 2002-08-02 2009-11-19 Idemitsu Kosan Co Sputtertarget, Sinterkörper, unter deren Verwendung gebildeter leitfähiger Film, organische EL-Vorrichtung und für diesen verwendetes Substrat
JP4793773B2 (ja) * 2003-03-04 2011-10-12 Jx日鉱日石金属株式会社 スパッタリングターゲットの製造方法
KR100753328B1 (ko) * 2003-03-04 2007-08-29 닛코킨조쿠 가부시키가이샤 스퍼터링 타겟트, 광 정보기록 매체용 박막 및 그 제조방법
JP4628685B2 (ja) 2004-02-17 2011-02-09 Jx日鉱日石金属株式会社 光情報記録媒体用スパッタリングターゲット及び光情報記録媒体
JP4488184B2 (ja) * 2004-04-21 2010-06-23 出光興産株式会社 酸化インジウム−酸化亜鉛−酸化マグネシウム系スパッタリングターゲット及び透明導電膜
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4816116B2 (ja) * 2006-02-08 2011-11-16 住友金属鉱山株式会社 スパッタリングターゲット用酸化物焼結体および、それを用いて得られる酸化物膜、それを含む透明基材
JP5205696B2 (ja) * 2006-02-24 2013-06-05 住友金属鉱山株式会社 酸化ガリウム系焼結体およびその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4249769B2 (ja) * 2006-08-31 2009-04-08 エルピーダメモリ株式会社 Dll回路及びこれを備える半導体装置
EP2096188B1 (en) * 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target

Similar Documents

Publication Publication Date Title
JP5928856B2 (ja) InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP6314198B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP5288142B2 (ja) 酸化物薄膜用スパッタリングターゲットおよびその製造法
JPWO2009157535A6 (ja) InGaO3(ZnO)結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
JP5288141B2 (ja) スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP5145513B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP5096250B2 (ja) 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
US9767998B2 (en) Sputtering target
JPWO2009142289A6 (ja) スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP2010045263A (ja) 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP5767015B2 (ja) 薄膜トランジスタ
TW201431792A (zh) 濺鍍靶材、氧化物半導體薄膜及其等之製造方法
TW201428120A (zh) 濺鍍靶材、氧化物半導體薄膜及其製造方法
TW201435120A (zh) 濺鍍靶、氧化物半導體薄膜及彼等之製造方法