TWI636959B - Sputtering target, oxide semiconductor film, and the like - Google Patents

Sputtering target, oxide semiconductor film, and the like Download PDF

Info

Publication number
TWI636959B
TWI636959B TW102137810A TW102137810A TWI636959B TW I636959 B TWI636959 B TW I636959B TW 102137810 A TW102137810 A TW 102137810A TW 102137810 A TW102137810 A TW 102137810A TW I636959 B TWI636959 B TW I636959B
Authority
TW
Taiwan
Prior art keywords
sputtering
target
thin film
sputtering target
oxide semiconductor
Prior art date
Application number
TW102137810A
Other languages
English (en)
Other versions
TW201431792A (zh
Inventor
江端一晃
但馬望
Original Assignee
日商出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商出光興產股份有限公司 filed Critical 日商出光興產股份有限公司
Publication of TW201431792A publication Critical patent/TW201431792A/zh
Application granted granted Critical
Publication of TWI636959B publication Critical patent/TWI636959B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本發明之濺鍍靶材包含含有銦元素(In)、錫元素(Sn)、鋅元素(Zn)及鋁元素(Al)之氧化物，且含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石結構化合物。

Description

濺鍍靶材、氧化物半導體薄膜及其等之製造方法
本發明係關於一種濺鍍靶材、氧化物半導體薄膜及其等之製造方法。
薄膜電晶體(TFT，Thin Film Transistor)等場效型電晶體被廣泛用作半導體記憶體積體電路之單元電子元件、高頻信號放大元件、液晶驅動用元件等，為目前最多被實用之電子器件。其中，隨著近年來顯示裝置突飛猛進之發展，於液晶顯示裝置(LCD，Liquid Crystal Display)、電致發光顯示裝置(EL，Electro Luminescence)、場發射顯示器(FED，Field Emission Display)等各種顯示裝置中，作為對顯示元件施加驅動電壓而驅動顯示裝置之開關元件，大多使用TFT。
作為場效型電晶體之主要構件的半導體層(通道(channel)層)之材料最廣泛使用矽半導體化合物。一般而言，於需要高速動作之高頻放大元件或積體電路用元件等中使用矽單晶。另一方面，於液晶驅動用元件等中，根據大面積化之要求而使用非晶性矽半導體(非晶矽)。
雖然非晶矽之薄膜可於相對較低之溫度下形成，但與結晶性之薄膜相比開關速度緩慢，故而於用作驅動顯示裝置之開關元件時，存在無法追隨高速之影像顯示之情形。具體而言，解像度為VGA(Video Graphics Array，視頻圖形陣列)之液晶電視可使用遷移率為0.5~1cm2/Vs之非晶矽，但若解像度成為SXGA(Super Extended Graphics Array，超延伸圖形陣列)、UXGA(Ultra Extended Graphics Array，超 擴展圖形陣列)、QXGA(Quantum Extended Graphics Array，量子延伸圖形陣列)或其以上，則要求2cm2/Vs以上之遷移率。又，若為了提高畫質而增大驅動頻率，則需要進而高之遷移率。
另一方面，雖然結晶性之矽系薄膜之遷移率較高，但存在製造時需要巨大之能量與步驟數等問題、或難以大面積化之問題。例如於將矽系薄膜結晶化時，需要800℃以上之高溫或使用昂貴之設備之雷射退火。又，關於結晶性之矽系薄膜，通常TFT之元件構成被限定為頂閘極(top gate)構成，故而難以進行遮罩片數之削減等成本縮減。
為了解決此種問題，業界正對使用包含氧化銦、氧化鋅及氧化鎵之氧化物半導體膜之薄膜電晶體進行研究。一般而言，氧化物半導體薄膜之製作係利用使用包含氧化物燒結體之靶材(濺鍍靶材)之濺鍍而進行。
例如已知有包含通式In2Ga2ZnO7、InGaZnO4所表示之顯示同型結晶結構之化合物之靶材(專利文獻1、2及3)。然而，關於該靶材，為了增大燒結密度(相對密度)，必須於氧化環境中進行燒結，但於該情形時，為了降低靶材之電阻，燒結後需要高溫下之還原處理。又，若長期使用靶材，則存在如下問題：所獲得之膜之特性或成膜速度大幅變化，產生因InGaZnO4或In2Ga2ZnO7之異常成長引起之異常放電，成膜時經常產生微粒等。若頻繁產生異常放電，則電漿放電狀態變得不穩定，未進行穩定之成膜而對膜特性造成不良影響。
另一方面，亦提出有使用不含鎵而包含氧化銦及氧化鋅之非晶質氧化物半導體膜的薄膜電晶體(專利文獻4)。然而，存在若不提高成膜時之氧分壓，則無法實現TFT之常斷開(normally off)動作等問題。
又，業界正對於以氧化錫作為主成分之In2O3-SnO2-ZnO系氧化物中含有Ta或Y、Si等添加元素之光資訊記錄媒體之保護層用之濺鍍靶 材進行研究(專利文獻5及6)。然而，該等靶材並非氧化物半導體用，又，存在容易形成絕緣性物質之凝集體，電阻值會升高，或容易產生異常放電之問題。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開平8-245220號公報
專利文獻2：日本專利特開2007-73312號公報
專利文獻3：國際公開第2009/084537號說明書
專利文獻4：國際公開第2005/088726號說明書
專利文獻5：國際公開第2005/078152號說明書
專利文獻6：國際公開第2005/078153號說明書
本發明之目的在於提供一種高密度且低電阻之濺鍍靶材。
本發明之另一目的在於提供一種具有高場效遷移率及高可靠性之薄膜電晶體。
根據本發明，提供以下之濺鍍靶材等。
1.一種濺鍍靶材，其包含含有銦元素(In)、錫元素(Sn)、鋅元素(Zn)及鋁元素(Al)之氧化物，且含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石(spinel)結構化合物。
2.如1記載之濺鍍靶材，其中於上述In2O3(ZnO)n所表示之同型結構化合物中固溶有Al。
3.如1或2記載之濺鍍靶材，其中上述In2O3(ZnO)n所表示之同型結構化合物係選自In2Zn7O10所表示之同型結構化合物、In2Zn5O8所表示之同型結構化合物、In2Zn4O7所表示之同型結構化合物、In2Zn3O6所表示之同型結構化合物及In2Zn2O5所表示之同型結構化合物中之1種以上。
4.如1至3中任一項記載之濺鍍靶材，其不含In2O3所表示之方鐵錳礦(bixbyite)結構化合物。
5.如1至4中任一項記載之濺鍍靶材，其滿足下述式(1)~(4)之原子比，0.08≦In/(In+Sn+Zn+Al)≦0.50 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.30 (2)
0.30≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.30 (4)
(式中，In、Sn、Zn及Al分別表示濺鍍靶材中之銦元素、錫元素、鋅元素及鋁元素之原子比)。
6.如1至5中任一項記載之濺鍍靶材，其相對密度為98%以上。
7.如1至6中任一項記載之濺鍍靶材，其體積比電阻為5mΩcm以下。
8.一種濺鍍靶材之製造方法，其包括：混合步驟，其混合1種以上之化合物而製備至少含有銦元素(In)、鋅元素(Zn)、錫元素(Sn)及鋁元素(Al)之混合物；成形步驟，其將所製備之混合物成形而獲得成形體；及燒結步驟，其燒結上述成形體；且上述燒結步驟中，將含有銦元素、鋅元素、錫元素及鋁元素之氧化物之成形體以於700至1400℃設平均升溫速度為0.1~0.9℃/分鐘，並於1200~1650℃保持5~50小時而進行燒結。
9.如8記載之濺鍍靶材之製造方法，其中將400℃以上且未達700℃之第1平均升溫速度設為0.2~1.5℃/分鐘，將700℃以上且未達1100℃之第2平均升溫速度設為0.15~0.8℃/分鐘，將1100℃以上且1400℃以下之第3平均升溫速度設為0.1~0.5℃/分鐘，且上述第1~第3平均升溫速度之關係滿足第1平均升溫速度>第2 平均升溫速度>第3平均升溫速度。
10.一種氧化物半導體薄膜，其係使用如1至7中任一項記載之濺鍍靶材，並藉由濺鍍法進行成膜而成。
11.一種氧化物半導體薄膜之製造方法，其係於含有選自水蒸氣、氧氣及一氧化二氮氣體中之1種以上與稀有氣體之混合氣體之環境下，利用濺鍍法以如1至7中任一項記載之濺鍍靶材進行成膜。
12.如11記載之氧化物半導體膜之製造方法，其中上述混合氣體為至少含有稀有氣體及水蒸氣之混合氣體。
13.如12記載之氧化物半導體薄膜之製造方法，其中上述混合氣體所含之水蒸氣之比率以分壓比計為0.1%~25%。
14.如11至13中任一項記載之氧化物半導體薄膜之製造方法，其中將基板依序搬送至與在真空腔室內隔開特定間隔而並排設置之3片以上之上述濺鍍靶材相對向之位置，自交流電源對上述各靶材交替施加負電位及正電位，一面於使至少一個來自交流電源之輸出於該交流電源分支而連接之2片以上之靶材之間進行施加電位之靶材之切換，一面於靶材上產生電漿，從而於基板表面成膜。
15.如14記載之氧化物半導體薄膜之製造方法，其中將上述交流電源之交流功率密度設為3W/cm2以上且20W/cm2以下。
16.如14或15記載之氧化物半導體薄膜之製造方法，其中上述交流電源之頻率為10kHz~1MHz。
17.一種薄膜電晶體，其具有藉由如11至16中任一項記載之氧化物半導體薄膜之製造方法而成膜之氧化物半導體薄膜作為通道層。
18.如17記載之薄膜電晶體，其場效遷移率為15cm2/Vs以上。
19.一種顯示裝置，其具備如17或18記載之薄膜電晶體。
根據本發明，可提供一種高密度且低電阻之濺鍍靶材。
根據本發明，可提供一種具有高場效遷移率及高可靠性之薄膜 電晶體。
17a‧‧‧交流電源
17b‧‧‧交流電源
17c‧‧‧交流電源
31a‧‧‧靶材
31b‧‧‧靶材
31c‧‧‧靶材
31d‧‧‧靶材
31e‧‧‧靶材
31f‧‧‧靶材
40a‧‧‧磁場形成機構
40b‧‧‧磁場形成機構
40c‧‧‧磁場形成機構
40d‧‧‧磁場形成機構
40e‧‧‧磁場形成機構
40f‧‧‧磁場形成機構
圖1係表示本發明之一實施形態所使用之濺鍍裝置的圖。
圖2係表示實施例1中獲得之燒結體之X射線繞射圖的圖。
圖3係表示實施例2中獲得之燒結體之X射線繞射圖的圖。
圖4係表示實施例3中獲得之燒結體之X射線繞射圖的圖。
圖5係表示實施例18中獲得之燒結體之X射線繞射圖的圖。
圖6係表示實施例19中獲得之燒結體之X射線繞射圖的圖。
圖7係表示實施例20中獲得之燒結體之X射線繞射圖的圖。
圖8係表示實施例21中獲得之燒結體之X射線繞射圖的圖。
圖9係表示實施例22中獲得之燒結體之X射線繞射圖的圖。
以下，對本發明之濺鍍靶材等詳細進行說明，但本發明並不限定於下述實施形態及實施例。
[濺鍍靶材]
本發明之濺鍍靶材包含含有銦元素(In)、錫元素(Sn)、鋅元素(Zn)及鋁元素(Al)之氧化物，且含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石結構化合物。
藉由濺鍍靶材含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物，可提高靶材之相對密度，可使靶材之比電阻降低，抑制異常放電。
同型結晶結構係包含重疊有若干層不同物質之結晶層之具有長週期之「自然超晶格」結構的結晶。於結晶週期或薄膜層之厚度為奈米程度之情形時，同型結構化合物可表現出與單一物質或經均勻混合之混晶之性質不同之固有特性。
靶材所含之In2O3(ZnO)n所表示之同型結構化合物可為單獨1種或 亦可為2種以上之混合物。
關於In2O3(ZnO)n所表示之同型結構化合物，例如於n為整數之情形時，較佳為n為2~15，更佳為n為2~10，進而較佳為n為2~7，最佳為n為2~5。
即，In2O3(ZnO)n所表示之同型結構化合物最佳為選自In2Zn5O8所表示之同型結構化合物、In2Zn4O7所表示之同型結構化合物、In2Zn3O6所表示之同型結構化合物及In2Zn2O5所表示之同型結構化合物中之1種以上。
靶材中之同型結構化合物可藉由X射線繞射而確認，例如可根據自將靶材粉碎所得之粉末或靶材所直接測定之X射線繞射圖案與根據組成比所假設之同型相之結晶結構X射線繞射圖案一致而確認。具體而言，可根據與自JCPDS(Joint Committee of Powder Diffraction Standards，粉末繞射標準聯合委員會)卡、或ICSD(The Inorganic Crystal Structure Database，無機結晶結構資料庫)所獲得之同型相之結晶結構X射線繞射圖案一致而確認。
再者，In2Zn7O10所表示之同型結構化合物可以X射線繞射自ICSD中進行檢索，其為顯示出ICSD#162453之波峰圖案或類似之(偏移之)圖案者。In2Zn5O8所表示之同型結構化合物可以X射線繞射自ICSD資料庫中進行檢索，其為顯示出ICSD#162452之波峰圖案或類似之(偏移之)圖案者。In2Zn4O7之同型結構可以X射線繞射自ICSD資料庫中進行檢索，其為顯示出ICSD#162451之波峰圖案或類似之(偏移之)圖案者。In2Zn3O6之同型結構可以X射線繞射自ICSD資料庫中進行檢索，其為顯示出ICSD#162450之波峰圖案或類似之(偏移之)圖案者。In2Zn2O5之同型結構係以X射線繞射顯示出與JCPDS資料庫之No.20-1442之波峰圖案或類似之(偏移之)圖案者。
本發明之濺鍍靶材較佳為於In2O3(ZnO)n所表示之同型結構化合 物中固溶有Al。
藉由於In2O3(ZnO)n之In3+部位固溶Al3+而可抑制Al2O3之析出。由於Al2O3之析出有造成靶材之高電阻化，變得易產生異常放電之虞，故而可藉由抑制Al2O3之析出而抑制異常放電。
於In2O3(ZnO)n(n為2~20)之In3+部位固溶有Al3+之情形時，由於Al3+離子之離子半徑小於In3+離子，故而In2O3(ZnO)n(n為2~20)之晶格常數縮小。因此，藉由對靶材中之In2O3(ZnO)n之晶格常數是否小於ICSD或JCPDS之資料庫所揭示之In2O3(ZnO)n之晶格常數進行確認，而可確認是否固溶有Al。
靶材中之In2O3(ZnO)n(n為2~20)之晶格常數之推導可藉由XRD(X-ray Diffraction，X射線繞射)測定而調查。例如In2Zn7O10所表示之同型結構化合物可以X射線繞射自ICSD資料庫中進行檢索，ICSD#162453所揭示之晶格常數為a=3.3089Å、b=3.3089Å、c=73.699Å。In2Zn5O8所表示之同型結構化合物可以X射線繞射自ICSD資料庫中進行檢索，ICSD#162452所揭示之晶格常數為a=3.3245Å、b=3.3245Å、c=58.093Å。In2Zn4O7之同型結構可以X射線繞射自ICSD資料庫中進行檢索，ICSD#162451所揭示之晶格常數為a=3.3362Å、b=3.3362Å、c=33.526Å。In2Zn3O6之同型結構可以X射線繞射自ICSD資料庫中進行檢索，ICSD#162450所揭示之晶格常數為a=3.3520Å、b=3.3520Å、c=42.488Å。In2Zn2O5之同型結構可以X射線繞射在JCPDS資料庫中進行檢索，JCPDS卡之No.20-1442所揭示之晶格常數為a=3.376Å、b=3.376Å、c=23.154Å。
藉由濺鍍靶材含有Zn2SnO4所表示之尖晶石結構化合物，可抑制於構成靶材之氧化物中之結晶之異常粒成長。異常粒成長有成為濺鍍中之異常放電之原因之虞。
所謂尖晶石結構，如「結晶化學」(講談社，中平光興著，1973) 等中所揭示般，通常係指AB2X4型或A2BX4型結構，將具有此種結晶結構之化合物稱為尖晶石結構化合物。一般而言，於尖晶石結構中，陰離子(通常為氧)進行立方最密填充，於其四面體間隙及八面體間隙之一部分存在陽離子。再者，結晶結構中之原子或離子之一部分經其他原子取代之取代型固溶體、及在晶格間位置添加其他原子之填隙型固溶體亦包含於尖晶石結構化合物中。
濺鍍靶材中Zn2SnO4所表示之尖晶石結構化合物之有無可藉由X射線繞射而確認。
Zn2SnO4所表示之尖晶石結構化合物為顯示JCPDS資料庫之No.24-1470之波峰圖案或類似之(偏移之)圖案者。
本發明之濺鍍靶材較佳為不含In2O3所表示之方鐵錳礦結構化合物。
所謂方鐵錳礦結構(或稀土類氧化物C型之結晶結構)，亦被稱為稀土類氧化物C型或Mn2O3(I)型氧化物。如「透明導電膜之技術」(Ohmsha股份有限公司出版，日本學術振興會，透明氧化物．光電子材料第166委員會編，1999)等中所揭示般，化學計量比為M2X3(M為陽離子，X為陰離子且通常為氧離子)，1個晶胞係藉由16分子M2X3、合計80個原子(M為32個、X為48個)構成。
In2O3所表示之方鐵錳礦結構化合物亦包含結晶結構中之原子或離子之一部分經其他原子取代之取代型固溶體、及在晶格間位置添加其他原子之填隙型固溶體。
濺鍍靶材中有無In2O3所表示之方鐵錳礦結構化合物可藉由X射線繞射而確認。
In2O3所表示之方鐵錳礦結構化合物係顯示JCPDS(Joint Committee on Powder Diffraction Standards)資料庫之No.06-0416之波峰圖案或類似之(偏移之)圖案者。
本發明之濺鍍靶材含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石結構化合物，此外，亦可進而含有InAlO3(ZnO)n(n為2~20)所表示之同型結構化合物。
構成本發明之濺鍍靶材之含有銦元素(In)、錫元素(Sn)、鋅元素(Zn)及鋁元素(Al)之氧化物較佳為滿足下述原子比。藉由氧化物滿足下述原子比，可設為靶材之相對密度為98%以上且體電阻為5mΩcm以下。
0.08≦In/(In+Sn+Zn+Al)≦0.50 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.30 (2)
0.30≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.30 (4)
(式中，In、Sn、Zn及Al分別表示濺鍍靶材中之銦元素、錫元素、鋅元素及鋁元素之原子比)
式(1)中，於In元素之原子比未達0.08之情形時，有濺鍍靶材之體電阻值升高，而無法進行DC(Direct Current，直流)濺鍍之虞。
另一方面，於In元素之原子比超過0.50之情形時，有靶材中生成In2O3所表示之方鐵錳礦結構化合物之虞。於靶材含有In2O3(ZnO)n(n為2~20)與Zn2SnO4之尖晶石結構化合物以外亦含有In2O3之方鐵錳礦結構化合物之情形時，有每一結晶相濺鍍之速度有所不同，故而產生刻蝕殘餘，發生異常放電之虞。又，燒結時在In2O3之凝集部分產生異常粒成長，殘存氣孔，導致未提高燒結體整體之密度之虞。
因此，式(1)為0.08≦In/(In+Sn+Zn+Al)≦0.50，較佳為0.12≦In/(In+Sn+Zn+Al)≦0.50，更佳為0.15≦In/(In+Sn+Zn+Al)≦0.40。
式(2)中，於Sn元素之原子比未達0.01之情形時，有燒結體密度未充分提高，靶材之體電阻值升高之虞。另一方面，於Sn元素之原子 比超過0.30之情形時，有變得容易析出SnO2，所析出之SnO2成為異常放電之產生原因之虞。
因此，式(2)為0.01≦Sn/(In+Sn+Zn+Al)≦0.30，較佳為0.03≦Sn/(In+Sn+Zn+Al)≦0.25，更佳為0.05≦Sn/(In+Sn+Zn+Al)≦0.15。
式(3)中，於Zn元素之原子比未達0.30之情形時，有未形成In2O3(ZnO)n(n為2~20)之同型結構之虞。另一方面，於Zn元素之原子比超過0.90之情形時，由於變得容易析出ZnO，故而有所析出之ZnO成為異常放電之產生原因之虞。
因此，式(3)為0.30≦Zn/(In+Sn+Zn+Al)≦0.90，較佳為0.40≦Zn/(In+Sn+Zn+Al)≦0.80，更佳為0.45≦Zn/(In+Sn+Zn+Al)≦0.75。
式(4)中，於Al元素之原子比未達0.01之情形時，有靶材電阻未充分降低之虞。又，於使用該靶材而形成通道層並應用於TFT之情形時，有可靠性劣化之虞。另一方面，於Al元素之原子比超過0.30之情形時，有靶材中生成Al2O3，而產生異常放電之虞。
因此，式(4)為0.01≦Al/(In+Sn+Zn+Al)≦0.30，較佳為0.01≦Al/(In+Sn+Zn+Al)≦0.20，更佳為0.01≦Al/(In+Sn+Zn+Al)≦0.15。
靶材所含之各元素之原子比可藉由感應耦合電漿發光分析裝置(ICP-AES，Inductively Coupled Plasma-Atomic Emission Spectrometer)，對含有元素進行定量分析而求出。
具體而言，若利用霧化器使溶液試樣成為霧狀，並導入至氬氣電漿(約6000~8000℃)中，則試樣中之元素會吸收熱能而被激發，軌道電子自基底狀態移至高能階之軌道。該軌道電子係以10-7~10-8秒左右移至更低之能階之軌道。此時，將能量差以光之形式放射而發 光。由於該光顯示出元素固有之波長(光譜線)，故而可藉由有無光譜線而確認元素之存在(定性分析)。
又，各光譜線之大小(發光強度)與試樣中之元素個數成比例，故而可藉由與已知濃度之標準溶液進行比較而求出試樣濃度(定量分析)。
利用定性分析對所含之元素進行特定後，可利用定量分析求出含量，並根據該結果求出各元素之原子比。
在無損本發明效果之範圍內，構成濺鍍靶材之氧化物可含有除In、Sn、Zn及Al以外之不可避免之雜質，亦可實質上僅包含In、Sn、Zn及Al。此處，所謂「實質上」意指濺鍍靶材之金屬元素之95質量%以上且100質量%以下(較佳為98質量%以上且100質量%以下)為In、Sn、Zn及Al。
本發明之濺鍍靶材較佳為相對密度為98%以上。尤其是於提高濺鍍輸出而在大型基板(1G尺寸以上)上將氧化物半導體成膜之情形時，較佳為相對密度為98%以上。
所謂相對密度，係相對於由加權平均所算出之理論密度而相對算出之密度。由各原料密度之加權平均所算出之密度為理論密度，將其設為100%。
若相對密度為98%以上，則確保穩定之濺鍍狀態。於提高濺鍍輸出而在大型基板上成膜之情形時，若相對密度未達98%，則有靶材表面黑化或產生異常放電之虞。相對密度較佳為98.5%以上，更佳為99%以上。
靶材之相對密度可藉由阿基米德(Archimedes)法進行測定。相對密度較佳為100%以下。於為100%以下之情形時，難以於燒結體中產生金屬粒子，抑制低級氧化物之生成，而無需嚴密地調整成膜時之供氧量。
又，亦可於下述燒結後，實施還原性環境下之熱處理操作等後處理步驟等而調整密度。還原性環境可使用氬氣、氮氣、氫氣等氣體環境、或其等之混合氣體環境。
靶材之體積比電阻(導電性)較佳為5mΩcm以下，更佳為3mΩcm以下。藉由靶材之體積比電阻為5mΩcm以下，可抑制異常放電。
上述體積比電阻可使用電阻率計，基於四探針法進行測定。
構成濺鍍靶材之氧化物中之結晶之最大粒徑理想為8μm以下。藉由結晶之最大粒徑為8μm以下，可抑制結核(nodule)產生。
於藉由濺鍍而切削靶材表面之情形時，該切削速度根據結晶面之方向而有所不同，於靶材表面產生凹凸。該凹凸之大小取決於存在於燒結體中之結晶粒徑。一般認為若為包含具有大結晶粒徑之氧化物之靶材，則該凹凸增大，因該凸部分而產生結核。
濺鍍靶材中之結晶之最大粒徑如下所述：於濺鍍靶材之形狀為圓形之情形時，於圓之中心點(1個部位)、及正交於該中心點之2條中心線上之中心點與周緣部之中間點(4個部位)之合計5個部位，又，於濺鍍靶材之形狀為四角形之情形時，於該中心點(1個部位)、及四角形之對角線上之中心點與角部之中間點(4個部位)之合計5個部位，對在上述5個部位之100μm見方之框內所觀測到之最大粒子測定其之最大徑，並以分別存在於該等5個部位之框內之最大粒子之粒徑之平均值表示。粒徑係對晶粒之長徑進行測定。晶粒可藉由掃描式電子顯微鏡(SEM，scanning electron microscope)進行觀察。
[濺鍍靶材之製造方法]
本發明之濺鍍靶材之製造方法例如包括以下兩個步驟。
(1)將原料化合物進行混合並成形，而製成成形體之步驟
(2)燒結上述成形體之步驟
以下，對該等步驟進行說明。
(1)將原料化合物進行混合並成形，而製成成形體之步驟
原料化合物並無特別限制，可使用含有1種以上之選自In、Sn、Zn及Al中之元素之化合物，較佳為例如所使用之原料化合物之混合物滿足下述原子比。
0.08≦In/(In+Sn+Zn+Al)≦0.50 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.30 (2)
0.30≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.30 (4)
作為上述含有1種以上之選自In、Sn、Zn及Al中之元素之化合物，例如可列舉：氧化銦、氧化錫、氧化鋅及氧化鋁之組合等。
再者，上述原料化合物較佳為粉末。
原料化合物較佳為氧化銦、氧化錫、氧化鋅及氧化鋁之混合粉末。
於原料使用單體金屬之情形、例如於使用氧化銦、氧化錫、氧化鋅及鋁金屬之組合作為原料粉末之情形時，有所獲得之燒結體中存在鋁之金屬粒，成膜中靶材表面之金屬粒熔融而未自靶材釋出之情況，有所獲得之膜之組成與燒結體之組成會較大不同之情形。
於原料化合物為粉末之情形時，該原料粉末之平均粒徑較佳為0.1μm~1.2μm，更佳為0.1μm~1.0μm。原料粉末之平均粒徑可利用雷射繞射式粒度分佈裝置等進行測定。
例如較佳為將含有平均粒徑為0.1μm~1.2μm之In2O3粉末、平均粒徑為0.1μm~1.2μm之SnO2粉末、平均粒徑為0.1μm~1.2μm之ZnO粉末及平均粒徑為0.1μm~1.2μm之Al2O3粉末之氧化物作為原料粉末，並將該等以滿足上述式(1)~(4)之比率進行調製。
原料化合物之混合、成形方法並無特別限定，可使用公知之方法進行。例如藉由如下方式獲得成形體：於包含含有氧化銦粉、氧化 錫粉、氧化鋅及氧化鋁粉之氧化物之混合粉之原料粉末中調配水系溶劑，將所獲得之漿料混合12小時以上，其後進行固液分離、乾燥、造粒，繼而將該造粒物放入模框中而成形。
關於混合，可使用濕式或乾式之球磨機、振磨機、珠磨機等。為了獲得均勻且微細之晶粒及孔隙，最佳為以短時間凝集體之壓碎效率較高，添加物之分散狀態亦成為良好之珠磨機混合法。
於藉由球磨機進行混合之情形時，該混合時間較佳為設為15小時以上，更佳為設為19小時以上。其原因在於：若混合時間不足，則有最終所獲得之燒結體中生成Al2O3等高電阻之化合物之虞。
於藉由珠磨機進行粉碎、混合之情形時，該混合時間根據裝置之大小、所處理之漿料量而有所不同，較佳為以使漿料中之粒度分佈全部均勻地成為1μm以下之方式進行適當調整。
又，無論於何種混合機構之情形時，均較佳為於進行混合時添加任意量之黏合劑而同時進行混合。黏合劑可使用聚乙烯醇、乙酸乙烯酯等。
藉由混合所獲得之原料粉末漿料之造粒較佳為藉由快速乾燥造粒而製成造粒粉。作為用以進行快速乾燥造粒之裝置，可廣泛地使用噴霧乾燥器。具體乾燥條件係根據所乾燥之漿料之漿料濃度、用於乾燥之熱風溫度、風量等各條件而決定，因此，於實施時必須預先獲求最佳條件。
若為快速乾燥造粒，則可獲得均勻之造粒粉。即，可防止因由原料粉末之比重差所致之沈澱速度之差異，導致In2O3粉末、SnO2粉末、ZnO粉末及Al2O3粉末之分離。若為由均勻之造粒粉所製作之靶材，則可防止因存在Al2O3等引起之濺鍍時之異常放電。
通常藉由模具壓製或冷均壓(CIP，cold isostatic pressing)，對所獲得之造粒粉施加例如1.2ton/cm2以上之壓力，藉此，可製成成形 體。
(2)燒結成形體之步驟
藉由對所獲得之成形體進行燒結，而可獲得燒結體。
上述燒結較佳為包括升溫步驟及保持步驟，升溫步驟中，以平均升溫速度0.1~0.9℃/分鐘自700升溫至1400℃，保持步驟中，於燒結溫度1200~1650℃下保持5~50小時。在700~1400℃之溫度範圍內之平均升溫速度更佳為0.2~0.5℃/分鐘。
再者，在700~1400℃之溫度範圍內之平均升溫速度係用自700℃至升溫到達溫度之溫度差除以升溫所需之時間所得之值。
上述升溫步驟更佳為將400℃以上且未達700℃之平均升溫速度(第1平均升溫速度)設為0.2~2.0℃/分鐘，將700℃以上且未達1100℃之平均升溫速度(第2平均升溫速度)設為0.05~1.2℃/分鐘，將1100℃以上且1400℃以下之平均升溫速度(第3平均升溫速度)設為0.02~1.0℃/分鐘。
第1平均升溫速度更佳為0.2~1.5℃/分鐘。第2平均升溫速度較佳為0.15~0.8℃/分鐘，更佳為0.3~0.5℃/分鐘。又，第3平均升溫速度較佳為0.1~0.5℃/分鐘，更佳為0.15~0.4℃/分鐘。
藉由將升溫步驟設為上述說明，可進一步抑制濺鍍時之結核之產生。
藉由第1平均升溫速度為0.2℃/分鐘以上，可不過度增大所用時間，可提高製造效率。又，藉由第1平均升溫速度為2.0℃/分鐘以下，即便於為了提高分散性而在混合時投入黏合劑之情形時，亦可未殘留黏合劑而抑制靶材之龜裂等之產生。
藉由第2平均升溫速度為0.05℃/分鐘以上，可不過度增大所用時間，又，結晶未異常成長，可抑制所獲得之燒結體之內部孔隙之產生。又，藉由第2平均升溫速度為1.2℃/分鐘以下，未於燒結之起始位 置產生分佈，可抑制翹曲之產生。
藉由第3平均升溫速度為0.02℃/分鐘以上，可不過度增大所用時間，而可抑制Zn蒸散產生組成偏差。又，藉由第3平均升溫速度為1.0℃/分鐘以下，未產生因燒固分佈引起之拉伸應力，可容易提高燒結密度。
較佳為該等第1~第3平均升溫速度之關係滿足第2平均升溫速度>第3平均速度，進而較佳為滿足第1平均升溫速度>第2平均升溫速度>第3平均升溫速度。
尤其是藉由成為第2平均升溫速度>第3平均升溫速度，可期待即便經長時間濺鍍，亦進一步有效地抑制結核之產生。
400℃以上且未達700℃中之升溫速度較佳為0.2~2.0℃/分鐘之範圍。
700℃以上且未達1100℃中之升溫速度較佳為0.05~1.2℃/分鐘之範圍。
1100℃以上且1400℃以下中之升溫速度較佳為0.02~1.0℃/分鐘之範圍。
於將成形體升溫至超過1400℃且1650℃以下之溫度之情形時之升溫速度並無特別限制，通常為0.15~0.4℃/分鐘左右。
升溫結束後，於1200~1650℃之燒結溫度下保持5~50小時而進行燒結(保持步驟)。燒結溫度較佳為1300~1600℃。燒結時間較佳為10~20小時。
若燒結溫度為1200℃以上或燒結時間為5小時以上，則未於燒結體內部形成Al2O3等，難以產生異常放電。又，若煅燒溫度為1650℃以下或煅燒時間為50小時以下，則不存在明顯之因結晶粒成長所致之平均結晶粒徑之增大或粗大孔隙之產生，可抑制燒結體強度之降低或異常放電。
作為本發明所使用之燒結方法，除採用常壓燒結法以外，亦可採用熱壓、氧氣加壓、熱均壓加壓等加壓燒結法。其中，就製造成本之減少、大量生產之可能性、可容易地製造大型燒結體等觀點而言，較佳為採用常壓燒結法。
常壓燒結法中，於大氣環境或氧化環境、較佳為氧化環境燒結成形體。所謂氧化環境較佳為氧氣環境。氧氣環境較佳為氧濃度例如為10~100體積%之環境。於上述燒結體之製造方法中，藉由於升溫過程導入氧氣環境，可進一步提高燒結體密度。
為了使利用上述煅燒步驟所獲得之燒結體之體電阻以靶材整體均勻化，視需要亦可設置還原步驟。
作為還原方法，例如可列舉利用還原性氣體之方法、或者利用真空煅燒或惰性氣體之還原等。
於利用還原性氣體之還原處理之情形時，可使用氫氣、甲烷、一氧化碳、或該等氣體與氧氣之混合氣體等。又，於利用在惰性氣體中之煅燒之還原處理之情形時，可使用氮氣、氬氣、或該等氣體與氧氣之混合氣體等。
還原處理時之溫度通常為100~800℃，較佳為200~800℃。又，還原處理之時間通常為0.01~10小時，較佳為0.05~5小時。
綜上所述，本發明所使用之燒結體之製造方法例如可向含有氧化銦粉與氧化鋅粉及氧化鋁粉之混合粉之原料粉末中調配水系溶劑，將所獲得之漿料混合12小時以上，其後進行固液分離、乾燥、造粒，繼而將該造粒物放入模框中而成形，其後，在含氧氣之環境下，將所獲得之成形物藉由包括將700~1400℃下之平均升溫速度設為0.1~0.9℃/分鐘之升溫步驟、及將1200~1650℃保持5~50小時之保持步驟的燒結步驟而獲得燒結體。
藉由對上述所獲得之燒結體進行加工，可製成本發明之濺鍍靶 材。具體而言，藉由將燒結體切削加工成適合安裝於濺鍍裝置之形狀而製成濺鍍靶材素材，將該靶材素材接著於襯板上，藉此，可製成濺鍍靶材。
將燒結體製成靶材素材時，例如利用平面研磨盤研磨燒結體而製成表面粗糙度Ra為0.5μm以下之素材。此處，亦可進而對靶材素材之濺鍍面實施鏡面加工，而使平均表面粗糙度Ra成為1000埃(Angstrom)以下。
鏡面加工(研磨)可使用機械研磨、化學研磨、機械化學研磨(機械研磨與化學研磨之併用)等公知之研磨技術。例如可藉由利用固定研磨粒拋光儀(拋光液：水)拋光至#2000以上，或利用游離研磨粒研磨機(研磨材料：Sic膏等)進行研磨，其後將研磨材料更換成金剛石膏，並進行研磨而獲得。此種研磨方法並無特別限制。
靶材素材之表面較佳為藉由200~10,000號之金剛石磨輪進行最後加工，尤佳為藉由400~5,000號之金剛石磨輪進行最後加工。由於使用200號以上、或10,000號以下之金剛石磨輪，故而可防止靶材素材之破裂。
較佳為具備靶材素材之表面粗糙度Ra為0.5μm以下且無方向性之研磨面。若具備Ra為0.5μm以下且無方向性之研磨面，則可防止異常放電或微粒之產生。
最後，對所獲得之靶材素材進行清洗處理。清洗處理可使用送風或流水清洗等。於利用送風而去除異物時，若自噴嘴之對向側利用集塵機進行吸氣，則可更有效地去除。
再者，由於上述送風或流水清洗存在極限，故而亦可進而進行超音波清洗等。該超音波清洗有效為在頻率25~300KHz之間多重振動而進行之方法。例如較佳為在頻率25~300KHz之間以每25KHz多重振動12種頻率而進行超音波清洗。
靶材素材之厚度通常為2~20mm，較佳為3~12mm，尤佳為4~6mm。
藉由將以上述方式所獲得之靶材素材接合於襯板上，可獲得濺鍍靶材。又，亦可將複數個靶材素材安裝於1個襯板上，而製成實質上1個靶材。
本發明之濺鍍靶材可藉由上述製造方法，設為相對密度為98%以上且體電阻為5mΩcm以下，可於濺鍍時抑制異常放電之產生。又，本發明之濺鍍靶材可有效率、低價且節能地形成高品質之氧化物半導體薄膜。
[氧化物半導體薄膜]
藉由以本發明之濺鍍靶材利用濺鍍法成膜，而獲得本發明之氧化物半導體薄膜。
本發明之氧化物半導體薄膜包含銦、錫、鋅、鋁、氧，較佳為滿足下述原子比(1)~(4)。
0.08≦In/(In+Sn+Zn+Al)≦0.50 (1)
0.01≦Sn/(In+Sn+Zn+Al)≦0.30 (2)
0.30≦Zn/(In+Sn+Zn+Al)≦0.90 (3)
0.01≦Al/(In+Sn+Zn+Al)≦0.30 (4)
(式中，In、Sn、Zn及Al分別表示氧化物半導體薄膜中之銦元素、錫元素、鋅元素及鋁元素之原子比)
式(1)中，若In元素之原子比未達0.08，則有In之5s軌道之重疊縮小，故而場效遷移率變得未達15cm2/Vs之虞。另一方面，若In元素之原子比超過0.50，則有將所形成之膜應用於TFT之通道層時可靠性劣化之虞。
式(2)中，若Sn元素之原子比未達0.01，則有靶材電阻上升，故而濺鍍成膜中產生異常放電，導致成膜不穩定化之虞。另一方面，若 Sn元素之原子比超過0.30，則所獲得之薄膜於濕式蝕刻劑中之溶解性降低，故而不易進行濕式蝕刻。
式(3)中，若Zn元素之原子比未達0.30，則有所獲得之膜未穩定為非晶質膜之虞。另一方面，若Zn元素之原子比超過0.90，則所獲得之薄膜於濕式蝕刻劑中之溶解速度過高，故而不易進行濕式蝕刻。
式(4)中，若Al元素之原子比未達0.01，則有成膜時之氧分壓上升之虞。再者，由於Al元素與氧之結合較強，故而可降低成膜時之氧分壓。又，於形成通道層而應用於TFT之情形時，有可靠性劣化之虞。另一方面，若Al元素之原子比超過0.30，則有靶材中生成Al2O3，濺鍍成膜時產生異常放電，使成膜不穩定化之虞。
氧化物半導體薄膜之載子濃度通常為1019/cm3以下，較佳為1013~1018/cm3，進而較佳為1014~1018/cm3，尤佳為1015~1018/cm3。
若氧化物層之載子濃度為1019cm-3以下，則可防止於構成薄膜電晶體等元件時之漏電流、常導通或on-off(導通-截止)比之降低，可發揮良好之電晶體性能。若載子濃度為1013cm-3以上，則以TFT之形式無問題地驅動。
氧化物半導體薄膜之載子濃度可藉由霍爾效應(hall effect)測定方法而測定。
由於本發明之濺鍍靶材具有高導電性，故而可應用成膜速度迅速之DC濺鍍法。
除上述DC濺鍍法以外，亦可應用RF(Radio Frequency，射頻)濺鍍法、AC(Alternating Current，交流)濺鍍法、脈衝DC濺鍍法，可進行無異常放電之濺鍍。
氧化物半導體薄膜亦可使用上述燒結體，除藉由濺鍍法以外，亦可藉由蒸鍍法、離子鍍著法、脈衝雷射蒸鍍法等而製作。
作為濺鍍氣體(環境)，可使用氬等稀有氣體原子與氧化性氣體之 混合氣體。所謂氧化性氣體，可列舉O2、CO2、O3、H2O、N2O等。濺鍍氣體較佳為含有稀有氣體原子與選自水分子、氧分子及一氧化二氮分子中之一種以上之分子而成之混合氣體，更佳為含有稀有氣體原子與至少水分子而成之混合氣體。
濺鍍成膜時之氧分壓比較佳為設為0%以上、未達40%。若為氧分壓比未達40%之條件，則所製作之製作薄膜之載子濃度不會大幅度降低，可防止載子濃度成為未達1013cm-3。
較佳為氧分壓比為0%~30%，尤佳為0%~20%。
本發明中之氧化物薄膜沈積時之濺鍍氣體(環境)所含之水分子之分壓比、即[H2O]/([H2O]+[稀有氣體]+[其他分子])較佳為0.1~25%。
若水之分壓比為25%以下，則可防止膜密度之降低，可保持較大之In之5s軌道之重疊，可防止遷移率之下降。
濺鍍時之環境中之水之分壓比更佳為0.7~13%，尤佳為1~6%。
藉由濺鍍而成膜時之基板溫度較佳為25~120℃，進而較佳為25~100℃，尤佳為25~90℃。
若成膜時之基板溫度為120℃以下，則可充分地取入成膜時所導入之氧氣等，可防止加熱後之薄膜之載子濃度過度增加。又，若成膜時之基板溫度為25℃以上，則薄膜之膜密度未降低，可防止TFT之遷移率下降。
較佳為對藉由濺鍍所獲得之氧化物薄膜進而歷時15分鐘~5小時保持為150~500℃而實施退火處理。成膜後之退火處理溫度更佳為200℃以上且450℃以下，進而較佳為250℃以上且350℃以下。藉由實施上述退火而獲得半導體特性。
又，加熱時之氣體環境並非特別限定，就載子控制性之觀點而言，較佳為大氣環境、氧氣流通環境。
於氧化物薄膜之後處理的退火步驟中，可於氧氣之存在下或未存在下使用燈退火裝置、雷射退火裝置、熱電漿裝置、熱風加熱裝置、接觸加熱裝置等。
濺鍍時之靶材與基板之間之距離在相對於基板之成膜面之垂直方向上較佳為1~15cm，進而較佳為2~8cm。
若該距離為1cm以上，則到達基板之靶材構成元素之粒子動能未過度增大，可獲得良好之膜特性。又，可防止膜厚及電特性之面內分佈等。另一方面，若靶材與基板之間隔為15cm以下，則到達基板之靶材構成元素之粒子動能未過度減小，可獲得緻密之膜。又，可獲得良好之半導體特性。
氧化物薄膜之成膜理想為於磁場強度為300~1500高斯(Gauss)之環境下進行濺鍍。若磁場強度為300高斯以上，則可防止電漿密度之降低，即便於為高電阻之濺鍍靶材之情形時亦可無問題地進行濺鍍。另一方面，若為1500高斯以下，則可抑制膜厚及膜中之電特性之控制性變差。
氣體環境之壓力(濺鍍壓力)只要為可使電漿穩定地放電之範圍即可，並無特別限定，較佳為0.1~3.0Pa，進而較佳為0.1~1.5Pa，尤佳為0.1~1.0Pa。
若濺鍍壓力為3.0Pa以下，則濺鍍粒子之平均自由行程未過度縮短，可防止薄膜密度之降低。又，若濺鍍壓力為0.1Pa以上，則可於成膜時防止膜中產生微晶。
再者，所謂濺鍍壓力，係指導入氬等稀有氣體原子、水分子、氧分子等之後之濺鍍開始時之體系內之總壓。
又，亦可利用如下述般之交流濺鍍進行氧化物半導體薄膜之成膜。
將基板依序搬送至在真空腔室內與隔開特定間隔而並排設置之3 片以上之靶材相對向之位置，自交流電源對各靶材交替施加負電位及正電位，而於靶材上產生電漿，從而於基板表面上成膜。
此時，一面於使至少一個來自交流電源之輸出分支而連接之2片以上之靶材之間進行施加電位之靶材之切換一面實施成膜。即，將上述至少一個來自交流電源之輸出分支而與2片以上之靶材連接，並一面對相鄰之靶材施加不同之電位一面進行成膜。
再者，於藉由交流濺鍍形成氧化物半導體薄膜之情形時，亦較佳為例如於含有稀有氣體與選自水蒸氣、氧氣及一氧化二氮氣體中之1種以上之氣體而成之混合氣體之環境下進行濺鍍，尤佳為於含有水蒸氣之混合氣體之環境下進行濺鍍。
於利用AC濺鍍進行成膜之情形時，可工業地獲得大面積均勻性優異之氧化物層並且期待靶材之利用效率之提高。
又，於1邊超過1m之大面積基板進行濺鍍成膜之情形時，較佳為例如使用日本專利特開2005-290550號公報所記載之大面積生產用之AC濺鍍裝置。
日本專利特開2005-290550號公報所記載之AC濺鍍裝置具體而言包括：真空槽、配置於真空槽內部之基板座、及配置於與該基板座相對向之位置之濺鍍源。圖1表示AC濺鍍裝置之濺鍍源之主要部分。濺鍍源具有複數個濺鍍部，並分別具有板狀之靶材31a~31f，若將各靶材31a~31f之被濺鍍面設為濺鍍面，則各濺鍍部係以濺鍍面位於同一平面上之方式配置。各靶材31a~31f形成為具有長度方向之細長形，各靶材為同一形狀，係使濺鍍面之長度方向之邊緣部分(側面)相互空出特定間隔而平行配置。因此，鄰接之靶材31a~31f之側面平行。
於真空槽之外部配置有交流電源17a~17c，各交流電源17a~17c之兩個端子中，一端子與鄰接之兩個電極中之一電極連接，另一端子與另一電極連接。各交流電源17a~17c之兩個端子係輸出正負不同之 極性之電壓，靶材31a~31f係與電極密接而安裝，因此，自交流電源17a~17c對鄰接之兩個靶材31a~31f施加相互不同極性之交流電壓。因此，成為在相互鄰接之靶材31a~31f中之一者處於正電位時另一者處於負電位之狀態。
於電極之與靶材31a~31f相反側之面配置有磁場形成機構40a~40f。各磁場形成機構40a~40f分別具有外周與靶材31a~31f之外周大致相等大小之細長之環狀磁鐵、及長度比環狀磁鐵短之棒狀磁鐵。
各環狀磁鐵係相對於靶材31a~31f之長度方向平行地配置於所對應之1個靶材31a~31f之正背面位置。如上所述，由於靶材31a~31f係空出特定間隔地平行配置，故而環狀磁鐵亦係空出與靶材31a~31f相同間隔而配置。
於AC濺鍍中，於使用氧化物靶材之情形時之交流功率密度較佳為3W/cm2以上且20W/cm2以下。若功率密度為3W/cm2以上，則成膜速度未變得過慢，可確保生產經濟性。若為20W/cm2以下，則可抑制靶材之破損。更佳之功率密度為3W/cm2~15W/cm2。
AC濺鍍之頻率較佳為10kHz~1MHz之範圍。若為10kHz以上，則不產生噪音問題。若為1MHz以下，則可防止電漿過度擴散，於所需之靶材位置以外進行濺鍍，確保均勻性。更佳之AC濺鍍之頻率為20kHz~500kHz。
上述以外之濺鍍時之條件等只要自上述者中進行適當選擇即可。
[薄膜電晶體及顯示裝置]
上述氧化物薄膜可用於薄膜電晶體，尤其是可較佳地用作通道層，將本發明之氧化物半導體薄膜使用於通道層之薄膜電晶體顯示出場效遷移率15cm2/Vs以上之高遷移率且高可靠性。
本發明之薄膜電晶體只要具有上述氧化物薄膜作為通道層，則 其元件構成並無特別限定，可採用公知之各種元件構成。
本發明之薄膜電晶體中之通道層之膜厚通常為10~300nm，較佳為20~250nm，更佳為30~200nm，進而較佳為35~120nm，尤佳為40~80nm。
若通道層之膜厚為10nm以上，則即便於大面積成膜時膜厚亦容易變得均勻，可使所製作之TFT之特性於面內均勻。另一方面，若膜厚為300nm以下，則成膜時間不會變得過長。
本發明之薄膜電晶體中之通道層通常用於N型區域，但可與P型Si系半導體、P型氧化物半導體、P型有機半導體等各種P型半導體加以組合而用於PN接合型電晶體等各種半導體器件。
本發明之薄膜電晶體之通道層亦可其一部分於退火處理後在與至少閘極電極重疊之區域結晶化。此處所謂結晶化，係指自非晶質狀態產生結晶核，或自產生有結晶核之狀態結晶粒成長。尤其是於使背通道側之一部分結晶化時，對於電漿製程(CVD(chemical vapor deposition，化學氣相沈積)製程等)提高耐還原性，改善TFT之可靠性。
經結晶化之區域例如可根據穿透式電子顯微鏡(TEM，Transmission Electron Microscope)之電子束繞射影像而確認。
應用於通道層之氧化物半導體薄膜可利用有機酸系蝕刻液(例如草酸蝕刻液)進行濕式蝕刻，並且難以溶解於無機酸系濕式蝕刻液(例如磷酸/硝酸/乙酸之混酸濕式蝕刻液：PAN)中，與電極所使用之Mo(鉬)或Al(鋁)等之濕式蝕刻選擇比較大。因此，藉由將本發明之氧化物薄膜使用於通道層，可製作通道蝕刻型之薄膜電晶體。
於製造薄膜電晶體之光微影步驟中，亦可於塗佈抗蝕劑之前於氧化物半導體薄膜表面形成膜厚為數nm左右之絕緣膜。藉由該步驟，可避免氧化物半導體膜與抗蝕劑直接接觸，可防止抗蝕劑所含之 雜質滲入氧化物半導體膜中。
本發明之薄膜電晶體較佳為於上述通道層上具備保護膜。本發明之薄膜電晶體中之保護膜較佳為至少含有SiNx。SiNx與SiO2相比可形成緻密之膜，故而具有TFT之劣化抑制效果較高之優勢。
保護膜除含有SiNx以外，例如亦可含有SiO2、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、Sm2O3、SrTiO3或AlN等氧化物等。
本發明之含有銦元素(In)、錫元素(Sn)、鋅元素(Zn)及鋁元素(Al)之氧化物薄膜由於含有Al，故而利用CVD製程之耐還原性提高，不易因製作保護膜之製程而背通道側被還原，可使用SiNx作為保護膜。
於形成保護膜前，較佳為對通道層實施臭氧處理、氧電漿處理、二氧化氮電漿處理或一氧化二氮電漿處理。此種處理只要於形成通道層後且形成保護膜前，則亦可於任意時機進行，較理想為於即將形成保護膜前進行。藉由進行此種預處理，可抑制通道層中氧缺陷之產生。
又，若於TFT驅動中，氧化物半導體膜中之氫擴散，則有產生閾值電壓之漂移，導致TFT之可靠性降低之虞。藉由對通道層實施臭氧處理、氧電漿處理或一氧化二氮電漿處理，於薄膜結構中In-OH鍵穩定化，而可抑制氧化物半導體膜中之氫之擴散。
為了去除由半導體基板之Cu等引起之金屬污染、及降低起因於閘極絕緣膜表面之懸鍵(dangling bond)等之表面能階，於製造薄膜電晶體之過程中，較佳為進行半導體基板或閘極絕緣膜表面之清洗。
作為用於上述清洗之清洗溶液，可使用氰基(CN)含量為100ppm以下、較佳為以10ppm~1ppm作為上限，且氫離子濃度指數(pH值)9~14之含氰基之溶液。較佳為對該含氰基之溶液進行加熱而成為50℃ 以下(較佳為30℃~40℃)之溫度，從而進行半導體基板或閘極絕緣膜表面之清洗處理。
藉由使用含氰基之溶液、例如HCN水溶液，氰化物離子(CN-)與基板表面上之銅反應而形成[Cu(CN)2]-，可去除污染銅。[Cu(CN)2]-係與HCN水溶液中之CN-離子進行反應，於pH值10下以[Cu(CN)4]3-之形式穩定存在。CN-離子之錯離子形成能力極大，即便為極低濃度之HCN水溶液，CN-離子亦可有效地反應而去除污染銅。
用於清洗之含氰基(CN)之溶液例如較佳為將氫化氰(HCN)溶解於選自純水或超純水，醇系溶劑及酮系溶劑、腈系溶劑、芳香族烴系溶劑、四氯化碳、醚系溶劑、脂肪族烷烴系溶劑、或該等之混合溶劑中之至少1種溶劑中，進而稀釋成特定濃度並且利用氨水溶液等將溶液中之氫離子濃度指數、所謂pH值調整在較佳為9~14之範圍內而使用。
薄膜電晶體通常包括基板、閘極電極、閘極絕緣層、有機半導體層(通道層)、源極電極及汲極電極。關於通道層如上所述，關於基板可使用公知之材料。
形成本發明之薄膜電晶體中之閘極絕緣膜之材料並無特別限制，可任意地選擇通常所使用之材料。具體而言，例如可使用：SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、SrTiO3、Sm2O3、AlN等化合物。該等中，較佳為SiO2、SiNx、Al2O3、Y2O3、HfO2、CaHfO3，更佳為SiO2、SiNx、HfO2、Al2O3。
閘極絕緣膜例如可藉由電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法而形成。
於藉由電漿CVD法形成閘極絕緣膜，並於其上形成通道層之情 形時，有閘極絕緣膜中之氫會擴散至通道層，造成通道層之膜質降低或TFT之可靠性降低之虞。為了防止通道層之膜質降低或TFT之可靠性降低，較佳為於形成通道層前對閘極絕緣膜實施臭氧處理、氧電漿處理、二氧化氮電漿處理或一氧化二氮電漿處理。藉由進行此種預處理，可防止通道層之膜質降低或TFT之可靠性降低。
再者，上述氧化物之氧數亦可未必與化學計量比一致，例如可為SiO2亦可為SiOx。
閘極絕緣膜亦可為積層包含不同材料之2層以上之絕緣膜而成之結構。又，閘極絕緣膜亦可為結晶質、多晶質、非晶質中之任一者，較佳為易於工業製造之多晶質或非晶質。
形成本發明之薄膜電晶體中之汲極電極、源極電極及閘極電極之各電極之材料並無特別限制，可任意地選擇通常所使用之材料。例如可使用ITO(Indium Tin Oxides，氧化銦錫)、IZO(Indium Zinc Oxide，氧化銦鋅)、ZnO、SnO2等透明電極，或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等金屬電極，或者包含該等之合金之金屬電極。
可將汲極電極、源極電極及閘極電極之各電極設為積層不同之2層以上之導電層而成的多層結構。尤其是源極、汲極電極對低電阻配線之要求較強，故而亦可利用Ti或Mo等密接性優異之金屬夾著Al或Cu等良導體而使用。
本發明之薄膜電晶體較佳為S值為0.8V/dec以下，更佳為0.5V/dec以下，進而較佳為0.3V/dec以下，尤佳為0.2V/dec以下。若為0.8V/dec以下，則有使驅動電壓縮小而降低消耗電力之可能性。尤其是於有機EL顯示器中使用之情形時，由於為直流驅動，故而若將S值設為0.3V/dec以下，則可大幅度降低消耗電力，因此較佳。
S值可根據轉移特性之結果而製作Log(Id)-Vg之曲線圖，由該斜 率之倒數進行推導。S值之單位為V/decade，較佳為較小之值。
所謂S值(SwingFactor，擺動因素)係自截止狀態使閘極電壓增加時，自截止狀態至導通狀態汲極電流急遽上升，其係表示該急遽程度之值。如下述式所定義般，將汲極電流上升1位(10倍)時之閘極電壓之增量設為S值。
S值=dVg/dlog(Ids)
S值越小，則越急遽上升(「薄膜電晶體技術之總括」，鵜飼育弘著，2007年刊，工業調查會)。若S值較大，則有自導通切換至截止時須要施加較高之閘極電壓，導致消耗電力增大之虞。
本發明之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶體電路、差動放大電路等各種積體電路。進而，除可應用於場效型電晶體以外，亦適合於靜電感應型電晶體、肖特基(Schottky)能障型電晶體、肖特基二極體、電阻元件。
本發明之薄膜電晶體之構成可毫無限制地採用底閘極、底部接觸、頂部接觸等公知之構成。
尤其是底閘極構成與非晶矽或ZnO之薄膜電結晶相比可獲得高性能，故而有利。底閘極構成由於容易減少製造時之遮罩片數，容易降低大型顯示器等之用途之製造成本，故而較佳。
本發明之薄膜電晶體可較佳地用於顯示裝置。
作為大面積之顯示器用，尤佳為通道蝕刻型之底閘極構成之薄膜電晶體。通道蝕刻型之底閘極構成之薄膜電晶體於光微影步驟時之光罩數較少，可以低成本製造顯示器用面板。尤其是通道蝕刻型之底閘極構成及頂部接觸構成之薄膜電晶體之遷移率等特性良好，易於工業化，因此尤佳。
[實施例] 實施例1-7 [氧化物燒結體之製造]
使用下述氧化物粉末作為原料粉體。作為下述氧化物粉末之平均粒徑，採用中值粒徑D50，該平均粒徑係利用雷射繞射式粒度分佈測定裝置SALD-300V(島津製作所製造)而測定。
氧化銦粉：平均粒徑0.98μm
氧化錫粉：平均粒徑0.98μm
氧化鋅粉：平均粒徑0.96μm
氧化鋁粉：平均粒徑0.98μm
以成為表1所示之原子比之方式稱量上述粉體，並均勻地微粉碎混合後，添加成形用黏合劑而進行造粒。繼而，將該原料混合粉均勻地填充於模具中，利用冷壓機以壓力140MPa進行加壓成形。
以表1所示之升溫速度、燒結溫度及燒結時間，利用燒結爐對如此所獲得之成形體進行燒結，製造燒結體。升溫中係設為氧氣環境，此外係設為大氣中(環境)，降溫速度設為15℃/分鐘。
[燒結體之分析]
藉由阿基米德法測定所獲得之燒結體之相對密度。確認出實施例1-7之燒結體之相對密度為98%以上。
又，使用電阻率計(三菱化學股份有限公司製造，Loresta)，基於四探針法(JIS R 1637)對所獲得之燒結體之體積比電阻(導電性)進行測定。將結果示於表2。如表2所示，實施例1-7之燒結體之體積比電阻為5mΩcm以下。
對所獲得之燒結體進行ICP-AES分析，確認出為表1所示之原子比。
又，藉由X射線繞射測定裝置(XRD)對所獲得之燒結體研究結晶結構。將實施例1-3中獲得之燒結體之X射線繞射圖分別示於圖2-4。
分析圖所得之結果得知，於實施例1之燒結體中觀測到In2Zn3O6 之同型結構與In2Zn4O7之同型結構及Zn2SnO4之尖晶石結構。結晶結構可以JCPDS卡及/或ICSD確認。
In2Zn3O6之同型結構可以X射線繞射自ICSD資料庫中進行檢索，其為ICSD#162450之波峰圖案，In2Zn4O7之同型結構可以X射線繞射自ICSD資料庫中進行檢索，其為ICSD#162451之波峰圖案，Zn2SnO4所表示之尖晶石結構化合物為JCPDS資料庫之No.24-1470之波峰圖案。
推導In2Zn3O6之同型結構之晶格常數所得之結果為a=b=3.32724Å、c=42.27143Å。ICSD#162450之資料庫所揭示之晶格常數為a=b=3.3520Å、c=42.488Å，因此，確認出實施例之燒結體之晶格常數縮小。由於Al3+之離子半徑小於In3+之離子半徑，故而於In2Zn3O6之同型結構中固溶有Al，因此可認為晶格常數縮小。
又，推導In2Zn4O7之同型結構之晶格常數所得之結果為a=b=3.32187Å、c=33.39592Å。ICSD#162451之資料庫所揭示之晶格常數為a=b=3.3362Å、c=33.526Å，因此，確認出實施例之燒結體之晶格常數縮小。由於Al3+之離子半徑小於In3+之離子半徑，故而於In2Zn4O7之同型結構中固溶有Al，因此可認為晶格常數縮小。
利用與實施例1相同之方式，對於實施例2-7之燒結體亦實施XRD測定，結果確認出含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石結構化合物。進而，將In2O3(ZnO)n(n為2~20)所表示之同型結構化合物之晶格常數示於表1。如表1所示，於實施例2-7中，亦確認出In2O3(ZnO)n(n為2~20)之晶格常數小於ICSD之資料庫所揭示之晶格常數。
XRD之測定條件如下所述。
．裝置：Rigaku股份有限公司製造Ultima-III
．X射線：Cu-Kα射線(波長1.5406Å，利用石墨單色器而單色化)
．2θ-θ反射法，連續掃描(1.0°/分鐘)
．取樣間隔：0.02°
．狹縫DS(divergence slit，發散狹縫)、SS(Scattering Slit，散射狹縫)：2/3°，RS(Receiving Slit，接收狹縫)：0.6mm
針對於實施例1-7之燒結體，對藉由電子探針微量分析器(EPMA，electron probe micro analyser)測定所獲得之燒結體之Sn或Al之分散進行調查，結果未觀測到8μm以上之Sn或Al之集合體。得知實施例1-7之燒結體之分散性、均勻性極優異。
EPMA之測定條件如下所述。
裝置名：JXA-8200(日本電子股份有限公司)
加速電壓：15kV
照射電流：50nA
照射時間(每1處之時間)：50mS
[濺鍍靶材之製造]
利用平面研磨盤對實施例1-7中獲得之燒結體之表面進行研磨，將側邊利用金剛石切割器切斷，並將其與襯板貼合，而分別製作直徑4吋之濺鍍靶材。又，針對於實施例1-3，製作各寬度200mm、長度1700mm、厚度10mm之6片靶材用於AC濺鍍成膜。
[有無異常放電之確認]
將所獲得之直徑4吋之濺鍍靶材安裝於DC濺鍍裝置中，作為氣體環境，使用氬氣中以分壓比計添加有2%之水蒸氣而成之混合氣體，將濺鍍壓設為0.4Pa、基板溫度設為室溫，於DC輸出400W下實施10kWh連續濺鍍。將濺鍍中之電壓變動儲存於資料記錄器中，確認有無異常放電。將結果示於表2。
再者，上述有無異常放電係藉由監測電壓變動，檢測異常放電而實施。具體而言，將5分鐘之測定時間中所產生之電壓變動為濺鍍運轉中之穩定電壓之10%以上的情形設為異常放電。尤其是於濺鍍運 轉中之穩定電壓在0.1秒變動±10%之情形時，會產生作為濺鍍放電之異常放電的微電弧，而有元件之良率下降，不適合於量產化之虞。
[有無結核產生之確認]
使用所獲得之直徑4吋之濺鍍靶材，作為氣體環境，使用於氬氣中以分壓比計添加有3%之氫氣而成之混合氣體，連續40小時進行濺鍍，確認有無結核之產生。其結果，未於實施例1-7之濺鍍靶材表面觀測到結核。
再者，濺鍍條件係將濺鍍壓設為0.4Pa、DC輸出設為100W、基板溫度設為室溫。氫氣係為了促進結核之產生而添加至環境氣體中。
結核係採用如下方法計數：藉由立體顯微鏡放大至50倍而觀察濺鍍後之靶材表面之變化，對於視野3mm2中所產生之20μm以上之結核測定數量平均。將產生之結核個數示於表2。
比較例1-2
以表1所示之原子比混合原料粉末，以表1所示之升溫速度、燒結溫度及燒結時間進行燒結，除此以外，利用與實施例1-7相同之方式製造燒結體及濺鍍靶材，並實施評價。將結果示於表1及2。
關於比較例1-2之濺鍍靶材，濺鍍時產生異常放電，於靶材表面觀測到結核。於比較例1-2之靶材中觀測到InAlZn2O5之同型結構、Zn2SnO4之尖晶石結構、Al2O3之鋼玉結構。InAlZn2O5之同型結構可以JCPDS卡之No.40-0259確認，Al2O3之鋼玉結構可以JCPDS卡之No.10-173確認。
關於比較例1-2之靶材，由於靶材中存在Al2O3，故而靶材之相對密度未達98%，靶材之體積比電阻超過5mΩcm。
實施例8-14 [氧化物半導體薄膜之成膜]
於磁控濺鍍裝置中安裝實施例1-7中製作之表3及4所示之組成之4吋靶材，並分別安裝載玻片(Corning公司製造#1737)作為基板。藉由DC磁控濺鍍法，於下述條件下在載玻片上形成膜厚50nm之非晶質膜。
於成膜時，以表3及4所示之分壓比(%)導入氬氣、氧氣、及水蒸氣。於大氣中、300℃下將形成有非晶質膜之基板加熱60分鐘，形成氧化物半導體膜。
濺鍍條件如下所述。
基板溫度：25℃
到達壓力：8.5×10-5Pa
環境氣體：氬氣、氧氣、水蒸氣(分壓參照表3及4)
濺鍍壓力(總壓)：0.4Pa
輸入電力：DC 100W
S(基板)-T(靶材)距離：70mm
[氧化物半導體薄膜之評價]
霍爾效應測定用元件係使用於玻璃基板上成膜之基板，並設置於Resi Test 8300型(日本東陽技術公司製造)，於室溫下評價霍爾效應。又，藉由ICP-AES分析，確認出氧化物薄膜所含之各元素之原子比與濺鍍靶材相同。
又，針對於玻璃基板上成膜之氧化物薄膜，藉由X射線繞射測定裝置(Rigaku製造之Ultima-III)研究結晶結構。
於實施例8-14中，確認出於薄膜剛沈積後未觀測到繞射波峰而為非晶質。又，確認出於大氣下加熱處理(退火)300℃×60分鐘後亦未觀測到繞射波峰而為非晶質。
上述XRD之測定條件如下所述。
裝置：Rigaku股份有限公司製造Ultima-III
X射線：Cu-Kα射線(波長1.5406Å，利用石墨單色器而單色化)
2θ-θ反射法，連續掃描(1.0°/分鐘)
取樣間隔：0.02°
狹縫DS、SS：2/3°，RS：0.6mm
[薄膜電晶體之製造]
作為基板，使用附有膜厚100nm之熱氧化膜之導電性矽基板。熱氧化膜作為閘極絕緣膜而發揮功能，導電性矽部作為閘極電極而發揮功能。
於表3及4所示之條件下於閘極絕緣膜上濺鍍成膜，製作膜厚50nm之非晶質薄膜。使用OFPR#800(東京應化工業股份有限公司製造)作為抗蝕劑，並進行塗佈、預烘烤(80℃，5分鐘)、曝光。顯影後，進行後烘烤(120℃，5分鐘)，利用草酸進行蝕刻，圖案化成所需之形狀。其後，於熱風加熱爐內、300℃下進行60分鐘之加熱處理(退火處理)。
其後，藉由濺鍍成膜而將Mo(100nm)成膜，藉由脫膜法將源極/汲極電極圖案化成所需之形狀。進而，如表3及4所示，作為形成保護膜之前階段處理，對氧化物半導體膜實施一氧化二氮電漿處理，利用電漿CVD法(PECVD，Plasma-enhanced chemical vapor deposition)，將SiOx成膜而製成保護膜。使用氫氟酸開出接觸孔，從而製作薄膜電晶體。
針對於所製作之薄膜電晶體，對場效遷移率(μ)、S值及閾值電壓(Vth)進行評價。將該等結果示於表3及4。
該等特性值係使用半導體參數分析儀(Keithley Instruments股份有限公司製造4200SCS)，於室溫、遮光環境下(屏蔽箱內)進行測定。
又，針對於所仔細包裝之電晶體，將汲極電壓(Vd)設為1V及閘極電壓(Vg)設為-15~20V，評價傳輸特性。將結果示於表3及4。
場效遷移率(μ)係根據線形遷移率算出，定義為Vg-μ之最大值。
對所製作之薄膜電晶體實施DC偏壓應力試驗。表3及4中，表示施加Vg=15V、Vd=15V之DC應力(應力溫度80℃下)10000秒前後的TFT轉移特性之變化。
得知實施例8-14之薄膜電晶體之閾值電壓之變動非常小，不易受DC應力之影響。
比較例3及4
使用比較例1及2中製作之4吋靶材，依據表3所示之濺鍍條件、加熱(退火)處理條件及保護膜形成預處理，利用與實施例8-14相同之方式製作氧化物半導體薄膜、薄膜評價用元件及薄膜電晶體，並實施評價。再者，於比較例3及4中，未對氧化物半導體膜實施一氧化二氮電漿處理等預處理而利用PECVD法將SiOx成膜為100nm，進而，於SiOx膜上利用PECVD法將SiNx形成150nm之膜，而將SiOx及SiNx之積層體設為保護膜。將結果示於表3及4。
如表3及4所示，得知比較例3及4之元件之場效遷移率未達15cm2/Vs，大幅度地低於實施例8-14之元件。又，得知比較例3及4之薄膜電晶體之DC偏壓應力試驗之結果為閾值電壓變動1V以上，產生明顯之特性劣化。
實施例15-17
依據表5所示之濺鍍條件及退火條件，利用與實施例8-14相同之方式製造氧化物半導體及薄膜電晶體，並實施評價。將結果示於表5。於實施例15-17中，實施利用AC濺鍍代替DC濺鍍之成膜，以乾式蝕刻進行源極、汲極圖案化。
上述AC濺鍍係使用日本專利特開2005-290550號公報所揭示之圖1所示之成膜裝置。
例如於實施例15中，使用實施例1中製作之寬度200mm、長度1700mm、厚度10mm之6片靶材31a~31f，將各靶材31a~31f以距離成為2mm之方式平行地配置於基板之寬度方向。磁場形成機構40a~40f之寬度與靶材31a~31f相同，為200mm。
自氣體供給系統將作為濺鍍氣體的Ar、H2O及O2分別導入體系內。濺鍍條件係設為0.5Pa，將交流電源之功率設為3W/cm2(=10.2kW/3400cm2)，頻率設為10kHz。若為了研究成膜速度，而於該條件下進行10秒之成膜，並對所獲得之薄膜之膜厚進行測定，則為14nm。成膜速度為84nm/分鐘而為高速，適合於量產。
將玻璃基板放入電爐中，於空氣中300℃、60分鐘(大氣環境下)之條件下對所獲得之薄膜進行熱處理，其後切割為尺寸1cm2，實施利用四探針法之霍爾測定。結果可確認出載子濃度成為3.20×1017cm-3，充分進行半導體化。又，根據XRD測定，確認出薄膜剛沈積後為非晶質，於空氣中、300℃、60分鐘後亦為非晶質。此外，藉由ICP-AES分析，確認出氧化物薄膜所含之各元素之原子比與濺鍍靶材相同。
再者，於實施例16及17中，使用實施例2及3中製作之各靶材代替實施例1中製作之靶材。
比較例5
使用比較例1中製作之靶材代替實施例1-3中製作之靶材，依據表5所示之濺鍍條件、退火條件，利用與實施例15-17相同之方式製作氧化物半導體薄膜、薄膜評價用元件及薄膜電晶體，並實施評價。再者，於比較例5中，利用電漿CVD法(PECVD)將SiOx成膜為100nm，進而，於SiOx上利用電漿CVD法(PECVD)將SiNx形成150nm之膜，而將SiOx及SiNx之積層體設為保護膜。將結果示於表5。
如表5所示，得知比較例5之元件之場效遷移率未達15cm2/Vs，大幅度低於實施例15-17。
[氧化物燒結體之製造] 實施例18-22
將原料之原子比、升溫速度、最高溫度、最高溫度保持時間設為表6所示者，除此以外，利用與實施例1-7相同之方式製造In、Sn、Zn、Al之氧化物燒結體。將結果示於表6。
[燒結體之分析]
藉由阿基米德法測定所獲得之燒結體之相對密度，確認出實施例18-22之燒結體之相對密度為98%以上。對所獲得之燒結體進行ICP-AES分析，確認出為表6所示之原子比。
又，使用電阻率計(三菱化學股份有限公司製造，Loresta)，基於四探針法(JIS R 1637)對所獲得之燒結體之體積比電阻(導電性)進行測定。將結果示於表7。如表7所示，實施例18-22之燒結體之體積比電 阻為5mΩcm以下。
藉由X射線繞射測定裝置(XRD)對所獲得之燒結體之結晶結構進行調查。將實施例18-22中獲得之燒結體之X射線繞射圖分別示於圖5-9。XRD之測定條件與實施例1~7相同。
根據所獲得之X射線繞射圖，於實施例18之燒結體中觀測到InAlZn3O6之同型結構、Zn2SnO4之尖晶石結構及In2Zn3O6之同型結構。結晶結構可以JCPDS卡及/或ICSD確認。
再者，InAlZn3O6之同型結構為JCPDS資料庫之No.40-0260之波峰圖案。Zn2SnO4之尖晶石結構為JCPDS資料庫之No.24-1470之波峰圖案。In2Zn3O6之同型結構可以X射線繞射自ICSD資料庫中進行檢索，其為ICSD#162450之波峰圖案。
推導In2Zn3O6之同型結構之晶格常數，結果為a=b=3.29952Å、c=41.91769Å。由於ICSD#162450之資料庫所揭示之晶格常數為a=b=3.3520Å、c=42.488Å，故而確認出實施例之燒結體之晶格常數縮小。由於Al3+之離子半徑小於In3+之離子半徑，故而於In2Zn3O6之同型結構中固溶有Al，因此可認為晶格常數縮小。
利用與實施例18相同之方式，對於實施例19-22之燒結體亦實施XRD測定，結果確認出含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石結構化合物。進而，將In2O3(ZnO)n(n為2~20)所表示之同型結構化合物之晶格常數示於表6。如表6所示，於實施例19-22中，亦確認出In2O3(ZnO)n(n為2~20)之晶格常數小於ICSD之資料庫或JCPDS卡所揭示之晶格常數。
針對於實施例18-22之燒結體，藉由電子探針微量分析器(EPMA)測定對所獲得之燒結體之Sn或Al之分散進行調查，結果未觀測到8μm以上之Sn或Al之集合體。得知實施例18-22之燒結體之分散性、均勻性極優異。EPMA之測定條件與實施例1~7相同。
[濺鍍靶材之製造]
利用平面研磨盤對實施例18-22中獲得之燒結體之表面進行研磨，將側邊利用金剛石切割器切斷，並將其與襯板貼合，而分別製作直徑4吋之濺鍍靶材。
[有無異常放電之確認]
將所獲得之直徑4吋之濺鍍靶材安裝於DC濺鍍裝置，作為氣體環境，使用氬氣中以分壓比計添加有2%之水蒸氣而成之混合氣體，將濺鍍壓設為0.4Pa、基板溫度設為室溫，於DC輸出400W下實施10kWh連續濺鍍。將濺鍍中之電壓變動儲存於資料記錄器中，確認有無異常放電。將結果示於表7。
再者，上述有無異常放電係藉由監測電壓變動，檢測異常放電而實施。具體而言，將5分鐘之測定時間中所產生之電壓變動為濺鍍運轉中之穩定電壓之10%以上的情形設為異常放電。尤其是於濺鍍運轉中之穩定電壓在0.1秒變動±10%之情形時，有產生作為濺鍍放電之異常放電的微電弧，元件之良率下降，不適合於量產化之虞。
[有無結核產生之確認]
使用所獲得之直徑4吋之濺鍍靶材，作為氣體環境，使用於氬氣中以分壓比計添加有3%之氫氣而成之混合氣體，連續40小時進行濺鍍，確認有無結核之產生。其結果，未於實施例18-22之濺鍍靶材表面觀測到結核。
再者，濺鍍條件係將濺鍍壓設為0.4Pa、DC輸出設為100W、基板溫度設為室溫。氫氣係為了促進結核之產生而添加至環境氣體中。
結核係採用如下方法：藉由立體顯微鏡擴大至50倍而觀察濺鍍後之靶材表面之變化，對於視野3mm2中所產生之20μm以上之結核測定數量平均。將產生之結核個數示於表7。
實施例23-30 [薄膜電晶體之製造]
作為基板，使用附有膜厚100nm之熱氧化膜之導電性矽基板。熱氧化膜作為閘極絕緣膜而發揮功能，導電性矽部作為閘極電極而發揮功能。藉由1ppm、pH值1.0之極低濃度之HCN水溶液(清洗液)清洗附有熱氧化膜之導電性矽基板。溫度係設定為30℃而進行清洗。
分別使用實施例18-20中製作之4吋靶材(實施例23-25)、實施例18-22中製作之4吋靶材(實施例26-30)，依據表8、9所示之濺鍍條件、退火條件，於閘極絕緣膜上製作膜厚50nm之非晶質薄膜。作為抗蝕劑，使用OFPR#800(東京應化工業股份有限公司製造)，並進行塗佈、預烘烤(80℃，5分鐘)、曝光。顯影後進行後烘烤(120℃，5分鐘)，利用草酸進行蝕刻而圖案化成所需之形狀。其後，於熱風加熱爐內對實施例23-25之元件在450℃下進行60分鐘之加熱處理(退火處理)，對實施例26-30之元件在300℃下進行60分鐘之加熱處理(退火處理)。
其後，藉由濺鍍成膜而將Mo(200nm)成膜。藉由通道蝕刻而將源極/汲極電極圖案化成所需之形狀。
圖案化後，如表8、9所示，作為形成保護膜之前階段處理，對 氧化物半導體膜實施一氧化二氮電漿處理。利用PECVD法將SiOx成膜為100nm，進而，於SiOx上利用PECVD法將SiNx形成150nm之膜，而將SiOx及SiNx之積層體設為保護膜。使用乾式蝕刻開出接觸孔，從而製作背通道蝕刻型之薄膜電晶體。
使用截面TEM(穿透式電子顯微鏡，Transmission Electron Microscope)，對附有保護膜之薄膜電晶體之通道層利用電子束繞射圖案實施結晶性評價。裝置係利用日立製造之場發射型穿透式電子顯微鏡HF-2100。
針對於實施例23-25之元件之通道層進行截面TEM分析，結果得知，前通道側未觀測到繞射圖案，而為非晶質，但於背通道側之一部分觀測到繞射圖案，具有結晶化之區域。另一方面，針對於實施例26-30之元件，確認出於前通道側、背通道側均未觀測到繞射圖案，而為非晶質。
針對於所仔細包裝之電晶體，將汲極電壓(Vd)設為1V及閘極電壓(Vg)設為-15~20V，評價傳輸特性。將該等結果示於表8、9。場效遷移率(μ)係根據線形遷移率算出，定義為Vg-μ之最大值。
對所製作之薄膜電晶體實施DC偏壓應力試驗。表8、9中，表示施加Vg=15V、Vd=15V之DC應力(應力溫度80℃下)10000秒前後的TFT轉移特性之變化。
得知實施例23-30之薄膜電晶體之閾值電壓之變動非常小，不易受DC應力之影響。
比較例6及7
使用比較例1及2中製作之靶材，依據表9所示之濺鍍條件、退火條件，未實施利用HCN水溶液(清洗液)之清洗及未對通道實施一氧化二氮電漿處理，除此以外，利用與實施例23-30相同之方式製作背通道蝕刻型薄膜電晶體，並實施評價。將結果示於表9。
如表9所示，得知比較例6及7之背通道蝕刻型薄膜電晶體之場效遷移率未達15cm2/Vs，大幅度低於實施例22-30之背通道蝕刻型薄膜電晶體。
對所製作之薄膜電晶體實施DC偏壓應力試驗。表9中，表示施加Vg=15V、Vd=15V之DC應力(應力溫度80℃下)10000秒前後的TFT傳輸特性之變化。
得知與實施例23-30之TFT相比，比較例6及7之薄膜電晶體之閾值電壓在正方向上大幅度地位移，比較例之TFT之可靠性較低。
又，針對比較例6及7之元件之通道層進行截面TEM分析，結果確認出前通道側、背通道側均未觀測到繞射圖案，而為非晶質。
[產業上之可利用性]
使用本發明之濺鍍靶材所獲得之薄膜電晶體可用作顯示裝置、尤其是大面積之顯示器用。
上述對若干本發明之實施形態及/或實施例進行了詳細說明，但業者容易實質上不脫離本發明之新穎之指示及效果之情況而對該等作為例示之實施形態及/或實施例進行較多之變更。因此，該等較多之變更包含於本發明之範圍內。
將成為本案之巴黎優先權基礎之日本申請說明書之內容全部引用於本文中。

Claims (17)

  1. 一種濺鍍靶材，其包含含有銦元素(In)、錫元素(Sn)、鋅元素(Zn)及鋁元素(Al)之氧化物，含有In2O3(ZnO)n(n為2~20)所表示之同型結構化合物及Zn2SnO4所表示之尖晶石結構化合物，不含In2O3所表示之方鐵錳礦結構化合物，且滿足下述式(1)~(4)之原子比，0.08≦In/(In+Sn+Zn+Al)≦0.50 (1) 0.01≦Sn/(In+Sn+Zn+Al)≦0.30 (2) 0.30≦Zn/(In+Sn+Zn+Al)≦0.90 (3) 0.01≦Al/(In+Sn+Zn+Al)≦0.30 (4)(式中，In、Sn、Zn及Al分別表示濺鍍靶材中之銦元素、錫元素、鋅元素及鋁元素之原子比)。
  2. 如請求項1之濺鍍靶材，其中於上述In2O3(ZnO)n所表示之同型結構化合物中固溶有Al。
  3. 如請求項1之濺鍍靶材，其中上述In2O3(ZnO)n所表示之同型結構化合物係選自In2Zn7O10所表示之同型結構化合物、In2Zn5O8所表示之同型結構化合物、In2Zn4O7所表示之同型結構化合物、In2Zn3O6所表示之同型結構化合物及In2Zn2O5所表示之同型結構化合物中之1種以上。
  4. 如請求項1之濺鍍靶材，其相對密度為98%以上。
  5. 如請求項1之濺鍍靶材，其體積比電阻為5mΩcm以下。
  6. 一種濺鍍靶材之製造方法，其包括：混合步驟，其混合1種以上之化合物而製備至少含有銦元素(In)、鋅元素(Zn)、錫元素(Sn)及鋁元素(Al)之混合物；成形步驟，其將所製備之混合物成形而獲得成形體；及 燒結步驟，其燒結上述成形體；且上述燒結步驟中，將含有銦元素、鋅元素、錫元素及鋁元素之氧化物之成形體以於700至1400℃設平均升溫速度為0.1~0.9℃/分鐘，並於1200~1650℃保持5~50小時而進行燒結。
  7. 如請求項6之濺鍍靶材之製造方法，其中將400℃以上且未達700℃中之第1平均升溫速度設為0.2~1.5℃/分鐘，將700℃以上且未達1100℃中之第2平均升溫速度設為0.15~0.8℃/分鐘，將1100℃以上且1400℃以下中之第3平均升溫速度設為0.1~0.5℃/分鐘，且上述第1~第3平均升溫速度之關係滿足第1平均升溫速度>第2平均升溫速度>第3平均升溫速度。
  8. 一種氧化物半導體薄膜，其係使用如請求項1至5中任一項之濺鍍靶材，並藉由濺鍍法進行成膜而成。
  9. 一種氧化物半導體薄膜之製造方法，其係於含有選自水蒸氣、氧氣及一氧化二氮氣體中之1種以上與稀有氣體之混合氣體之環境下，利用濺鍍法以如請求項1至5中任一項之濺鍍靶材進行成膜。
  10. 如請求項9之氧化物半導體膜之製造方法，其中上述混合氣體為至少含有稀有氣體及水蒸氣之混合氣體。
  11. 如請求項10之氧化物半導體薄膜之製造方法，其中上述混合氣體所含之水蒸氣之比率以分壓比計為0.1%~25%。
  12. 如請求項9至11中任一項之氧化物半導體薄膜之製造方法，其中將基板依序搬送至與在真空腔室內隔開特定間隔而並排設置之3片以上之上述濺鍍靶材相對向之位置，自交流電源對上述各靶材交替施加負電位及正電位，一面於使至少一個來自交流電源之輸出於該交流電源分支而連接之2片以上之靶材之間進行施加 電位之靶材之切換，一面於靶材上產生電漿，從而於基板表面成膜。
  13. 如請求項12之氧化物半導體薄膜之製造方法，其中將上述交流電源之交流功率密度設為3W/cm2以上且20W/cm2以下。
  14. 如請求項12之氧化物半導體薄膜之製造方法，其中上述交流電源之頻率為10kHz~1MHz。
  15. 一種薄膜電晶體，其具有藉由如請求項9至14中任一項之氧化物半導體薄膜之製造方法而成膜之氧化物半導體薄膜作為通道層。
  16. 如請求項15之薄膜電晶體，其場效遷移率為15cm2/Vs以上。
  17. 一種顯示裝置，其具備如請求項15或16之薄膜電晶體。
TW102137810A 2012-10-18 2013-10-18 Sputtering target, oxide semiconductor film, and the like TWI636959B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012230512 2012-10-18
JP2012-230512 2012-10-18
JP2013084274A JP6284710B2 (ja) 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2013-084274 2013-04-12

Publications (2)

Publication Number Publication Date
TW201431792A TW201431792A (zh) 2014-08-16
TWI636959B true TWI636959B (zh) 2018-10-01

Family

ID=50487850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137810A TWI636959B (zh) 2012-10-18 2013-10-18 Sputtering target, oxide semiconductor film, and the like

Country Status (6)

Country Link
US (1) US20150332902A1 (zh)
JP (1) JP6284710B2 (zh)
KR (2) KR20200087274A (zh)
CN (2) CN104603323B (zh)
TW (1) TWI636959B (zh)
WO (1) WO2014061271A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TW201422835A (zh) * 2012-12-03 2014-06-16 Solar Applied Mat Tech Corp 濺鍍靶材及導電金屬氧化物薄膜
CN105140126A (zh) * 2015-09-01 2015-12-09 昆山龙腾光电有限公司 开关元件的制造方法及阵列基板
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
JP2017179595A (ja) * 2016-03-28 2017-10-05 日立金属株式会社 スパッタリングターゲット材およびその製造方法
KR102470714B1 (ko) 2017-08-01 2022-11-25 이데미쓰 고산 가부시키가이샤 스퍼터링 타깃, 산화물 반도체 박막, 박막 트랜지스터 및 전자 기기
CN108417494B (zh) * 2018-02-25 2020-08-11 青岛大学 一种基于ZnSnO纳米纤维的场效应晶体管制备方法
KR102376098B1 (ko) * 2018-03-16 2022-03-18 가부시키가이샤 알박 성막 방법
TWI770407B (zh) * 2018-08-01 2022-07-11 日本商出光興產股份有限公司 化合物
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管
KR20230085291A (ko) * 2021-12-06 2023-06-14 한양대학교 산학협력단 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084842A (ja) * 2005-09-20 2007-04-05 Idemitsu Kosan Co Ltd スパッタリングターゲット及び透明導電膜
TW201029952A (en) * 2008-12-12 2010-08-16 Idemitsu Kosan Co Composite oxide sintered body and sputtering target comprising same
TW201142054A (en) * 2010-04-22 2011-12-01 Idemitsu Kosan Co Deposition method

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100753328B1 (ko) * 2003-03-04 2007-08-29 닛코킨조쿠 가부시키가이샤 스퍼터링 타겟트, 광 정보기록 매체용 박막 및 그 제조방법
CN100558930C (zh) 2004-02-17 2009-11-11 日矿金属株式会社 溅射靶、光信息记录介质以及光信息记录介质用薄膜的制造方法
EP1985725B1 (en) 2004-02-17 2013-04-10 JX Nippon Mining & Metals Corporation Thin film in anoptical information recording medium and process for producing the same
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102337505A (zh) * 2005-09-01 2012-02-01 出光兴产株式会社 溅射靶、透明导电膜、透明电极和电极基板及其制造方法
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
US8383019B2 (en) * 2005-09-20 2013-02-26 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
WO2007034749A1 (ja) * 2005-09-22 2007-03-29 Idemitsu Kosan Co., Ltd. 酸化物材料、及びスパッタリングターゲット
CN101273153B (zh) * 2005-09-27 2012-08-29 出光兴产株式会社 溅射靶、透明导电膜和触摸板用透明电极
JP4552950B2 (ja) * 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
US7807515B2 (en) * 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
WO2009084537A1 (ja) 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
KR101344594B1 (ko) * 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
JP5399165B2 (ja) * 2008-11-17 2014-01-29 富士フイルム株式会社 成膜方法、成膜装置、圧電体膜、圧電素子、液体吐出装置、及び圧電型超音波振動子
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN101660121B (zh) * 2009-09-15 2013-01-16 中国科学院上海硅酸盐研究所 阴阳离子共掺的n型氧化锌基透明导电薄膜及其制备方法
KR101975741B1 (ko) * 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
KR20230107711A (ko) * 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101672344B1 (ko) * 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
JP5651095B2 (ja) * 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
JP5750063B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
US9214519B2 (en) * 2011-05-10 2015-12-15 Idemitsu Kosan Co., Ltd. In2O3—SnO2—ZnO sputtering target
KR101810608B1 (ko) * 2011-06-22 2017-12-21 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR101854187B1 (ko) * 2011-07-28 2018-05-08 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084842A (ja) * 2005-09-20 2007-04-05 Idemitsu Kosan Co Ltd スパッタリングターゲット及び透明導電膜
TW201029952A (en) * 2008-12-12 2010-08-16 Idemitsu Kosan Co Composite oxide sintered body and sputtering target comprising same
TW201142054A (en) * 2010-04-22 2011-12-01 Idemitsu Kosan Co Deposition method

Also Published As

Publication number Publication date
TW201431792A (zh) 2014-08-16
US20150332902A1 (en) 2015-11-19
CN104603323B (zh) 2018-02-16
CN104603323A (zh) 2015-05-06
KR20200087274A (ko) 2020-07-20
CN108085644B (zh) 2021-02-05
WO2014061271A1 (ja) 2014-04-24
KR20150067200A (ko) 2015-06-17
CN108085644A (zh) 2018-05-29
JP2014098204A (ja) 2014-05-29
JP6284710B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
TWI636959B (zh) Sputtering target, oxide semiconductor film, and the like
TWI567045B (zh) Sputtering target
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5965338B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014218706A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI619825B (zh) Sputter target, oxide semiconductor film and method of manufacturing same
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
WO2014112368A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6141332B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI591197B (zh) Sputtering target
JP6470352B2 (ja) 酸化物半導体薄膜
WO2014038204A1 (ja) スパッタリングターゲット
TWI620826B (zh) Sputter target