JP2014098204A - スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 - Google Patents

スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 Download PDF

Info

Publication number
JP2014098204A
JP2014098204A JP2013084274A JP2013084274A JP2014098204A JP 2014098204 A JP2014098204 A JP 2014098204A JP 2013084274 A JP2013084274 A JP 2013084274A JP 2013084274 A JP2013084274 A JP 2013084274A JP 2014098204 A JP2014098204 A JP 2014098204A
Authority
JP
Japan
Prior art keywords
thin film
sputtering
sputtering target
target
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013084274A
Other languages
English (en)
Other versions
JP6284710B2 (ja
Inventor
Kazuaki Ebata
一晃 江端
Nozomi Tajima
望 但馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013084274A priority Critical patent/JP6284710B2/ja
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to CN201380045405.0A priority patent/CN104603323B/zh
Priority to PCT/JP2013/006146 priority patent/WO2014061271A1/ja
Priority to KR1020207019867A priority patent/KR20200087274A/ko
Priority to US14/436,824 priority patent/US20150332902A1/en
Priority to KR1020157009425A priority patent/KR20150067200A/ko
Priority to CN201810112981.7A priority patent/CN108085644B/zh
Priority to TW102137810A priority patent/TWI636959B/zh
Publication of JP2014098204A publication Critical patent/JP2014098204A/ja
Application granted granted Critical
Publication of JP6284710B2 publication Critical patent/JP6284710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Structural Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

【課題】高密度かつ低抵抗なスパッタリングターゲットを提供する。
【解決手段】インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むスパッタリングターゲット。
【選択図】図２

Description

本発明は、スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法に関する。
薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
電界効果型トランジスタの主要部材である半導体層（チャンネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。一方、液晶駆動用素子等には、大面積化の要求から非晶質性シリコン半導体（アモルファスシリコン）が用いられている。
アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。具体的に、解像度がＶＧＡである液晶テレビでは、移動度が０．５〜１ｃｍ２／Ｖｓのアモルファスシリコンが使用可能であったが、解像度がＳＸＧＡ、ＵＸＧＡ、ＱＸＧＡあるいはそれ以上になると２ｃｍ２／Ｖｓ以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。
一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に８００℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるため、マスク枚数の削減等コストダウンが困難であった。
このような問題を解決するために、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物半導体膜を使用した薄膜トランジスタが検討されている。一般に、酸化物半導体薄膜の作製は酸化物焼結体からなるターゲット（スパッタリングターゲット）を用いたスパッタリングで行われる。
例えば、一般式Ｉｎ２Ｇａ２ＺｎＯ７、ＩｎＧａＺｎＯ４で表されるホモロガス結晶構造を示す化合物からなるターゲットが知られている（特許文献１、２及び３）。しかしながら、このターゲットでは焼結密度（相対密度）を上げるために、酸化雰囲気で焼結する必要があるが、その場合、ターゲットの抵抗を下げるため、焼結後に高温での還元処理が必要であった。また、ターゲットを長期間使用していると、得られた膜の特性や成膜速度が大きく変化する、ＩｎＧａＺｎＯ４やＩｎ２Ｇａ２ＺｎＯ７の異常成長による異常放電が起きる、成膜時にパーティクルの発生が多い等の問題があった。異常放電が頻繁に起きると、プラズマ放電状態が不安定となり、安定した成膜が行われず、膜特性に悪影響を及ぼす。
一方、ガリウムを含まずに、酸化インジウム及び酸化亜鉛からなる非晶質酸化物半導体膜を用いた薄膜トランジスタも提案されている（特許文献４）。しかしながら、成膜時の酸素分圧を高くしないとＴＦＴのノーマリーオフ動作を実現できないといった問題があった。
また、酸化スズを主成分としたＩｎ２Ｏ３−ＳｎＯ２−ＺｎＯ系酸化物に、ＴａやＹ、Ｓｉといった添加元素を含む光情報記録媒体の保護層用のスパッタリングターゲットが検討されている（特許文献５及び６）。しかしながら、これらターゲットは酸化物半導体用ではなく、また、絶縁性物質の凝集体が形成され易く、抵抗値が高くなってしまうことや異常放電が起こり易いという問題があった。
特開平８−２４５２２０号公報 特開２００７−７３３１２号公報 国際公開第２００９／０８４５３７号パンフレット 国際公開第２００５／０８８７２６号パンフレット 国際公開第２００５／０７８１５２号パンフレット 国際公開第２００５／０７８１５３号パンフレット
本発明の目的は、高密度かつ低抵抗なスパッタリングターゲットを提供することである。
本発明の他の目的は、高い電界効果移動度及び高い信頼性を有する薄膜トランジスタを提供することである。
本発明によれば、以下のスパッタリングターゲット等が提供される。
１．インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むスパッタリングターゲット。
２．前記Ｉｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物にＡｌが固溶している１に記載のスパッタリングターゲット。
３．前記Ｉｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物が、Ｉｎ２Ｚｎ７Ｏ１０で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ５Ｏ８で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ４Ｏ７で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ３Ｏ６で表わされるホモロガス構造化合物及びＩｎ２Ｚｎ２Ｏ５で表わされるホモロガス構造化合物から選択される１以上である１又は２に記載のスパッタリングターゲット。
４．Ｉｎ２Ｏ３で表わされるビックスバイト構造化合物を含まない１〜３のいずれかに記載のスパッタリングターゲット。
５．下記式（１）〜（４）の原子比を満たす１〜４のいずれかに記載のスパッタリングターゲット。
０．０８≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０ （１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （２）
０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．９０ （３）
０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （４）
（式中、Ｉｎ，Ｓｎ，Ｚｎ及びＡｌは、それぞれスパッタリングターゲット中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を示す。）
６．相対密度が９８％以上である１〜５のいずれかに記載のスパッタリングターゲット。
７．バルク比抵抗が５ｍΩｃｍ以下である１〜６のいずれかに記載のスパッタリングターゲット。
８．１以上の化合物を混合して、少なくともインジウム元素（Ｉｎ）、亜鉛元素（Ｚｎ）、スズ元素（Ｓｎ）及びアルミニウム元素（Ａｌ）を含む混合物を調製する混合工程、
調製した混合物を成形して成形体を得る成形工程、及び
前記成形体を焼結する焼結工程を含み、
前記焼結工程において、インジウム元素、亜鉛元素、スズ元素及びアルミニウム元素を含む酸化物の成形体を、７００から１４００℃までの平均昇温速度を０．１〜０．９℃／分とし、１２００〜１６５０℃を５〜５０時間保持して焼結するスパッタリングターゲットの製造方法。
９．４００℃以上７００℃未満における第１の平均昇温速度を０．２〜１．５℃／分とし、７００℃以上１１００℃未満における第２の平均昇温速度を０．１５〜０．８℃／分とし、１１００℃以上１４００℃以下における第３の平均昇温速度を０．１〜０．５℃／分とし、
前記第１〜第３の平均昇温速度の関係が、第１の平均昇温速度＞第２の平均昇温速度＞第３の平均昇温速度を満たす８に記載のスパッタリングターゲットの製造方法。
１０．１〜７のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
１１．水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上と希ガスを含有する混合気体の雰囲気下において、１〜７のいずれかに記載のスパッタリングターゲットをスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
１２．前記混合気体が、少なくとも希ガス及び水蒸気を含む混合気体である１１に記載の酸化物半導体膜の製造方法。
１３．前記混合気体に含まれる水蒸気の割合が分圧比で０．１％〜２５％である１２に記載の酸化物半導体薄膜の製造方法。
１４．真空チャンバー内に所定の間隔を置いて並設された３枚以上の前記スパッタリングターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加し、少なくとも１つの交流電源からの出力を、この交流電源に分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜する１１〜１３のいずれかに記載の酸化物半導体薄膜の製造方法。
１５．前記交流電源の交流パワー密度を３Ｗ／ｃｍ２以上２０Ｗ／ｃｍ２以下とする１４に記載の酸化物半導体薄膜の製造方法。
１６．前記交流電源の周波数が１０ｋＨｚ〜１ＭＨｚである１４又は１５に記載の酸化物半導体薄膜の製造方法。
１７．１１〜１６のいずれかに記載の酸化物半導体薄膜の製造方法により成膜された酸化物半導体薄膜をチャネル層として有する薄膜トランジスタ。
１８．電界効果移動度が１５ｃｍ２／Ｖｓ以上である１７に記載の薄膜トランジスタ。
１９．１７又は１８に記載の薄膜トランジスタを備える表示装置。
本発明によれば、高密度かつ低抵抗なスパッタリングターゲットが提供できる。
本発明によれば、高い電界効果移動度及び高い信頼性を有する薄膜トランジスタが提供できる。
本発明の一実施形態に用いるスパッタリング装置を示す図である。 実施例１で得られた焼結体のＸ線回折チャートを示す図である。 実施例２で得られた焼結体のＸ線回折チャートを示す図である。 実施例３で得られた焼結体のＸ線回折チャートを示す図である。 実施例１８で得られた焼結体のＸ線回折チャートを示す図である。 実施例１９で得られた焼結体のＸ線回折チャートを示す図である。 実施例２０で得られた焼結体のＸ線回折チャートを示す図である。 実施例２１で得られた焼結体のＸ線回折チャートを示す図である。 実施例２２で得られた焼結体のＸ線回折チャートを示す図である。
以下、本発明のスパッタリングターゲット等について詳細に説明するが、本発明は下記実施形態及び実施例に限定されない。
［スパッタリングターゲット］
本発明のスパッタリングターゲットは、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含む。
スパッタリングターゲットがＩｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物を含むことで、ターゲットの相対密度を高めることができ、ターゲットの比抵抗を低下させ、異常放電を抑制することができる。
ホモロガス結晶構造は、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造からなる結晶である。結晶周期又は薄膜層の厚さがナノメーター程度の場合、ホモロガス構造化合物は、単一の物質あるいは均一に混ぜ合わせた混晶の性質とは異なる固有の特性を示すことができる。
ターゲットが含むＩｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物は、１種単独又は２種以上の混合物でもよい。
Ｉｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物は、例えばｎが整数である場合、好ましくはｎが２〜１５であり、より好ましくはｎが２〜１０であり、さらに好ましくはｎが２〜７であり、最も好ましくはｎが２〜５である。
即ち、Ｉｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物は、最も好ましくはＩｎ２Ｚｎ５Ｏ８で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ４Ｏ７で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ３Ｏ６で表わされるホモロガス構造化合物及びＩｎ２Ｚｎ２Ｏ５で表わされるホモロガス構造化合物から選択される１以上である。
ターゲット中のホモロガス構造化合物は、Ｘ線回折により確認することができ、例えばターゲットを粉砕したパウダー又はターゲットから直接測定したＸ線回折パターンが、組成比から想定されるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認できる。具体的には、ＪＣＰＤＳ（Ｊｏｉｎｔ Ｃｏｍｍｉｔｔｅｅ ｏｆ Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔａｎｄａｒｄｓ）カードや、ＩＣＳＤ（Ｔｈｅ Ｉｎｏｒｇａｎｉｃ Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ Ｄａｔａｂａｓｅ）から得られるホモロガス相の結晶構造Ｘ線回折パターンと一致することから確認することができる。
尚、Ｉｎ２Ｚｎ７Ｏ１０で表わされるホモロガス構造化合物は、Ｘ線回折でＩＣＳＤから検索することができ、ＩＣＳＤ♯１６２４５３のピークパターン、又は類似の（シフトした）パターンを示すものである。Ｉｎ２Ｚｎ５Ｏ８で表わされるホモロガス構造化合物は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５２のピークパターン、又は類似の（シフトした）パターンを示すものである。Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５１のピークパターン、又は類似の（シフトした）パターンを示すものである。Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５０のピークパターン、又は類似の（シフトした）パターンを示すものである。Ｉｎ２Ｚｎ２Ｏ５のホモロガス構造は、Ｘ線回折で、ＪＣＰＤＳデータベースのＮｏ．２０−１４４２のピークパターン、又は類似の（シフトした）パターンを示すものである。
本発明のスパッタリングターゲットは、好ましくはＩｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物にＡｌが固溶している。
Ｉｎ２Ｏ３（ＺｎＯ）ｎのＩｎ３＋サイトにＡｌ３＋が固溶することでＡｌ２Ｏ３の析出が抑制できる。Ａｌ２Ｏ３の析出は、ターゲットの高抵抗化をもたらし、異常放電が発生しやすくなるおそれがあるため、Ａｌ２Ｏ３の析出抑制によって異常放電を抑制することができる。
Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）のＩｎ３＋サイトにＡｌ３＋が固溶した場合、Ｉｎ３＋イオンと比べてＡｌ３＋イオンのイオン半径が小さいため、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）の格子定数が小さくなる。従って、ＩＣＳＤやＪＣＰＤＳのデータベースで開示されているＩｎ２Ｏ３（ＺｎＯ）ｎの格子定数より、ターゲット中のＩｎ２Ｏ３（ＺｎＯ）ｎの格子定数が小さくなっているか否かを確認することで、Ａｌが固溶しているか否かが確認できる。
ターゲット中のＩｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）の格子定数の導出はＸＲＤ測定から調べることができる。例えば、Ｉｎ２Ｚｎ７Ｏ１０で表わされるホモロガス構造化合物は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５３で開示されている格子定数は、ａ＝３．３０８９Å，ｂ＝３．３０８９Å，ｃ＝７３．６９９Åである。Ｉｎ２Ｚｎ５Ｏ８で表わされるホモロガス構造化合物は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５２で開示されている格子定数は、ａ＝３．３２４５Å，ｂ＝３．３２４５Å，ｃ＝５８．０９３Åである。Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５１で開示されている格子定数は、ａ＝３．３３６２Å，ｂ＝３．３３６２Å，ｃ＝３３．５２６Åである。Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５０で開示されている格子定数は、ａ＝３．３５２０Å，ｂ＝３．３５２０Å，ｃ＝４２．４８８Åである。Ｉｎ２Ｚｎ２Ｏ５のホモロガス構造は、Ｘ線回折で、ＪＣＰＤＳデータベースで検索することができ、ＪＣＰＤＳカードのＮｏ．２０−１４４２で開示されている格子定数は、ａ＝３．３７６Å，ｂ＝３．３７６Å，ｃ＝２３．１５４Åである。
スパッタリングターゲットがＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むことでターゲットを構成する酸化物中の結晶の異常粒成長を抑制することができる。異常粒成長は、スパッタリング中の異常放電の原因となるおそれがある。
スピネル構造とは、「結晶化学」（講談社、中平光興著、１９７３）等に開示されている通り、通常ＡＢ２Ｘ４型あるいはＡ２ＢＸ４型の構造をいい、このような結晶構造を有する化合物をスピネル構造化合物という。一般にスピネル構造では、陰イオン（通常は酸素）が立方最密充填をしており、その四面体隙間及び八面体隙間の一部に陽イオンが存在している。尚、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もスピネル構造化合物に含まれる。
スパッタリングターゲット中のＺｎ２ＳｎＯ４で表わされるスピネル構造化合物の有無は、Ｘ線回折で確認できる。
Ｚｎ２ＳｎＯ４で表わされるスピネル構造化合物は、ＪＣＰＤＳデータベースのＮｏ．２４−１４７０のピークパターンか、あるいは類似の（シフトした）パターンを示すものである。
本発明のスパッタリングターゲットは、好ましくはＩｎ２Ｏ３で表わされるビッグスバイト構造化合物を含まない。
ビックスバイト構造（あるいは希土類酸化物Ｃ型の結晶構造）とは、希土類酸化物Ｃ型あるいはＭｎ２Ｏ３（Ｉ）型酸化物とも言われる。「透明導電膜の技術」（（株）オーム社出版、日本学術振興会、透明酸化物・光電子材料第１６６委員会編、１９９９）等に開示されている通り、化学量論比がＭ２Ｘ３（Ｍは陽イオン、Ｘは陰イオンで通常酸素イオン）で、１つの単位胞はＭ２Ｘ３：１６分子、合計８０個の原子（Ｍが３２個、Ｘが４８個）により構成されている。
Ｉｎ２Ｏ３で表わされるビッグスバイト構造化合物は、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体も含む。
スパッタリングターゲット中のＩｎ２Ｏ３で表わされるビッグスバイト構造化合物の有無は、Ｘ線回折で確認できる。
Ｉｎ２Ｏ３で表わされるビッグスバイト構造化合物は、ＪＣＰＤＳ（Ｊｏｉｎｔ Ｃｏｍｍｉｔｔｅｅ ｏｎ Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔａｎｄａｒｄｓ）データベースのＮｏ．０６−０４１６のピークパターンか、あるいは類似の（シフトした）パターンを示すものである。
本発明のスパッタリングターゲットを構成する、インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物は、好ましくは下記原子比を満たす。酸化物が下記原子比を満たすことにより、ターゲットの相対密度が９８％以上かつバルク抵抗が５ｍΩｃｍ以下とすることができる。
０．０８≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０ （１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （２）
０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．９０ （３）
０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （４）
（式中、Ｉｎ，Ｓｎ，Ｚｎ及びＡｌは、それぞれスパッタリングターゲット中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を示す。）
式（１）において、Ｉｎ元素の原子比が０．０８未満である場合、スパッタリングターゲットのバルク抵抗値が高くなり、ＤＣスパッタリングが不可能となるおそれがある。
一方、Ｉｎ元素の原子比が０．５０超である場合、ターゲット中にＩｎ２Ｏ３で表わされるビックスバイト構造化合物生成するおそれがある。ターゲットがＩｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）とＺｎ２ＳｎＯ４のスピネル構造化合物以外にＩｎ２Ｏ３のビックスバイト構造化合物を含む場合、結晶相ごとにスパッタされる速度が異なるため掘れ残りが生じ、異常放電が発生するおそれがある。また、焼結時にＩｎ２Ｏ３の凝集部分で異常粒成長を起こし、気孔が残存し、焼結体全体の密度が向上しないおそれがある。
上記理由から、式（１）は、０．０８≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０であり、好ましくは０．１２≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０であり、より好ましくは０．１５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．４０である。
式（２）において、Ｓｎ元素の原子比が０．０１未満である場合、焼結体密度が十分に向上せず、ターゲットのバルク抵抗値が高くなるおそれがある。一方、Ｓｎ元素の原子比が０．３０超である場合、ＳｎＯ２が析出しやすく、析出したＳｎＯ２は異常放電の発生原因となるおそれがある。
上記理由から、式（２）は０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０であり、好ましくは０．０３≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．２５であり、より好ましくは０．０５≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．１５である。
式（３）において、Ｚｎ元素の原子比が０．３０未満である場合、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）のホモロガス構造が形成されないおそれがある。一方、Ｚｎ元素の原子比が０．９０超である場合、ＺｎＯが析出しやすいため、析出したＺｎＯが異常放電の発生原因となるおそれがある。
上記理由から、式（３）は０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．９０であり、好ましくは０．４０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．８０であり、より好ましくは０．４５≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．７５である。
式（４）において、Ａｌ元素の原子比が０．０１未満の場合、ターゲット抵抗が十分に低下しないおそれがある。また、このターゲットを用いてチャネル層を成膜し、ＴＦＴに適用した場合に信頼性が劣化するおそれがある。一方、Ａｌ元素の原子比が０．３０超の場合、ターゲット中にＡｌ２Ｏ３が生成し、異常放電が発生するおそれがある。
上記理由から、式（４）は０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０であり、好ましくは０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．２０であり、より好ましくは０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．１５である。
ターゲットに含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により、含有元素を定量分析して求めることができる。
具体的に、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
また、それぞれのスペクトル線の大きさ（発光強度）は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる（定量分析）。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求めることができる。
スパッタリングターゲットを構成する酸化物は、本発明の効果を損なわない範囲でＩｎ、Ｓｎ、Ｚｎ及びＡｌ以外の不可避不純物を含んでもよく、実質的にＩｎ、Ｓｎ、Ｚｎ及びＡｌのみからなってもよい。ここで、「実質的」とは、スパッタリングターゲットの金属元素の９５質量％以上１００質量％以下（好ましくは９８質量％以上１００質量％以下）がＩｎ、Ｓｎ、Ｚｎ及びＡｌであることを意味する。
本発明のスパッタリングターゲットは、好ましくは相対密度が９８％以上である。特に大型基板（１Ｇサイズ以上）にスパッタ出力を上げて酸化物半導体を成膜する場合は、相対密度が９８％以上であることが好ましい。
相対密度とは、加重平均より算出した理論密度に対して相対的に算出した密度である。各原料の密度の加重平均より算出した密度が理論密度であり、これを１００％とする。
相対密度が９８％以上であれば、安定したスパッタリング状態が保たれる。大型基板でスパッタ出力を上げて成膜する場合は、相対密度が９８％未満ではターゲット表面が黒化したり、異常放電が発生するおそれがある。相対密度は好ましくは９８．５％以上、より好ましくは９９％以上である。
ターゲットの相対密度は、アルキメデス法により測定できる。相対密度は、好ましくは１００％以下である。１００％以下の場合、金属粒子が焼結体に発生しにくく、低級酸化物の生成が抑制され、成膜時の酸素供給量を厳密に調整する必要がない。
また、後述する焼結後に、還元性雰囲気下での熱処理操作等の後処理工程等を行って密度を調整することもできる。還元性雰囲気は、アルゴン、窒素、水素等の雰囲気や、それらの混合気体雰囲気が用いることができる。
ターゲットのバルク比抵抗（導電性）は、好ましくは５ｍΩｃｍ以下であり、より好ましくは３ｍΩｃｍ以下である。ターゲットのバルク比抵抗が５ｍΩｃｍ以下であることで、異常放電を抑制することができる。
上記バルク比抵抗は、抵抗率計を使用して四探針法に基づき測定することができる。
スパッタリングターゲットを構成する酸化物中の結晶の最大粒径は８μｍ以下であることが望ましい。結晶の最大粒径が８μｍ以下であることでノジュール発生を抑制することができる。
スパッタによってターゲット表面が削られる場合、その削られる速度が結晶面の方向によって異なり、ターゲット表面に凹凸が発生する。この凹凸の大きさは焼結体中に存在する結晶粒径に依存している。大きい結晶粒径を有する酸化物からなるターゲットでは、その凹凸が大きくなり、その凸部分よりノジュールが発生すると考えられる。
スパッタリングターゲット中の結晶の最大粒径は、スパッタリングターゲットの形状が円形の場合、円の中心点（１箇所）と、その中心点で直交する２本の中心線上の中心点と周縁部との中間点（４箇所）の合計５箇所において、また、スパッタリングターゲットの形状が四角形の場合には、その中心点（１箇所）と、四角形の対角線上の中心点と角部との中間点（４箇所）の合計５箇所において１００μｍ四方の枠内で観察される最大の粒子についてその最大径を測定し、これらの５箇所の枠内のそれぞれに存在する最大粒子の粒径の平均値で表す。粒径は、結晶粒の長径について測定する。結晶粒は走査型電子顕微鏡（ＳＥＭ）により観察することができる。
［スパッタリングターゲットの製造方法］
本発明のスパッタリングターゲットの製造方法は、例えば以下の２工程を含む。
（１）原料化合物を混合し、成形して成形体とする工程
（２）上記成形体を焼結する工程
以下、これら工程について説明する。
（１）原料化合物を混合し、成形して成形体とする工程
原料化合物は特に制限されず、Ｉｎ、Ｓｎ、Ｚｎ及びＡｌから選択される元素を１以上含む化合物を使用することができ、例えば使用する原料化合物の混合物が、下記原子比を満たすと好ましい。
０．０８≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０ （１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （２）
０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．９０ （３）
０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （４）
上記Ｉｎ、Ｓｎ、Ｚｎ及びＡｌから選択される元素を１以上含む化合物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛及び酸化アルミニウムの組み合わせ等が挙げられる。
尚、上記原料化合物は粉末であることが好ましい。
原料化合物は、酸化インジウム、酸化スズ、酸化亜鉛及び酸化アルミニウムの混合粉末であることが好ましい。
原料に単体金属を用いた場合、例えば、酸化インジウム、酸化スズ、酸化亜鉛及びアルミニウム金属の組み合わせを原料粉末として用いた場合、得られる焼結体中にアルミニウムの金属粒が存在し、成膜中にターゲット表面の金属粒が溶融してターゲットから放出されないことがあり、得られる膜の組成と焼結体の組成が大きく異なってしまう場合がある。
原料化合物が粉末である場合、当該原料粉末の平均粒径は、好ましくは０．１μｍ〜１．２μｍであり、より好ましくは０．１μｍ〜１．０μｍである。原料粉末の平均粒径はレーザー回折式粒度分布装置等で測定することができる。
例えば、平均粒径が０．１μｍ〜１．２μｍのＩｎ２Ｏ３粉末、平均粒径が０．１μｍ〜１．２μｍのＳｎＯ２粉末、平均粒径が０．１μｍ〜１．２μｍのＺｎＯ粉末及び平均粒径が０．１μｍ〜１．２μｍのＡｌ２Ｏ３粉末を含んだ酸化物を原料粉末とし、これらを、上記式（１）〜（４）を満たす割合で調合するとよい。
原料化合物の混合、成形方法は特に限定されず、公知の方法を用いて行うことができる。例えば、酸化インジウム粉、酸化スズ粉、酸化亜鉛及び酸化アルミニウム粉を含んだ酸化物の混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを１２時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形することで成形体が得られる。
混合については、湿式又は乾式によるボールミル、振動ミル、ビーズミル等を用いることができる。均一で微細な結晶粒及び空孔を得るには、短時間で凝集体の解砕効率が高く、添加物の分散状態も良好となるビーズミル混合法が最も好ましい。
ボールミルによって混合する場合、当該混合時間は、好ましくは１５時間以上、より好ましくは１９時間以上とする。混合時間が不足すると最終的に得られる焼結体中にＡｌ２Ｏ３等の高抵抗の化合物が生成するおそれがあるからである。
ビーズミルによって粉砕・混合する場合、当該混合時間は、装置の大きさ、処理するスラリー量によって異なるが、スラリー中の粒度分布がすべて１μｍ以下と均一になるように適宜調整するとよい。
また、どの混合手段の場合でも、混合する際にはバインダーを任意量だけ添加し、同時に混合を行うと好ましい。バインダーには、ポリビニルアルコール、酢酸ビニル等を用いることができる。
混合によって得られた原料粉末スラリーの造粒は、好ましくは急速乾燥造粒によって造粒粉とする。急速乾燥造粒するための装置としては、スプレードライヤが広く用いられている。具体的な乾燥条件は、乾燥するスラリーのスラリー濃度、乾燥に用いる熱風温度、風量等の諸条件により決定されるため、実施に際しては、予め最適条件を求めておくことが必要となる。
急速乾燥造粒であれば、均一な造粒粉が得られる。即ち、原料粉末の比重差による沈降速度の差によって、Ｉｎ２Ｏ３粉末、ＳｎＯ２粉末、ＺｎＯ粉末及びＡｌ２Ｏ３粉末の分離することを防ぐことができる。均一な造粒粉から作製したターゲットであれば、Ａｌ２Ｏ３等の存在によるスパッタリング時の異常放電を防ぐことができる。
得られた造粒粉に対して、通常、金型プレス又は冷間静水圧プレス（ＣＩＰ）により、例えば１．２ｔｏｎ／ｃｍ２以上の圧力を加えることによって、成形体とすることができる。
（２）成形体を焼結する工程
得られた成形体を焼結することで焼結体を得ることができる。
上記焼結は、好ましくは昇温工程及び保持工程を含み、昇温工程において、平均昇温速度０．１〜０．９℃／分で７００から１４００℃まで昇温し、保持工程において、焼結温度１２００〜１６５０℃で５〜５０時間保持する。７００〜１４００℃の温度範囲における平均昇温速度は、より好ましくは０．２〜０．５℃／分である。
尚、７００〜１４００℃の温度範囲における平均昇温速度は、７００℃から昇温到達温度までの温度差を、昇温に要した時間で除した値である。
上記昇温工程は、より好ましくは４００℃以上７００℃未満における平均昇温速度（第１の平均昇温速度）を０．２〜２．０℃／分とし、７００℃以上１１００℃未満における平均昇温速度（第２の平均昇温速度）を０．０５〜１．２℃／分とし、１１００℃以上１４００℃以下における平均昇温速度（第３の平均昇温速度）を０．０２〜１．０℃／分とする。
第１の平均昇温速度は、より好ましくは０．２〜１．５℃／分である。第２の平均昇温速度は、好ましくは、０．１５〜０．８℃／分、より好ましくは０．３〜０．５℃／分である。また第３の平均昇温速度は、好ましくは０．１〜０．５℃／分、より好ましくは０．１５〜０．４℃／分である。
昇温工程を上記とすることで、スパッタ時のノジュールの発生をより抑制することができる。
第１平均昇温速度が０．２℃／分以上であることで、所用時間が増大しすぎず、製造効率を向上させることができる。また、第１の平均昇温速度が２．０℃／分以下であることで、分散性を上げるために混合時にバインダーを投入した場合であっても、バインダーが残留せず、ターゲットのクラック等の発生を抑制することができる。
第２平均昇温速度が０．０５℃／分以上であることで、所用時間が増大しすぎず、また、結晶が異常成長することがなく、得られる焼結体の内部の空孔の発生を抑制することができる。また、第２の平均昇温速度が１．２℃／分以下であることで、焼結の開始場所に分布が生じず、反りの発生を抑制することができる。
第３平均昇温速度が０．０２℃／分以上であることで、所用時間が増大しすぎず、Ｚｎが蒸散して組成ズレが生じることを抑制することができる。また、第３の平均昇温速度が１．０℃／分以下であることで、焼き締まりの分布による引っ張り応力が発生せず、焼結密度を上げ易くすることができる。
これら第１〜第３の平均昇温速度の関係が、第２の平均昇温速度＞第３の平均速度を満たすと好ましく、第１の平均昇温速度＞第２の平均昇温速度＞第３の平均昇温速度を満たすとさらに好ましい。
特に、第２の平均昇温速度＞第３の平均昇温速度となることで、長時間スパッリングしたとしても、さらに効果的にノジュールの発生を抑制することが期待できる。
４００℃以上７００℃未満における昇温速度は、０．２〜２．０℃／分の範囲であると好ましい。
７００℃以上１１００℃未満における昇温速度は、０．０５〜１．２℃／分の範囲であると好ましい。
１１００℃以上１４００℃以下における昇温速度は、０．０２〜１．０℃／分の範囲であると好ましい。
成形体を１４００℃超１６５０℃以下の温度まで昇温する場合の昇温速度は特に制限されないが、通常０．１５〜０．４℃／分程度である。
昇温が完了した後、１２００〜１６５０℃の焼結温度で５〜５０時間保持して焼結を行う（保持工程）。焼結温度は好ましくは１３００〜１６００℃である。焼結時間は好ましくは１０〜２０時間である。
焼結温度が１２００℃以上又は焼結時間が５時間以上であると、Ａｌ２Ｏ３等が焼結体内部に形成されず、異常放電が生じにくい。また、焼成温度が１６５０℃以下又は焼成時間が５０時間以下であると、著しい結晶粒成長による平均結晶粒径の増大や、粗大空孔の発生がなく、焼結体強度の低下や異常放電を抑制できる。
本発明で用いる焼結方法としては、常圧焼結法の他、ホットプレス、酸素加圧、熱間等方圧加圧等の加圧焼結法も採用することができる。ただし、製造コストの低減、大量生産の可能性、容易に大型の焼結体を製造できるといった観点から、常圧焼結法を採用することが好ましい。
常圧焼結法では、成形体を大気雰囲気、又は酸化ガス雰囲気、好ましくは酸化ガス雰囲気にて焼結する。酸化ガス雰囲気とは、好ましくは酸素ガス雰囲気である。酸素ガス雰囲気は、酸素濃度が、例えば１０〜１００体積％の雰囲気であることが好ましい。上記焼結体の製造方法においては、昇温過程にて酸素ガス雰囲気を導入することで、焼結体密度をより高くすることができる。
上記焼成工程で得られた焼結体のバルク抵抗をターゲット全体で均一化するために、必要に応じて還元工程を設けてもよい。
還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。
還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素、又はこれらのガスと酸素との混合ガス等を用いることができる。また、不活性ガス中での焼成による還元処理の場合、窒素、アルゴン、又はこれらのガスと酸素との混合ガス等を用いることができる。
還元処理時の温度は、通常１００〜８００℃、好ましくは２００〜８００℃である。また、還元処理の時間は、通常０．０１〜１０時間、好ましくは０．０５〜５時間である。
以上をまとめると、本発明に用いる焼結体の製造方法は、例えば、酸化インジウム粉と酸化亜鉛粉及び酸化アルミニウム粉との混合粉を含む原料粉末に、水系溶媒を配合し、得られたスラリーを１２時間以上混合した後、固液分離・乾燥・造粒し、引き続き、この造粒物を型枠に入れて成形し、その後、得られた成形物を酸素含有雰囲気で、７００〜１４００℃における平均昇温速度を０．１〜０．９℃／分とする昇温工程、及び１２００〜１６５０℃を５〜５０時間保持する保持工程を有する焼結工程により焼結体を得ることができる。
上記で得られた焼結体を加工することにより本発明のスパッタリングターゲットとすることができる。具体的には、焼結体をスパッタリング装置への装着に適した形状に切削加工することでスパッタリングターゲット素材とし、該ターゲット素材をバッキングプレートに接着することでスパッタリングターゲットとすることができる。
焼結体をターゲット素材とするには、焼結体を、例えば平面研削盤で研削して表面粗さＲａが０．５μｍ以下の素材とする。ここで、さらにターゲット素材のスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。
鏡面加工（研磨）は、機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
ターゲット素材の表面は２００〜１０，０００番のダイヤモンド砥石により仕上げを行うことが好ましく、４００〜５，０００番のダイヤモンド砥石により仕上げを行うことが特に好ましい。２００番以上、又は１０，０００番以下のダイヤモンド砥石を使用するこのより、ターゲット素材の割れを防ぐことができる。
ターゲット素材の表面粗さＲａが０．５μｍ以下であり、方向性のない研削面を備えていることが好ましい。Ｒａが０．５μｍ以下であり、方向性のない研磨面を備えていれば、異常放電やパーティクルの発生を防ぐことができる。
最後に、得られたターゲット素材を清浄処理する。清浄処理にはエアーブロー又は流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
尚、以上のエアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数２５〜３００ＫＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５〜３００ＫＨｚの間で、２５ＫＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのが好ましい。
ターゲット素材の厚みは通常２〜２０ｍｍ、好ましくは３〜１２ｍｍ、特に好ましくは４〜６ｍｍである。
上記のようにして得られたターゲット素材をバッキングプレートへボンディングすることによって、スパッタリングターゲットを得ることができる。また、複数のターゲット素材を１つのバッキングプレートに取り付け、実質１つのターゲットとしてもよい。
本発明のスパッタリングターゲットは、上記の製造方法により、相対密度が９８％以上かつバルク抵抗が５ｍΩｃｍ以下とすることができ、スパッタリングする際には、異常放電の発生を抑制することができる。また、本発明のスパッタリングターゲットは、高品質の酸化物半導体薄膜を、効率的に、安価に、且つ省エネルギーで成膜することができる。
［酸化物半導体薄膜］
本発明のスパッタリングターゲットをスパッタリング法により成膜することで、本発明の酸化物半導体薄膜が得られる。
本発明の酸化物半導体薄膜は、インジウム、スズ、亜鉛、アルミニウム、酸素からなり、好ましくは、下記原子比（１）〜（４）を満たす。
０．０８≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０ （１）
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （２）
０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．９０ （３）
０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （４）
（式中、Ｉｎ，Ｓｎ，Ｚｎ及びＡｌは、それぞれ酸化物半導体薄膜中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を示す。）
式（１）において、Ｉｎ元素の原子比が０．０８未満であると、Ｉｎ ５ｓ軌道の重なりが小さくなるため電界効果移動度が１５ｃｍ２／Ｖｓ未満となるおそれがある。一方、Ｉｎ元素の原子比が０．５０超であると、成膜した膜をＴＦＴのチャネル層に適用したときに信頼性が劣化するおそれがある。
式（２）において、Ｓｎ元素の原子比が０．０１未満であると、ターゲット抵抗が上昇するため、スパッタ成膜中に異常放電が発生し成膜が安定化しないおそれがある。一方、Ｓｎ元素の原子比が０．３０超であると、得られる薄膜のウェットエッチャントへの溶解性が低下するため、ウェットエッチングが困難になる。
式（３）において、Ｚｎ元素の原子比が０．３０未満であると、得られる膜が非晶質膜として安定しないおそれがある。一方、Ｚｎ元素の原子比が０．９０超であると、得られる薄膜のウェットエッチャントへの溶解速度が高すぎるため、ウェットエッチングが困難になる。
式（４）において、Ａｌ元素の原子比が０．０１未満であると、成膜時の酸素分圧が上昇するおそれがある。尚、Ａｌ元素は酸素との結合が強いため、成膜時の酸素分圧を下げることができる。また、チャネル相を成膜しＴＦＴに適用した場合に信頼性が劣化するおそれがある。一方、Ａｌ元素の原子比が０．３０超であると、ターゲット中にＡｌ２Ｏ３が生成し、スパッタ成膜時に異常放電が発生し、成膜が安定化しないおそれがある。
酸化物半導体薄膜のキャリア濃度は、通常１０１９／ｃｍ３以下であり、好ましくは１０１３〜１０１８／ｃｍ３であり、さらに好ましくは１０１４〜１０１８／ｃｍ３であり、特に好ましくは１０１５〜１０１８／ｃｍ３である。
酸化物層のキャリア濃度が１０１９ｃｍ−３以下であると、薄膜トランジスタ等の素子を構成した際の漏れ電流、ノーマリーオンや、ｏｎ−ｏｆｆ比の低下を防ぐことができ、良好なトランジスタ性能が発揮できる。キャリア濃度が１０１３ｃｍ−３以上であると、ＴＦＴとして問題なく駆動する。
酸化物半導体薄膜のキャリア濃度は、ホール効果測定方法により測定することができる。
本発明のスパッタリングターゲットは、高い導電性を有することから成膜速度の速いＤＣスパッタリング法を適用することができる。
上記ＤＣスパッタリング法に加えて、ＲＦスパッタリング法、ＡＣスパッタリング法、パルスＤＣスパッタリング法も適用することができ、異常放電のないスパッタリングが可能である。
酸化物半導体薄膜は、上記焼結体を用いて、スパッタリング法の他に、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等によっても作製することもできる。
スパッタリングガス（雰囲気）としては、アルゴン等の希ガス原子と酸化性ガスの混合ガスを用いることができる。酸化性ガスとはＯ２、ＣＯ２、Ｏ３、Ｈ２Ｏ、Ｎ２Ｏ等が挙げられる。スパッタリングガスは、希ガス原子と、水分子、酸素分子及び亜酸化窒素分子から選ばれる一種以上の分子を含有する混合気体が好ましく、希ガス原子と、少なくとも水分子を含有する混合気体であることがより好ましい。
スパッタリング成膜時の酸素分圧比は０％以上４０％未満とすることが好ましい。酸素分圧比が４０％未満の条件であれば、作製した薄膜のキャリア濃度が大幅に低減することがなく、キャリア濃度が１０１３ｃｍ−３未満となることを防ぐことができる。
好ましくは、酸素分圧比は０％〜３０％、特に好ましくは０％〜２０％である。
本発明における酸化物薄膜堆積時のスパッタガス（雰囲気）に含まれる水分子の分圧比、即ち、［Ｈ２Ｏ］／（［Ｈ２Ｏ］＋［希ガス］＋［その他の分子］）は、０．１〜２５％であることが好ましい。
水の分圧比が２５％以下であると、膜密度の低下を防ぐことができ、Ｉｎの５ｓ軌道の重なりを大きく保つことができ、移動度の低下を防ぐことができる。
スパッタリング時の雰囲気中の水の分圧比は０．７〜１３％がより好ましく、１〜６％が特に好ましい。
スパッタリングにより成膜する際の基板温度は、２５〜１２０℃であることが好ましく、さらに好ましくは２５〜１００℃、特に好ましくは２５〜９０℃である。
成膜時の基板温度が１２０℃以下であると、成膜時に導入する酸素等を十分に取り込むことができ、加熱後の薄膜のキャリア濃度の過度な増加を防ぐことができる。また、成膜時の基板温度が２５℃以上であると、薄膜の膜密度が低下せず、ＴＦＴの移動度が低下することを防ぐことができる。
スパッタリングによって得られた酸化物薄膜を、さらに１５０〜５００℃に１５分〜５時間保持してアニール処理を施すことが好ましい。成膜後のアニール処理温度は２００℃以上４５０℃以下であることがより好ましく、２５０℃以上３５０℃以下であることがさらに好ましい。上記アニールを施すことにより、半導体特性が得られる。
また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。
酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
スパッタリング時におけるターゲットと基板との間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、さらに好ましくは２〜８ｃｍである。
この距離が１ｃｍ以上であると、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなりすぎず、良好な膜特性を得ることができる。また、膜厚及び電気特性の面内分布等を防ぐことができる。一方、ターゲットと基板との間隔が１５ｃｍ以下であると、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎず、緻密な膜を得ることができる。また、良好な半導体特性を得ることができる。
酸化物薄膜の成膜は、磁場強度が３００〜１５００ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が３００ガウス以上であると、プラズマ密度の低下を防ぐことができ、高抵抗のスパッタリングターゲットの場合でも問題なくスパッタリングを行うことができる。一方、１５００ガウス以下であると、膜厚及び膜中の電気特性の制御性の悪化を抑制することができる。
気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜３．０Ｐａであり、さらに好ましくは０．１〜１．５Ｐａであり、特に好ましくは０．１〜１．０Ｐａである。
スパッタ圧力が３．０Ｐａ以下であると、スパッタ粒子の平均自由工程が短くなりすぎず、薄膜密度の低下を防ぐことができる。また、スパッタ圧力が０．１Ｐａ以上であると、成膜時に膜中に微結晶が生成することを防ぐことができる。
尚、スパッタ圧力とは、アルゴン等の希ガス原子、水分子、酸素分子等を導入した後のスパッタ開始時の系内の全圧をいう。
また、酸化物半導体薄膜の成膜を、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続された２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
尚、交流スパッタリングによって酸化物半導体薄膜を成膜する場合も、例えば、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる１以上のガスとを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、水蒸気を含有する混合気体の雰囲気下においてスパッタリングを行うことが特に好ましい。
ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５−２９０５５０号公報記載のような大面積生産用のＡＣスパッタ装置を使用することが好ましい。
特開２００５−２９０５５０号公報記載のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図１にＡＣスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット３１ａ〜３１ｆをそれぞれ有し、各ターゲット３１ａ〜３１ｆのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット３１ａ〜３１ｆは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット３１ａ〜３１ｆの側面は平行になる。
真空槽の外部には、交流電源１７ａ〜１７ｃが配置されており、各交流電源１７ａ〜１７ｃの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源１７ａ〜１７ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット３１ａ〜３１ｆは電極に密着して取り付けられているので、隣接する２つのターゲット３１ａ〜３１ｆには互いに異なる極性の交流電圧が交流電源１７ａ〜１７ｃから印加される。従って、互いに隣接するターゲット３１ａ〜３１ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
電極のターゲット３１ａ〜３１ｆとは反対側の面には磁界形成手段４０ａ〜４０ｆが配置されている。各磁界形成手段４０ａ〜４０ｆは、外周がターゲット３１ａ〜３１ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
各リング状磁石は、対応する１個のターゲット３１ａ〜３１ｆの真裏位置で、ターゲット３１ａ〜３１ｆの長手方向に対して平行に配置されている。上述したように、ターゲット３１ａ〜３１ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット３１ａ〜３１ｆと同じ間隔を空けて配置されている。
ＡＣスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下が好ましい。パワー密度が３Ｗ／ｃｍ２以上であると、成膜速度が遅くなりすぎず、生産経済性を担保できる。２０Ｗ／ｃｍ２以下であると、ターゲットの破損を抑制することができる。より好ましいパワー密度は３Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２である。
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚ以上であると、騒音の問題が生じない。１ＭＨｚ以下であると、プラズマが広がりすぎて所望のターゲット位置以外でスパッタが行われることを防ぐことができ、均一性を保てる。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
［薄膜トランジスタ及び表示装置］
上記の酸化物薄膜は、薄膜トランジスタに使用でき、特にチャネル層として好適に使用でき、本発明の酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタは電界効果移動度１５ｃｍ２／Ｖｓ以上の高移動度、かつ高信頼性を示すことができる。
本発明の薄膜トランジスタは、上記の酸化物薄膜をチャネル層として有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常１０〜３００ｎｍ、好ましくは２０〜２５０ｎｍ、より好ましくは３０〜２００ｎｍ、さらに好ましくは３５〜１２０ｎｍ、特に好ましくは４０〜８０ｎｍである。
チャネル層の膜厚が１０ｎｍ以上であると、大面積に成膜した際でも膜厚が不均一になり難く、作製したＴＦＴの特性を面内で均一とすることができる。一方、膜厚が３００ｎｍ以下であると、成膜時間が長くなりすぎない。
本発明の薄膜トランジスタにおけるチャネル層は、通常、Ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。
本発明の薄膜トランジスタのチャネル層は、アニール処理後に少なくともゲート電極と重なる領域において一部、結晶化していてもよい。ここで結晶化とは、非晶質の状態から結晶核が生成すること、又は結晶核が生成された状態から結晶粒が成長することをいう。特にバックチャネル側の一部を結晶化させたときは、プラズマプロセス（ＣＶＤプロセス等）に対して、耐還元性が向上しＴＦＴの信頼性が改善する。
結晶化した領域は、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の電子線回折像から確認することができる。
チャネル層に適用される酸化物半導体薄膜は、有機酸系エッチング液（例えば蓚酸エッチング液）でウェットエッチングでき、かつ無機酸系ウェットエッチング液（例えばリン酸／硝酸／酢酸の混酸ウェットエッチング液：ＰＡＮ）には溶けにくく、電極に使用するＭｏ（モリブデン）やＡｌ（アルミニウム）等とのウェットエッチングの選択比が大きい。そのため、本発明の酸化物薄膜をチャネル層に用いることで、チャネルエッチ型の薄膜トランジスタを作製することができる。
薄膜トランジスタを製造するフォトリソグラフィ工程において、レジストを塗布する前に、酸化物半導体薄膜表面に、膜厚が数ｎｍ程度の絶縁膜を形成してもよい。この工程により酸化物半導体膜とレジストとが直接接触することを回避することが可能であり、レジストに含まれている不純物が酸化物半導体膜中に侵入するのを防止できる。
本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともＳｉＮｘを含有することが好ましい。ＳｉＮｘはＳｉＯ２と比較して緻密な膜を形成できるため、ＴＦＴの劣化抑制効果が高いという利点を有する。
保護膜は、ＳｉＮｘの他に例えばＳｉＯ２，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，Ｓｍ２Ｏ３，ＳｒＴｉＯ３又はＡｌＮ等の酸化物等を含むことができる。
本発明のインジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物薄膜は、Ａｌを含有しているためＣＶＤプロセスによる耐還元性が向上し、保護膜を作製するプロセスによりバックチャネル側が還元されにくく、保護膜としてＳｉＮｘを用いることができる。
保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、ＴＦＴ駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりＴＦＴの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことにより、薄膜構造中においてＩｎ−ＯＨの結合が安定化され酸化物半導体膜中の水素の拡散を抑制することができる。
薄膜トランジスタを製造する過程において、半導体基板のＣｕ等による金属汚染を除去すること、及びゲート絶縁膜表面のダングリングボンド等に起因する表面準位を低減させるために、半導体基板やゲート絶縁膜表面の洗浄を行うことが好ましい。
上記の洗浄に用いる洗浄溶液としては、シアン（ＣＮ）含有量が１００ｐｐｍ以下、好ましくは１０ｐｐｍ〜１ｐｐｍを上限とし、水素イオン濃度指数（ｐＨ）９〜１４のシアン含有溶液を用いることができる。当該シアン含有溶液を加熱して、５０℃以下（好ましくは３０℃〜４０℃）の温度とし、半導体基板やゲート絶縁膜表面の洗浄処理することが好ましい。
シアン含有溶液、例えばＨＣＮ水溶液を用いることで、シアン化物イオン（ＣＮ−）が基板表面上の銅と反応して［Ｃｕ（ＣＮ）２］−を形成して汚染銅を除去できる。［Ｃｕ（ＣＮ）２］−はＨＣＮ水溶液中のＣＮ−イオンと反応し、ｐＨ１０では［Ｃｕ（ＣＮ）４］３−として安定に存在する。ＣＮ−イオンの錯イオン形成能は極めて大きく、極低濃度のＨＣＮ水溶液であっても、ＣＮ−イオンが有効に反応して汚染銅の除去が可能である。
洗浄に用いるシアン（ＣＮ）含有溶液は、例えば、シアン化水素（ＨＣＮ）を純水又は超純水，アルコール系溶媒及びケトン系溶媒、ニトリル系溶媒、芳香族炭化水素系溶媒、四塩化炭素、エーテル系溶媒、脂肪族アルカン系溶媒、又はこれらの混合溶媒から選ばれる少なくとも１つの溶媒に溶解し、さらに所定濃度に希釈するとともに、アンモニア水溶液等で、溶液中の水素イオン濃度指数、いわゆるｐＨ値を好ましくは９〜１４の範囲に調整して用いることが好適である。
薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層（チャネル層）、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。
本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２，ＣａＨｆＯ３，ＰｂＴｉＯ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，Ｓｍ２Ｏ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，ＨｆＯ２，Ａｌ２Ｏ３である。
ゲート絶縁膜は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ２でもＳｉＯｘでもよい。
ゲート絶縁膜は、異なる材料からなる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。
本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ドレイン電極、ソース電極及びゲート電極の各電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使用してもよい。
本発明の薄膜トランジスタは、好ましくはＳ値が０．８Ｖ／ｄｅｃ以下であり、０．５Ｖ／ｄｅｃ以下がより好ましく、０．３Ｖ／ｄｅｃ以下がさらに好ましく、０．２Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃ以下であると、駆動電圧が小さくなり消費電力を低減できる可能性がある。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。
Ｓ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）−Ｖｇのグラフを作製し、この傾きの逆数から導出することができる。Ｓ値の単位は、Ｖ／ｄｅｃａｄｅであり、小さな値であることが好ましい。
Ｓ値（ＳｗｉｎｇＦａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
本発明の薄膜トランジスタは、表示装置に好適に用いることができる。
大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
実施例１−７
［酸化物焼結体の製造］
原料粉体として下記の酸化物粉末を使用した。下記酸化物粉末の平均粒径としてメジアン径Ｄ５０を採用し、当該平均粒径は、レーザー回折式粒度分布測定装置ＳＡＬＤ−３００Ｖ（島津製作所製）で測定した。
酸化インジウム粉 ：平均粒径０．９８μｍ
酸化スズ粉 ：平均粒径０．９８μｍ
酸化亜鉛粉 ：平均粒径０．９６μｍ
酸化アルミニウム粉：平均粒径０．９８μｍ
上記の粉体を、表１に示す原子比になるように秤量し、均一に微粉砕混合後、成形用バインダーを加えて造粒した。次に、この原料混合粉を金型へ均一に充填し、コールドプレス機にてプレス圧１４０ＭＰａで加圧成形した。
このようにして得た成形体を、表１に示す昇温速度、焼結温度及び焼結時間で、焼結炉で焼結して焼結体を製造した。昇温中は酸素雰囲気、その他は大気中（雰囲気）とし、降温速度は１５℃／分とした。
［焼結体の分析］
得られた焼結体の相対密度をアルキメデス法により測定した。実施例１−７の焼結体は相対密度９８％以上であることを確認した。
また、得られた焼結体のバルク比抵抗（導電性）を抵抗率計（三菱化学（株）製、ロレスタ）を使用して四探針法（ＪＩＳ Ｒ １６３７）に基づき測定した。結果を表２に示す。表２に示すように実施例１−７の焼結体のバルク比抵抗は、５ｍΩｃｍ以下であった。
得られた焼結体についてＩＣＰ−ＡＥＳ分析を行い、表１に示す原子比であることを確認した。
また、得られた焼結体についてＸ線回折測定装置（ＸＲＤ）により結晶構造を調べた。実施例１−３で得られた焼結体のＸ線回折チャートをそれぞれ図２−４に示す。
チャートを分析した結果、実施例１の焼結体にはＩｎ２Ｚｎ３Ｏ６のホモロガス構造とＩｎ２Ｚｎ４Ｏ７のホモロガス構造とＺｎ２ＳｎＯ４のスピネル構造が観測された。結晶構造はＪＣＰＤＳカード及び／又はＩＣＳＤで確認することができる。
Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５０のピークパターンであり、Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５１のピークパターンであり、Ｚｎ２ＳｎＯ４で表わされるスピネル構造化合物は、ＪＣＰＤＳデータベースのＮｏ．２４−１４７０のピークパターンである。
Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造の格子定数を導出した結果、ａ＝ｂ＝３．３２７２４Å、ｃ＝４２．２７１４３Åであった。ＩＣＳＤ♯１６２４５０のデータベースで開示されている格子定数は、ａ＝ｂ＝３．３５２０Å、ｃ＝４２．４８８Åであるため、実施例の焼結体では格子定数が小さくなることを確認した。Ａｌ３＋のイオン半径は、Ｉｎ３＋のイオン半径よりも小さいため、Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造にＡｌが固溶したため、格子定数が小さくなったと考えられる。
また、Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造の格子定数を導出した結果、ａ＝ｂ＝３．３２１８７Å、ｃ＝３３．３９５９２Åであった。ＩＣＳＤ♯１６２４５１のデータベースで開示されている格子定数は、ａ＝ｂ＝３．３３６２Å、ｃ＝３３．５２６Åであるため、実施例の焼結体では格子定数が小さくなることを確認した。Ａｌ３＋のイオン半径は、Ｉｎ３＋のイオン半径よりも小さいため、Ｉｎ２Ｚｎ４Ｏ７のホモロガス構造にＡｌが固溶したため、格子定数が小さくなったと考えられる。
実施例１と同様にして、実施例２−７の焼結体においてもＸＲＤ測定を実施した結果、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むことを確認した。さらにＩｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物の格子定数を表１に示す。表１に示すように実施例２−７においても、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）の格子定数は、ＩＣＳＤのデータベースで開示されている格子定数よりも小さいことを確認した。
ＸＲＤの測定条件は以下の通りである。
・装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
・Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
・２θ−θ反射法、連続スキャン（１．０°／分）
・サンプリング間隔：０．０２°
・スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
実施例１−７の焼結体について、電子線マイクロアナライザ（ＥＰＭＡ）測定により得られた焼結体のＳｎやＡｌの分散を調べたところ、８μｍ以上のＳｎやＡｌの集合体は観測されなかった。実施例１−７の焼結体は分散性、均一性が極めて優れていることが分かった。
ＥＰＭＡの測定条件は以下の通りである。
装置名：ＪＸＡ−８２００（日本電子株式会社）
加速電圧：１５ｋＶ
照射電流：５０ｎＡ
照射時間（１点当りの）：５０ｍＳ
［スパッタリングターゲットの製造］
実施例１−７で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径４インチのスパッタリングターゲットを作製した。また、実施例１−３については、それぞれ幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲットをＡＣスパッタリング成膜用に作製した。
［異常放電の有無の確認］
得られた直径４インチのスパッタリングターゲットをＤＣスパッタリング装置に装着し、雰囲気としてアルゴンガスにＨ２Ｏガスを分圧比で２％添加した混合ガスを使用し、スパッタ圧０．４Ｐａ、基板温度を室温とし、ＤＣ出力４００Ｗにて、１０ｋＷｈ連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表２に示す。
尚、上記異常放電の有無は、電圧変動をモニターして異常放電を検出することにより行った。具体的には、５分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の１０％以上あった場合を異常放電とした。特にスパッタ運転中の定常電圧が０．１秒間に±１０％変動する場合は、スパッタ放電の異常放電であるマイクロアークが発生しており、素子の歩留まりが低下し、量産化に適さないおそれがある。
［ノジュール発生の有無の確認］
得られた直径４インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で３％添加した混合ガスを使用し、４０時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。その結果、実施例１−７のスパッタリングターゲット表面において、ノジュールは観測されなかった。
尚、スパッタ条件は、スパッタ圧０．４Ｐａ、ＤＣ出力１００Ｗ、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
ノジュールは、スパッタリング後のターゲット表面の変化を実体顕微鏡により５０倍に拡大して観察し、視野３ｍｍ２中に発生した２０μｍ以上のノジュールについて数平均を計測する方法を採用した。発生したノジュール数を表２に示す。
比較例１−２
表１に示す原子比で原料粉末を混合し、表１に示す昇温速度、焼結温度及び焼結時間で焼結した他は、実施例１−７と同様に焼結体及びスパッタリングターゲットを製造し、評価した。結果を表１及び２に示す。
比較例１−２のスパッタリングターゲットにおいて、スパッタ時に異常放電が発生し、ターゲット表面にはノジュールが観測された。比較例１−２のターゲットには、ＩｎＡｌＺｎ２Ｏ５のホモロガス構造、Ｚｎ２ＳｎＯ４のスピネル構造、Ａｌ２Ｏ３のコランダム構造が観測された。ＩｎＡｌＺｎ２Ｏ５のホモロガス構造はＪＣＰＤＳカードＮｏ．４０−０２５９、Ａｌ２Ｏ３のコランダム構造がＪＣＰＤＳカードＮｏ．１０−１７３で確認することができる。
比較例１−２のターゲットにおいては、Ａｌ２Ｏ３がターゲット中に存在しているため、ターゲットの相対密度が９８％未満であり、ターゲットのバルク比抵抗は５ｍΩｃｍ超であった。
Figure 2014098204
Figure 2014098204
実施例８−１４
［酸化物半導体薄膜の成膜］
マグネトロンスパッタリング装置に、実施例１−７で作製した表３及び４に示す組成の４インチターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法により、下記の条件でスライドガラス上に膜厚５０ｎｍの非晶質膜を成膜した。
成膜時には、表３及び４に示す分圧比（％）でＡｒガス、Ｏ２ガス、及びＨ２Ｏガスを導入した。非晶質膜を形成した基板を大気中、３００℃で６０分加熱して酸化物半導体膜を形成した。
スパッタ条件は以下の通りである。
基板温度：２５℃
到達圧力：８．５×１０−５Ｐａ
雰囲気ガス：Ａｒガス、Ｏ２ガス、Ｈ２Ｏガス（分圧は表３及び４を参照）
スパッタ圧力（全圧）：０．４Ｐａ
投入電力：ＤＣ１００Ｗ
Ｓ（基板）−Ｔ（ターゲット）距離：７０ｍｍ
［酸化物半導体薄膜の評価］
ホール効果測定用素子は、ガラス基板上に成膜した基板を用いてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）にセットし、室温でホール効果を評価した。また、ＩＣＰ−ＡＥＳ分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
また、ガラス基板上に成膜した酸化物薄膜についてＸ線回折測定装置（リガク製Ｕｌｔｉｍａ−ＩＩＩ）により結晶構造を調べた。
実施例８−１４では、薄膜堆積直後は回折ピークが観測されず非晶質であることを確認した。また、大気下で３００℃×６０分加熱処理（アニール）後も回折ピークが観測されず非晶質であることを確認した。
上記ＸＲＤの測定条件は以下の通りである。
装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ−θ反射法、連続スキャン（１．０°／分）
サンプリング間隔：０．０２°
スリット ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
［薄膜トランジスタの製造］
基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表３及び４に示す条件でスパッタ成膜し、膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて３００℃で６０分加熱処理（アニール処理）を行った。
その後、Ｍｏ（１００ｎｍ）をスパッタ成膜により成膜し、リフトオフ法によりソース／ドレイン電極を所望の形状にパターニングした。さらに表３及び４に示すように保護膜を形成する前段階の処理として、酸化物半導体膜に対し、亜酸化窒素プラズマ処理を施し、プラズマＣＶＤ法（ＰＥＣＶＤ）にてＳｉＯｘを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。
作製した薄膜トランジスタについて、電界効果移動度（μ）、Ｓ値及び閾値電圧（Ｖｔｈ）を評価した。これらの結果を表３及び４に示す。
これらの特性値は、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温、遮光環境下（シールドボックス内）で測定した。
また、盛装したトランジスタについて、ドレイン電圧（Ｖｄ）を１Ｖ及びゲート電圧（Ｖｇ）を−１５〜２０Ｖとして伝達特性を評価した。結果を表３及び４に示す。
電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。
作製した薄膜トランジスタに対して、ＤＣバイアスストレス試験を行った。表３及び４に、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、ＴＦＴトランスファ特性の変化を示す。
実施例８−１４の薄膜トランジスタは、閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かった。
比較例３及び４
比較例１及び２で作製した４インチターゲットを用いて、表３に示すスパッタ条件、加熱（アニーリング）処理条件及び保護膜形成前処理に従い、実施例８−１４と同様にして、酸化物半導体薄膜、薄膜評価用素子及び薄膜トランジスタを作製し、評価した。尚、比較例３及び４においては、酸化物半導体膜に対し、亜酸化窒素プラズマ処理等の前処理を施さずに、ＰＥＣＶＤ法にてＳｉＯｘを１００ｎｍ成膜し、さらにＳｉＯｘ膜の上にＰＥＣＶＤ法にてＳｉＮｘを１５０ｎｍ成膜してＳｉＯｘ及びＳｉＮｘの積層体を保護膜とした。結果を表３及び４に示す。
表３及び４に示すように、比較例３及び４の素子は電界効果移動度が１５ｃｍ２／Ｖｓ未満であり、実施例８−１４との素子と比べて大幅に低いことが分かった。また、比較例３及び４の薄膜トランジスタは、ＤＣバイアスストレス試験の結果、閾値電圧が１Ｖ以上変動し、著しい特性の劣化が生じていることが分かった。
Figure 2014098204
Figure 2014098204
実施例１５−１７
表５に示すスパッタ条件及びアニール条件に従い、実施例８−１４と同様にして酸化物半導体及び薄膜トランジスタを製造し、評価した。結果を表５に示す。実施例１５−１７では、ＤＣスパッタリングの代わりにＡＣスパッタリングによる成膜を実施し、ソース・ドレインパターニングをドライエッチングで行った。
上記ＡＣスパッタリングは、特開２００５−２９０５５０号公報に開示された、図１に示す成膜装置を用いた。
例えば実施例１５では、実施例１で作製した幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ〜３１ｆを用い、各ターゲット３１ａ〜３１ｆを基板の幅方向に平行に、距離が２ｍｍになるように配置した。磁界形成手段４０ａ〜４０ｆの幅はターゲット３１ａ〜３１ｆと同じ２００ｍｍであった。
ガス供給系からスパッタガスであるＡｒ、Ｈ２Ｏ及びＯ２をそれぞれ系内に導入した。スパッタリング条件は、０．５Ｐａ、交流電源のパワーは３Ｗ／ｃｍ２（＝１０．２ｋＷ／３４００ｃｍ２）とし、周波数は１０ｋＨｚとした。成膜速度を調べるために、当該条件で１０秒成膜し、得られた薄膜の膜厚を測定すると１４ｎｍであった。成膜速度は８４ｎｍ／分と高速であり、量産に適している。
得られた薄膜をガラス基板を電気炉に入れ、空気中３００℃、６０分（大気雰囲気下）の条件で熱処理後、１ｃｍ２のサイズに切出し、４探針法によるホール測定を行った。その結果、キャリア濃度が３．２０×１０１７ｃｍ−３となり、十分半導体化していることが確認できた。また、ＸＲＤ測定から薄膜堆積直後は非晶質であり、空気中３００℃、６０分後も非晶質であることを確認した。加えて、ＩＣＰ−ＡＥＳ分析により、酸化物薄膜に含まれる各元素の原子比がスパッタリングターゲットと同じであることを確認した。
尚、実施例１６及び１７では、実施例１で作製したターゲットの代わりに、それぞれ実施例２及び３で作製したターゲットを用いた。
比較例５
実施例１−３で作製したターゲットの代わりに、比較例１で作製したターゲットを用い、表５に示すスパッタ条件、アニール条件に従い、実施例１５−１７と同様にして酸化物半導体薄膜、薄膜評価用素子及び薄膜トランジスタを作製し、評価した。尚、比較例５では、プラズマＣＶＤ法（ＰＥＣＶＤ）にてＳｉＯｘを１００ｎｍ成膜し、さらにＳｉＯｘの上にプラズマＣＶＤ法（ＰＥＣＶＤ）にてＳｉＮｘを１５０ｎｍ成膜してＳｉＯｘ及びＳｉＮｘの積層体を保護膜とした。結果を表５に示す。
表５に示すように、比較例５の素子は電界効果移動度が１５ｃｍ２／Ｖｓ未満であり、実施例１５−１７と比べて大幅に低いことが分かる。
Figure 2014098204
［酸化物焼結体の製造］
実施例１８−２２
原料の原子比、昇温速度、最高温度、最高温度保持時間を表６に示すものとした他は、実施例１−７と同様にしてＩｎ，Ｓｎ，Ｚｎ，Ａｌの酸化物焼結体を製造した。結果を表６に示す。
［焼結体の分析］
得られた焼結体の相対密度をアルキメデス法により測定し、実施例１８−２２の焼結体は相対密度９８％以上であることを確認した。得られた焼結体についてＩＣＰ−ＡＥＳ分析を行い、表６に示す原子比であることを確認した。
また、得られた焼結体のバルク比抵抗（導電性）を抵抗率計（三菱化学（株）製、ロレスタ）を使用して四探針法（ＪＩＳ Ｒ １６３７）に基づき測定した。結果を表７に示す。表７に示すように実施例１８−２２の焼結体のバルク比抵抗は、５ｍΩｃｍ以下であった。
得られた焼結体についてＸ線回折測定装置（ＸＲＤ）により結晶構造を調べた。実施例１８−２２で得られた焼結体のＸ線回折チャートをそれぞれ図５−９に示す。ＸＲＤの測定条件は実施例１〜７と同じである。
得られたＸ線回折チャートから、実施例１８の焼結体には、ＩｎＡｌＺｎ３Ｏ６のホモロガス構造、Ｚｎ２ＳｎＯ４のスピネル構造及びＩｎ２Ｚｎ３Ｏ６のホモロガス構造が観測された。結晶構造はＪＣＰＤＳカード及び／又はＩＣＳＤで確認することができる。
尚、ＩｎＡｌＺｎ３Ｏ６のホモロガス構造は、ＪＣＰＤＳデータベースのＮｏ．４０−０２６０のピークパターンである。Ｚｎ２ＳｎＯ４のスピネル構造は、ＪＣＰＤＳデータベースのＮｏ．２４−１４７０のピークパターンである。Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造は、Ｘ線回折でＩＣＳＤデータベースから検索することができ、ＩＣＳＤ♯１６２４５０のピークパターンである。
Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造の格子定数を導出した結果、ａ＝ｂ＝３．２９９５２Å、ｃ＝４１．９１７６９Åであった。ＩＣＳＤ♯１６２４５０のデータベースで開示されている格子定数は、ａ＝ｂ＝３．３５２０Å、ｃ＝４２．４８８Åであるため、実施例の焼結体では格子定数が小さくなることを確認した。Ａｌ３＋のイオン半径は、Ｉｎ３＋のイオン半径よりも小さいため、Ｉｎ２Ｚｎ３Ｏ６のホモロガス構造にＡｌが固溶したため、格子定数が小さくなったと考えられる。
実施例１８と同様にして、実施例１９−２２の焼結体においてもＸＲＤ測定を実施した結果、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むことを確認した。さらにＩｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物の格子定数を表６に示す。表６に示すように実施例１９−２２においても、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）の格子定数は、ＩＣＳＤのデータベースやＪＣＰＤＳカードで開示されている格子定数よりも小さいことを確認した。
実施例１８−２２の焼結体について、電子線マイクロアナライザ（ＥＰＭＡ）測定により得られた焼結体のＳｎやＡｌの分散を調べたところ、８μｍ以上のＳｎやＡｌの集合体は観測されなかった。実施例１８−２２の焼結体は分散性、均一性が極めて優れていることが分かった。ＥＰＭＡの測定条件は実施例１〜７と同じである。
［スパッタリングターゲットの製造］
実施例１８−２２で得られた焼結体の表面を平面研削盤で研削し、側辺をダイヤモンドカッターで切断し、バッキングプレートに貼り合わせ、それぞれ直径４インチのスパッタリングターゲットを作製した。
［異常放電の有無の確認］
得られた直径４インチのスパッタリングターゲットをＤＣスパッタリング装置に装着し、雰囲気としてアルゴンガスにＨ２Ｏガスを分圧比で２％添加した混合ガスを使用し、スパッタ圧０．４Ｐａ、基板温度を室温とし、ＤＣ出力４００Ｗにて、１０ｋＷｈ連続スパッタを行った。スパッタ中の電圧変動をデータロガーに蓄積し、異常放電の有無を確認した。結果を表７に示す。
尚、上記異常放電の有無は、電圧変動をモニターして異常放電を検出することにより行った。具体的には、５分間の測定時間中に発生する電圧変動がスパッタ運転中の定常電圧の１０％以上あった場合を異常放電とした。特にスパッタ運転中の定常電圧が０．１秒間に±１０％変動する場合は、スパッタ放電の異常放電であるマイクロアークが発生しており、素子の歩留まりが低下し、量産化に適さないおそれがある。
［ノジュール発生の有無の確認］
得られた直径４インチのスパッタリングターゲットを用いて、雰囲気としてアルゴンガスに水素ガスを分圧比で３％添加した混合ガスを使用し、４０時間連続してスパッタリングを行い、ノジュールの発生の有無を確認した。その結果、実施例１８−２２のスパッタリングターゲット表面において、ノジュールは観測されなかった。
尚、スパッタ条件は、スパッタ圧０．４Ｐａ、ＤＣ出力１００Ｗ、基板温度は室温とした。水素ガスは、ノジュールの発生を促進するために雰囲気ガスに添加した。
ノジュールは、スパッタリング後のターゲット表面の変化を実体顕微鏡により５０倍に拡大して観察し、視野３ｍｍ２中に発生した２０μｍ以上のノジュールについて数平均を計測する方法を採用した。発生したノジュール数を表７に示す。
Figure 2014098204
Figure 2014098204
実施例２３−３０
［薄膜トランジスタの製造］
基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。熱酸化膜付きの導電性シリコン基板を１ｐｐｍ，ｐＨ１０の極低濃度のＨＣＮ水溶液（洗浄液）により洗浄した。温度は３０℃に設定して洗浄を行った。
実施例１８−２０で作製した４インチターゲット（実施例２３−２５）、実施例１８−２２で作製した４インチターゲット（実施例２６−３０）をそれぞれ用い、表８、９に示すスパッタ条件、アニール条件に従い、ゲート絶縁膜上に膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて、実施例２３−２５の素子については４５０℃で６０分加熱処理（アニール処理）を行い、実施例２６−３０の素子については３００℃で６０分加熱処理（アニール処理）を行った。
その後、Ｍｏ（２００ｎｍ）をスパッタ成膜により成膜した。チャネルエッチによりソース／ドレイン電極を所望の形状にパターニングした。
パターニング後、表８，９に示すように、保護膜を形成する前段階の処理として酸化物半導体膜に対し、亜酸化窒素プラズマ処理を施した。ＰＥＣＶＤ法にてＳｉＯｘを１００ｎｍ成膜し、さらにＳｉＯｘの上にＰＥＣＶＤ法にてＳｉＮｘを１５０ｎｍ成膜し、ＳｉＯｘ及びＳｉＮｘの積層体を保護膜とした。ドライエッチングを用いてコンタクトホールを開口し、バックチャネルエッチ型の薄膜トランジスタを作製した。
保護膜付き薄膜トランジスタのチャネル層に対して、断面ＴＥＭ（透過電子顕微鏡；Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて電子線回折パターンによる結晶性評価を行った。装置は、日立製電界放出型透過電子顕微鏡 ＨＦ−２１００を利用した。
実施例２３−２５の素子のチャネル層について断面ＴＥＭ解析を行った結果、フロントチャネル側は回折パターンが観測されず、非晶質であったが、バックチャネル側に一部、回折パターンが観測され、結晶化している領域を有することが分かった。一方、実施例２６−３０の素子については、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
盛装したトランジスタについて、ドレイン電圧（Ｖｄ）を１Ｖ及びゲート電圧（Ｖｇ）を−１５〜２０Ｖとして伝達特性を評価した。これらの結果を表８、９に示す。電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。
作製した薄膜トランジスタに対して、ＤＣバイアスストレス試験を行った。表８、９に、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、ＴＦＴトランスファ特性の変化を示す。
実施例２３−３０の薄膜トランジスタは、閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かる。
比較例６及び７
比較例１及び２で作製したターゲットを用い、表９に示すスパッタ条件、アニール条件に従い、ＨＣＮ水溶液（洗浄液）による洗浄及びチャネルに亜酸化窒素プラズマ処理を行わない他は実施例２３−３０と同様にしてバックチャネルエッチ型薄膜トランジスタを作製し、評価した。結果を表９に示す。
表９に示すように、比較例６及び７のバックチャネルエッチ型薄膜トランジスタは電界効果移動度が１５ｃｍ２／Ｖｓ未満であり、実施例２２−３０のバックチャネルエッチ型薄膜トランジスタと比べて大幅に低いことが分かる。
作製した薄膜トランジスタに対して、ＤＣバイアスストレス試験を行った。表９に、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、ＴＦＴ伝達特性の変化を示す。
比較例６及び７の薄膜トランジスタは、実施例２３−３０のＴＦＴと比べて閾値電圧が大幅にプラス方向にシフトし、比較例のＴＦＴは信頼性が低いことが分かった。
また、比較例６及び７の素子のチャネル層について断面ＴＥＭ解析を行った結果、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
Figure 2014098204
Figure 2014098204
本発明のスパッタリングターゲットを用いて得られる薄膜トランジスタは、表示装置、特に大面積のディスプレイ用として用いることができる。
３１ａ〜３１ｆ：ターゲット
４０ａ〜４０ｆ：磁界形成手段
１７ａ〜１７ｃ：交流電源

Claims (19)

  1. インジウム元素（Ｉｎ）、スズ元素（Ｓｎ）、亜鉛元素（Ｚｎ）及びアルミニウム元素（Ａｌ）を含有する酸化物からなり、Ｉｎ２Ｏ３（ＺｎＯ）ｎ（ｎは２〜２０である）で表わされるホモロガス構造化合物及びＺｎ２ＳｎＯ４で表されるスピネル構造化合物を含むスパッタリングターゲット。
  2. 前記Ｉｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物にＡｌが固溶している請求項１に記載のスパッタリングターゲット。
  3. 前記Ｉｎ２Ｏ３（ＺｎＯ）ｎで表わされるホモロガス構造化合物が、Ｉｎ２Ｚｎ７Ｏ１０で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ５Ｏ８で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ４Ｏ７で表わされるホモロガス構造化合物、Ｉｎ２Ｚｎ３Ｏ６で表わされるホモロガス構造化合物及びＩｎ２Ｚｎ２Ｏ５で表わされるホモロガス構造化合物から選択される１以上である請求項１又は２に記載のスパッタリングターゲット。
  4. Ｉｎ２Ｏ３で表わされるビックスバイト構造化合物を含まない請求項１〜３のいずれかに記載のスパッタリングターゲット。
  5. 下記式（１）〜（４）の原子比を満たす請求項１〜４のいずれかに記載のスパッタリングターゲット。
    ０．０８≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．５０ （１）
    ０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （２）
    ０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．９０ （３）
    ０．０１≦Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）≦０．３０ （４）
    （式中、Ｉｎ，Ｓｎ，Ｚｎ及びＡｌは、それぞれスパッタリングターゲット中のインジウム元素、スズ元素、亜鉛元素及びアルミニウム元素の原子比を示す。）
  6. 相対密度が９８％以上である請求項１〜５のいずれかに記載のスパッタリングターゲット。
  7. バルク比抵抗が５ｍΩｃｍ以下である請求項１〜６のいずれかに記載のスパッタリングターゲット。
  8. １以上の化合物を混合して、少なくともインジウム元素（Ｉｎ）、亜鉛元素（Ｚｎ）、スズ元素（Ｓｎ）及びアルミニウム元素（Ａｌ）を含む混合物を調製する混合工程、
    調製した混合物を成形して成形体を得る成形工程、及び
    前記成形体を焼結する焼結工程を含み、
    前記焼結工程において、インジウム元素、亜鉛元素、スズ元素及びアルミニウム元素を含む酸化物の成形体を、７００から１４００℃までの平均昇温速度を０．１〜０．９℃／分とし、１２００〜１６５０℃を５〜５０時間保持して焼結するスパッタリングターゲットの製造方法。
  9. ４００℃以上７００℃未満における第１の平均昇温速度を０．２〜１．５℃／分とし、７００℃以上１１００℃未満における第２の平均昇温速度を０．１５〜０．８℃／分とし、１１００℃以上１４００℃以下における第３の平均昇温速度を０．１〜０．５℃／分とし、
    前記第１〜第３の平均昇温速度の関係が、第１の平均昇温速度＞第２の平均昇温速度＞第３の平均昇温速度を満たす請求項８に記載のスパッタリングターゲットの製造方法。
  10. 請求項１〜７のいずれかに記載のスパッタリングターゲットを用いて、スパッタリング法により成膜してなる酸化物半導体薄膜。
  11. 水蒸気、酸素ガス及び亜酸化窒素ガスから選択される１以上と希ガスを含有する混合気体の雰囲気下において、請求項１〜７のいずれかに記載のスパッタリングターゲットをスパッタリング法で成膜する酸化物半導体薄膜の製造方法。
  12. 前記混合気体が、少なくとも希ガス及び水蒸気を含む混合気体である請求項１１に記載の酸化物半導体膜の製造方法。
  13. 前記混合気体に含まれる水蒸気の割合が分圧比で０．１％〜２５％である請求項１２に記載の酸化物半導体薄膜の製造方法。
  14. 真空チャンバー内に所定の間隔を置いて並設された３枚以上の前記スパッタリングターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加し、少なくとも１つの交流電源からの出力を、この交流電源に分岐して接続した２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜する請求項１１〜１３のいずれかに記載の酸化物半導体薄膜の製造方法。
  15. 前記交流電源の交流パワー密度を３Ｗ／ｃｍ２以上２０Ｗ／ｃｍ２以下とする請求項１４に記載の酸化物半導体薄膜の製造方法。
  16. 前記交流電源の周波数が１０ｋＨｚ〜１ＭＨｚである請求項１４又は１５に記載の酸化物半導体薄膜の製造方法。
  17. 請求項１１〜１６のいずれかに記載の酸化物半導体薄膜の製造方法により成膜された酸化物半導体薄膜をチャネル層として有する薄膜トランジスタ。
  18. 電界効果移動度が１５ｃｍ２／Ｖｓ以上である請求項１７に記載の薄膜トランジスタ。
  19. 請求項１７又は１８に記載の薄膜トランジスタを備える表示装置。
JP2013084274A 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法 Active JP6284710B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013084274A JP6284710B2 (ja) 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
PCT/JP2013/006146 WO2014061271A1 (ja) 2012-10-18 2013-10-16 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR1020207019867A KR20200087274A (ko) 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법
US14/436,824 US20150332902A1 (en) 2012-10-18 2013-10-16 Sputtering target, oxide semiconductor thin film, and methods for producing these
CN201380045405.0A CN104603323B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法
KR1020157009425A KR20150067200A (ko) 2012-10-18 2013-10-16 스퍼터링 타겟, 산화물 반도체 박막 및 그들의 제조 방법
CN201810112981.7A CN108085644B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法
TW102137810A TWI636959B (zh) 2012-10-18 2013-10-18 Sputtering target, oxide semiconductor film, and the like

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012230512 2012-10-18
JP2012230512 2012-10-18
JP2013084274A JP6284710B2 (ja) 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017130789A Division JP6470352B2 (ja) 2012-10-18 2017-07-04 酸化物半導体薄膜

Publications (2)

Publication Number Publication Date
JP2014098204A true JP2014098204A (ja) 2014-05-29
JP6284710B2 JP6284710B2 (ja) 2018-02-28

Family

ID=50487850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013084274A Active JP6284710B2 (ja) 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Country Status (6)

Country Link
US (1) US20150332902A1 (ja)
JP (1) JP6284710B2 (ja)
KR (2) KR20150067200A (ja)
CN (2) CN104603323B (ja)
TW (1) TWI636959B (ja)
WO (1) WO2014061271A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014109071A (ja) * 2012-12-03 2014-06-12 Solar Applied Materials Technology Corp スパッタリングターゲット
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN105140126A (zh) * 2015-09-01 2015-12-09 昆山龙腾光电有限公司 开关元件的制造方法及阵列基板
JP2017179595A (ja) * 2016-03-28 2017-10-05 日立金属株式会社 スパッタリングターゲット材およびその製造方法
CN108417494B (zh) * 2018-02-25 2020-08-11 青岛大学 一种基于ZnSnO纳米纤维的场效应晶体管制备方法
KR102376098B1 (ko) * 2018-03-16 2022-03-18 가부시키가이샤 알박 성막 방법
US11760650B2 (en) * 2018-08-01 2023-09-19 Idemitsu Kosan Co.,Ltd. Compound
US20220199784A1 (en) * 2019-03-28 2022-06-23 Idemitsu Kosan Co., Ltd. Crystalline oxide thin film, multilayer body and thin film transistor
KR102685952B1 (ko) * 2021-12-06 2024-07-17 한양대학교 산학협력단 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084842A (ja) * 2005-09-20 2007-04-05 Idemitsu Kosan Co Ltd スパッタリングターゲット及び透明導電膜
JP2008163441A (ja) * 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及びその製造方法
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
WO2010067571A1 (ja) * 2008-12-12 2010-06-17 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
CN1756857B (zh) * 2003-03-04 2010-09-29 日矿金属株式会社 溅射靶、光信息记录介质用薄膜及其制造方法
EP2028287B1 (en) 2004-02-17 2012-08-22 JX Nippon Mining & Metals Corporation Sputtering target
CN100558930C (zh) 2004-02-17 2009-11-11 日矿金属株式会社 溅射靶、光信息记录介质以及光信息记录介质用薄膜的制造方法
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2007026783A1 (ja) * 2005-09-01 2007-03-08 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
KR101080527B1 (ko) * 2005-09-20 2011-11-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
JP4960244B2 (ja) * 2005-09-22 2012-06-27 出光興産株式会社 酸化物材料、及びスパッタリングターゲット
US8304359B2 (en) * 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP4552950B2 (ja) * 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
EP2020686B1 (en) * 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
KR101228160B1 (ko) 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
JP5399165B2 (ja) * 2008-11-17 2014-01-29 富士フイルム株式会社 成膜方法、成膜装置、圧電体膜、圧電素子、液体吐出装置、及び圧電型超音波振動子
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN101660121B (zh) * 2009-09-15 2013-01-16 中国科学院上海硅酸盐研究所 阴阳离子共掺的n型氧化锌基透明导电薄膜及其制备方法
KR102329497B1 (ko) * 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101975741B1 (ko) * 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101672344B1 (ko) * 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP5651095B2 (ja) * 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
JP5750065B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750063B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012235104A (ja) * 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
WO2012153507A1 (ja) * 2011-05-10 2012-11-15 出光興産株式会社 Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系スパッタリングターゲット
KR101810608B1 (ko) * 2011-06-22 2017-12-21 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR101854187B1 (ko) * 2011-07-28 2018-05-08 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084842A (ja) * 2005-09-20 2007-04-05 Idemitsu Kosan Co Ltd スパッタリングターゲット及び透明導電膜
JP2008163441A (ja) * 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及びその製造方法
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
WO2010067571A1 (ja) * 2008-12-12 2010-06-17 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014109071A (ja) * 2012-12-03 2014-06-12 Solar Applied Materials Technology Corp スパッタリングターゲット
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
KR20200037271A (ko) 2017-08-01 2020-04-08 이데미쓰 고산 가부시키가이샤 스퍼터링 타깃, 산화물 반도체 박막, 박막 트랜지스터 및 전자 기기
JPWO2019026954A1 (ja) * 2017-08-01 2020-09-10 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JP7075934B2 (ja) 2017-08-01 2022-05-26 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
KR102470714B1 (ko) * 2017-08-01 2022-11-25 이데미쓰 고산 가부시키가이샤 스퍼터링 타깃, 산화물 반도체 박막, 박막 트랜지스터 및 전자 기기

Also Published As

Publication number Publication date
KR20150067200A (ko) 2015-06-17
KR20200087274A (ko) 2020-07-20
US20150332902A1 (en) 2015-11-19
CN108085644A (zh) 2018-05-29
JP6284710B2 (ja) 2018-02-28
CN104603323A (zh) 2015-05-06
CN108085644B (zh) 2021-02-05
CN104603323B (zh) 2018-02-16
TW201431792A (zh) 2014-08-16
TWI636959B (zh) 2018-10-01
WO2014061271A1 (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
JP6284710B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5965338B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5301021B2 (ja) スパッタリングターゲット
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6622855B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP2014218706A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014214359A (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
JP6059513B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
JP6353369B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2013127118A (ja) スパッタリングターゲット
JP6141332B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6470352B2 (ja) 酸化物半導体薄膜
JP6188712B2 (ja) スパッタリングターゲット
JP6006055B2 (ja) スパッタリングターゲット
JP6052967B2 (ja) スパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180131

R150 Certificate of patent or registration of utility model

Ref document number: 6284710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150