CN108085644A - 溅射靶、氧化物半导体薄膜及它们的制造方法 - Google Patents

溅射靶、氧化物半导体薄膜及它们的制造方法 Download PDF

Info

Publication number
CN108085644A
CN108085644A CN201810112981.7A CN201810112981A CN108085644A CN 108085644 A CN108085644 A CN 108085644A CN 201810112981 A CN201810112981 A CN 201810112981A CN 108085644 A CN108085644 A CN 108085644A
Authority
CN
China
Prior art keywords
oxide semiconductor
film
semiconductor thin
atomic ratio
ficiency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810112981.7A
Other languages
English (en)
Other versions
CN108085644B (zh
Inventor
江端晃
江端一晃
但马望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN108085644A publication Critical patent/CN108085644A/zh
Application granted granted Critical
Publication of CN108085644B publication Critical patent/CN108085644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Structural Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种溅射靶，其包含含有铟元素(In)、锡元素(Sn)、锌元素(Zn)及铝元素(Al)的氧化物，包含以In2O3(ZnO)n(n为2～20)表示的同系结构化合物及以Zn2SnO4表示的尖晶石结构化合物。

Description

溅射靶、氧化物半导体薄膜及它们的制造方法
本申请是国际申请日为2013年10月16日、申请号为201380045405.0、发明名称为“溅射靶、氧化物半导体薄膜及它们的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及溅射靶、氧化物半导体薄膜及它们的制造方法。
背景技术
薄膜晶体管(TFT)等场效应型晶体管被作为半导体存储器集成电路的单位电子元件、高频信号放大元件、液晶驱动用元件等广泛地使用，是现在得到最多实际应用的电子器件。其中，随着近年的显示装置的显著的发展，在液晶显示装置(LCD)、电致发光显示装置(EL)、场发射显示器(FED)等各种显示装置中，作为对显示元件施加驱动电压而驱动显示装置的开关元件，多使用TFT。
作为属于场效应型晶体管的主要构件的半导体层(沟道层)的材料，硅半导体化合物被最广泛地使用。一般而言，在需要高速运作的高频放大元件、集成电路用元件等中，使用硅单晶。另一方面，在液晶驱动用元件等中，由于大面积化的要求，使用非晶性硅半导体(无定形硅)。
无定形硅的薄膜虽然可以在较低温度下形成，然而与结晶性的薄膜相比开关速度慢，因此在作为驱动显示装置的开关元件使用时，会有无法追随高速的视频的显示的情况。具体而言，如果是分辨率为VGA的液晶电视，则可以使用迁移率为0.5～1cm2/Vs的无定形硅，然而如果是分辨率为SXGA、UXGA、QXGA或者在其以上，则要求2cm2/Vs以上的迁移率。另外，当为了提高画质而提高驱动频率时，就需要更高的迁移率。
另一方面，结晶性的硅系薄膜虽然迁移率高，然而存在有在制造时需要很大的能量和工序数等问题、难以大面积化的问题。例如，在将硅系薄膜结晶化时需要800℃以上的高温、需要进行使用昂贵的设备的激光退火。另外，结晶性的硅系薄膜由于通常将TFT的元件构成限定为顶栅构成，因此难以实现掩模片数的削减等成本降低。
为了解决此种问题，研究过使用了包含氧化铟、氧化锌及氧化镓的氧化物半导体膜的薄膜晶体管。一般而言，氧化物半导体薄膜的制作是利用使用了包含氧化物烧结体的靶(溅射靶)的溅射来进行。
例如，已知有包含以通式In2Ga2ZnO7、InGaZnO4表示的显示出同系晶体结构的化合物的靶(专利文献1、2及3)。但是，该靶为了提高烧结密度(相对密度)，需要在氧化气氛中烧结，然而在该情况下，会降低靶的电阻，因此在烧结后需要高温下的还原处理。另外，如果长时间使用靶，则会有所得的膜的特性、成膜速度大幅度变化、发生由InGaZnO4、In2Ga2ZnO7的异常生长造成的异常放电、成膜时有很多颗粒的产生等问题。如果频繁地发生异常放电，等离子体放电状态就会变得不稳定，无法进行稳定的成膜，对膜特性造成不良影响。
另一方面，还提出过使用了不含有镓、而包含氧化铟及氧化锌的非晶质氧化物半导体膜的薄膜晶体管(专利文献4)。但是，存在有如果不提高成膜时的氧分压就无法实现TFT的常关运作的问题。
另外，还研究过在以氧化锡作为主成分的In2O3－SnO2－ZnO系氧化物中含有Ta或Y、Si之类的添加元素的光信息记录介质的保护层用的溅射靶(专利文献5及6)。但是，这些靶并非氧化物半导体用，另外，还有容易形成绝缘性物质的凝聚物而使电阻值升高、容易引起异常放电的问题。
现有技术文献
专利文献
专利文献1：日本特开平8－245220号公报
专利文献2：日本特开2007－73312号公报
专利文献3：国际公开第2009/084537号小册子
专利文献4：国际公开第2005/088726号小册子
专利文献5：国际公开第2005/078152号小册子
专利文献6：国际公开第2005/078153号小册子
发明内容
本发明的目的在于，提供一种高密度且低电阻的溅射靶。
本发明的另外的目的在于，提供一种具有高的场效应迁移率及高可靠性的薄膜晶体管。
根据本发明，可以提供以下的溅射靶等。
1.一种溅射靶，包含含有铟元素(In)、锡元素(Sn)、锌元素(Zn)及铝元素(Al)的氧化物，包含以In2O3(ZnO)n(n为2～20)表示的同系结构化合物及以Zn2SnO4表示的尖晶石结构化合物。
2.根据1中记载的溅射靶，其中，在所述以In2O3(ZnO)n表示的同系结构化合物中固溶有Al。
3.根据1或2中记载的溅射靶，其中，所述以In2O3(ZnO)n表示的同系结构化合物是选自以In2Zn7O10表示的同系结构化合物、以In2Zn5O8表示的同系结构化合物、以In2Zn4O7表示的同系结构化合物、以In2Zn3O6表示的同系结构化合物及以In2Zn2O5表示的同系结构化合物中的1种以上。
4.根据1～3中任一项记载的溅射靶，其不含有以In2O3表示的方铁锰矿结构化合物。
5.根据1～4中任一项记载的溅射靶，其满足下述式(1)～(4)的原子比。
0.08≤In/(In+Sn+Zn+Al)≤0.50 (1)
0.01≤Sn/(In+Sn+Zn+Al)≤0.30 (2)
0.30≤Zn/(In+Sn+Zn+Al)≤0.90 (3)
0.01≤Al/(In+Sn+Zn+Al)≤0.30 (4)
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
6.根据1～5中任一项记载的溅射靶，其相对密度为98％以上。
7.根据1～6中任一项记载的溅射靶，其体电阻率为5mΩcm以下。
8.一种溅射靶的制造方法，其包括：
混合工序，将1种以上的化合物混合，制备至少含有铟元素(In)、锌元素(Zn)、锡元素(Sn)及铝元素(Al)的混合物；
成形工序，将所制备的混合物成形而得到成形体；及
烧结工序，将所述成形体烧结，
在所述烧结工序中，对于含有铟元素、锌元素、锡元素及铝元素的氧化物的成形体，将700到1400℃的平均升温速度设为0.1～0.9℃/分钟，将1200～1650℃保持5～50小时而烧结。
9.根据8中记载的溅射靶的制造方法，其中，将400℃以上且小于700℃的第一平均升温速度设为0.2～1.5℃/分钟，将700℃以上且小于1100℃的第二平均升温速度设为0.15～0.8℃/分钟，将1100℃以上且1400℃以下的第三平均升温速度设为0.1～0.5℃/分钟，
所述第一～第三平均升温速度的关系满足第一平均升温速度＞第二平均升温速度＞第三平均升温速度。
10.一种氧化物半导体薄膜，其使用1～7中任一项记载的溅射靶，利用溅射法成膜而成。
11.一种氧化物半导体薄膜的制造方法，其在含有选自水蒸气、氧气及一氧化二氮气体中的1种以上和稀有气体的混合气体的气氛下，使用1～7中任一项记载的溅射靶利用溅射法成膜。
12.根据11中记载的氧化物半导体膜的制造方法，其中，所述混合气体是至少含有稀有气体及水蒸气的混合气体。
13.根据12中记载的氧化物半导体薄膜的制造方法，其中，所述混合气体中所含的水蒸气的比例以分压比计为0.1％～25％。
14.根据11～13中任一项记载的氧化物半导体薄膜的制造方法，其中，向与在真空室内相隔规定的间隔并列设置的3片以上的所述溅射靶相面对的位置，依次搬送基板，对所述各靶由交流电源交替施加负电位及正电位，将至少1个来自交流电源的在该交流电源输出分支而与2片以上的靶连接，在2片以上的靶之间进行施加电位的靶的切换，同时使靶上产生等离子体而在基板表面成膜。
15.根据14中记载的氧化物半导体薄膜的制造方法，其中，将所述交流电源的交流功率密度设为3W/cm2以上且20W/cm2以下。
16.根据14或15中记载的氧化物半导体薄膜的制造方法，其中，所述交流电源的频率为10kHz～1MHz。
17.一种薄膜晶体管，其具有利用11～16中任一项记载的氧化物半导体薄膜的制造方法成膜的氧化物半导体薄膜作为沟道层。
18.根据17中记载的薄膜晶体管，其场效应迁移率为15cm2/Vs以上。
19.一种显示装置，其具备17或18中记载的薄膜晶体管。
根据本发明，可以提供高密度且低电阻的溅射靶。
根据本发明，可以提供具有高的场效应迁移率及高可靠性的薄膜晶体管。
附图说明
图1是表示本发明的一个实施方式中所用的溅射装置的图。
图2是表示实施例1中得到的烧结体的X射线衍射图的图。
图3是表示实施例2中得到的烧结体的X射线衍射图的图。
图4是表示实施例3中得到的烧结体的X射线衍射图的图。
图5是表示实施例18中得到的烧结体的X射线衍射图的图。
图6是表示实施例19中得到的烧结体的X射线衍射图的图。
图7是表示实施例20中得到的烧结体的X射线衍射图的图。
图8是表示实施例21中得到的烧结体的X射线衍射图的图。
图9是表示实施例22中得到的烧结体的X射线衍射图的图。
具体实施方式
以下，对本发明的溅射靶等进行详细说明，然而本发明并不限定于下述实施方式及实施例。
[溅射靶]
本发明的溅射靶包含含有铟元素(In)、锡元素(Sn)、锌元素(Zn)及铝元素(Al)的氧化物，包含以In2O3(ZnO)n(n为2～20)表示的同系结构化合物及以Zn2SnO4表示的尖晶石结构化合物。
通过使溅射靶包含以In2O3(ZnO)n(n为2～20)表示的同系结构化合物，可以提高靶的相对密度，使靶的电阻率降低，从而可以抑制异常放电。
同系晶体结构是由将不同物质的晶体层重叠几层而得的具有长周期的“自然超晶格”结构形成的晶体。在晶体周期或薄膜层的厚度为纳米程度的情况下，同系结构化合物可以显示出与单一的物质或均匀地混合的混晶的性质不同的固有的特性。
靶所含有的以In2O3(ZnO)n表示的同系结构化合物可以是单独1种或2种以上的混合物。
以In2O3(ZnO)n表示的同系结构化合物例如在n为整数的情况下，优选n为2～15，更优选n为2～10，进一步优选n为2～7，最优选n为2～5。
即，以In2O3(ZnO)n表示的同系结构化合物最优选为选自以In2Zn5O8表示的同系结构化合物、以In2Zn4O7表示的同系结构化合物、以In2Zn3O6表示的同系结构化合物及以In2Zn2O5表示的同系结构化合物中的1种以上。
靶中的同系结构化合物可以利用X射线衍射确认，例如可以根据由粉碎靶而得的粉末或由靶直接测定得到的X射线衍射图与由组成比设想的同系相的晶体结构X射线衍射图一致来确认。具体而言，可以根据与由JCPDS(Joint Committee of Powder DiffractionStandards)卡片、或ICSD(The Inorganic Crystal Structure Database)得到的同系相的晶体结构X射线衍射图一致来确认。
而且，以In2Zn7O10表示的同系结构化合物可以利用X射线衍射从ICSD中检索，是显示出ICSD#162453的峰型、或类似的(移位了的)峰型的化合物。以In2Zn5O8表示的同系结构化合物可以利用X射线衍射从ICSD数据库中检索，是显示出ICSD#162452的峰型、或类似的(移位了的)峰型的化合物。In2Zn4O7的同系结构可以利用X射线衍射从ICSD数据库中检索，是显示出ICSD#162451的峰型、或类似的(移位了的)峰型的化合物。In2Zn3O6的同系结构可以利用X射线衍射从ICSD数据库中检索，是显示出ICSD#162450的峰型、或类似的(移位了的)峰型的化合物。In2Zn2O5的同系结构是在X射线衍射中显示出JCPDS数据库的No.20－1442的峰型、或类似的(移位了的)峰型的化合物。
本发明的溅射靶优选在以In2O3(ZnO)n表示的同系结构化合物中固溶有Al。
通过在In2O3(ZnO)n的In3+位点固溶Al3+就可以抑制Al2O3的析出。Al2O3的析出会导致靶的高电阻化，有可能容易产生异常放电，因此可以通过抑制Al2O3的析出来抑制异常放电。
在In2O3(ZnO)n(n为2～20)的In3+位点固溶有Al3+的情况下，由于与In3+离子相比Al3+离子的离子半径小，因此In2O3(ZnO)n(n为2～20)的晶格常数变小。因而，可以通过确认与ICSD、JCPDS的数据库中公开的In2O3(ZnO)n的晶格常数相比，靶中的In2O3(ZnO)n的晶格常数是否变小，来确认是否固溶有Al。
靶中的In2O3(ZnO)n(n为2～20)的晶格常数的导出可以由XRD测定来研究。例如，以In2Zn7O10表示的同系结构化合物可以利用X射线衍射从ICSD数据库中检索，ICSD#162453中公开的晶格常数是 以In2Zn5O8表示的同系结构化合物可以利用X射线衍射从ICSD数据库中检索，ICSD#162452中公开的晶格常数是In2Zn4O7的同系结构可以利用X射线衍射从ICSD数据库中检索，ICSD#162451中公开的晶格常数是 In2Zn3O6的同系结构可以利用X射线衍射从ICSD数据库中检索，ICSD#162450中公开的晶格常数是In2Zn2O5的同系结构可以利用X射线衍射从JCPDS数据库中检索，JCPDS卡片的No.20－1442中公开的晶格常数是
通过使溅射靶含有以Zn2SnO4表示的尖晶石结构化合物，可以抑制构成靶的氧化物中的晶体的异常粒生长。异常粒生长有可能成为导致溅射中的异常放电的原因。
所谓尖晶石结构，如《晶体化学》(讲谈社、中平光兴著、1973)等中公开的那样，通常是指AB2X4型或A2BX4型的结构，将具有此种晶体结构的化合物称作尖晶石结构化合物。一般在尖晶石结构中，阴离子(通常为氧)进行立方最密堆积，在其四面体间隙及八面体间隙的一部分中存在有阳离子。而且，晶体结构中的原子、离子的一部分被其他的原子置换了的置换型固溶体、其他的原子被加入到晶格间位置的侵入型固溶体也包含于尖晶石结构化合物中。
对于溅射靶中的以Zn2SnO4表示的尖晶石结构化合物的有无，可以利用X射线衍射确认。
以Zn2SnO4表示的尖晶石结构化合物是显示出JCPDS数据库的No.24－1470的峰型、或类似的(移位了的)峰型的化合物。
本发明的溅射靶优选不含有以In2O3表示的方铁锰矿结构化合物。
所谓方铁锰矿结构(或稀土类氧化物C型的晶体结构)，也被称作稀土类氧化物C型或Mn2O3(I)型氧化物。如《透明导电膜的技术》((株)OHM公司出版、日本学术振兴会、透明氧化物－光电子材料第166委员会编、1999)等中公开的那样，化学计量比为M2X3(M为阳离子，X为阴离子且通常为氧离子)，且1个晶胞由M2X3：16个分子、合计80个原子(M为32个、X为48个)构成。
以In2O3表示的方铁锰矿结构化合物也包括将晶体结构中的原子、离子的一部分用其他的原子置换了的置换型固溶体、将其他的原子加入到晶格间位置的侵入型固溶体。
对于溅射靶中的以In2O3表示的方铁锰矿结构化合物的有无，可以利用X射线衍射来确认。
以In2O3表示的方铁锰矿结构化合物是显示出JCPDS(Joint Committee on PowderDiffraction Standards)数据库的No.06－0416的峰型、或类似的(移位了的)峰型的化合物。
本发明的溅射靶也可以除了含有以In2O3(ZnO)n(n为2～20)表示的同系结构化合物及以Zn2SnO4表示的尖晶石结构化合物以外，还含有以InAlO3(ZnO)n(n为2～20)表示的同系结构化合物。
构成本发明的溅射靶的、含有铟元素(In)、锡元素(Sn)、锌元素(Zn)及铝元素(Al)的氧化物优选满足下述原子比。通过使氧化物满足下述原子比，就可以使靶的相对密度为98％以上并且使体电阻率为5mΩcm以下。
0.08≤In/(In+Sn+Zn+Al)≤0.50 (1)
0.01≤Sn/(In+Sn+Zn+Al)≤0.30 (2)
0.30≤Zn/(In+Sn+Zn+Al)≤0.90 (3)
0.01≤Al/(In+Sn+Zn+Al)≤0.30 (4)
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
式(1)中，在In元素的原子比小于0.08的情况下，溅射靶的体电阻值变高，有可能无法进行DC溅射。
另一方面，在In元素的原子比大于0.50的情况下，有可能在靶中生成以In2O3表示的方铁锰矿结构化合物。在靶在In2O3(ZnO)n(n为2～20)和Zn2SnO4的尖晶石结构化合物以外还含有In2O3的方铁锰矿结构化合物的情况下，由于每种晶相被溅射的速度不同，因此会产生挖掘残留(掘れ残り)，有可能产生异常放电。另外，在烧结时在In2O3的凝聚部分发生异常粒生长，残存气孔，烧结体整体的密度有可能不会提高。
基于上述理由，式(1)为0.08≤In/(In+Sn+Zn+Al)≤0.50，优选为0.12≤In/(In+Sn+Zn+Al)≤0.50，更优选为0.15≤In/(In+Sn+Zn+Al)≤0.40。
式(2)中，在Sn元素的原子比小于0.01的情况下，烧结体密度不会充分地提高，靶的体电阻值有可能变高。另一方面，在Sn元素的原子比大于0.30的情况下，容易析出SnO2，所析出的SnO2有可能成为异常放电的产生原因。
基于上述理由，式(2)为0.01≤Sn/(In+Sn+Zn+Al)≤0.30，优选为0.03≤Sn/(In+Sn+Zn+Al)≤0.25，更优选为0.05≤Sn/(In+Sn+Zn+Al)≤0.15。
式(3)中，在Zn元素的原子比小于0.30的情况下，有可能无法形成In2O3(ZnO)n(n为2～20)的同系结构。另一方面，在Zn元素的原子比大于0.90的情况下，容易析出ZnO，因此所析出的ZnO有可能成为异常放电的产生原因。
基于上述理由，式(3)为0.30≤Zn/(In+Sn+Zn+Al)≤0.90，优选为0.40≤Zn/(In+Sn+Zn+Al)≤0.80，更优选为0.45≤Zn/(In+Sn+Zn+Al)≤0.75。
式(4)中，在Al元素的原子比小于0.01的情况下，靶电阻有可能不会充分地降低。另外，在使用该靶形成沟道层、并应用于TFT中的情况下，可靠性有可能劣化。另一方面，在Al元素的原子比大于0.30的情况下，会在靶中生成Al2O3，有可能产生异常放电。
基于上述理由，式(4)为0.01≤Al/(In+Sn+Zn+Al)≤0.30，优选为0.01≤Al/(In+Sn+Zn+Al)≤0.20，更优选为0.01≤Al/(In+Sn+Zn+Al)≤0.15。
靶中所含的各元素的原子比可以利用感应耦合等离子体发光分析装置(ICP－AES)对含有元素进行定量分析而求出。
具体而言，当将溶液试样用雾化器制成雾状，导入氩等离子体(约6000～8000℃)中时，试样中的元素就会吸收热能而被激发，轨道电子从基态移动到高能级的轨道。该轨道电子在10－7～10－8秒左右移动到更低能级的轨道。此时将能量的差作为光放射而发光。由于该光显示出元素固有的波长(谱线)，因此可以根据谱线的有无来确认元素的存在(定性分析)。
另外，由于各个谱线的大小(发光强度)与试样中的元素数成比例，因此通过与已知浓度的标准液比较就可以求出试样浓度(定量分析)。
在利用定性分析确定所含有的元素后，利用定量分析求出含量，根据该结果可以求出各元素的原子比。
构成溅射靶的氧化物也可以在不损害本发明的效果的范围内含有In、Sn、Zn及Al以外的不可避免的杂质，也可以实质上仅由In、Sn、Zn及Al形成。此处，所谓“实质上”是指，溅射靶的金属元素的95质量％以上且100质量％以下(优选为98质量％以上且100质量％以下)为In、Sn、Zn及Al。
本发明的溅射靶优选相对密度为98％以上。特别是在大型基板(1G尺寸以上)上提高溅射功率而形成氧化物半导体的膜的情况下，相对密度优选为98％以上。
所谓相对密度，是相对于根据加权平均算出的理论密度相对地算出的密度。根据各原料的密度的加权平均算出的密度是理论密度，将其设为100％。
如果相对密度为98％以上，则可以保持稳定的溅射状态。在利用大型基板提高溅射功率而成膜的情况下，如果相对密度小于98％则有可能靶表面黑化、或产生异常放电。相对密度优选为98.5％以上，更优选为99％以上。
靶的相对密度可以利用阿基米德法测定。相对密度优选为100％以下。在100％以下的情况下，难以在烧结体中产生金属粒子，可以抑制低级氧化物的生成，不需要严格地调整成膜时的氧供给量。
另外，也可以在后述的烧结后，进行还原性气氛下的热处理操作等后处理工序等来调整密度。还原性气氛可以使用氩、氮、氢等气氛、或它们的混合气体气氛。
靶的体电阻率(导电性)优选为5mΩcm以下，更优选为3mΩcm以下。通过使靶的体电阻率为5mΩcm以下，可以抑制异常放电。
上述体电阻率可以使用电阻率仪基于四探针法测定。
构成溅射靶的氧化物中的晶体的最大粒径最好为8μm以下。通过使晶体的最大粒径为8μm以下，就可以抑制结瘤(nodule)的产生。
在利用溅射切削靶表面的情况下，其被切削的速度根据晶面的方向而不同，在靶表面产生凹凸。该凹凸的大小依赖于存在于烧结体中的晶体粒径。可以认为，在包含具有大的晶体粒径的氧化物的靶中，其凹凸变大，从其凸部分产生结瘤。
对于溅射靶中的晶体的最大粒径，在溅射靶的形状为圆形的情况下，在圆的中心点(1处)、和在该中心点正交的2条中心线上的中心点与周缘部的中间点(4处)的合计5处，另外，在溅射靶的形状为四边形的情况下，在其中心点(1处)、和四边形的对角线上的中心点与角部的中间点(4处)的合计5处，对在100μm见方的框内观察到的最大的粒子测定其最大直径，用分别存在于这5处的框内的最大粒子的粒径的平均值表示。就粒径而言，对晶粒的长径进行测定。可以利用扫描型电子显微镜(SEM)观察晶粒。
[溅射靶的制造方法]
本发明的溅射靶的制造方法例如包含以下的2个工序。
(1)将原料化合物混合、成形而制成成形体的工序
(2)将上述成形体烧结的工序
以下，对这些工序进行说明。
(1)将原料化合物混合、成形而制成成形体的工序
原料化合物没有特别限制，可以使用包含1种以上的选自In、Sn、Zn及Al中的元素的化合物，例如所使用的原料化合物的混合物优选满足下述原子比。
0.08≤In/(In+Sn+Zn+Al)≤0.50 (1)
0.01≤Sn/(In+Sn+Zn+Al)≤0.30 (2)
0.30≤Zn/(In+Sn+Zn+Al)≤0.90 (3)
0.01≤Al/(In+Sn+Zn+Al)≤0.30 (4)
作为上述包含1种以上的选自In、Sn、Zn及Al中的元素的化合物，例如可以举出氧化铟、氧化锡、氧化锌及氧化铝的组合等。
而且，上述原料化合物优选为粉末。
原料化合物优选为氧化铟、氧化锡、氧化锌及氧化铝的混合粉末。
在原料中使用单体金属的情况下，例如，在将氧化铟、氧化锡、氧化锌及铝金属的组合作为原料粉末使用的情况下，在所得的烧结体中存在铝的金属粒，在成膜中会有靶表面的金属粒熔融而未从靶中放出的情况，所得的膜的组成与烧结体的组成有时大不相同。
在原料化合物为粉末的情况下，该原料粉末的平均粒径优选为0.1μm～1.2μm，更优选为0.1μm～1.0μm。原料粉末的平均粒径可以利用激光衍射式粒度分布装置等测定。
例如，可以将含有平均粒径为0.1μm～1.2μm的In2O3粉末、平均粒径为0.1μm～1.2μm的SnO2粉末、平均粒径为0.1μm～1.2μm的ZnO粉末及平均粒径为0.1μm～1.2μm的Al2O3粉末的氧化物作为原料粉末，将它们以满足上述式(1)～(4)的比例调合。
原料化合物的混合、成形方法没有特别限定，可以使用公知的方法进行。例如，向含有包含氧化铟粉、氧化锡粉、氧化锌及氧化铝粉的氧化物的混合粉的原料粉末中，配合水系溶剂，将所得的浆液混合12小时以上后，进行固液分离、干燥、造粒，接下来，将该造粒物放入模具框中成形，由此得到成形体。
对于混合，可以使用湿式或干式的球磨机、振动式磨机、珠磨机等。为了得到均匀且微细的晶粒及空孔，最优选短时间且凝聚物的破碎效率高、添加物的分散状态也良好的珠磨机混合法。
在利用球磨机混合的情况下，该混合时间优选设为15小时以上，更优选设为19小时以上。这是因为，如果混合时间不足，则有可能在最终得到的烧结体中生成Al2O3等高电阻的化合物。
在利用珠磨机粉碎、混合的情况下，该混合时间根据装置的大小、处理的浆液量而不同，然而可以将浆液中的粒度分布适当地调整为全都均匀化为1μm以下。
另外，无论在哪种混合方法的情况下，都优选在混合时添加任意量的粘合剂，同时地进行混合。在粘合剂中，可以使用聚乙烯醇、乙酸乙烯酯等。
利用混合得到的原料粉末浆液的造粒优选通过急速干燥造粒制成造粒粉。作为用于进行急速干燥造粒的装置，广泛地使用喷雾干燥机。具体的干燥条件要根据所要干燥的浆液的浆液浓度、干燥中所用的热风温度、风量等许多条件来决定，因此在实施时需要预先求出最佳条件。
如果是急速干燥造粒，则可以得到均匀的造粒粉。即，可以防止因原料粉末的比重差所致的沉降速度的差而使In2O3粉末、SnO2粉末、ZnO粉末及Al2O3粉末的分离。如果是由均匀的造粒粉制作的靶，则可以防止由Al2O3等的存在造成的溅射时的异常放电。
对所得的造粒粉，通常可以通过利用模具压或冷等静压(CIP)，例如施加1.2ton/cm2以上的压力来制成成形体。
(2)将成形体烧结的工序
通过将所得的成形体烧结，就可以得到烧结体。
上述烧结优选包括升温工序及保持工序，在升温工序中，以0.1～0.9℃/分钟的平均升温速度从700升温到1400℃，在保持工序中，在1200～1650℃的烧结温度保持5～50小时。700～1400℃的温度范围内的平均升温速度更优选为0.2～0.5℃/分钟。
而且，700～1400℃的温度范围内的平均升温速度是将从700℃到升温到达温度的温度差除以升温中所需的时间而得的值。
上述升温工序更优选将400℃以上且小于700℃的平均升温速度(第一平均升温速度)设为0.2～2.0℃/分钟，将700℃以上且小于1100℃的平均升温速度(第二平均升温速度)设为0.05～1.2℃/分钟，将1100℃以上且1400℃以下的平均升温速度(第三平均升温速度)设为0.02～1.0℃/分钟。
第一平均升温速度更优选为0.2～1.5℃/分钟。第二平均升温速度优选为0.15～0.8℃/分钟，更优选为0.3～0.5℃/分钟。另外，第三平均升温速度优选为0.1～0.5℃/分钟，更优选为0.15～0.4℃/分钟。
通过将升温工序设为上述操作，就可以进一步抑制溅射时的结瘤的产生。
通过使第一平均升温速度为0.2℃/分钟以上，所用时间不会过度地增大，可以提高制造效率。另外，通过使第一平均升温速度为2.0℃/分钟以下，即使在为了提高分散性而在混合时投入粘合剂的情况下，也不会残留粘合剂，可以抑制靶的裂纹等的产生。
通过使第二平均升温速度为0.05℃/分钟以上，所用时间就不会过度增大，另外，晶体不会异常成长，可以抑制所得的烧结体的内部的空孔的产生。另外，通过使第二平均升温速度为1.2℃/分钟以下，烧结的开始场所就不会产生分布，可以抑制翘曲的产生。
通过使第三平均升温速度为0.02℃/分钟以上，所用时间就不会过度增大，可以抑制Zn蒸发而产生组成偏离。另外，通过使第三平均升温速度为1.0℃/分钟以下，就不会产生由烧固的分布造成的拉伸应力，可以容易地使烧结密度提高。
这些第一～第三平均升温速度的关系优选满足第二平均升温速度＞第三平均速度，更优选满足第一平均升温速度＞第二平均升温速度＞第三平均升温速度。
特别是，通过使第二平均升温速度＞第三平均升温速度，即使进行长时间溅射，也有望更有效地抑制结瘤的产生。
400℃以上且小于700℃的升温速度优选为0.2～2.0℃/分钟的范围。
700℃以上且小于1100℃的升温速度优选为0.05～1.2℃/分钟的范围。
1100℃以上且1400℃以下的升温速度优选为0.02～1.0℃/分钟的范围。
将成形体升温到大于1400℃且为1650℃以下的温度时的升温速度没有特别限制，然而通常为0.15～0.4℃/分钟左右。
在升温结束后，在1200～1650℃的烧结温度保持5～50小时而进行烧结(保持工序)。烧结温度优选为1300～1600℃。烧结时间优选为10～20小时。
如果烧结温度为1200℃以上或烧结时间为5小时以上，则不会在烧结体内部形成Al2O3等，难以产生异常放电。另外，如果烧成温度为1650℃以下或烧成时间为50小时以下，则不会有由明显的晶粒生长造成的平均晶体粒径的增大、粗大空孔的产生，可以抑制烧结体强度的降低或异常放电。
作为本发明中所用的烧结方法，除了常压烧结法以外，还可以采用热冲压、氧加压、热等静压等加压烧结法。但是，从制造成本的降低、大量生产的可能性、可以容易地制造大型的烧结体的观点考虑，优选采用常压烧结法。
常压烧结法中，将成形体在大气气氛、或氧化气体气氛中烧结，优选在氧化气体气氛中烧结。所谓氧化气体气氛，优选为氧气气氛。氧气气氛优选氧浓度例如为10～100体积％的气氛。在上述烧结体的制造方法中，通过在升温过程中导入氧气气氛，可以进一步提高烧结体密度。
为了使上述烧成工序中得到的烧结体的体电阻在整个靶中均匀化，也可以根据需要设置还原工序。
作为还原方法，例如可以举出借助还原性气体的方法、借助真空烧成或不活泼气体的还原等。
在借助还原性气体的还原处理的情况下，可以使用氢、甲烷、一氧化碳、或这些气体与氧的混合气体等。另外，在借助不活泼气体中的烧成的还原处理的情况下，可以使用氮、氩、或这些气体与氧的混合气体等。
还原处理时的温度通常为100～800℃，优选为200～800℃。另外，还原处理的时间通常为0.01～10小时，优选为0.05～5小时。
如果对以上加以总结，则本发明中所用的烧结体的制造方法例如在向含有氧化铟粉、氧化锌粉及氧化铝粉的混合粉的原料粉末中配合水系溶剂、并将所得的浆液混合12小时以上后，进行固液分离、干燥、造粒，接下来，将该造粒物加入模具框中成形，其后，利用具有升温工序及保持工序的烧结工序，可以得到烧结体，所述升温工序是将所得的成形物在含有氧的气氛中、从700到1400℃以0.1～0.9℃/分钟的平均升温速度升温的工序，所述保持工序是将1200～1650℃保持5～50小时的工序。
通过加工利用上述操作得到的烧结体，就可以制成本发明的溅射靶。具体而言，通过将烧结体切削加工为适于安装到溅射装置中的形状而制成溅射靶原材料，通过将该靶原材料粘接在背衬板上，可以制成溅射靶。
在将烧结体制成靶原材料时，例如用平面磨床磨削烧结体而制成表面粗糙度Ra为0.5μm以下的原材料。此处，也可以还对靶原材料的溅射面实施镜面加工，将平均表面粗糙度Ra设为1000埃以下。
镜面加工(研磨)可以使用机械研磨、化学研磨、化学机械研磨(机械研磨与化学研磨的并用)等公知的研磨技术。例如，可以通过在用固定磨粒抛光机(抛光液：水)抛光到#2000以上、或用游离磨粒圈(研磨材料：SiC膏剂等)磨光后，将研磨材料换成金刚石膏剂进行磨光而得到。对于此种研磨方法没有特别限制。
优选对靶原材料的表面利用200～10,000号的金刚石磨石进行精加工，特别优选利用400～5,000号的金刚石磨石进行精加工。通过使用200号以上、或10,000号以下的金刚石磨石，就可以防止靶原材料的破裂。
优选靶原材料的表面粗糙度Ra为0.5μm以下，具备没有方向性的磨削面。如果Ra为0.5μm以下，具备没有方向性的研磨面，则可以防止异常放电、颗粒的产生。
最后，对所得的靶原材料进行清洗处理。清洗处理中可以使用鼓风或流水清洗等。在利用鼓风除去异物时，如果从喷嘴的对面侧用吸尘器进行吸气，则可以更有效地除去异物。
而且，在以上的鼓风、流水清洗中存在极限，因此也可以还进行超声波清洗等。在频率25～300KHz之间使之多频振动来进行该超声波清洗的方法是有效的方法。例如优选在频率25～300KHz之间每隔25KHz来多频振动12种频率而进行超声波清洗。
靶原材料的厚度通常为2～20mm，优选为3～12mm，特别优选为4～6mm。
通过将如上所述地得到的靶原材料粘合在背衬板上，就可以得到溅射靶。另外，也可以将多个靶原材料安装于1个背衬板上，实质上制成1个靶。
本发明的溅射靶可以利用上述的制造方法使相对密度为98％以上并且体电阻率为5mΩcm以下，在溅射时，可以抑制异常放电的产生。另外，本发明的溅射靶可以有效、廉价、并且节能地形成高品质的氧化物半导体薄膜。
[氧化物半导体薄膜]
通过使用本发明的溅射靶利用溅射法成膜，可以得到本发明的氧化物半导体薄膜。
本发明的氧化物半导体薄膜包含铟、锡、锌、铝、氧，优选满足下述原子比(1)～(4)。
0.08≤In/(In+Sn+Zn+Al)≤0.50 (1)
0.01≤Sn/(In+Sn+Zn+Al)≤0.30 (2)
0.30≤Zn/(In+Sn+Zn+Al)≤0.90 (3)
0.01≤Al/(In+Sn+Zn+Al)≤0.30 (4)
式中，In、Sn、Zn及Al分别表示氧化物半导体薄膜中的铟元素、锡元素、锌元素及铝元素的原子比。
式(1)中，如果In元素的原子比小于0.08，则由于In 5s轨道的重叠小，因此场效应迁移率有可能小于15cm2/Vs。另一方面，如果In元素的原子比大于0.50，则在将所形成的膜应用于TFT的沟道层中时，可靠性有可能劣化。
式(2)中，如果Sn元素的原子比小于0.01，则靶电阻就会升高，因此在溅射成膜中产生异常放电，有可能成膜会不稳定化。另一方面，如果Sn元素的原子比大于0.30，则所得的薄膜在湿式蚀刻剂中的溶解性降低，因此湿式蚀刻变得困难。
式(3)中，如果Zn元素的原子比小于0.30，则有可能所得的膜作为非晶质膜不稳定。另一方面，如果Zn元素的原子比大于0.90，则所得的薄膜在湿式蚀刻剂中的溶解速度过高，因此湿式蚀刻变得困难。
式(4)中，如果Al元素的原子比小于0.01，则成膜时的氧分压有可能升高。而且，由于Al元素与氧的结合强，因此可以降低成膜时的氧分压。另外，在形成沟道层而应用于TFT中的情况下，可靠性有可能劣化。另一方面，如果Al元素的原子比大于0.30，则会在靶中生成Al2O3，在溅射成膜时产生异常放电，有可能成膜会不稳定化。
氧化物半导体薄膜的载流子浓度通常为1019/cm3以下，优选为1013～1018/cm3，更优选为1014～1018/cm3，特别优选为1015～1018/cm3。
如果氧化物层的载流子浓度为1019cm－3以下，则可以防止构成薄膜晶体管等元件时的漏电流、常通、或on－off比的降低，从而可以发挥良好的晶体管性能。如果载流子浓度为1013cm－3以上，则可以作为TFT驱动而不会出现问题。
氧化物半导体薄膜的载流子浓度可以利用霍尔效应测定方法进行测定。
本发明的溅射靶由于具有高导电性，因此可以应用成膜速度快的DC溅射法。
除了上述DC溅射法以外，还可以应用RF溅射法、AC溅射法、脉冲DC溅射法，可以进行没有异常放电的溅射。
氧化物半导体薄膜使用上述烧结体，除了溅射法以外，也可以利用蒸镀法、离子镀法、脉冲激光蒸镀法等制作。
作为溅射气体(气氛)，可以使用氩等稀有气体原子与氧化性气体的混合气体。所谓氧化性气体，可以举出O2、CO2、O3、H2O、N2O等。溅射气体优选含有稀有气体原子和选自水分子、氧分子及一氧化二氮分子中的一种以上的分子的混合气体，更优选为含有稀有气体原子和至少水分子的混合气体。
溅射成膜时的氧分压比优选设为0％以上且小于40％。如果是氧分压比小于40％的条件，则所制作的薄膜的载流子浓度不会大幅度降低，可以防止载流子浓度小于1013cm－3。
氧分压比优选为0％～30％，特别优选为0％～20％。
本发明的氧化物薄膜堆积时的溅射气体(气氛)中所含的水分子的分压比、即[H2O]/([H2O]+[稀有气体]+[其他的分子])优选为0.1～25％。
如果水的分压比为25％以下，则可以防止膜密度的降低，可以确保In的5s轨道的重叠大，从而可以防止迁移率的降低。
溅射时的气氛中的水的分压比更优选为0.7～13％，特别优选为1～6％。
通过溅射进行成膜时的基板温度优选为25～120℃，更优选为25～100℃，特别优选为25～90℃。
如果成膜时的基板温度为120℃以下，则可以充分地吸纳成膜时导入的氧等，从而可以防止加热后的薄膜的载流子浓度的过度的增加。另外，如果成膜时的基板温度为25℃以上，则不会使薄膜的膜密度降低，可以防止TFT的迁移率降低。
优选将利用溅射得到的氧化物薄膜再在150～500℃保持15分钟～5小时而实施退火处理。成膜后的退火处理温度更优选为200℃以上且450℃以下，进一步优选为250℃以上且350℃以下。通过实施上述退火，可以获得半导体特性。
另外，加热时的气氛没有特别限定，然而从载流子控制性的观点考虑，优选大气气氛、氧流通气氛。
在氧化物薄膜的后处理退火工序中，可以在氧的存在状态下或不存在状态下使用灯退火装置、激光退火装置、热等离子体装置、热风加热装置、接触加热装置等。
溅射时的靶与基板之间的距离优选在与基板的成膜面垂直的方向上为1～15cm，更优选为2～8cm。
如果该距离为1cm以上，则到达基板的靶构成元素的粒子的动能不会过大，可以获得良好的膜特性。另外，还可以防止膜厚及电特性的面内分布等。另一方面，如果靶与基板的间隔为15cm以下，则到达基板的靶构成元素的粒子的动能不会过小，可以获得致密的膜。另外，可以获得良好的半导体特性。
就氧化物薄膜的成膜而言，最好在磁场强度为300～1500高斯的气氛下溅射。如果磁场强度为300高斯以上，则可以防止等离子体密度的降低，即使在高电阻的溅射靶的情况下也可以进行溅射而不会出现问题。另一方面，如果为1500高斯以下，则可以抑制膜厚及膜中的电特性的控制性的恶化。
气体气氛的压力(溅射压力)只要是等离子体可以稳定地放电的范围就没有特别限定，然而优选为0.1～3.0Pa，更优选为0.1～1.5Pa，特别优选为0.1～1.0Pa。
如果溅射压力为3.0Pa以下，则溅射粒子的平均自由程不会过短，可以防止薄膜密度的降低。另外，如果溅射压力为0.1Pa以上，则可以防止在成膜时在膜中生成微晶。
而且，所谓溅射压力，是指导入氩等稀有气体原子、水分子、氧分子等后的溅射开始时的体系内的总压力。
另外，也可以利用如下所示的交流溅射进行氧化物半导体薄膜的成膜。
向与在真空室内相隔规定的间隔并列设置的3片以上的靶相面对的位置，依次搬送基板，对各靶从交流电源交替施加负电位及正电位，使靶上产生等离子体而在基板表面上成膜。
此时，在将来自交流电源的输出的至少1个分支而连接的2片以上的靶之间，在进行施加电位的靶的切换的同时进行。即，将来自上述交流电源的输出的至少1个分支而与2片以上的靶连接，在对相邻的靶施加不同的电位的同时进行成膜。
而且，在利用交流溅射形成氧化物半导体薄膜的情况下，也优选在例如含有稀有气体、和选自水分子、氧分子及一氧化二氮分子中的一种以上的分子的混合气体的气氛下进行溅射，特别优选在含有水蒸气的混合气体的气氛下进行溅射。
在利用AC溅射成膜的情况下，可以在工业上获得大面积均匀性优异的氧化物层，并且有望提高靶的利用效率。
另外，在1边大于1m的大面积基板上溅射成膜的情况下，例如优选使用像日本特开2005－290550号公报记载的那样的大面积生产用的AC溅射装置。
日本特开2005－290550号公报记载的AC溅射装置具体而言具有：真空槽、配置于真空槽内部的基板夹具、和配置于与该基板夹具相面对的位置的溅射源。图1中表示出AC溅射装置的溅射源的主要部分。溅射源具有多个溅射部，分别具有板状的靶31a～31f，如果以各靶31a～31f的被溅射的面作为溅射面，则各溅射部被配置为溅射面位于相同的平面上。各靶31a～31f被制成具有长度方向的细长形状，各靶为相同形状，溅射面的长度方向的边缘部分(侧面)被彼此相隔规定间隔而平行地配置。因而，相邻的靶31a～31f的侧面平行。
在真空槽的外部，配置有交流电源17a～17c，各交流电源17a～17c的两个端子之中的一个端子与相邻的两个电极之中的一个电极连接，另一个端子与另一个电极连接。各交流电源17a～17c的2个端子输出正负的不同极性的电压，靶31a～31f与电极密合而安装，因此对相邻的2个靶31a～31f由交流电源17a～17c施加极性相互不同的交流电压。因而，彼此相邻的靶31a～31f之中的一个被置于正电位时，另一个就是置于负电位的状态。
在电极的与靶31a～31f相反一侧的面配置有磁场形成机构40a～40f。各磁场形成机构40a～40f分别具有外周与靶31a～31f的外周大致相等的大小的细长的环形磁铁、和比环形磁铁的长度短的棒状磁铁。
各环形磁铁在对应的1个靶31a～31f的正后方位置被与靶31a～31f的长度方向平行地配置。如上所述，由于靶31a～31f被相隔规定间隔地平行配置，因此环形磁铁也被相隔与靶31a～31f相同的间隔地配置。
AC溅射中，使用氧化物靶时的交流功率密度优选为3W/cm2以上、20W/cm2以下。如果功率密度为3W/cm2以上，则成膜速度不会过慢，可以确保生产经济性。如果为20W/cm2以下，则可以抑制靶的破损。更优选的功率密度为3W/cm2～15W/cm2。
AC溅射的频率优选为10kHz～1MHz的范围。如果为10kHz以上，则不会产生噪音的问题。如果为1MHz以下，则可以防止因等离子体过度扩展而在所需的靶位置以外进行溅射，从而保证了均匀性。更优选的AC溅射的频率为20kHz～500kHz。
上述以外的溅射时的条件等只要从上述的内容中适当地选择即可。
[薄膜晶体管及显示装置]
上述的氧化物薄膜可以用于薄膜晶体管中，特别是可以适于作为沟道层使用，将本发明的氧化物半导体薄膜用于沟道层的薄膜晶体管的场效应迁移率可以显示出15cm2/Vs以上的高迁移率，并且可以显示出高可靠性。
本发明的薄膜晶体管只要具有上述的氧化物薄膜作为沟道层，则其元件构成没有特别限定，可以采用公知的各种元件构成。
本发明的薄膜晶体管的沟道层的膜厚通常为10～300nm，优选为20～250nm，更优选为30～200nm，进一步优选为35～120nm，特别优选为40～80nm。
如果沟道层的膜厚为10nm以上，则即使在大面积地成膜时膜厚也不易不均匀，可以使所制作的TFT的特性在面内均匀。另一方面，如果膜厚为300nm以下，则成膜时间不会过长。
本发明的薄膜晶体管的沟道层通常在N型区域中使用，然而可以与P型Si系半导体、P型氧化物半导体、P型有机半导体等各种P型半导体组合而用于PN结型晶体管等各种半导体器件中。
本发明的薄膜晶体管的沟道层也可以在退火处理后至少在与栅电极重叠的区域中部分地结晶化。而且，此处所谓结晶化，是指从非晶的状态生成晶核或从生成了晶核的状态生长晶粒。特别是在使背沟道侧的一部分结晶化时，对于等离子体加工(CVD加工等)，耐还原性提高，TFT的可靠性改善。
结晶化了的区域例如可以由透射型电子显微镜(TEM：Transmission ElectronMicroscope)的电子束衍射像确认。
适用于沟道层的氧化物半导体薄膜可以利用有机酸系蚀刻液(例如草酸蚀刻液)进行湿式蚀刻，并且难溶于无机酸系湿式蚀刻液(例如磷酸/硝酸/乙酸的混酸湿式蚀刻液：PAN)中，与电极中使用的Mo(钼)、Al(铝)等的湿式蚀刻的选择比大。由此，通过将本发明的氧化物薄膜用于沟道层，可以制作沟道蚀刻型的薄膜晶体管。
在制造薄膜晶体管的光刻工序中，也可以在涂布抗蚀剂前，在氧化物半导体薄膜表面，形成膜厚为数nm左右的绝缘膜。利用该工序可以避免氧化物半导体膜与抗蚀剂直接接触，从而可以防止抗蚀剂中所含的杂质侵入氧化物半导体膜中。
本发明的薄膜晶体管优选在上述沟道层上具备保护膜。本发明的薄膜晶体管的保护膜优选至少含有SiNx。SiNx与SiO2相比可以形成致密的膜，因此具有TFT的劣化抑制效果高的优点。
保护膜除了SiNx之外，例如还可以含有SiO2、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、Sm2O3、SrTiO3或AlN等氧化物等。
本发明的含有铟元素(In)、锡元素(Sn)、锌元素(Zn)及铝元素(Al)的氧化物薄膜由于含有Al，因此借助CVD加工的耐还原性提高，制作保护膜的加工不易导致背沟道侧还原，可以使用SiNx作为保护膜。
优选在形成保护膜前，对沟道层实施臭氧处理、氧等离子体处理、二氧化氮等离子体处理或一氧化二氮等离子体处理。此种处理只要是在形成沟道层后、在形成保护膜前，则无论在哪个时刻进行都可以，然而最好在即将形成保护膜之前进行。通过进行此种前处理，可以抑制沟道层中的氧缺陷的产生。
另外，如果在TFT驱动中氧化物半导体膜中的氢扩散，就会引起阈值电压的漂移，TFT的可靠性有可能降低。通过对沟道层实施臭氧处理、氧等离子体处理或一氧化二氮等离子体处理，就可以在薄膜结构中将In－OH的键稳定化，抑制氧化物半导体膜中的氢的扩散。
在制造薄膜晶体管的过程中，为了除去半导体基板的由Cu等造成的金属污染，并且为了降低由栅绝缘膜表面的自由键等引起的表面能级，优选进行半导体基板或栅绝缘膜表面的清洗。
作为上述的清洗中所用的清洗溶液，可以使用氰基(CN)含量为100ppm以下、优选以10ppm～1ppm为上限、氢离子浓度指数(pH)为9～14的含有氰基的溶液。优选加热该含有氰基的溶液，设为50℃以下(优选为30℃～40℃)的温度，进行半导体基板、栅绝缘膜表面的清洗处理。
通过使用含有氰基的溶液、例如HCN水溶液，就可以使氰化物离子(CN－)与基板表面上的铜反应形成[Cu(CN)2]－而除去污染铜。[Cu(CN)2]－与HCN水溶液中的CN－离子反应，在pH10下作为[Cu(CN)4]3－稳定地存在。CN－离子的配离子形成能极大，即使是极低浓度的HCN水溶液，CN－离子也可以有效地反应而除去污染铜。
清洗中所用的含有氰基(CN)的溶液适合使用如下得到的溶液，即，例如将氰化氢(HCN)溶解于纯水或超纯水、或选自醇系溶剂及酮系溶剂、腈系溶剂、芳香族烃系溶剂、四氯化碳、醚系溶剂、脂肪族烷烃系溶剂、或它们的混合溶剂中的至少1种溶剂中，再稀释为规定浓度，并且用氨水溶液等将溶液中的氢离子浓度指数、即pH值优选调整到9～14的范围内。
薄膜晶体管通常具备基板、栅极、栅绝缘层、有机半导体层(沟道层)、源极及漏极。对于沟道层如上所述，对于基板可以使用公知的材料。
对于形成本发明的薄膜晶体管中的栅绝缘膜的材料也没有特别限制，可以任意地选择一般所用的材料。具体而言，例如可以使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、SrTiO3、Sm2O3、AlN等化合物。它们当中，优选为SiO2、SiNx、Al2O3、Y2O3、HfO2、CaHfO3，更优选为SiO2、SiNx、HfO2、Al2O3。
栅绝缘膜例如可以利用等离子体CVD(Chemical Vapor Deposition：化学气相生长)法形成。
在利用等离子体CVD法形成栅绝缘膜、在其上形成沟道层的情况下，栅绝缘膜中的氢向沟道层中扩散，有可能导致沟道层的膜质降低、TFT的可靠性降低。为了防止沟道层的膜质降低、TFT的可靠性降低，优选在形成沟道层前对栅绝缘膜实施臭氧处理、氧等离子体处理、二氧化氮等离子体处理或一氧化二氮等离子体处理。通过进行此种前处理，可以防止沟道层的膜质的降低或TFT的可靠性降低。
而且，上述的氧化物的氧数不一定与化学计量比一致，例如，无论是SiO2还是SiOx都可以。
栅绝缘膜也可以是将由不同材料构成的2层以上的绝缘膜层叠的结构。另外，栅绝缘膜可以是晶体、多晶、非晶的任意一种，然而优选为工业上容易制造的多晶或非晶。
对于形成本发明的薄膜晶体管中的漏极、源极及栅极的各电极的材料没有特别限制，可以任意地选择一般所用的材料。例如可以使用ITO、IZO、ZnO、SnO2等透明电极、Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等金属电极、或含有它们的合金的金属电极。
漏极、源极及栅极的各电极也可以设为层叠了不同的2层以上的导电层的多层结构。特别是源、漏极由于对低电阻布线的要求高，因此也可以用Ti、Mo等密合性优异的金属将Al、Cu等良导体夹在中间而使用。
本发明的薄膜晶体管优选S值为0.8V/dec以下，更优选为0.5V/dec以下，进一步优选为0.3V/dec以下，特别优选为0.2V/dec以下。如果为0.8V/dec以下，则驱动电压变小，有可能可以减少耗电。特别是，在有机EL显示器中使用的情况下，当为了直流驱动而将S值设为0.3V/dec以下时，就可以大幅度减少耗电，因此优选。
S值可以根据传输特性的结果制作Log(Id)―Vg的曲线图，根据其斜率的倒数导出。S值的单位为V/decade，优选为小的值。
所谓S值(SwingFactor)是指如下的值，即，在由断开状态增加栅电压时，由断开状态到接通状态，漏电流急剧地上升，是表示该急剧度的值。如利用下式定义所示，将漏电流上升1个数量级(10倍)时的栅电压的增加量设为S值。
S值＝dVg/dlog(Ids)
S值越小，则越是急剧地上升(《薄膜晶体管技术的总括》、鹈饲育弘著、2007年刊、工业调查会)。如果S值大，则从接通切换到断开时需要施加高的栅电压，耗电有可能变大。
S值＝dVg/dlog(Ids)
本发明的薄膜晶体管还可以适用于场效应型晶体管、逻辑电路、存储器电路、差动放大电路等各种集成电路中。此外，在场效应型晶体管以外，还可以应用于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管、电阻元件中。
本发明的薄膜晶体管的构成可以没有限制地采用底栅、底接触、顶接触等公知的构成。
特别是底栅构成与无定形硅或ZnO的薄膜晶体管相比可以获得高性能，因此有利。底栅构成容易削减制造时的掩模片数，容易降低大型显示器等用途的制造成本，因此优选。
本发明的薄膜晶体管可以适用于显示装置中。
作为大面积的显示器用，特别优选沟道蚀刻型的底栅构成的薄膜晶体管。沟道蚀刻型的底栅构成的薄膜晶体管的光刻工序时的光掩模的数目少，可以低成本地制造显示器用面板。其中，沟道蚀刻型的底栅构成及顶接触构成的薄膜晶体管由于迁移率等特性良好且易于工业化，因此特别优选。
实施例
实施例1－7
[氧化物烧结体的制造]
作为原料粉体使用了下述的氧化物粉末。作为下述氧化物粉末的平均粒径采用中值直径D50，该平均粒径利用激光衍射式粒度分布测定装置SALD－300V(岛津制作所制)测定。
氧化铟粉：平均粒径0.98μm
氧化锡粉：平均粒径0.98μm
氧化锌粉：平均粒径0.96μm
氧化铝粉：平均粒径0.98μm
以达到表1所示的原子比的方式称量上述的粉体，均匀地微粉碎混合后，加入成形用粘合剂而造粒。然后，将该原料混合粉均匀地填充到模具中，用冷压机以140MPa的冲压压力加压成形。
将如此得到的成形体以表1所示的升温速度、烧结温度及烧结时间在烧结炉中烧结而制造烧结体。升温中设为氧气氛，其他设为大气中(气氛)，降温速度设为15℃/分钟。
[烧结体的分析]
利用阿基米德法测定出所得的烧结体的相对密度。确认实施例1－7的烧结体的相对密度为98％以上。
另外，使用电阻率仪(三菱化学(株)制、Loresta)基于四探针法(JISR 1637)测定出所得的烧结体的体电阻率(导电性)。将结果表示于表2中。如表2所示实施例1－7的烧结体的体电阻率为5mΩcm以下。
对所得的烧结体进行ICP－AES分析，确认为表1中所示的原子比。
另外，对所得的烧结体利用X射线衍射测定装置(XRD)研究了晶体结构。将实施例1－3中得到的烧结体的X射线衍射图分别表示于图2－4中。
分析图形的结果是，在实施例1的烧结体中观测到In2Zn3O6的同系结构、In2Zn4O7的同系结构和Zn2SnO4的尖晶石结构。晶体结构可以利用JCPDS卡片和/或ICSD确认。
In2Zn3O6的同系结构可以利用X射线衍射从ICSD数据库中检索，是ICSD#162450的峰型，In2Zn4O7的同系结构可以利用X射线衍射从ICSD数据库中检索，是ICSD#162451的峰型，以Zn2SnO4表示的尖晶石结构化合物是JCPDS数据库的No.24－1470的峰型。
导出了In2Zn3O6的同系结构的晶格常数，其结果是， ICSD#162450的数据库中公开的晶格常数是， 因此确认实施例的烧结体中晶格常数变小。可以认为，由于Al3+的离子半径比In3+的离子半径小，因此Al固溶在In2Zn3O6的同系结构中，从而使得晶格常数变小。
另外，导出了In2Zn4O7的同系结构的晶格常数，其结果是， ICSD#162451的数据库中公开的晶格常数是，因此确认实施例的烧结体中晶格常数变小。可以认为，由于Al3+的离子半径比In3+的离子半径小，因此Al固溶在In2Zn4O7的同系结构中，从而使得晶格常数变小。
与实施例1相同，在实施例2－7的烧结体中也实施了XRD测定，结果确认，含有以In2O3(ZnO)n(n为2～20)表示的同系结构化合物及以Zn2SnO4表示的尖晶石结构化合物。此外还将以In2O3(ZnO)n(n为2～20)表示的同系结构化合物的晶格常数表示于表1中。如表1所示，在实施例2－7中，也确认In2O3(ZnO)n(n为2～20)的晶格常数比ICSD的数据库中公开的晶格常数小。
XRD的测定条件如下所示。
·装置：(株)Rigaku制Ultima－III
·X射线：Cu－Kα线(波长利用石墨单色仪单色化)
·2θ－θ反射法、连续扫描(1.0°/分钟)
·进样间隔：0.02°
·狭缝DS、SS：2/3°、RS：0.6mm
对实施例1－7的烧结体，利用电子束微区分析仪(EPMA)测定研究了所得的烧结体的Sn、Al的分散，其结果是，没有观测到8μm以上的Sn、Al的集合体。可知实施例1－7的烧结体的分散性、均匀性极为优异。
EPMA的测定条件如下所示。
装置名：JXA－8200(日本电子株式会社)
加速电压：15kV
照射电流：50nA
照射时间(每1点的)：50mS
[溅射靶的制造]
用平面磨床磨削实施例1－7中得到的烧结体的表面，用金刚石切割器切断侧边，贴合在背衬板上，分别制作出直径4英寸的溅射靶。另外，对于实施例1－3，分别以AC溅射成膜用途制作出宽200mm、长1700mm、厚10mm的6片靶。
[有无异常放电的确认]
将所得的直径4英寸的溅射靶安装于DC溅射装置中，作为气氛使用在氩气中以分压比计添加了2％的H2O气体的混合气体，将溅射压设为0.4Pa，将基板温度设为室温，利用400W的DC功率，进行了10kWh连续溅射。将溅射中的电压变动存储在数据记录仪中，确认了异常放电的有无。将结果表示于表2中。
而且，上述异常放电的有无是通过监测电压变动来检测异常放电而进行。具体而言，将在5分钟的测定时间中产生的电压变动为溅射运转中的稳定电压的10％以上的情况设为异常放电。特别是在溅射运转中的稳定电压在0.1秒中变动±10％的情况下，产生作为溅射放电的异常放电的微弧，元件的材料成品率降低，有可能不适于量产化。
[有无结瘤产生的确认]
使用所得的直径4英寸的溅射靶，作为气氛使用在氩气中以分压比计添加了3％的氢气的混合气体，连续40小时地进行溅射，确认了结瘤的产生的有无。其结果是，在实施例1－7的溅射靶表面，没有观测到结瘤。
而且，溅射条件设为：溅射压为0.4Pa，DC功率为100W，基板温度为室温。为了促进结瘤的产生而在气氛气体中添加了氢气。
结瘤采用了如下的方法，即，利用实体显微镜放大50倍地观察溅射后的靶表面的变化，对3mm2视野中产生的20μm以上的结瘤计测个数平均。将产生的结瘤数表示于表2中。
比较例1－2
除了以表1中所示的原子比混合原料粉末、以表1中所示的升温速度、烧结温度及烧结时间进行烧结以外，与实施例1－7相同地制造、评价了烧结体及溅射靶。将结果表示于表1及2中。
在比较例1－2的溅射靶中，在溅射时产生异常放电，在靶表面观测到结瘤。在比较例1－2的靶中，观测到InAlZn2O5的同系结构、Zn2SnO4的尖晶石结构、Al2O3的刚玉结构。InAlZn2O5的同系结构可以用JCPDS卡片No.40－0259确认。Al2O3的刚玉结构可以用JCPDS卡片No.10－173确认。
在比较例1－2的靶中，由于在靶中存在有Al2O3，因此靶的相对密度小于98％，靶的体电阻率大于5mΩcm。
[表1]
[表2]
实施例8－14
[氧化物半导体薄膜的成膜]
在磁控溅射装置中，安装实施例1－7中制作的表3及表4中所示的组成的4英寸靶，作为基板分别安装了载玻片(Corning公司制#1737)。利用DC磁控溅射法，在下述的条件下在载玻片上形成膜厚50nm的非晶质膜。
在成膜时，以表3及表4中所示的分压比(％)导入Ar气、O2气及H2O气体。将形成有非晶质膜的基板在大气中、300℃加热60分钟而形成氧化物半导体薄膜。
溅射条件如下所示。
基板温度：25℃
到达压力：8.5×10－5Pa
气氛气体：Ar气、O2气、H2O气体(分压参照表3及4)
溅射压力(总压力)：0.4Pa
投入功率：DC100W
S(基板)－T(靶)距离：70mm
[氧化物半导体薄膜的评价]
对于霍尔效应测定用元件，使用在玻璃基板上成膜的基板并设置于ResiTest8300型(东阳Technica公司制)中，在室温下评价了霍尔效应。另外，利用ICP－AES分析，确认氧化物薄膜中所含的各元素的原子比与溅射靶相同。
另外，对在玻璃基板上成膜的氧化物薄膜利用X射线衍射测定装置(Rigaku制Ultima－III)研究了晶体结构。
实施例8－14中，薄膜刚刚堆积后没有观测到衍射峰，确认为非晶质。另外，在大气下进行300℃×60分钟加热处理(退火)后也没有观测到衍射峰，确认为非晶质。
上述XRD的测定条件如下所示。
装置：(株)Rigaku制Ultima－III
X射线：Cu－Kα线(波长利用石墨单色仪单色化)
2θ－θ反射法、连续扫描(1.0°/分钟)
取样间隔：0.02°
狭缝DS、SS：2/3°、RS：0.6mm
[薄膜晶体管的制造]
作为基板，使用了带有膜厚100nm的热氧化膜的导电性硅基板。热氧化膜作为栅绝缘膜发挥作用，导电性硅部作为栅极发挥作用。
在栅绝缘膜上在表3及4中所示的条件下溅射成膜，制作出膜厚50nm的非晶质薄膜。作为抗蚀剂使用OFPR#800(东京应化工业株式会社制)，涂布、预烘烤(80℃、5分钟)、曝光。显影后，进行后烘烤(120℃、5分钟)，利用草酸蚀刻，图案化为所需的形状。其后在热风加热炉内在300℃进行60分钟加热处理(退火处理)。
其后，利用溅射成膜形成Mo(100nm)的膜，利用剥离法将源/漏极图案化为所需的形状。继而如表2及3中所示作为形成保护膜的前阶段的处理，对氧化物半导体膜实施一氧化二氮等离子体处理，利用等离子体CVD法(PECVD)形成SiOx的膜而作为保护膜。使用氢氟酸开设接触孔，制作出薄膜晶体管。
对所制作的薄膜晶体管，评价了场效应迁移率(μ)、S值及阈值电压(Vth)。将这些结果表示于表3及4中。
使用半导体参数分析仪(Keithley Instruments株式会社制4200SCS)，在室温、遮光环境下(屏蔽盒内)测定这些特性值。
对叠层了的晶体管，将漏电压(Vd)设为1V，此外将栅电压(Vg)设为－15～20V，评价了传输特性。将结果表示于表3及4中。
场效应迁移率(μ)根据线性迁移率算出，以Vg－μ的最大值定义。
对所制作的薄膜晶体管进行了DC偏压应力试验。表3及4中，表示出施加Vg＝15V、Vd＝15V的DC应力(应力温度80℃下)10000秒前后的TFT传输特性的变化。
实施例8－14的薄膜晶体管的阈值电压的变动非常小，可知很难受到DC应力的影响。
比较例3及4
使用比较例1及2中制作的4英寸靶，依照表3中所示的溅射条件、加热(退火)处理条件及保护膜形成前处理，与实施例8－14相同地制作、评价了氧化物半导体薄膜、薄膜评价用元件及薄膜晶体管。而且，在比较例3及4中，对氧化物半导体薄膜，没有实施一氧化二氮等离子体处理等前处理，利用PECVD法形成100nm的SiOx膜，再在SiOx膜上利用PECVD法形成150nm的SiNx膜而将SiOx及SiNx的层叠体作为保护膜。将结果表示于表3及4中。
如表3及4所示，可知比较例3及4的元件的场效应迁移率小于15cm2/Vs，与实施例8－14的元件相比大幅度降低。另外，比较例3及4的薄膜晶体管的DC偏压应力试验的结果是，阈值电压变动1V以上，可知产生显著的特性的劣化。
[表3]
[表4]
实施例15－17
依照表5中所示的溅射条件及退火条件，与实施例8－14相同地制造、评价了氧化物半导体薄膜及薄膜晶体管。将结果表示于表5中。实施例15－17中，代替DC溅射而利用AC溅射实施了成膜。通过干式蚀刻进行了源、漏图案形成。
上述AC溅射使用日本特开2005－290550号公报中公开的图1中所示的成膜装置进行。
例如在实施例15中，使用实施例1中制作的宽200mm、长1700mm、厚10mm的6片靶31a～31f，将各靶31a～31f与基板的宽度方向平行地配置，并使距离为2mm。磁场形成机构40a～40f的宽度与靶31a～31f相同，为200mm。
从气体供给系统将作为溅射气体的Ar、H2O及O2分别导入系统内。溅射条件设为0.5Pa，交流电源的功率设为3W/cm2(＝10.2kW/3400cm2)，频率设为10kHz。为了研究成膜速度，在该条件下成膜10秒，测定所得的薄膜的膜厚，为14nm。成膜速度为84nm/分钟的高速，适合于量产。
将所得的形成有薄膜的玻璃基板放入电炉，在空气中300℃、60分钟(大气气氛下)的条件下热处理后，以1cm2的尺寸切出，进行基于4探针法的霍尔测定。其结果是，载流子浓度为3.20×1017cm－3，可以确认充分地半导体化。另外，根据XRD测定确认薄膜刚刚堆积后为非晶质，在空气中300℃、60分钟后也为非晶质。另外，根据ICP－AES分析确认，氧化物薄膜中所含的各元素的原子比与溅射靶相同。
而且，实施例16及17中，代替实施例1中制作的靶，分别使用了实施例2及3中制作的靶。
比较例5
代替实施例1－3中制作的靶，使用比较例1中制作的靶，依照表5中所示的溅射条件、退火条件，与实施例15－17相同地制作、评价了氧化物半导体薄膜、薄膜评价用元件及薄膜晶体管。而且，比较例5中，利用等离子体CVD法(PECVD)形成100nm的SiOx的膜，再在SiOx上利用等离子体CVD法(PECVD)形成150nm的SiNx的膜而将SiOx及SiNx的层叠体作为保护膜。将结果表示于表5中。
如表5所示，比较例5的元件的场效应迁移率小于15cm2/Vs，可知与实施例15－17相比大幅度降低。
[表5]
[氧化物烧结体的制造]
实施例18－22
除了将原料的原子比、升温速度、最高温度、最高温度保持时间设为表6中所示的条件以外，与实施例1－7相同地制造出In、Sn、Zn、Al的氧化物烧结体。将结果表示于表6中。
[烧结体的分析]
利用阿基米德法测定出所得的烧结体的相对密度。确认实施例18－22的烧结体的相对密度为98％以上。对所得的烧结体进行ICP－AES分析，确认为表6中所示的原子比。
另外，使用电阻率仪(三菱化学(株)制、Loresta)基于四探针法(JISR 1637)测定出所得的烧结体的体电阻率(导电性)。将结果表示于表7中。如表7所示实施例18－22的烧结体的体电阻率为5mΩcm以下。
对所得的烧结体利用X射线衍射测定装置(XRD)研究了晶体结构。将实施例18－22中得到的烧结体的X射线衍射图分别表示于图5－9中。XRD的测定条件与实施例1～7相同。
根据所得的X射线衍射图，在实施例18的烧结体中，观测到InAlZn3O6的同系结构、Zn2SnO4的尖晶石结构及In2Zn3O6的同系结构。晶体结构可以利用JCPDS卡片和/或ICSD确认。
而且，InAlZn3O6的同系结构是JCPDS数据库的No.40－0260的峰型。Zn2SnO4的尖晶石结构是JCPDS数据库的No.24－1470的峰型。In2Zn3O6的同系结构可以利用X射线衍射从ICSD数据库中检索，是ICSD#162450的峰型。
导出了In2Zn3O6的同系结构的晶格常数，其结果是， 由于ICSD#162450的数据库中公开的晶格常数是 因此确认实施例的烧结体中晶格常数变小。可以认为，Al3+的离子半径比In3+的离子半径小，因此Al固溶在In2Zn3O6的同系结构中，从而使得晶格常数变小。
与实施例18相同，对实施例19－22的烧结体也实施了XRD测定，结果确认，含有以In2O3(ZnO)n(n为2～20)表示的同系结构化合物及以Zn2SnO4表示的尖晶石结构化合物。此外将以In2O3(ZnO)n(n为2～20)表示的同系结构化合物的晶格常数表示于表6中。如表6所示，在实施例19－22中，也确认了In2O3(ZnO)n(n为2～20)的晶格常数比ICSD的数据库、JCPDS卡片中公开的晶格常数小。
对实施例18－22的烧结体，利用电子束微区分析仪(EPMA)测定研究了所得的烧结体的Sn、Al的分散，其结果是，没有观测到8μm以上的Sn、Al的集合体。可知实施例18－22的烧结体的分散性、均匀性极为优异。EPMA的测定条件与实施例1～7相同。
[溅射靶的制造]
用平面磨床磨削实施例18－22中得到的烧结体的表面，用金刚石切割器切断侧边，贴合在背衬板上，分别制作出直径4英寸的溅射靶。
[有无异常放电的确认]
将所得的直径4英寸的溅射靶安装于DC溅射装置中，作为气氛使用在氩气中以分压比计添加了2％的H2O气体的混合气体，将溅射压设为0.4Pa，将基板温度设为室温，利用400W的DC功率，进行了10kWh连续溅射。将溅射中的电压变动存储在数据记录仪中，确认了异常放电的有无。将结果表示于表7中。
而且，上述异常放电的有无是通过监测电压变动来检测异常放电而进行。具体而言，将在5分钟的测定时间中产生的电压变动为溅射运转中的稳定电压的10％以上的情况设为异常放电。特别是在溅射运转中的稳定电压在0.1秒中变动±10％的情况下，产生作为溅射放电的异常放电的微弧，元件的材料成品率降低，有可能不适于量产化。
[有无结瘤产生的确认]
使用所得的直径4英寸的溅射靶，作为气氛使用在氩气中以分压比计添加了3％的氢气的混合气体，连续40小时地进行溅射，确认了结瘤的产生的有无。其结果是，在实施例18－22的溅射靶表面，没有观测到结瘤。
而且，溅射条件设为，溅射压为0.4Pa，DC功率为100W，基板温度为室温。为了促进结瘤的产生而在气氛气体中添加氢气。
对于结瘤，采用了如下的方法，即，利用实体显微镜放大50倍地观察溅射后的靶表面的变化，对3mm2视野中产生的20μm以上的结瘤计测个数平均。将产生的结瘤数表示于表7中。
[表6]
[表7]
实施例23－30
[薄膜晶体管的制造]
作为基板，使用了带有膜厚100nm的热氧化膜的导电性硅基板。热氧化膜作为栅绝缘膜发挥作用，导电性硅部作为栅极发挥作用。利用1ppm、pH10的极低浓度的HCN水溶液(清洗液)清洗带有热氧化膜的导电性硅基板。将温度设定为30℃而进行清洗。
分别使用实施例18－20中制作的4英寸靶(实施例23－25)、实施例18－22中制作的4英寸靶(实施例26－30)，依照表8、9中所示的溅射条件、退火条件，在栅绝缘膜上制作出膜厚50nm的非晶质薄膜。作为抗蚀剂使用OFPR#800(东京应化工业株式会社制)，涂布、预烘烤(80℃、5分钟)、曝光。显影后，进行后烘烤(120℃、5分钟)，利用草酸进行蚀刻，图案化为所需的形状。其后在热风加热炉内对实施例23－25的元件在450℃进行60分钟加热处理(退火处理)，对实施例26－30的元件在300℃进行60分钟加热处理(退火处理)。
其后，利用溅射成膜形成Mo(200nm)的膜。利用沟道蚀刻将源/漏极图案化为所需的形状。
图案形成后，如表8、9中所示，作为形成保护膜的前阶段的处理，对氧化物半导体膜实施一氧化二氮等离子体处理。利用PECVD法形成100nm的SiOx的膜，再在SiOx上利用PECVD法形成150nm的SiNx的膜，将SiOx与SiNx的层叠体作为保护膜。使用干式蚀刻开设接触孔，制作出背沟道蚀刻型的薄膜晶体管。
对带有保护膜的薄膜晶体管的沟道层，使用截面TEM(透射电子显微镜；Transmission Electron Microscope)进行借助电子束衍射图案的结晶性评价。装置利用了日立制场发射型透射电子显微镜HF－2100。
对实施例23－25的元件的沟道层进行了截面TEM分析，其结果是，前沟道侧没有观测到衍射图案，是非晶质，然而在背沟道侧局部地观测到衍射图案，可知具有结晶化了的区域。另一方面，对实施例26－30的元件，前沟道侧、背沟道侧都没有观测到衍射图案，确认是非晶质。
对叠层了的晶体管，将漏电压(Vd)设为1V并且将栅电压(Vg)设为－15～20V而评价了传输特性。将这些结果表示于表8、9中。场效应迁移率(μ)根据线性迁移率算出，以Vg－μ的最大值定义。
对所制作的薄膜晶体管进行了DC偏压应力试验。表8、9中，表示出施加Vg＝15V、Vd＝15V的DC应力(应力温度80℃下)10000秒前后的TFT传输特性的变化。
实施例23－30的薄膜晶体管的阈值电压的变动非常小，可知很难受到DC应力的影响。
比较例6及7
使用比较例1及2中制作的靶，依照表9中所示的溅射条件、退火条件，没有进行借助HCN水溶液(清洗液)的清洗并且没有对沟道进行一氧化二氮等离子体处理，除此以外，与实施例23－30相同地制作、评价了背沟道蚀刻型薄膜晶体管。将结果表示于表9中。
如表9所示，比较例6及7的背沟道蚀刻型薄膜晶体管的场效应迁移率小于15cm2/Vs，可知与实施例22－30的背沟道蚀刻型薄膜晶体管相比大幅度降低。
对所制作的薄膜晶体管，进行了DC偏压应力试验。表9中，表示出施加Vg＝15V、Vd＝15V的DC应力(应力温度80℃下)10000秒前后的TFT传输特性的变化。
比较例6及7的薄膜晶体管与实施例23－30的TFT相比阈值电压大幅度地向正方向偏移，可知比较例的TFT可靠性低。
另外，对比较例6及7的元件的沟道层进行了截面TEM分析，其结果是，前沟道侧、背沟道侧都没有观测到衍射图案，确认是非晶质。
[表8]
[表9]
产业上的可利用性
使用本发明的溅射靶得到的薄膜晶体管可以作为显示装置、特别是作为大面积的显示器用途使用。
虽然上述说明中详细说明了几个本发明的实施方式和/或实施例，然而本领域技术人员很容易实质上不脱离本发明的新的启示及效果地对这些作为例示的实施方式和/或实施例施加很多变型。因而，这些很多变型包含于本发明的范围内。
将成为本申请的巴黎优先权的基础的日本申请说明书的内容全都引用到本说明书中。

Claims (31)

1.一种氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式(1)～(4)的原子比：
0.08≤In/(In+Sn+Zn+Al)≤0.50 (1)
0.01≤Sn/(In+Sn+Zn+Al)≤0.30 (2)
0.30≤Zn/(In+Sn+Zn+Al)≤0.90 (3)
0.01≤Al/(In+Sn+Zn+Al)≤0.30 (4)
式中，In、Sn、Zn及Al分别表示氧化物半导体薄膜中的铟元素、锡元素、锌元素及铝元素的原子比。
2.根据权利要求1所述的氧化物半导体薄膜，其载流子浓度为1019/cm3以下。
3.根据权利要求1所述的氧化物半导体薄膜，其载流子浓度为1013～1018/cm3。
4.根据权利要求1所述的氧化物半导体薄膜，其载流子浓度为1014～1018/cm3。
5.根据权利要求1所述的氧化物半导体薄膜，其载流子浓度为1015～1018/cm3。
6.根据权利要求1～5中任一项所述的氧化物半导体薄膜，其中，所述氧化物半导体薄膜的霍尔迁移率为11～23cm2/Vs的范围内。
7.根据权利要求1～6中任一项所述的氧化物半导体薄膜，其中，所述In/(In+Sn+Zn+Al)满足0.12≤In/(In+Sn+Zn+Al)≤0.50。
8.根据权利要求1～7中任一项所述的氧化物半导体薄膜，其中，所述In/(In+Sn+Zn+Al)满足0.15≤In/(In+Sn+Zn+Al)≤0.40。
9.根据权利要求1～8中任一项所述的氧化物半导体薄膜，其中，所述Sn/(In+Sn+Zn+Al)满足0.03≤Sn/(In+Sn+Zn+Al)≤0.25。
10.根据权利要求1～9中任一项所述的氧化物半导体薄膜，其中，所述Sn/(In+Sn+Zn+Al)满足0.05≤Sn/(In+Sn+Zn+Al)≤0.15。
11.根据权利要求1～10中任一项所述的氧化物半导体薄膜，其中，所述Zn/(In+Sn+Zn+Al)满足0.40≤Zn/(In+Sn+Zn+Al)≤0.80。
12.根据权利要求1～10中任一项所述的氧化物半导体薄膜，其中，所述Zn/(In+Sn+Zn+Al)满足0.45≤Zn/(In+Sn+Zn+Al)≤0.75。
13.根据权利要求1～12中任一项所述的氧化物半导体薄膜，其中，所述Al/(In+Sn+Zn+Al)满足0.01≤Al/(In+Sn+Zn+Al)≤0.20。
14.根据权利要求1～12中任一项所述的氧化物半导体薄膜，其中，所述Al/(In+Sn+Zn+Al)满足0.01≤Al/(In+Sn+Zn+Al)≤0.15。
15.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.25
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.59
Al/(In+Sn+Zn+Al)＝0.01
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
16.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.25
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.57
Al/(In+Sn+Zn+Al)＝0.03
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
17.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.15
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.67
Al/(In+Sn+Zn+Al)＝0.03
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
18.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.30
Sn/(In+Sn+Zn+Al)＝0.10
Zn/(In+Sn+Zn+Al)＝0.59
Al/(In+Sn+Zn+Al)＝0.01
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
19.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.30
Sn/(In+Sn+Zn+Al)＝0.10
Zn/(In+Sn+Zn+Al)＝0.57
Al/(In+Sn+Zn+Al)＝0.03
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
20.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.20
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.64
Al/(In+Sn+Zn+Al)＝0.01
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
21.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.20
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.62
Al/(In+Sn+Zn+Al)＝0.03
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
22.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.20
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.60
Al/(In+Sn+Zn+Al)＝0.05
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
23.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.20
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.55
Al/(In+Sn+Zn+Al)＝0.10
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
24.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.20
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.58
Al/(In+Sn+Zn+Al)＝0.07
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
25.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.23
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.57
Al/(In+Sn+Zn+Al)＝0.05
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
26.根据权利要求1所述的氧化物半导体薄膜，其包含含有铟元素、锡元素、锌元素及铝元素的氧化物，其满足下述式表示的原子比：
In/(In+Sn+Zn+Al)＝0.23
Sn/(In+Sn+Zn+Al)＝0.15
Zn/(In+Sn+Zn+Al)＝0.55
Al/(In+Sn+Zn+Al)＝0.07
式中，In、Sn、Zn及Al分别表示溅射靶中的铟元素、锡元素、锌元素及铝元素的原子比。
27.一种薄膜晶体管，其具有利用权利要求1～26中任一项所述的氧化物半导体薄膜作为沟道层。
28.根据权利要求27所述的薄膜晶体管，其中，所述薄膜晶体管的S值为0.8V/dec以下。
29.根据权利要求27或28所述的薄膜晶体管，其中，所述薄膜晶体管的迁移率为15.1cm2/Vs以上。
30.根据权利要求27～29中任一项所述的薄膜晶体管，其中，所述薄膜晶体管的阈值电压为0.43～3.8V的范围内。
31.根据权利要求27～30中任一项所述的薄膜晶体管，其中，所述薄膜晶体管的阈值电压漂移△Vth为0.11～0.27V的范围内。
CN201810112981.7A 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法 Active CN108085644B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012230512 2012-10-18
JP2012-230512 2012-10-18
JP2013084274A JP6284710B2 (ja) 2012-10-18 2013-04-12 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2013-084274 2013-04-12
CN201380045405.0A CN104603323B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380045405.0A Division CN104603323B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法

Publications (2)

Publication Number Publication Date
CN108085644A true CN108085644A (zh) 2018-05-29
CN108085644B CN108085644B (zh) 2021-02-05

Family

ID=50487850

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380045405.0A Active CN104603323B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法
CN201810112981.7A Active CN108085644B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380045405.0A Active CN104603323B (zh) 2012-10-18 2013-10-16 溅射靶、氧化物半导体薄膜及它们的制造方法

Country Status (6)

Country Link
US (1) US20150332902A1 (zh)
JP (1) JP6284710B2 (zh)
KR (2) KR20200087274A (zh)
CN (2) CN104603323B (zh)
TW (1) TWI636959B (zh)
WO (1) WO2014061271A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512974A (zh) * 2018-08-01 2021-03-16 出光兴产株式会社 化合物
CN113614276A (zh) * 2019-03-28 2021-11-05 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TW201422835A (zh) * 2012-12-03 2014-06-16 Solar Applied Mat Tech Corp 濺鍍靶材及導電金屬氧化物薄膜
CN105140126A (zh) * 2015-09-01 2015-12-09 昆山龙腾光电有限公司 开关元件的制造方法及阵列基板
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
JP2017179595A (ja) * 2016-03-28 2017-10-05 日立金属株式会社 スパッタリングターゲット材およびその製造方法
WO2019026954A1 (ja) * 2017-08-01 2019-02-07 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
CN108417494B (zh) * 2018-02-25 2020-08-11 青岛大学 一种基于ZnSnO纳米纤维的场效应晶体管制备方法
KR102376098B1 (ko) * 2018-03-16 2022-03-18 가부시키가이샤 알박 성막 방법
KR20230085291A (ko) * 2021-12-06 2023-06-14 한양대학교 산학협력단 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273153A (zh) * 2005-09-27 2008-09-24 出光兴产株式会社 溅射靶、透明导电膜和触摸板用透明电极
CN101660121A (zh) * 2009-09-15 2010-03-03 中国科学院上海硅酸盐研究所 阴阳离子共掺的n型氧化锌基透明导电薄膜及其制备方法
US20100123368A1 (en) * 2008-11-17 2010-05-20 Takamichi Fujii Film formation method, film formation device, piezoelectric film, piezoelectric device, liquid discharge device and piezoelectric ultrasonic transducer
TW201142054A (en) * 2010-04-22 2011-12-01 Idemitsu Kosan Co Deposition method
CN104603323A (zh) * 2012-10-18 2015-05-06 出光兴产株式会社 溅射靶、氧化物半导体薄膜及它们的制造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
CN1756857B (zh) * 2003-03-04 2010-09-29 日矿金属株式会社 溅射靶、光信息记录介质用薄膜及其制造方法
EP1717336B1 (en) 2004-02-17 2012-09-26 JX Nippon Mining & Metals Corporation Sputtering target
EP1717335A4 (en) 2004-02-17 2010-07-21 Nippon Mining Co SPUTTERTARGET, OPTICAL INFORMATION RECORDING MATERIAL AND MANUFACTURING METHOD THEREFOR
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US8524123B2 (en) * 2005-09-01 2013-09-03 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP4947942B2 (ja) * 2005-09-20 2012-06-06 出光興産株式会社 スパッタリングターゲット
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
US8383019B2 (en) * 2005-09-20 2013-02-26 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
WO2007034749A1 (ja) * 2005-09-22 2007-03-29 Idemitsu Kosan Co., Ltd. 酸化物材料、及びスパッタリングターゲット
JP4552950B2 (ja) * 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
JP4614148B2 (ja) * 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 酸化物半導体及び薄膜トランジスタの製造方法
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP5345952B2 (ja) 2007-12-27 2013-11-20 Ｊｘ日鉱日石金属株式会社 ａ−ＩＧＺＯ酸化物薄膜の製造方法
TWI532862B (zh) * 2008-05-22 2016-05-11 Idemitsu Kosan Co A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101254906B1 (ko) * 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
KR101975741B1 (ko) * 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
KR20230174763A (ko) * 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101672344B1 (ko) * 2010-05-20 2016-11-04 삼성전자주식회사 광센싱 회로, 상기 광센싱 회로의 구동 방법, 및 상기 광센싱 회로를 채용한 광센싱 장치
JP5689250B2 (ja) * 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP5651095B2 (ja) * 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
JP5750063B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) * 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
CN103534382B (zh) * 2011-05-10 2016-01-20 出光兴产株式会社 In2O3－SnO2－ZnO系溅射靶
KR101810608B1 (ko) * 2011-06-22 2017-12-21 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치
KR101854187B1 (ko) * 2011-07-28 2018-05-08 삼성전자주식회사 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273153A (zh) * 2005-09-27 2008-09-24 出光兴产株式会社 溅射靶、透明导电膜和触摸板用透明电极
US20100123368A1 (en) * 2008-11-17 2010-05-20 Takamichi Fujii Film formation method, film formation device, piezoelectric film, piezoelectric device, liquid discharge device and piezoelectric ultrasonic transducer
CN101660121A (zh) * 2009-09-15 2010-03-03 中国科学院上海硅酸盐研究所 阴阳离子共掺的n型氧化锌基透明导电薄膜及其制备方法
TW201142054A (en) * 2010-04-22 2011-12-01 Idemitsu Kosan Co Deposition method
CN104603323A (zh) * 2012-10-18 2015-05-06 出光兴产株式会社 溅射靶、氧化物半导体薄膜及它们的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512974A (zh) * 2018-08-01 2021-03-16 出光兴产株式会社 化合物
CN112512974B (zh) * 2018-08-01 2022-12-23 出光兴产株式会社 化合物
CN113614276A (zh) * 2019-03-28 2021-11-05 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管

Also Published As

Publication number Publication date
CN104603323B (zh) 2018-02-16
WO2014061271A1 (ja) 2014-04-24
JP6284710B2 (ja) 2018-02-28
CN108085644B (zh) 2021-02-05
US20150332902A1 (en) 2015-11-19
KR20150067200A (ko) 2015-06-17
TW201431792A (zh) 2014-08-16
KR20200087274A (ko) 2020-07-20
CN104603323A (zh) 2015-05-06
TWI636959B (zh) 2018-10-01
JP2014098204A (ja) 2014-05-29

Similar Documents

Publication Publication Date Title
CN104603323B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
CN104471103B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
CN103732790B (zh) 溅射靶
JP6622855B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
CN103620084B (zh) 溅射靶
JP2014111818A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
US11443943B2 (en) Sputtering target, oxide semiconductor thin film, and method for producing these
JP2014218706A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6353369B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014112369A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びこれらの製造方法
JP6141332B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6188712B2 (ja) スパッタリングターゲット
JP6006055B2 (ja) スパッタリングターゲット
JP6470352B2 (ja) 酸化物半導体薄膜
JP6052967B2 (ja) スパッタリングターゲット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant