JP4614148B2 - 酸化物半導体及び薄膜トランジスタの製造方法 - Google Patents

酸化物半導体及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4614148B2
JP4614148B2 JP2008517902A JP2008517902A JP4614148B2 JP 4614148 B2 JP4614148 B2 JP 4614148B2 JP 2008517902 A JP2008517902 A JP 2008517902A JP 2008517902 A JP2008517902 A JP 2008517902A JP 4614148 B2 JP4614148 B2 JP 4614148B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
film transistor
mobility
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008517902A
Other languages
English (en)
Other versions
JPWO2007139009A1 (ja
Inventor
久人 加藤
春雄 川上
伸行 関根
恭子 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Publication of JPWO2007139009A1 publication Critical patent/JPWO2007139009A1/ja
Application granted granted Critical
Publication of JP4614148B2 publication Critical patent/JP4614148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00Compounds of tin
    • C01G19/006Compounds containing, besides tin, two or more other elements, with the exception of oxygen or hydrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00Physical properties of inorganic compounds
    • C01P2006/40Electric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体、薄膜トランジスタ、及びそれらの製造方法に関する。
近年、情報機器用のフラットディスプレイの普及が目覚しい。このうち液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をオン/オフ制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ELディスプレイ(あるいは有機LEDディスプレイ)では、各画素が個々に発光する(すなわち、自発光する)ため、視野角が広いという利点があるばかりでなく、バックライトが不要であることから薄型化が可能になり、かつフレキシブルな基板上に形成が可能である等の多くの利点がある。このため、有機ELディスプレイは次世代のディスプレイとして期待されている。
これらのディスプレイパネルの駆動方式は、大別して2つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型(あるいは、デューティー駆動方式、単純マトリックス方式)と呼ばれているものである。これは、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる方式である。発光制御のための信号は、通常、行方向には1行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうちそれぞれの行のデューティー期間にのみ発光するよう制御する方式である。
第二の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。例えば、100行×150列のパネル全面を100Cd/m2の表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、100Cd/m2で発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が1/100になり、そのデューティー期間(選択期間)のみが発光時間となるため、発光時間内の発光輝度を100倍の10000Cd/m2とする必要がある。
ここで、発光輝度を増すためには発光素子に流す電流を増大させればよい。しかし、例えば有機EL発光素子においては、電流を増大させるとともに発光効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機EL素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量(駆動ライン数)の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。通常のアクティブマトリックス駆動の基本回路は、スイッチング素子として薄膜トランジスタを用いた方式が知られている。
大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ(TFT)が最も広く用いられている。しかしながら、ポリシリコンは多結晶体であるため、特に有機ELディスプレイなど電流駆動タイプのディスプレイにとって、面内均一性に劣るという大きな問題点がある。また、アモルファスシリコンでは、アモルファス構造のため面内均一性はよいものの、その移動度は高々1cm2/Vs程度であり有機EL素子を駆動するのに十分ではないという問題を抱えていた。
こういった従来のディスプレイパネルが有する種々の問題点に対処するため、最近、薄膜トランジスタに用いる半導体材料としてアモルファス酸化物半導体が提案されている。
例えば、非特許文献1には、半導体として室温で作製したInGaZnO4膜を用いた電界効果トランジスタ(FET)が開示されており、この中で、活性層InGaZnO4膜はアモルファス構造であり、かつ電界効果移動度8cm2/Vs、またホール効果により測定した移動度は12cm2/Vs程度が開示されている。
また、特許文献1には、ZnxyInz(x+3y/2+3z/2)(式中、MはAl又はGa、x/yが0.2〜12、z/yが0.4〜1.4)で表されるアモルファス酸化物膜に、陽イオンを注入することによって、導電性を発現させることが記載されている。
非特許文献1:野村研二(Kenji Nomura)、外5名,「アモルファス酸化物半導体を用いた透明フレキシブル薄膜トランジスタの室温作製(Room-Temperature Fabrication of Transparent Flexible Thin Film Transistors Using Amorphous Oxide Semiconductors)」,ネイチャ(Nature),2004年11月,第432巻,p.488−492
特許文献1:特開2000−44236号公報
しかしながら、上記のInGaZnO系材料を用いた薄膜トランジスタにおいてもその性能は十分ではなく、より高い移動度を持った半導体材料が求められている。InGaZnO4に対して、InやZnを添加すると移動度が向上することがわかっているものの、Inを単独で添加するとオフ電流が上昇してキャリヤ濃度の低減が難しくなるために、導電性が大きくなり、半導体として実用には適さないという問題がある。また、Znを単独で添加すると熱処理プロセスで容易に結晶化するという問題がある。
そこで本発明は、上述の問題点に鑑み、より高い移動度を持ち、かつキャリヤ濃度を低減することができるアモルファス構造を有する酸化物半導体、薄膜トランジスタ、及びそれらの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る酸化物半導体は、一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(式中、M=Ga又はAl、0≦x≦1、−0.2≦y≦1.2、z≧0.4、0.5≦(x+y)/z≦3)で表されるアモルファス酸化物からなることを特徴とする。
また、本発明に係る薄膜トランジスタは、上記の酸化物半導体を備えることを特徴とする。
本発明に係る酸化物半導体の製造方法は、一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(式中、M=Ga又はAl、0≦x≦1、−0.2≦y≦1.2、z≧0.4、0.5≦(x+y)/z≦3)で表されるアモルファス酸化物を形成する工程と、前記アモルファス酸化物を酸化性ガス雰囲気下で熱処理する工程とを含むことを特徴とする。前記酸化性ガスとしては、酸素ラジカル、酸素、水分、またはオゾンを少なくとも含むものが好ましい。
また、本発明に係る薄膜トランジスタの製造方法は、ゲート絶縁膜またはソース及びドレイン電極上に、一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(式中、M=Ga又はAl、0≦x≦1、−0.2≦y≦1.2、z≧0.4、0.5≦(x+y)/z≦3)で表されるアモルファス酸化物を形成する工程と、前記アモルファス酸化物を酸化性ガス雰囲気下で熱処理する工程とを含むことを特徴とする。
本願発明者らは、Snの単独添加の場合、Snは移動度を維持しつつオフ電流を低下させる働きがあることを見出しており、よって、InとSnを同時に添加することにより、低オフ電流を維持しつつ移動度の向上が達成できたものと考えられる。またZnの場合、同量のSnを加えることにより、アモルファス材料であるSnZnO3を形成させることにより、アモルファス状態を維持しつつ移動度の向上をはかることができたものと考えられる。そして、Inの量(x+1)およびZnの量(y+1)を所定の範囲で添加するとともに、Snの量(z)をx+yに近い量の所定の範囲で一緒に添加することで、アモルファス状態で低いオフ電流を維持しつつ、移動度が向上するものと考えられる。このx及びyに関する条件は、0≦x≦1、−0.2≦y≦1.2であり、さらにx、y及びzに関する条件は、1/3×(x+y)≦z≦2×(x+y)である。この最後の式を変形すると0.5≦(x+y)/z≦3となる。
よって、酸化物半導体として一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(式中、M=Ga又はAl、0≦x≦1、−0.2≦y≦1.2、z≧0.4、0.5≦(x+y)/z≦3)で表されるアモルファス構造を有する酸化物を用いることで、そのメカニズムについて詳しいことはわかっていないが、移動度を大きくしても、キャリヤ濃度を低減することが可能になる。
また、得られたアモルファス酸化物をさらに酸化性ガス雰囲気下で熱処理することで、キャリヤ濃度の低い酸化物半導体を安定的に得ることができる。これは、酸化性雰囲気の熱処理により膜中の酸素空孔を補償しキャリヤ濃度を制御するとともに、加熱により構造的に不安定な部分が解消されるためであると考えられる。
このように、本発明によれば、より高い移動度を持ち、かつキャリヤ濃度を低減することができるアモルファス構造を有する酸化物半導体、薄膜トランジスタ、及びそれらの製造方法を提供することができる。
図1は、本発明に係る薄膜トランジスタの一構成例を模式的に示す断面図である。 図2は、酸化物半導体の膜組成とFET移動度との関係を示すグラフである。
以下、添付図面を参照して、本発明に係る酸化物半導体および薄膜トランジスタの一実施の形態について説明する。なお、本発明の酸化物半導体について、薄膜トランジスタに応用する場合を例にとって説明するが、本発明の酸化物半導体は、薄膜トランジスタ以外にも様々な分野に応用可能である。
図1は、本発明に係る薄膜トランジスタの構成の一例を示す断面図である。図1に示すように、この薄膜トランジスタは、基板10上に、ゲート電極11、ゲート絶縁膜12、酸化物半導体13が順次形成されている。そして、酸化物半導体13の表面にソース電極14およびドレイン電極15が形成されている。
基板10としては、各種のガラス基板の他、熱処理条件によってはポリイミド、ポリエーテルエーテルケトン(PEEK)、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエーテルイミド(PEI)などの高分子フィルムを用いることができる。
ゲート電極11に用いる金属については、いずれの金属も適用可能であるが、材料コスト、薄膜形成のしやすさ、基板への密着性、大気中での安定性などを勘案して決定される。以上の観点から望ましい金属としては、チタン、クロム、コバルト、ニッケル、銅、アルミニウム、ニオブ、タンタル、モリブデン、ITO等などが挙げられるが、それらに限定するものではない。
ゲート電極11は、真空蒸着法、スパッタ法などにて容易に形成する事が可能である。これらは必要に応じてシャドウマスクやフォトプロセスによりパターニングされてなる。例えば、予めフォトレジストで面積を限定し、その後フォトレジストを剥離するか、あるいは、薄膜形成後、フォトレジストを塗布し、露光現像後、適切なエッチング液等により不要部分を除去する事で形成可能である。
ゲート絶縁膜12としては、シリコン、イットリウム、アルミニウム、ハフニウム、ジルコニウム、タンタル等の金属酸化物、チタン酸バリウムストロンチウム等の複合酸化物、窒化シリコン等を用いることができるが、これらに限定されるものではない。ゲート絶縁膜12の薄膜形成およびパターニングも、ゲート電極11と同様に、スパッタやフォトリソグラフにより容易に行う事が出来る。
酸化物半導体膜13としては、一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(M=Ga又はAl、0≦x≦1、−0.2≦y≦1.2、z≧0.4、0.5≦(x+y)/z≦3)で表される、アモルファス構造を有する酸化物を用いる。In、M(Ga又はAl)、Zn、Snの比率をこの範囲内にすることで、より高い移動度(好ましくは、15cm2/Vs以上の範囲)を持ち、かつキャリヤ濃度を低減する(好ましくは、1015/cm3以下の範囲に低減する)ことができる酸化物半導体膜を得ることができる。
酸化物半導体膜13は、レーザーアブレーション法、スパッタ法などが適用可能であるが、これに限定されるものではなく、様々な製膜方法が適用可能である。例えば、スパッタ法において、ホモロガス化合物InMZnO4(M=Ga又はAl)をターゲットとして用い、このターゲット上にSnO2のペレットを置くことで、Sn添加ホモロガス化合物を得ることができる。さらに、SnO2に加え、In23、Ga23又はAl23、ZnO等の金属酸化物ペレットを置くことで、膜組成の調整を行うことができる。成膜後、フォトリソグラフ、シャドウマスク等を用いて容易にパターニングすることが出来る。
酸化物半導体膜13については、成膜条件により低キャリヤ濃度の試料も得る事ができるが、安定的にキャリヤ濃度の低い試料を得るために、酸化性ガス雰囲気下で熱処理する事が望ましい。酸化性ガスとしては、酸素ラジカル、酸素、水分、またはオゾンを少なくとも含む事が望ましい。また、熱処理の方法としては、通常の雰囲気加熱の他、赤外線過熱、誘導過熱などの方法を採用することができる。加熱温度としては200〜600℃が好ましい。
ソース電極14およびドレイン電極15に用いる物質は、酸化物半導体膜13とのエネルギー準位を合わせる事が必要である。この観点から好ましい物質としては金、クロム、鉄、モリブデン、タングステン、銅、ルテニウムおよびレニウム、ITO等があげられるが、それらに限定するものではない。ソース電極14およびドレイン電極15は、例えば、これら金属をスパッタ法、真空蒸着法などにより形成し、フォトリソグラフを用いて容易にパターニングする事が出来る。
なお、図1では、薄膜トランジスタの構造として、ゲート電極11が最下層にあり、ソース電極14およびドレイン電極15が最上層となるボトムゲート構造を示したが、この構造に限定されず、最上部にゲート電極のあるトップゲート構造や、静電誘導型トランジスタ(SIT)等の縦型構造などの公知の様々な構造に対して本発明は適用可能である。その場合、酸化物半導体膜13は、ゲート絶縁膜12上に形成する他、ソース電極14およびドレイン電極15上に形成する方法も採用することができる。
(実施例1〜5)
図1の構造の電界効果トランジスタを以下のようにして5種類作製した。先ず、基板として、厚さ100nmの熱酸化膜がついたシリコンウエハを用いた。用いたシリコンウエハはハイドープしたp型であり、ゲート電極として機能し、また熱酸化膜はゲート絶縁膜として機能する。
この熱酸化膜の上に、酸化物半導体を高周波マグネトロンスパッタ法により形成した。酸化物半導体ターゲットにはInGaZnO4を用い、ターゲット上に小径のIn23、ZnO、SnO2等の金属酸化物ペレットを置く事で膜組成の調整を行った。スパッタ条件は、基板を加熱しない条件において、アルゴンガス下、真空度は2Paとした。これにより形成した薄膜の金属原子組成を、誘導プラズマ発光分光分析(ICP)により評価した。その結果の膜組成を表1に示す。また、これら薄膜は、キャリヤ濃度の低減のため、大気中にて400℃、1時間の熱処理を行った。
これら薄膜上に、ソース電極とドレイン電極として銅の蒸着膜をシャドウマスク法により形成し、電界効果トランジスタを得た。電極の厚さは80nm、ソース電極とドレイン電極の間のチャネル領域は、チャネル長さ(ソース電極とドレイン電極との間の距離)50μm、チャネル幅(ソース電極およびドレイン電極の幅)1mmとした。成膜に用いた蒸着装置は拡散ポンプ排気で、蒸着は4×10-4Pa(3×10-6torr)の真空度で行った。また、蒸着は抵抗加熱方式により成膜速度はそれぞれ10nm/sec、0.4nm/secで行った。なお成膜時の基板温度は室温とした。
(比較例1〜4)
酸化物半導体のスパッタ成膜の際、ターゲット上に置いた金属酸化物ペレットの種類を変えたことを除き、実施例1〜5と同様の手順にて、4種類の電界効果トランジスタを作製した。これらの膜組成を表1に示す。
(移動度およびキャリヤ濃度の測定)
実施例1〜5及び比較例1〜4について、微小電流計6487(ケースレー社製)を用いて電界効果トランジスタ特性(ドレイン電流)を測定し、ゲート電圧−ドレイン電流特性から飽和領域におけるFET移動度を求めた。また、キャリヤ濃度に比例する値として、ゲート電圧を0Vとした時に流れるドレイン電流(以後、オフ電流と呼ぶ)を測定した。これらの結果を表1に示す。また、膜組成(x+y)/zとFET移動度の関係を示すグラフを図2に示す。
Figure 0004614148
表1に示すように、実施例1〜5では15〜20cm2/Vsと高い移動度が得られた。また、オフ電流から推定されるキャリヤ濃度は1013〜1014/cm3と十分に低い事が確認できた。なお、上記の実施例および比較例の酸化物半導体はすべて粉末X線回折によりアモルファス構造である事が確認できた。
一方、Snを一切添加せず、In/Gaの比率が約1であった比較例1では、オフ電流は低いものの移動度も11cm2/Vs程度と低いままであった。また、Snを一切添加せず、In/Gaの比率が約2.7であった比較例4では、移動度が18cm2/Vsと改善されているもののオフ電流が実施例1〜3よりも2桁近く上昇してしまった。さらに、Snを添加したものの、膜組成(x+y)/zの値が0.5未満であった比較例2及び3では、比較例1と同様にオフ電流は低いものの移動度も低いままであった。すなわち、図2に示すように、膜組成(x+y)/zの値が0.5以上の場合に、移動度が飛躍的に大きくなることがわかった。

Claims (3)

  1. 一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(式中、M=Ga、0≦x≦0.72、−0.17≦y≦1.11、0.41≦z≦0.82、0.70≦(x+y)/z≦2.65)で表されるアモルファス酸化物を形成する工程と、
    前記アモルファス酸化物を酸化性ガス雰囲気下で熱処理する工程と
    を含む酸化物半導体の製造方法。
  2. 前記酸化性ガスが、酸素ラジカル、酸素、水分、またはオゾンを少なくとも含むものである請求項1に記載の酸化物半導体の製造方法。
  3. ゲート絶縁膜またはソース及びドレイン電極上に、一般式Inx+1MZny+1Snz(4+1.5x+y+2z)(式中、M=Ga、0≦x≦0.72、−0.17≦y≦1.11、0.41≦z≦0.82、0.70≦(x+y)/z≦2.65)で表されるアモルファス酸化物を形成する工程と、
    前記アモルファス酸化物を酸化性ガス雰囲気下で熱処理する工程と
    を含む薄膜トランジスタの製造方法。
JP2008517902A 2006-05-25 2007-05-25 酸化物半導体及び薄膜トランジスタの製造方法 Expired - Fee Related JP4614148B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006144946 2006-05-25
JP2006144946 2006-05-25
PCT/JP2007/060686 WO2007139009A1 (ja) 2006-05-25 2007-05-25 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2007139009A1 JPWO2007139009A1 (ja) 2009-10-08
JP4614148B2 true JP4614148B2 (ja) 2011-01-19

Family

ID=38778529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008517902A Expired - Fee Related JP4614148B2 (ja) 2006-05-25 2007-05-25 酸化物半導体及び薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US7807515B2 (ja)
EP (1) EP2020686B1 (ja)
JP (1) JP4614148B2 (ja)
WO (1) WO2007139009A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
KR101567336B1 (ko) * 2008-12-22 2015-11-11 삼성디스플레이 주식회사 표시 기판 및 그 제조 방법
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2452362B1 (en) 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102290831B1 (ko) * 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101747158B1 (ko) 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20230173233A (ko) 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN102648490B (zh) * 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
KR20120115318A (ko) * 2009-12-23 2012-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2011077925A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8879010B2 (en) 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101948707B1 (ko) * 2010-01-29 2019-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101862823B1 (ko) * 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011102190A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Demodulation circuit and rfid tag including the demodulation circuit
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013027391A1 (ja) * 2011-08-22 2013-02-28 出光興産株式会社 In-Ga-Sn系酸化物焼結体
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP5965338B2 (ja) 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
CN114115609A (zh) 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
JP7063712B2 (ja) * 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
JP2007123699A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2007142196A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2001199961A (ja) * 2000-01-21 2001-07-24 Fuji Photo Film Co Ltd 重合性溶融塩モノマー、電解質組成物および電気化学電池
US20080050581A1 (en) * 2004-03-31 2008-02-28 Tdk Corporation Rare Earth Magnet and Method for Manufacturing Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
JP2007123699A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2007142196A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Also Published As

Publication number Publication date
US20090289249A1 (en) 2009-11-26
US7807515B2 (en) 2010-10-05
JPWO2007139009A1 (ja) 2009-10-08
EP2020686B1 (en) 2013-07-10
EP2020686A4 (en) 2009-11-11
EP2020686A1 (en) 2009-02-04
WO2007139009A1 (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4614148B2 (ja) 酸化物半導体及び薄膜トランジスタの製造方法
JP4793679B2 (ja) 薄膜トランジスタ
JP2007311404A (ja) 薄膜トランジスタの製造方法
JP5105842B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP5345349B2 (ja) 薄膜電界効果型トランジスタ
US8026506B2 (en) Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
JP5258467B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
US20100140599A1 (en) Semiconductor device, method for manufacturing semiconductor device, and display
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP2010161339A (ja) 電界効果型トランジスタ及び表示装置
JP2009224479A (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP2011035376A (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5041267B2 (ja) 薄膜電界効果トランジスタ、およびその製造方法
CN105308753A (zh) 稳定高迁移率的motft和低温下的制备
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
JP2009212520A (ja) 薄膜トランジスタ及びそれを備える平板表示装置
KR100991559B1 (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5606680B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2007158304A (ja) 発光装置、表示装置及びこれらの製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2010278336A (ja) バイポーラ型薄膜トランジスタ

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees